DE112011104002T5 - Oxidhalbleiterschicht und Halbleiterbauelement - Google Patents

Oxidhalbleiterschicht und Halbleiterbauelement Download PDF

Info

Publication number
DE112011104002T5
DE112011104002T5 DE112011104002T DE112011104002T DE112011104002T5 DE 112011104002 T5 DE112011104002 T5 DE 112011104002T5 DE 112011104002 T DE112011104002 T DE 112011104002T DE 112011104002 T DE112011104002 T DE 112011104002T DE 112011104002 T5 DE112011104002 T5 DE 112011104002T5
Authority
DE
Germany
Prior art keywords
layer
oxide semiconductor
semiconductor layer
oxide
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112011104002T
Other languages
English (en)
Other versions
DE112011104002B4 (de
Inventor
Shunpei Yamazaki
Masashi TSUBUKU
Kengo Akimoto
Tatsuya Honda
Takatsugu Omata
Yusuke Nonaka
Masahiro Takahashi
Akihura Miyanaga
Hiroki Ohara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112011104002T5 publication Critical patent/DE112011104002T5/de
Application granted granted Critical
Publication of DE112011104002B4 publication Critical patent/DE112011104002B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

Es wird eine Oxidhalbleiterschicht, die eine stabilere elektrische Leitfähigkeit besitzt, bereitgestellt. Ferner wird ein Halbleiterbauelement, das stabile elektrische Eigenschaften und eine hohe Zuverlässigkeit besitzt, bereitgestellt, indem die Oxidhalbleiterschicht verwendet wird. Eine Oxidhalbleiterschicht enthält ein kristallines Gebiet, und das kristalline Gebiet enthält ein Kristall, in welchem eine a-b-Ebene im Wesentlichen parallel zu einer Oberfläche der Schicht und eine c-Achse im Wesentlichen senkrecht zu der Oberfläche der Schicht ist; die Oxidhalbleiterschicht besitzt stabile elektrische Leitfähigkeit und ist elektrisch stabiler im Hinblick auf die Bestrahlung mit sichtbaren Licht, Ultraviolettlicht und dergleichen. Durch Verwendung einer derartigen Oxidhalbleiterschicht für einen Transistor kann ein sehr zuverlässiges Halbleiterbauelement mit stabilen elektrischen Eigenschaften bereitgestellt werden.

Description

  • TECHNISCHES GEBIET
  • Eine Ausführungsform der vorliegenden Erfindung betrifft eine Oxidhalbleiterschicht und ein Halbleiterbauelement, das die Oxidhalbleiterschicht enthält.
  • In dieser Anmeldung bezeichnet ein Halbleiterbauelement ein beliebiges Bauelement, das unter Ausnutzung von Halbleitereigenschaften funktioniert, und elektrooptische Bauelemente, Halbleiterschaltungen und elektronische Bauelemente sind jeweils Halbleiterbauelemente.
  • HINTERGRUND
  • Wie man typischer Weise in einem Flüssigkristallanzeigeelement sieht, wird ein über einem Glassubstrat oder dergleichen ausgebildeter Transistor unter Anwendung von amorphem Silizium, polykristallinem Silizium, oder dergleichen hergestellt. Ein Transistor, der unter Anwendung von amorphem Silizium hergestellt ist, kann in einfacher Weise über einem größeren Glassubstrat ausgebildet werden. Jedoch besitzt ein Transistor, der unter Anwendung von amorphem Silizium hergestellt ist, den Nachteil einer geringen Feldeffektbeweglichkeit. Obwohl ein unter Anwendung von polykristallinem Silizium hergestellter Transistor eine hohe Feldeffektbeweglichkeit besitzt, ist er dahingehend nachteilig, dass er für ein größeres Glassubstrat nicht geeignet ist.
  • Im Gegensatz zu einem Transistor, der unter Anwendung von Silizium mit den zuvor beschriebenen Nachteilen hergestellt ist, hat eine Technologie Aufmerksamkeit erregt, in der ein Transistor unter Anwendung von Oxidhalbleitermaterial hergestellt und in einem elektronischen Bauelement oder einem optischen Bauelement angewendet wird. Beispielsweise offenbart das Patentdokument 1 eine Technik, in der ein Transistor unter Anwendung von amorphem Oxid mit In, Zn, Ga und Sn und dergleichen als ein Oxidhalbleiter hergestellt wird. Des Weiteren offenbart das Patentdokument 2 eine Technik, in der ein Transistor ähnlich zu jenem in dem Patentdokument 1 hergestellt und als ein Schaltelement oder dergleichen in einem Pixel einer Anzeigeeinrichtung verwendet wird.
  • Ferner wird für einen derartigen Oxidhalbleiter, der in einem Transistor verwendet wird, eine Beschreibung auch wie folgt angegeben: ein Oxidhalbleiter ist unempfindlich gegenüber Verschmutzungen, es gibt kein Problem, wenn ein beträchtlicher Anteil an Metallverunreinigungen in einer Schicht enthalten ist, und es kann Kalknatronglas, das einen großen Anteil an Alkalimetallen, etwa Natrium enthält, und billig ist, ebenfalls verwendet werden (vergleiche Nicht-Patentdokument 1).
  • [Referenz]
  • [Patentdokument]
    • [Patentdokument 1] Japanische offengelegte Patentanmeldung Nr. 2006-165529
    • [Patentdokument 2] Japanische offengelegte Patentanmeldung Nr. 2006-165528
  • [Nicht-Patentdokument]
  • OFFENBARUNG DER ERFINDUNG
  • Jedoch kann sich die elektrische Leitfähigkeit einer Oxidhalbleiterschicht ändern, wenn beispielsweise ein Defekt, der als ein Sauerstoffdefekt typisch auftreten kann, in der Oxidhalbleiterschicht erzeugt wird, oder wenn Wasserstoff, der eine Quelle zum Bereitstellen eines Trägers ist, in die Oxidhalbleiterschicht bei einem Fertigungsprozess der Oxidhalbleiterschicht und eines Halbleiterbauelements, das die Oxidhalbleiterschicht enthält, eintritt. Ein derartiges Phänomen ändert die, elektrischen Eigenschaften eines Transistors, der die Oxidhalbleiterschicht enthält, was zu einer Verringerung der Zuverlässigkeit des Halbleiterbauelements führt.
  • Wenn eine derartige Oxidhalbleiterschicht mit sichtbarem Licht oder ultraviolettem Licht bestrahlt wird, kann sich die elektrische Leitfähigkeit insbesondere der Oxidhalbleiterschicht ändern. Ein derartiges Phänomen kann auch die elektrischen Eigenschaften des Transistors, der die Oxidhalbleiterschicht enthält, ändern, was zu einer Verringerung der Zuverlässigkeit des Halbleiterbauelements führt.
  • Im Hinblick auf die obigen Probleme ist es eine Aufgabe, eine Oxidhalbleiterschicht bereitzustellen, die eine stabilere elektrische Leitfähigkeit besitzt. Ferner ist es eine Aufgabe, ein sehr zuverlässiges Halbleiterbauelement bereitzustellen, das stabile elektrische Eigenschaften unter Anwendung der Oxidhalbleiterschicht besitzt.
  • Eine Ausführungsform der offenbarten Erfindung stellt eine Oxidhalbleiterschicht, die ein kristallines Gebiet enthält, bereit, und das kristalline Gebiet enthält einen Kristall, in welchem an a-b-Ebene im Wesentlichen parallel zu einer Oberfläche der Schicht ist, und eine c-Achse im Wesentlichen senkrecht zu der Oberfläche der Schicht angeordnet ist. D. h., das kristalline Gebiet in der Oxidhalbleiterschicht besitzt eine c-Achsen-Ausrichtung. Zu beachten ist, dass die Oxidhalbleiterschicht sich in einem nicht-einkristallinen Zustand befindet. Ferner ist die Oxidhalbleiterschicht nicht vollständig in einem amorphen Zustand.
  • Eine Ausführungsform der offenbarten Erfindung stellt eine Oxidhalbleiterschicht bereit, die ein kristallines Gebiet enthält. Das kristalline Gebiet enthält einen Kristall, in welchem eine a-b-Ebene im Wesentlichen parallel zu einer Oberfläche der Schicht und eine c-Achse im Wesentlichen senkrecht zur Oberfläche der Schicht angeordnet ist. Bei Messungen der Elektronenbeugungsintensität, in der eine Bestrahlung mit einem Elektronenstrahl von einer c-Achsenrichtung aus durchgeführt wird, beträgt die volle Breite bei halben Maximum eines Höchstwertes in einem Gebiet, in welchem die Größe eines Streuvektors größer oder gleich 3,3 nm–1 und kleiner oder gleich 4,1 nm–1 ist und die volle Breite bei halbem Maximum eines Höchstwertes in einem Gebiet, in welchem die Größe bzw. der Betrag eines Streuvektors größer oder gleich 5,5 nm–1 und kleiner oder gleich 7,1 nm–1 ist, jeweils größer oder gleich 0,2 nm–1.
  • Im Obigen ist die volle Breite bei halben Maximum eines Höchstwertes in einem Gebiet, in welchem die Größe eines Streuvektors größer oder gleich 3,3 nm–1 und kleiner oder gleich 4,1 nm–1 ist, vorzugsweise größer oder gleich 0,4 nm–1 und kleiner oder gleich 0,7 nm–1, und die volle Breite bei halbem Maximum eines Höchstwertes in einem Gebiet, in welchem die Größe eines Streuvektors größer oder gleich 5,5 nm–1 und kleiner oder gleich 7,1 nm–1 ist, ist vorzugsweise größer oder gleich 0,45 nm–1 und kleiner oder gleich 1,4 nm–1. Ferner ist die Spindichte eines Höchstwertes in einem Gebiet, in welchem der g-Wert nahe bei 1,93 in einer ESR-Messung liegt, vorzugsweise kleiner als 1,3 × 1018 (Spins/cm3). Ferner kann die Oxidhalbleiterschicht mehrere kristalline Gebiete aufweisen, und a-Achsen-Richtungen oder b-Achsen-Richtungen von Kristallen der mehreren kristallinen Gebiete können sich untereinander unterscheiden. Des Weiteren besitzt die Oxidhalbleiterschicht vorzugsweise eine Struktur, die durch InGaO3(ZnO)m (m ist keine natürliche Zahl) repräsentiert ist.
  • Ferner stellt eine weitere Ausführungsform der offenbarten Erfindung ein Halbleiterbauelement bereit, das enthält: eine erste Isolationsschicht; eine Oxidhalbleiterschicht mit einem kristallinen Gebiet, die über der ersten Isolationsschicht vorgesehen ist; eine Source- bzw. Quellelektrode und eine Drain- bzw. Ableitelektrode, die in Kontakt mit der Oxidhalbleiterschicht vorgesehen sind; eine zweite Isolationsschicht, die über der Oxidhalbleiterschicht vorgesehen ist; und eine Gate- bzw. Torelektrode, die über der zweiten Isolationsschicht vorgesehen ist. Das kristalline Gebiet enthält einen Kristall, in welchem eine a-b-Ebene im Wesentlichen parallel zu einer Oberfläche der Schicht ist und eine c-Achse, die im Wesentlichen senkrecht zu der Oberfläche der Schicht angeordnet ist.
  • Ferner stellt eine weitere Ausführungsform der offenbarten Erfindung ein Halbleiterbauelement bereit mit: einer Gate-Elektrode; einer ersten Isolationsschicht, die über der Gate-Elektrode vorgesehen ist; einer Oxidhalbleiterschicht mit einem kristallinen Gebiet, die über der ersten Isolationsschicht vorgesehen ist; einer Source-Elektrode und einer Drain-Elektrode, die in Kontakt mit der Oxidhalbleiterschicht vorgesehen sind; und einer zweiten Isolationsschicht, die über der Oxidhalbleiterschicht vorgesehen ist. Das kristalline Gebiet enthält einen Kristall, in welchem eine a-b-Ebene im Wesentlichen parallel zu der Oberfläche der Schicht und eine c-Achse im Wesentlichen senkrecht zu der Oberfläche der Schicht ist.
  • In dem Obigen ist vorzugsweise eine erste Metalloxidschicht zwischen der ersten Isolationsschicht und der Oxidhalbleiterschicht vorgesehen, wobei die erste Metalloxidschicht Galliumoxid, Zinkoxid und ein kristallines Gebiet enthält, und wobei das kristalline Gebiet einen Kristall enthält, in welchem eine a-b-Ebene im Wesentlichen parallel zu seiner Oberfläche der Schicht und eine c-Achse im Wesentlichen senkrecht zu der Oberfläche der Schicht ist. Des Weiteren ist in der ersten Metalloxidschicht die Menge an Substanz an Zinkoxid vorzugsweise geringer als 25% der Menge an Substanz an Galliumoxid. Ferner ist vorzugsweise eine zweite Metalloxidschicht zwischen der Oxidhalbleiterschicht und der zweiten Isolationsschicht vorgesehen, wobei die zweite Metalloxidschicht Galliumoxid, Zinkoxid und ein kristallines Gebiet enthält und wobei das kristalline Gebiet einen Kristall enthält, in welchem eine a-b-Ebene im Wesentlichen parallel zu einer Oberfläche der Schicht und eine c-Achse im Wesentlichen senkrecht zu der Oberfläche der Schicht ist. Ferner ist in der zweiten Metalloxidschicht die Menge an Substanz an Zinkoxid vorzugsweise geringer als 25% der Menge an Substanz an Galliumoxid.
  • In dieser Anmeldung und dergleichen bedeutet: ”eine Ebene A ist im Wesentlichen parallel zu einer Ebene B”, dass ”ein Winkel zwischen einer Normalen der Ebene A und einer Normalen der Ebene B größer oder gleich 0° und kleiner oder gleich 20° ist”. Ferner bedeutet in dieser Anmeldung und dergleichen: ”eine Linie C ist im Wesentlichen senkrecht zu der Ebene B”, dass ”ein Winkel zwischen der Linie C und der Normalen der Ebene B größer oder gleich 0° und kleiner oder gleich 20° ist”.
  • Eine Oxidhalbleiterschicht mit einem kristallinen Gebiet, in welchem eine a-b-Ebene im Wesentlichen parallel zu einer Oberfläche der Schicht und eine c-Achse im Wesentlichen senkrecht zu der Oberfläche der Schicht ist, besitzt stabile elektrische Leitfähigkeit und ist elektrisch stabiler im Hinblick auf die Bestrahlung mit sichtbarem Licht, ultraviolettem Licht und dergleichen. Durch Verwenden einer derartigen Oxidhalbleiterschicht für einen Transistor kann ein sehr stabiles Halbleiterbauelement mit stabilen elektrischen Eigenschaften bereitgestellt werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Querschnitts-TEM-Bild gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 2 zeigt eine Draufsicht und eine Querschnittsansicht einer Kristallstruktur gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 3 ist ein Graph, der ein Berechnungsergebnis der Dichte der Elektronenzustände zeigt.
  • 4 ist ein Bänderdiagramm eines amorphen Oxidhalbleiters mit Sauerstoffdefekt.
  • 5A und 5B zeigen jeweils ein Rekombinationsmodell eines amorphen Oxidhalbleiters, der einen Sauerstoffdefekt enthält.
  • 6A bis 6E sind Querschnittsansichten, die einen Fertigungsprozess für ein Halbleiterbauelement gemäß einer Ausführungsform der vorliegenden Erfindung darstellen.
  • 7A und 7B sind schematische Ansichten, die eine Sputter-Anlage zeigen.
  • 8A und 8B sind schematische Diagramme, die eine Kristallstruktur eines Saatkristalls zeigen.
  • 9A und 9B sind Querschnittsansichten, die einen Fertigungsprozess für ein Halbleiterbauelement gemäß einer Ausführungsform der vorliegenden Erfindung zeigen.
  • 10A bis 10C sind Querschnittsansichten, die jeweils ein Halbleiterbauelement gemäß einer Ausführungsform der vorliegenden Erfindung zeigen.
  • 11A bis 11C sind Querschnittsansichten, die jeweils ein Halbleiterbauelement gemäß einer Ausführungsform der vorliegenden Erfindung zeigen.
  • 12 ist ein Diagramm, das eine Bänderstruktur eines Halbleiterbauelements gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 13A bis 13E sind TEM-Querschnittsbilder gemäß einem Beispiel der vorliegenden Erfindung.
  • 14A bis 14E sind ebene TEM-Aufnahmen gemäß einem Beispiel der vorliegenden Erfindung.
  • 15A bis 15E sind Elektronenbeugungsmuster gemäß einem Beispiel der vorliegenden Erfindung.
  • 16A bis 16E sind ebene TEM-Aufnahmen und Elektronenbeugungsmuster gemäß einem Beispiel der vorliegenden Erfindung.
  • 17 ist ein Graph, der eine Elektronenbeugungsintensität gemäß einem Beispiel der vorliegenden Erfindung zeigt.
  • 18 ist ein Graph, der die volle Breite bei halbem Maximum eines ersten Höchstwerts in der Elektronenbeugungsintensität gemäß einem Beispiel der vorliegenden Erfindung zeigt.
  • 19 ist ein Graph, der die volle Breite bei halbem Maximum eines zweiten Höchstwerts in der Elektronenbeugungsintensität gemäß einem Beispiel der vorliegenden Erfindung zeigt.
  • 20 zeigt XRD-Spektren gemäß einem Beispiel der vorliegenden Erfindung.
  • 21A und 21B zeigen jeweils ein XRD-Sprektrum gemäß einem Beispiel der vorliegenden Erfindung.
  • 22 ist ein Graph, der Ergebnisse einer ESR-Messung gemäß einem Beispiel der vorliegenden Erfindung zeigt.
  • 23 zeigt Modelle eines Sauerstoffdefekts, die in der Quantenchemieberechnung gemäß einem Beispiel der vorliegenden Erfindung verwendet werden.
  • 24 ist ein Graph, der die Ergebnisse einer Niedertemperatur-PL-Messung gemäß einem Beispiel der vorliegenden Erfindung zeigt.
  • 25 ist ein Graph, der Ergebnisse einer Messung einer negativen vorgespannten Belastungsphotodegradation gemäß einem Beispiel der vorliegenden Erfindung zeigt.
  • 26A und 26B sind Graphen, die jeweils den Photostrom zeigen, der durch ein Photoantwort-Defekt-Evaluationsverfahren gemäß einem Beispiel der vorliegenden Erfindung gemessen ist.
  • 27 zeigt ein Ergebnis einer TDS-Analyse gemäß einem Beispiel der vorliegenden Erfindung.
  • 28A und 28B zeigen jeweils SIMS-Analysen gemäß einem Beispiel der vorliegenden Erfindung.
  • 29A bis 29C sind eine Blockansicht und entsprechende Schaltbilder, die eine Ausführungsform der vorliegenden Erfindung darstellen.
  • 30A bis 30D sind Außenansichten, die jeweils ein elektronisches Bauelement gemäß einer Ausführungsform der vorliegenden Erfindung zeigen.
  • 31 ist eine TEM-Querschnittsansicht gemäß einer Ausführungsform der vorliegenden Erfindung.
  • BESTE ART ZUM AUSFÜHREN DER ERFINDUNG
  • Es werden nun Ausführungsformen und Beispiele der vorliegenden Erfindung detailliert mit Bezug zu den begleitenden Zeichnungen beschrieben. Zu beachten ist, dass die vorliegende Erfindung nicht auf die folgende Beschreibung beschränkt ist, und der Fachmann erkennt, dass Arten und Details in diversen Richtungen modifiziert werden können, ohne von dem Grundgedanken und dem Schutzbereich der vorliegenden Erfindung abzuweichen. Daher sollte die vorliegende Erfindung in den folgenden Ausführungsformen und den Beispielen nicht auf die Beschreibung eingeschränkt erachtet werden. Zu beachten ist, dass in Strukturen der vorliegenden Erfindung, die nachfolgend beschrieben sind, die gleichen Bereiche oder Bereiche mit ähnlicher Funktion durch die gleichen Bezugszeichen in unterschiedlichen Zeichnungen benannt sind, deren Beschreibung nicht wiederholt ist.
  • Zu beachten ist, dass in jeder in dieser Anmeldung beschriebenen Zeichnung die Größe, die Schichtdicke oder das Gebiet der Komponente zum Zwecke der Klarheit in einigen Fällen übertrieben dargestellt ist. Daher sind Ausführungsformen und ein Beispiel der vorliegenden Erfindung nicht immer auf derartige Skalierungen beschränkt.
  • Ferner sind Begriffe wie ”erstes”, ”zweites” und ”drittes” in dieser Anmeldung verwendet, um eine Verwechslung von Komponenten zu vermeiden, und die Begriffe drücken keine numerische Beschränkung für die Komponenten aus. Daher kann beispielsweise der Begriff ”erstes” durch den Begriff ”zweites”, ”drittes” oder dergleichen bei Bedarf ersetzt werden.
  • (Ausführungsform 1)
  • In dieser Ausführungsform wird eine Oxidhalbleiterschicht als eine Ausführungsform der vorliegenden Erfindung mit Bezug zu 1, 2, 3, 4 und 5A und 5B beschrieben.
  • Eine Oxidhalbleiterschicht gemäß dieser Ausführungsform enthält ein kristallines Gebiet. Das kristalline Gebiet enthält einen Kristall, in welchem eine a-b-Ebene im Wesentlichen parallel zu einer Oberfläche der Schicht und eine c-Achse im Wesentlichen senkrecht zu der Oberfläche der Schicht ist. D. h., das in der Oxidhalbleiterschicht enthaltene kristalline Gebiet besitzt eine c-Achsenausrichtung. Wenn ein Querschnitt des kristallinen Gebiets beobachtet wird, werden Atome, die in einer geschichteten Weise und gestapelt von einem Substrat aus Richtung der Oberfläche der Schicht angeordnet sind, beobachtet und die c-Achse des Kristalls ist im Wesentlichen senkrecht zu der Oberfläche. Da die Oxidhalbleiterschicht das kristalline Gebiet mit der c-Achsenausrichtung enthält, wie dies zuvor beschrieben ist, wird die Oxidhalbleiterschicht auch als eine c-Achsen ausgerichtete kristalline Oxidhalbleiter-(CAAC-OS)Schicht bezeichnet.
  • 1 ist eine TEM-Querschnittsaufnahme einer Oxidhalbleiterschicht, die ein kristallines Gebiet enthält, wobei die Schicht tatsächlich hergestellt wurde. Ein kristallines Gebiet 21, in welchem, wie durch Pfeile in 1 angedeutet ist, Atome in einer geschichteten Weise angeordnet sind, d. h., die Schicht besitzt eine c-Achsenausrichtung, ist in der Oxidhalbleiterschicht beobachtbar.
  • Es wird auch ein kristallines Gebiet 22 in der Oxidhalbleiterschicht beobachtet. Das kristalline Gebiet 21 und das kristalline Gebiet 22 sind von einem amorphen Gebiet in dreidimensionaler Weise umgeben. Obwohl mehrere kristalline Gebiete in der Oxidhalbleiterschicht vorhanden sind, wird eine Kristallgrenze in 1 nicht beobachtet. Eine Kristallgrenze wird auch nicht in der gesamten Oxidhalbleiterschicht beobachtet.
  • Obwohl das kristalline Gebiet 21 und das kristalline Gebiet 22 voneinander getrennt sind, wobei das amorphe Gebiet in 1 dazwischen angeordnet ist, zeigt sich, dass Atome, die in geschichteter Weise in dem kristallinen Gebiet 21 angeordnet sind, im Wesentlichen unter gleichen Abständen wie in dem kristallinen Gebiet 22 gestapelt sind und Schichten sind kontinuierlich über das amorphe Gebiet hinaus gebildet.
  • Obwohl ferner das kristalline Gebiet 21 und das kristalline Gebiet 22 ungefähr 3 nm bis 7 nm in 1 groß sind, kann die Größe des kristallinen Gebiets, das in der Oxidhalbleiterschicht in dieser Ausführungsform ausgebildet ist, ungefähr gleich oder größer 1 nm und kleiner oder gleich 1000 nm sein. Wie beispielsweise in 31 gezeigt ist, kann die Größe des kristallinen Gebiets der Oxidhalbleiterschicht größer oder gleich mehreren 10 nm sein.
  • Ferner ist es bevorzugt, dass, wenn das kristalline Gebiet von einer Richtung senkrecht zu der Oberfläche der Schicht aus beobachtet wird, Atome in einem hexagonalen Gitter angeordnet sind. Mit einer derartigen Struktur kann das kristalline Gebiet in einfacher Weise eine hexagonale Kristallstruktur mit einer dreifachen Symmetrie besitzen. Zu beachten ist, dass in dieser Anmeldung eine hexagonale Kristallstruktur in einer hexagonalen Kristallfamilie beinhaltet ist. Alternativ ist eine hexagonale Kristallstruktur in einem trigonalen oder hexagonalen Kristallsystem mit enthalten.
  • Die Oxidhalbleiterschicht gemäß dieser Ausführungsform kann mehrere kristalline Gebiete enthalten, und a-Achsen-Richtungen oder b-Achsen-Richtungen von Kristallen der mehreren Kristallgebiete können unterschiedlich voneinander sein. D. h., die mehreren Kristallgebiete in der Oxidhalbleiterschicht gemäß dieser Ausführungsform sind entlang den c-Achsen kristallisiert, die Ausrichtung entlang der a-b-Ebenen tritt jedoch nicht notwendiger Weise in Erscheinung. Jedoch ist es vorteilhaft, dass Gebiete mit unterschiedlicher a-Achsenrichtung oder b-Achsenrichtung nicht miteinander in Kontakt sind, so dass keine Kristallgrenze an einer Grenzfläche gebildet ist, in der die Gebiete miteinander in Kontakt sind. Daher enthält die Oxidhalbleiterschicht vorzugsweise ein amorphes Gebiet, das das kristalline Gebiet in dreidimensionaler Weise umgibt. D. h., die Oxidhalbleiterschicht mit kristallinem Gebiet befindet sich in einem nicht-einkristallinen Zustand und ist auch nicht vollständig in einem amorphen Zustand.
  • Als die Oxidhalbleiterschicht kann verwendet werden ein Vierkomponentenmetalloxid, etwa ein In-Sn-Ga-Zn-O-basiertes Metalloxid, ein Dreikomponentenmetalloxid, etwa ein In-Ga-Zn-O-basiertes Metalloxid, ein In-Sn-Zn-O-basiertes Metalloxid, ein In-Al-Zn-O-basiertes Metalloxid, ein Sn-Ga-Zn-O-basiertes Metalloxid, ein Al-Ga-Zn-O-basiertes Metalloxid oder ein Sn-Al-Zn-O-basiertes Metalloxid, ein Zweikomponentenmetalloxid, etwa ein In-Zn-O-basiertes Metalloxid oder ein Sn-Zn-O-basiertes Metalloxid, oder dergleichen.
  • Darüber hinaus weist ein In-Ga-Zn-O-basiertes Metalloxid eine Energiebandlücke auf, die eine Breite von 2 eV oder größer vorzugsweise von 2,5 eV oder größer und noch bevorzugter von 3 eV oder größer in vielen Fällen aufweist; wenn ein Transistor unter Anwendung des In-Ga-Zn-O-basierten Metalloxids hergestellt wird, kann der Transistor einen ausreichend hohen Widerstand im ausgeschalteten Zustand aufweisen und sein Sperrstrom kann ausreichend gering sein. Ein kristallines Gebiet in einem In-Ga-Zn-O-basierten Metalloxid besitzt hauptsächlich eine Kristallstruktur, die keine hexagonale Wurtzit-Struktur in vielen Fällen ist und kann beispielsweise eine YbFe2O4-Struktur, eine Yb2Fe3O7-Struktur, eine modifzierte Struktur davon oder dergleichen aufweisen (M. Nakamura, N. Kimizuka, and T. Mohri, "Die Phasenbeziehungen in dem In2O3-Ga2ZnO4-ZnO-System bei 1350°C", Festkörperchemie, 1991, Band 93, Seiten 298–315). Zu beachten ist, dass eine Schicht mit Yb als eine A-Schicht und eine Schicht mit Fe als eine B-Schicht im Weiteren bezeichnet werden. Die YbFe2O4-Struktur als Struktur ABB|ABB|ABB wiederholend. Als ein Beispiel einer deformierten Struktur der YbFe2O4-Struktur kann eine sich wiederholende Struktur ABBB|ABBB angegeben werden. Ferner ist die Yb2Fe3O7-Struktur eine sich wiederholende Struktur ABB|AB|ABB|AB. Als Beispiel einer deformierten Struktur der Yb2Fe3O7-Struktur kann eine sich wiederholende Struktur ABBB|ABB|ABBB|ABB|ABBB|ABB| angegeben werden. Wenn die Menge an ZnO in einem In-Ga-Zn-O-basierten Metalloxid groß ist, kann dieses eine Wurtzit-Kristallstruktur besitzen.
  • Ein typisches Beispiel eines In-Ga-Zn-O-basierten Metalloxids ist durch InGaO3(ZnO)m (m > 0) repräsentiert. Hier kann als ein Beispiel eines In-Ga-Zn-O-basierten Metalloxids ein Metalloxid mit einem Zusammensetzungsverhältnis, wobei In2O3:Ga2O3:ZnO = 1:1:1 [Mol-Verhältnis] ist, ein Metalloxid mit einem Zusammensetzungsverhältnis, wobei In2O3:Ga2O3:ZnO = 1:1:2 [Mol-Verhältnis] ist, oder ein Metalloxid mit einem Zusammensetzungsverhältnis, wobei In2O3:Ga2O3:ZnO = 1:1:4 [Mol-Verhältnis] ist, angegeben werden. Bevorzugt ist, dass m keine natürliche Zahl ist. Zu beachten ist, dass die zuvor beschriebenen Zusammensetzungen Kristallstrukturen zugeschrieben werden und lediglich Beispiele sind. Als Beispiel eines In-Ga-Zn-O-basierten Metalloxids können ein Metalloxid mit einem Zusammensetzungsverhältnis, wobei In2O3:Ga2O3:ZnO = 2:1:8 [Mol-Verhältnis] ist, ein Metalloxid mit einem Zusammensetzungsverhältnis, wobei In2O3:Ga2O3:ZnO = 3:1:4 [Mol-Verhältnis] ist, oder ein Metalloxid mit einem Zusammensetzungsverhältnis, wobei In2O3:Ga2O3:ZnO = 2:1:6 [Mol-Verhältnis] ist, ebenfalls angegeben werden.
  • 2 zeigt eine Kristallstruktur von In2Ga2ZnO7 als ein Beispiel einer Struktur eines kristallinen Gebiets, das in einer Oxidhalbleiterschicht enthalten ist, die den obigen Aufbau besitzt. Die Kristallstruktur aus In2Ga2ZnO7 in 2 ist als Draufsicht parallel zu einer a-Achse und einer b-Achse und als Querschnittsansicht parallel zu einer c-Achse gezeigt. Die c-Achse ist senkrecht zu der a-Achse und der b-Achse, und ein Winkel zwischen der a-Achse und der b-Achse beträgt 120°. Für das In2Ga2ZnO7 in 2 ist ein Platz 11, der von einem In-Atom besetzt werden kann, in der Draufsicht dargestellt, und ein In-Atom 12, ein Ga-Atom 13, ein Ga- oder Zn-Atom 14 und ein O-Atom 15 sind im Querschnitt gezeigt.
  • Wie in der Querschnittsansicht aus 2 gezeigt ist, besitzt In2Ga2ZnO7 eine Struktur, in der eine Ga-Oxidschicht zwischen In-Oxidschichten, und zwei Oxidschichten, d. h., eine Ga-Oxidschicht und eine Zn-Oxidschicht, zwischen In-Oxidschichten abwechseln gestapelt in der c-Achsenrichtung angeordnet sind. Wie ferner in der Draufsicht aus 2 gezeigt ist, besitzt In2Ga2ZnO7 eine hexagonale Kristallstruktur mit einer dreifachen Symmetrie.
  • Die Oxidhalbleiterschicht mit einem kristallinen Gebiet, die in dieser Ausführungsform beschrieben ist, besitzt vorzugsweise eine kristalline Struktur bis zu einem gewissen Grade. Ferner ist die Oxidhalbleiterschicht mit einem kristallinen Gebiet nicht in einem einkristallinen Zustand. Die Oxidhalbleiterschicht mit einem kristallinen Gebiet besitzt vorzugsweise eine gewisse Kristallstruktur im Vergleich zu einer Oxidhalbleiterschicht, die vollständig amorph ist, und Defekte, die durch Sauerstoffdefekte oder Verunreinigungen, etwa an ungesättigten Bindungen anhaftender Wasserstoff oder dergleichen, sind reduziert. Insbesondere besitzt Sauerstoff, der an einem Metallatom in einem Kristall gebunden ist, eine höhere Bindungskraft als Sauerstoff, der an einem Metallatom in einem amorphen Bereich gebunden ist, und wird weniger reaktiv in Bezug auf eine Verunreinigung, etwa Wasserstoff, so dass die Erzeugung von Defekten reduziert werden kann.
  • Beispielsweise hat eine Oxidhalbleiterschicht, die aus einem In-Ga-Zn-O-basierten Metalloxid aufgebaut ist und ein kristallines Gebiet enthält, eine derartige Kristalleigenschaft, dass bei der Messung der Elektronenbeugungsintensität, in der Strahlung mit einem Elektronenstrahl aus der c-Achsenrichtung eingebracht wird, die volle Breite bei halbem Maximum eines Höchstwertes in einem Gebiet, in welchem die Größe eines Streuvektors größer oder gleich 3,3 nm–1 und kleiner oder gleich 4,1 nm–1 ist, und die volle Breite bei halbem Maximum eines Höchstwertes in einem Gebiet, in welchem die Größe eines Streuvektors größer oder gleich 5,5 nm–1 und kleiner oder gleich 7,1 nm–1 ist, jeweils größer oder gleich 0,2 nm–1 sind. Vorzugsweise ist die volle Breite bei halbem Maximum eines Höchstwertes in einem Gebiet, in welchem die Größe eines Streuvektors größer oder gleich 3,3 nm–1 und kleiner oder gleich 4,1 nm–1 ist, größer oder gleich 0,4 nm–1 und kleiner oder gleich 0,7 nm–1, und die volle Breite bei halbem Maximum eines Höchstwertes in einem Gebiet, in welchem die Größe eines Streuvektors größer oder gleich 5,5 nm–1 und kleiner oder gleich 7,1 nm–1 ist, ist größer oder gleich 0,45 nm–1 und kleiner oder gleich 1,4 nm–1.
  • In der Oxidhalbleiterschicht mit einem kristallinen Gebiet, wie sie in dieser Ausführungsform beschrieben ist, sind Defekte durch Sauerstoffdefekte in der Schicht charakterisiert und sind vorzugsweise reduziert, wie dies zuvor beschrieben ist. Durch Sauerstoffdefekte charakterisierte Defekte fungieren als Quellen für das Bereitstellen von Trägern in der Oxidhalbleiterschicht, wodurch sich die elektrische Leitfähigkeit der Oxidhalbleiterschicht ändern kann. Daher besitzt die Oxidhalbleiterschicht mit einem kristallinen Gebiet, in der derartige Defekte reduziert sind, eine stabile elektrische Leitfähigkeit und ist elektrisch stabiler im Hinblick auf die Einstrahlung von sichtbarem Licht, Ultraviolettlicht und dergleichen.
  • Durch Ausführen einer Elektronenspinresonanz-(ESR)Messung an der Oxidhalbleiterschicht, die ein kristallines Gebiet enthält, kann der Anteil an Einzelelektronen in der Schicht gemessen werden, und es kann der Anteil an Sauerstoffdefekten abgeschätzt werden. Beispielsweise ist in der Oxidhalbleiterschicht, die aus einem In-Ga-Zn-O-basierten Metalloxid aufgebaut ist und ein kristallines Gebiet enthält, die Spindichte eines Höchstwertes in einem Gebiet, in welchem der g-Wert nahe bei 1,93 in einer ESR-Messung liegt, kleiner als 1,3 × 1018 (Spins/cm3), vorzugsweise kleiner oder gleich to 5 × 1017 (Spins/cm3), noch bevorzugter kleiner oder gleich 5 × 1016 (Spins/cm3), und noch bevorzugter 1 × 1016 (Spins/cm3).
  • Wie zuvor beschrieben ist, sind Wasserstoff oder Wasserstoff enthaltende Verunreinigungen, etwa Wasser, eine Hydroxylgruppe, oder ein Hydrid in der Oxidhalbleiterschicht, die ein kristallines Gebiet enthält, vorzugsweise reduziert, und die Konzentration an Wasserstoff in der Oxidhalbleiterschicht mit einem kristallinen Gebiet ist vorzugsweise kleiner oder gleich 1 × 1019 Atome/cm3. An eine ungesättigte Bindung gebundener Wasserstoff oder dergleichen, oder eine Verunreinigung mit Wasserstoff, etwa Wasser, eine Hydroxylgruppe, oder ein Hydrid, fungieren als eine Quelle für die Bereitstellung eines Trägers in der Oxidhalbleiterschicht, wodurch sich die elektrische Leitfähigkeit der Oxidhalbleiterschicht ändern kann. Ferner reagiert Wasserstoff, der in der Oxidhalbleiterschicht enthalten ist, mit Sauerstoff, der an ein Metall gebunden ist, zu Wasser, und es wird ein Defekt in einem Gitter gebildet, von welchem Sauerstoff abgegeben wird (oder wovon von einem Teil davon Sauerstoff abgegeben wird). Daher besitzt die Oxidhalbleiterschicht mit einem kristallinen Gebiet, in welcher derartige Defekte reduziert sind, eine stabile elektrische Leitfähigkeit und ist elektrisch stabiler im Hinblick auf die Bestrahlung mit sichtbarem Licht, Ultraviolettlicht und dergleichen.
  • Zu beachten ist, dass Verunreinigungen, etwa ein Alkalimetall in der Oxidhalbleiterschicht mit einem kristallinen Gebiet vorzugsweise reduziert sind. Beispielsweise ist in der Oxidhalbleiterschicht mit einem kristallinen Gebiet die Konzentration an Lithium kleiner oder gleich 5 × 1015 cm–3, vorzugsweise kleiner oder gleich 1 × 1015 cm–3; die Konzentration an Natrium ist kleiner oder gleich 5 × 1016 cm–3, vorzugsweise kleiner oder gleich 1 × 1016 cm–3, und noch bevorzugter kleiner oder gleich 1 × 1015 cm–3; und die Konzentration an Kalium ist kleiner oder gleich 5 × 1015 cm–3, vorzugsweise kleiner oder gleich 1 × 1015 cm–3.
  • Ein Alkalimetall und ein Erdalkalimetall sind ungünstige Verunreinigungen für die Oxidhalbleiterschicht mit einem Kristallgebiet und sind vorzugsweise möglichst wenig enthalten. Insbesondere wenn die Oxidhalbleiterschicht für einen Transistor verwendet wird, diffundiert Natrium, das ein Alkalimetall ist, in eine isolierende Schicht, die mit der Oxidhalbleiterschicht mit kristallinem Gebiet in Kontakt ist, und es wird somit möglicherweise ein Träger an die Oxidhalbleiterschicht abgegeben. Ferner bricht Natrium eine Verbindung zwischen einem Metall und Sauerstoff auf oder geht eine Bindung in der Oxidhalbleiterschicht mit einem kristallinen Gebiet ein. Als Folge davon werden Transistoreigenschaften schlechter (beispielsweise wird der Transistor nicht-angesteuert Weise leitend (die Verschiebung einer Schwellwertspannung zur negativen Seite) oder die Beweglichkeit nimmt ab). Ferner bewirkt dies auch eine Änderung in den Eigenschaften.
  • Ein derartiges Problem ist signifikant, insbesondere im Fall, in welchem die Konzentration an Wasserstoff in der Oxidhalbleiterschicht mit einem Kristallgebiet äußerst gering ist. Daher ist es höchst vorteilhaft, die Konzentration an Alkalimetallen in dem obigen Bereich zu halten im Falle, dass die Konzentration an Wasserstoff in der Oxidhalbleiterschicht mit einem kristallinen Gebiet kleiner oder gleich 5 × 1019 cm–3 und insbesondere kleiner oder gleich 5 × 1018 cm–3 ist. Es ist daher vorzusehen, dass Verunreinigungen in der Oxidhalbleiterschicht mit einem kristallinen Gebiet extrem reduziert sind, die Konzentration eines Alkalimetalls kleiner oder gleich 5 × 1016 Atome/cm3 und die Konzentration von Wasserstoff kleiner oder gleich 5 × 1019 Atome/cm3 ist.
  • Wie zuvor beschrieben ist, besitzt die Oxidhalbleiterschicht mit einem kristallinen Gebiet vorzugsweise eine Kristallstruktur im Vergleich zu einer Oxidhalbleiterschicht, die vollständig amorph ist, und Defekte, die durch Sauerstoffdefekte charakterisiert sind, oder durch Verunreinigungen, etwa Wasserstoff, der an ungesättigten Bindungen anhaftet, oder dergleichen, sind reduziert. Ein durch einen Sauerstoffdefekt charakterisierter Defekt, etwa Wasserstoff, der an eine ungesättigte Bindung gebunden ist, oder dergleichen, fungiert als eine Quelle für das Bereitstellen eines Trägers in der Oxidhalbleiterschicht, wodurch sich die elektrische Leitfähigkeit der Oxidhalbleiterschicht ändern kann. Daher besitzt die Oxidhalbleiterschicht mit einem kristallinen Gebiet, in der derartige Defekte reduziert sind, eine stabile elektrische Leitfähigkeit und ist elektrisch stabiler im Hinblick auf die Bestrahlung mit sichtbarem Licht, Ultraviolettlicht, und dergleichen. Durch Anwenden einer derartigen Oxidhalbleiterschicht mit einem kristallinen Gebiet für einen Transistor kann ein sehr zuverlässiges Halbleiterbauelement mit stabilen elektrischen Eigenschaften bereitgestellt werden.
  • Als nächstes wird das Ergebnis einer Untersuchung, wie die elektrische Leitfähigkeit der Oxidhalbleiterschicht durch einen Sauerstoffdefekt in der Oxidhalbleiterschicht beeinflusst ist, beschrieben, wobei grundsätzliche Berechnungen auf der Grundlage einer Dichtefunktionentheorie angewendet werden. Zu beachten ist, dass CASTEP, d. h. eine Software für grundlegende Berechnungen, die von Accelrys Software Inc. Vertrieben wird, für die grundsätzliche Berechnung verwendet wurde. Ferner wurde GGA-PBE als ein Funktional verwendet, und es wurde ein sehr weicher Typ für ein Pseudopotential angewendet.
  • In dieser Berechnung wurde als ein Modell der Oxidhalbleiterschicht ein Modell verwendet, in welchem ein Wasserstoffatom vom amorphen InGaZnO4 abgetrennt wird und eine Leerstelle (ein Sauerstoffdefekt) in diesem Gebiet verbleibt. Das Modell enthält 12 In-Atome, 12 Ga-Atome, 12 Zn-Atome und 47 O-Atome. InGaZnO4 mit einer derartigen Struktur wurde einer Strukturoptimierung im Hinblick auf die atomaren Positionen unterzogen, und die Elektronendichte von Zuständen wurde berechnet. Dabei wurde die Abscheideenergie auf 300 eV festgelegt.
  • Ein Ergebnis der Berechnung der Dichte der Elektronenzustände ist in 3 gezeigt. In 3 bezeichnet die vertikale Achse die Zustandsdichte bzw. die Dichte der Zustände (DOS) [Zustände/eV] und die horizontale Achse bezeichnet die Energie [eV]. Die Fermi-Energie ist beim Nullpunkt der Energie, die auf der horizontalen Achse aufgetragen ist. Wie in 3 gezeigt ist, liegt die obere Kante eines Valenzbandes von InGaZnO4 bei –0,74 eV und die Unterkante eines Leitungsbandes davon liegt bei 0,56 eV. Der Wert der Bandlücke ist klein im Vergleich zu 3,15 eV, was ein experimenteller Wert der Bandlückenenergie von InGaZnO4 ist. Es ist jedoch gut bekannt, dass die Bandlücke kleiner als der experimentelle Wert in der grundsätzlichen Berechnung auf der Grundlage der Dichtefunktionaltheorie ist, und der Wert der Bandlücke zeigt nicht an, dass diese Berechnung ungeeignet ist.
  • 3 zeigt, dass amorphes InGaZnO4 mit einem Sauerstoffdefekt ein tiefes Niveau in der Bandlücke besitzt. D. h., es wird abgeschätzt, dass in der Bänderstruktur eines amorphen Oxidhalbleiters mit einem Sauerstoffdefekt ein Einfangniveau aufgrund eines Sauerstoffdefekts als ein tiefes Einfangniveau in der Bandlücke existiert.
  • 4 zeigt ein Bänderdiagramm eines amorphen Oxidhalbleiters mit einem Sauerstoffdefekt auf der Grundlage der obigen Betrachtungen. In 4 repräsentiert die vertikale Achse die Energie, die horizontale Achse gibt die DOS an und die Energielücke von einem Energieniveau Ev an der Oberkante eines Valenzbands (VB) zu einem Energieniveau Ec an der Unterkante eines Leitungsbands (CB) ist auf 3,15 eV festgelegt, wobei dies auf dem experimentellen Wert beruht.
  • In dem Bänderdiagramm der 4 gibt es einen auslaufenden Zustand aufgrund eines amorphen Bereichs in dem Oxidhalbleiter in der Nähe der Unterkante des Leitungsbandes. Ferner wird angenommen, dass ein Wasserstoffdonatorniveau aufgrund von Sauerstoff, der an einer ungesättigten Bindung oder dergleichen anhaftet, in dem amorphen Oxidhalbleiter an einem flachen Energieniveau existiert, das ungefähr 0,1 eV unter der Unterkante des Leitungsbands ausgesehen liegt. Ein Einfangniveau aufgrund eines Saustoffdefekts in dem amorphen Oxidhalbleiter existiert bei einem tiefen Energieniveau, das ungefähr 1,8 eV tiefer ausgehend von der Unterkante des Leitungsbandes liegt. Zu beachten ist, dass der Wert des Energieniveaus aufgrund eines Sauserstoffdefekts detailliert in einem Beispiel erläutert wird, das später beschrieben ist.
  • 5A und 5B zeigen jeweils ein Rekombinationsmodell eines Elektrons und eines Loches in der Bänderstruktur im Falle eines amorphen Oxidhalbleiters mit einem derartigen Energieniveau in der Bandlücke, wie dies zuvor beschrieben ist, wobei dies auf den obigen Überlegungen insbesondere eines tiefen Einfangniveaus aufgrund eines Sauerstoffdefekts beruht.
  • 5A zeigt ein Rekombinationsmodell in dem Fall, in welchem Löcher in einem Valenzband und ausreichend Elektronen in einem Leitungsband existieren. Wenn die amorphe Oxidhalbleiterschicht mit Licht bestrahlt wird, um ausreichend Elektronen-Loch-Paare zu erzeugen, hat die Bänderstruktur eines Oxidhalbleiters ein Rekombinationsmodell, wie in 5A gezeigt ist. In diesem Rekombinationsmodell wird ein Loch nicht nur an der Oberkante des Valenzbandes sondern auch an einem tiefen Einfangnivau aufgrund eines Sauerstoffdefekts erzeugt.
  • In dem in 5A gezeigten Rekombinationsmodell wird angenommen, dass zwei Arten von Rekombinationsprozessen parallel ablaufen. Einer der Rekombinationsprozesse ist ein Band-zu-Band-Rekombinationsprozess, wobei ein Elektron im Leitungsband und ein Loch im Valenzband direkt miteinander rekombinieren. Der andere Rekombinationsprozess ist ein Rekombinationsprozess, in welchem ein Elektron in dem Leitungsband mit einem Loch in einem Einfangniveau aufgrund eines Sauerstoffdefekts rekombiniert. Die Band-zu-Band-Rekombination tritt häufiger als die Rekombination mit dem Einfangniveau aufgrund eines Sauerstoffdefekts auf; wenn die Anzahl an Löchern in dem Valenzband ausreichend gering wird, hört die Band-zu-Band-Rekombinatin früher als die Rekombination mit dem Einfangniveau auf. Somit besitzt das in 5A gezeigte Rekombinationsmodell nur den Rekombinationsprozess, in welchem ein Elektron an der Unterkante des Leitungsbandes mit einem Loch an einem Einfangniveau aufgrund eines Sauerstoffdefekts rekombiniert, und es ergibt sich eine Verschiebung zu einem Rekombinationsmodell, das in 5B gezeigt ist.
  • Es kann eine ausreichende Bestrahlung an dem Oxidhalbleiter vorgenommen werden, so dass genügend Löcher in dem Valenzband und genügend Elektronen in dem Leitungsband existieren können; nach Beendigung der Lichtbestrahlung rekombinieren ein Elektron und ein Loch miteinander in dem in 5A gezeigten Rekombinationmodell. Strom, der durch den Oxidhalbleiter zu dieser Zeit fließt, wird als Fotostrom bezeichnet. Die für die Abschwächung des Fotostroms (Relaxationszeit) in diesem Zeitpunkt erforderliche Zeit ist kürzer als die Relaxationszeit eines Fotostroms im Rekombinationsmodell, das in 5B gezeigt ist. Für Details des oben Gesagten wird auf ein Beispiel verwiesen, das später beschrieben ist.
  • Das in 5B gezeigte Rekombinationsmodell ergibt sich nach dem Rekombinationsmodell, das in 5A gezeigt ist, wenn die Anzahl an Löchern in dem Valenzband ausreichend reduziert ist. Da in dem in 5B gezeigten Rekombinationsmodell fast ausschließlich der Rekombinationsprozess mit dem Einfangniveau aufgrund eines Sauerstoffdefekts auftritt, wird die Anzahl an Elektronen in dem Leitungsband gradueller reduziert als in dem in 5A gezeigten Rekombinationsmodell. Es ist klar, dass Elektronen in dem Leitungsband zur elektrischen Leitung in der Oxidhalbleiterschicht während des Rekombinationsprozesses beitragen. Daher ist in dem in 5B gezeigten Rekombinationsmodell die Relaxationszeit des Fotostroms länger als in dem in 5A Rekombinationsmodell, in welchem hauptsächlich die Band-zu-Band-Rekombinaton auftritt. Zu beachten ist, dass für Details des zuvor Gesagten auf ein später zu beschreibendes Beispiel verwiesen sei.
  • Wie zuvor beschrieben ist, besitzt der amorphe Oxidhalbleiter mit einem tiefen Einfangniveau aufgrund eines Sauerstoffdefekts zwei Arten von Rekombinationsmodellen für Elektron-Loch-Paare in der Bänderstruktur, und die Relaxationszeit des Fotostroms kann ebenfalls durch zwei Arten klassifiziert werden. Eine langsamere Relaxation des Fotostroms in dem in 5B gezeigten Rekombinationsmodell kann fixierte elektrische Ladung in der Oxidhalbleiterschicht oder an einer Grenzfläche zwischen der Oxidhalbleiterschicht und der benachbarten Schicht bilden, wenn eine negative Vorspannung an eine Gate-Elektrode beim Einstrahlen von Licht in einem Transistor oder dergleichen, in welchem die Oxidhalbleiterschicht verwendet ist, angelegt ist. Folglich wird angenommen, dass ein Sauerstoffdefekt in der Oxidhalbleiterschicht die elektrische Leitfähigkeit der Oxidhalbleiterschicht nachteilig beeinflusst.
  • Jedoch besitzt die Oxidhalbleiterschicht mit einem kristallinen Gebiet gemäß einer Ausführungsform der vorliegenden Erfindung eine günstige Kristallstruktur im Vergleich zu einer Oxidhalbleiterschicht, die vollständig amorph ist, und Defekte, die durch Sauerstoffdefekte charakterisiert sind, sind reduziert. Daher besitzt die Oxidhalbleiterschicht mit einem kristallinen Gebiet gemäß einer Ausführungsform der vorliegenden Erfindung eine stabile elektrische Leitfähigkeit und ist elektrisch stabiler im Hinblick auf die Bestrahlung mit sichtbarem Licht, Ultraviolettlicht und dergleichen. Durch Verwendung einer derartigen Oxidhalbleiterschicht mit einem kristallinen Gebiet für einen Transistor kann ein sehr zuverlässiges Halbleiterbauelement mit stabilen elektrischen Eigenschaften bereitgestellt werden.
  • Die Strukturen und dergleichen, die in dieser Ausführungsform beschrieben sind, können in geeigneter Weise mit Strukturen, Verfahren und dergleichen kombiniert werden, die in anderen Ausführungsformen beschrieben sind.
  • (Ausführungsform 2)
  • In dieser Ausführungsform werden ein Transistor, in welchem die Oxidhalbleiterschicht mit einem kristallinen Gebiet, wie sie in der Ausführungsform 1 beschrieben ist, verwendet ist, und ein Verfahren zur Herstellung des Transistors mit Bezug zu 6A bis 6E, 7A und 7B, 8A und 8B, 9A und 9B, und 10A bis 10C beschrieben. 6A bis 6E sind Querschnittsansichten, die einen Fertigungsprozess für einen Top-Gate-Transistor 120 bzw. für einen Transistor mit oben liegendem Gate zeigen, der eine Ausführungsform der Struktur eines Halbleiterbauelements ist.
  • Bevor eine Oxidhalbleiterschicht mit einem kristallinen Gebiet hergestellt wird, wird zunächst eine isolierende Basisschicht 53 vorzugsweise über einem Substrat 51 gebildet, wie dies in 6A gezeigt ist.
  • Das Substrat 51 sollte mindestens einen Wärmewiderstand besitzen, der ausreichend ist, um einer später auszuführenden Wärmebehandlung zu widerstehen. Wenn ein Glassubstrat als das Substrat 51 verwendet wird, wird vorzugsweise ein Glassubstrat verwendet, dessen Verformungspunkt vorzugsweise bei 730°C oder höher liegt. Als ein Glassubstrat wird ein Substrat, das aus einem Glasmaterial, etwa Aluminiumsilikatglas, Aluminiumborsilikatglas oder Bariumborsilikatglas verwendet, um ein Beispiel zu nennen. Zu beachten ist, dass vorzugsweise ein Glassubstrat verwendet wird, das BaO und B2O3 in einer Weise enthält, dass der Anteil an BaO größer als der des B2O3 ist. Wenn das Substrat 51 ein Basisglas ist, kann das Substrat eine der folgenden Größen besitzen: die erste Generation (320 mm × 400 mm), die zweite Generation (400 mm × 500 mm), die dritte Generation (550 mm × 650 mm), die vierte Generation (680 mm × 880 mm oder 730 mm × 920 mm), die fünfte Generation (1000 mm × 1200 mm oder 1100 mm × 1250 mm), die sechste Generation (1500 mm × 1800 mm), die siebte Generation (1900 mm × 2200 mm), die achte Generation (2160 mm × 2460 mm), die neunte Generation (2400 mm × 2800 mm oder 2450 mm × 3050 mm), die zehnte Generation (2950 mm × 3400 mm) und dergleichen. Das Ursprungsglas schrumpft drastisch, wenn die Behandlungstemperatur hoch und die Behandlungszeit lang ist. Wenn daher eine Massenproduktion unter Verwendung des Basisglases ausgeführt wird, ist eine bevorzugte Ausheiztemperatur in dem Fertigungsprozess kleiner oder gleich 600°C, vorzugsweise kleiner oder gleich 450°C.
  • Anstelle des Glassubstrats kann ein Substrat verwendet werden, das aus einem Isolator hergestellt ist, etwa ein keramisches Substrat, ein Quarzsubstrat oder ein Saphirsubstrat. Alternativ kann kristallisiertes Glas oder dergleichen verwendet werden. Ferner kann alternative ein Substrat verwendet werden, das durch Herstellung einer isolierenden Schicht über einer Oberfläche eines Halbleitersubstrats gewonnen wird, etwa eine Siliziumscheibe oder eine Oberfläche eines leitenden Substrats, das aus Metallmaterial hergestellt ist.
  • Die Isolierung der Basisschicht 53 wird vorzugsweise unter Anwendung einer Oxidisolationsschicht hergestellt, von der ein Teil des enthaltenen Sauerstoffs durch eine Wärmebehandlung freigesetzt wird. Die Oxidisolationsschicht, von der ein Teil des enthaltenen Sauerstoffs durch Wärmebehandlung freigesetzt wird, ist vorzugsweise eine Oxidisolationsschicht, die Sauerstoff mit einem Anteil enthält, der den stöchiometrischen Anteil übersteigt. Unter Anwendung der Oxidisolationsschicht, von der ein Teil des enthaltenen Sauerstoffs durch Wärmebehandlung freigesetzt wird, als die isolierende Basisschicht 53 kann Sauerstoff in die Oxidhalbleiterschicht durch Wärmebehandlung in einem späteren Schritt diffundiert werden. Zu typischen Beispielen der Oxidisolationsschicht, von der ein Teil des enthaltenen Sauerstoffs durch Wärmebehandlung freigesetzt wird, gehören Schichten aus Siliziumoxid, Siliziumoxidnitrid, Aluminiumoxid, Aluminiumoxidnitrid, Kaliumoxid, Hafniumoxid, Yttriumoxid, und dergleichen.
  • Die Dicke der isolierenden Basisschicht 53 ist größer oder gleich 50 nm, vorzugsweise größer oder gleich 200 nm und kleiner oder gleich 500 nm. Wenn die Basisisolationsschicht 53 dick ist, kann die Menge an Sauerstoff, die aus der Basisisolationsschicht 53 freigesetzt wird, vergrößert werden, und dadurch können die Defekte an der Grenzfläche zwischen der Basisisolationsschicht 53 und der Oxidhalbleiterschicht, die später hergestellt wird, reduziert werden.
  • Die Basisisolationsschicht 53 kann durch ein Sputter-Verfahren, ein CVD-Verfahren oder dergleichen hergestellt werden. Die Oxidisolationsschicht, von der ein Teil des enthaltenen Sauerstoffs durch Wärmebehandlung freigesetzt wird, kann in einfacher Weise durch ein Sputter-Verfahren hergestellt werden. Wenn die Oxidisolationsschicht, von der ein Teil des enthaltenen Sauerstoffs durch Wärmebehandlung freigesetzt wird, durch ein Sputter-Verfahren hergestellt ist, wird der Anteil an Sauerstoff, der in einem Abscheidegas enthalten ist, vorzugsweise als hoch festgelegt, und es können Sauerstoff, eine Gasmischung aus Sauerstoff und einem Edelgas oder dergleichen, verwendet werden. Typischer Weise ist die Konzentration an Sauerstoff in dem Abscheidegas vorzugsweise höher oder gleich 6% und geringer oder gleich 100%.
  • Die Basisisolationsschicht 53 wird nicht notwendiger Weise unter Anwendung einer Oxidisolationsschicht hergestellt, von der ein Teil des enthaltenen Sauerstoffs durch Wärmebehandlung freigesetzt wird, sondern diese kann unter Anwendung einer Nitridisolationsschicht hergestellt werden, die aus Siliziumnitrid, Siliziumoxidnitrid, Aluminiumnitrid oder dergleichen hergestellt ist. Ferner kann die Basisisolationsschicht 53 eine geschichtete Struktur aufweisen, die die Oxidisolationsschicht und die Nitridisolationsschicht enthält; in einem derartigen Fall ist die Oxidisolationsschicht vorzugsweise über der Nitridisolationsschicht ausgebildet. Durch Verwenden der Nitridisolationsschicht als die Basisisolationsschicht 53 kann das Eindringen eines Alkalimetalls oder dergleichen in die Oxidhalbleiterschicht verhindert werden, wenn ein Glassubstrat, das eine Verunreinigung enthält, etwa ein Alkalimetall, verwendet wird. Da ein Alkalimetall, etwa Lithium, Natrium oder Kalium, eine für den Oxidhalbleiter nachteilige Verunreinigung ist, ist die enthaltene Menge an einem derartigen Alkalimetall in der Oxidhalbleiterschicht vorzugsweise gering. Die Nitridisolationsschicht kann durch ein CVD-Verfahren, eine Sputter-Verfahren oder dergleichen hergestellt werden.
  • Als nächstes wird, wie in 6B gezeigt ist, über der Basisisolationsschicht 53 eine Oxidhalbleiterschicht 55 mit einem kristallinen Gebiet bis zu einer Dicke von größer oder gleich 30 nm und kleiner oder gleich 50 μm durch eine Sputter-Verfahren unter Anwendung einer Sputter-Vorrichtung hergestellt.
  • Es wird nunmehr eine Behandlungskammer der Sputter-Vorrichtung mit Bezug zu 7A beschrieben. Es sind eine Evakuierungseinheit 33 und eine Gasversorgungseinheit 35 mit einer Behandlungskammer 31 verbunden. In der Behandlungskammer 31 sind eine Substrataufnahme 40 und ein Quellmaterial bzw. Zielmaterial bzw. Beschussmaterial 41 vorgesehen. Das Quellmaterial 41 ist mit einer Leistungsversorgungseinrichtung 37 verbunden.
  • Die Behandlungskammer 31 ist mit GND verbunden. Wenn die Leckrate der Behandlungskammer 31 kleiner oder gleich 1 × 10–10 Pa·m3/Sek. ist, kann das Eindringen einer Verunreinigung in eine Schicht, die durch ein Sputter-Verfahren herzustellen ist, verringert werden.
  • Um die Leckrate zu verringern, müssen die interne Leckrate sowie auch die externe Leckrate reduziert werden. Die externe Leckage bzw. Leckrate bezeichnet das Einströmen eines Gases von Außen in ein Vakuumsystem durch ein sehr kleines Loch, einen Defekt in der Abdichtung oder dergleichen. Die interne Leckage bzw. Leckrate entsteht aufgrund eines Lecks in einer Abtrennung, etwa einem Ventil in einem Vakuumsystem oder aufgrund eines freigesetzten Gases aus einer internen Komponente.
  • Es müssen Maßnahmen im Hinblick auf beide Aspekte, also auf die externe Leckage und die interne Leckage, ergriffen werden, um die Leckrate auf kleiner oder gleich 1 × 10–10 Pa·m3/Sek. zu bringen.
  • Um die externe Leckage zu reduzieren, wird ein Öffnungs-/Schließbereich der Behandlungskammer vorzugsweise mit einer Metalldichtung abgedichtet. Als Metalldichtung kann ein Metallmaterial, das mit Eisenfluorid, Aluminiumoxid oder Chromoxid beschichtet ist, vorzugsweise verwendet werden. Die Metalldichtung ergibt eine stärkere Haftung als ein O-Ring und kann die externe Leckage verringern. Durch die Verwendung eines Metallmaterials, das mit Eisenfluorid, Aluminiumoxid, Chromoxid oder dergleichen beschichtet ist, das in einem passiven Zustand ist, kann ein Freisetzen von Gas, das Wasserstoff enthält, aus der Metalldichtung unterdrückt werden, so dass die interne Leckage ebenfalls reduziert werden kann.
  • Als Komponente zur Herstellung der Innenwand der Behandlungskammer 31 werden Aluminium, Chrom, Titan, Zirkon, Nickel oder Vanadium, von denen ein Wasserstoff enthaltendes Gas in reduziertem Umfang freigesetzt wird, verwendet. Ein Legierungsmaterial mit Eisen, Chrom oder Nickel oder dergleichen, das mit dem oben genannten Material beschichtet ist, kann ebenfalls verwendet werden. Das Legierungsmaterial mit Eisen, Chrom, Nickel oder dergleichen ist hart, wärmebeständig und für die Bearbeitung geeignet. Wenn Unebenheiten der Oberfläche der Komponente durch Polieren oder dergleichen reduziert werden, um die Gesamtoberfläche zu verringern, kann das Freisetzen von Gas in diesem Falle ebenfalls reduziert werden. Alternativ kann die zuvor erwähnte Komponente der Sputter-Vorrichtung mit Eisenfluorid, Aluminiumoxid, Chromoxid oder dergleichen beschichtet werden, die sich in dem passiven Zustand befinden.
  • Eine Komponente, die für die Innenwand der Behandlungskammer 31 vorgesehen ist, wird vorzugsweise möglichst nur aus Metallmaterial hergestellt. Beispielsweise wird in dem Falle, in welchem ein Beobachtungsfenster, das aus Quarz oder dergleichen hergestellt ist, vorgesehen ist, eine Oberfläche vorzugsweise dünn mit Eisenfluorid, Aluminiumoxid, Chromoxid oder dergleichen beschichtet, das sich in dem passiven Zustand befindet, um damit die Freisetzung von Gas zu unterdrücken.
  • Ferner ist es vorzuziehen, eine Verfeinerungseinheit für ein Sputter-Gas unmittelbar vor der Behandlungskammer 31 vorzusehen. Dabei ist die Länge einer Leitung zwischen der Verfeinerungseinheit und der Behandlungskammer kleiner oder gleich 5 m, vorzugsweise kleiner oder gleich 1 m. Wenn die Länge der Leitung kleiner oder gleich 5 m oder kleiner oder gleich 1 m ist, kann der Einfluss von freigesetztem Gas aus der Leitung aufgrund einer Verringerung der Länge der Leitung reduziert werden.
  • Eine Leitung, durch die ein Sputter-Gas von einem Zylinder zu der Behandlungskammer 31 strömt, ist vorzugsweise eine Metallleitung, deren Innenseite mit Eisenfluorid, Aluminiumoxid, Chromoxid oder dergleichen, die in dem passiven Zustand sind, beschichtet ist. Mittels der zuvor genannten Leitung ist die Menge an freigesetztem Gas, das Wasserstoff enthält, gering und das Eindringen von Verunreinigungen in das Abscheidegas kann im Vergleich zu beispielsweise einer SUS316L-EP-Leitung reduziert werden. Ferner wird eine ultra-kompakte Hochleistungsmetalldichtungsverbindung (eine UPG-Verbindung) vorzugsweise als eine Verbindung der Leitung verwendet. Ferner wird ein Aufbau, in welchem alle Materialien der Leitung Metallmaterialien sind, bevorzugt, da der Einfluss an freigesetztem Gas und die externe Leckage im Vergleich zu einem Aufbau, in welchem ein Harz oder dergleichen verwendet wird, reduziert werden können.
  • Die Evakuierung der Behandlungskammer 31 wird vorzugsweise mittels einer geeigneten Kombination aus einer groben Vakuumpumpe, etwa einer trockenen Pumpe, und einer Hochvakuumpumpe, etwa einer Sputter-Ionen-Pumpe, einer Turbomolekularpumpe oder einer Kryo-Pumpe bewerkstelligt. Eine Turbomolekularpumpe besitzt eine sehr hohe Fähigkeit, Moleküle mit großer Größe zu entfernen, wohingegen ihre Fähigkeit gering ist, Wasserstoff oder Wasser zu entfernen. Daher ist eine Kombination aus einer Kryo-Pumpe mit einer ausgeprägten Eigenschaft, Wasser zu entfernen, und einer Sputter-Ionen-Pumpe mit einer ausgeprägten Eigenschaft, Wasserstoff zu entfernen, wirksam.
  • Adsorbierendes Material an der Innenwand der Behandlungskammer 31 beeinflusst den Druck in der Behandlungskammer nicht, da dieses Material an der Innenwand anhaftet, aber das adsorbierte Material führt zu einem Freisetzen von Gas zum Zeitpunkt der Evakuierung der Behandlungskammer. Obwohl die Leckrate und die Evakuierungsrate nicht miteinander korreliert sind, ist es wichtig, dass das anhaftende Material in der Behandlungskammer möglichst entfernt wird und die Evakuierung im Voraus unter Verwendung einer Pumpe durchgeführt wird, die eine hohe Evakuierungsleistung besitzt. Zu beachten ist, dass die Behandlungskammer zur Förderung des Ablösens der adsorbierenden Materialien einem Ausbackprozess unterzogen werden kann. Durch das Ausbacken kann die Rate des Ablösens des adsorbierenden Materials ungefähr um das 10fache erhöht werden. Das Ausbacken kann bei einer Temperatur von größer oder gleich 100°C und kleiner oder gleich 450°C ausgeführt werden. Wenn dabei das adsorbierende Material entfernt wird, während ein inertes Gas eingeführt wird, kann die Rate der Ablösung von Wasser oder dergleichen, das durch Evakuierung alleine nur schwer ablösbar ist, weitergesteigert werden.
  • Die Evakuierungseinheit 33 kann eine Verunreinigung aus der Behandlungskammer 31 entfernen und kann den Druck in der Behandlungskammer 31 steuern. Es wird vorzugsweise eine Einfangvakuumpumpe als die Evakuierungseinheit 33 verwendet. Beispielsweise werden eine Kryo-Pumpe, eine Ionen-Pumpe oder eine Titansublimierungspumpe vorzugsweise eingesetzt. Durch die Verwendung der obigen Einfangvakuumpumpe kann der Anteil an Wasserstoff, der in der Oxidhalbleiterschicht enthalten ist, reduziert werden.
  • Zu beachten ist, dass in der Oxidhalbleiterschicht enthaltener Wasserstoff neben einem Wasserstoffatom ein Wasserstoffmolekül, Wasser, eine Hydroxylgruppe oder ein Hydrid in einigen Fällen sein kann.
  • Die Gasversorgungseinheit 35 dient für das Zuführen bzw. Bereistellen eines Gases, mit welchem ein Quellmaterial in der Behandlungskammer 31 beschossen wird. Die Gasversorgungseinheit 35 enthält einen Zylinder, der mit Gas gefüllt ist, ein Druckregelventil, ein Schließventil, eine Massenströmungssteuerung und dergleichen. Das Bereitstellen einer Verfeinerungseinheit für die Gasversorgungseinheit 35 ermöglicht es, Verunreinigungen, die in einem Gas enthalten sind, das in die Behandlungskammer 31 eingeführt wird, zu reduzieren. Als Gas, mit welchem ein Quellmaterial beschossen wird, wird ein Edelgas, etwa Helium, Neon, Argon, Xenon oder Krypton verwendet. Alternativ kann eine Gasmischung aus Sauerstoff und einem der obigen Edelgase verwendet werden.
  • Als die Leistungsversorgungseinheit 37 kann eine HF-Leistungsversorgungseinheit, eine AC- bzw. Wechselspannungsleistungsversorgungseinheit, eine DC- bzw. Gleichspannungsleistungsversorgungseinheit oder dergleichen nach Bedarf verwendet werden. Wenn ein Magnet innerhalb oder außerhalb einer Quellmaterialhalterung zum Halten des Quellmaterials vorgesehen ist, die nicht dargestellt ist, kann sehr dichtes Plasma in der Nähe des Quellmaterials gehalten werden, so dass eine Verbesserung der Abscheiderate und eine Reduzierung von Plasmaschäden an dem Substrat erreichbar sind. Dieses Verfahren wird als ein Magnetron-Sputter-Verfahren bezeichnet. Wenn ferner der Magnet in einem Magnetron-Sputter-Verfahren in Drehung versetzt wird, kann die Ungleichmäßigkeit eines Magnetfeldes verringert werden, so dass die Effizienz der Ausnutzung des Quellmaterials erhöht wird und eine Schwankung der Schichtqualität in der Substratebene verringert werden kann.
  • Die Substrataufnahme 40 ist mit GND verbunden. Die Substrataufnahme 40 ist mit einer Heizung versehen. Als Heizung kann eine Einrichtung zum Erwärmen eines Objekts mittels Wärmeleitung oder Wärmestrahlung aus einem Heizelement, etwa einem Widerstandsheizelement, verwendet werden.
  • Als das Quellmaterial bzw. Zielmaterial 41 kann vorzugsweise ein Metalloxidquellmaterial mit Zink verwendet werden. Als typisches Beispiel des Quellmaterials 41 können verwendet werden: ein vier-komponentiges Metalloxid, etwa ein In-Sn-Ga-Zn-O-basiertes Metalloxid, ein drei-komponetiges Metalloxid, etwa ein In-Ga-Zn-O-basiertes Metalloxid, ein In-Sn-Zn-O-basiertes Metalloxid, ein In-Al-Zn-O-basiertes Metalloxid, ein Sn-Ga-Zn-O-basiertes Metalloxid, ein Al-Ga-Zn-O-basiertes Metalloxid oder ein Sn-Al-Zn-O-basiertes Metalloxid, ein zwei-komponentiges Metalloxid, etwa ein In-Zn-O-basiertes Metalloxid oder ein Sn-Zn-O-basiertes Metalloxid.
  • Ein Beispiel des Quellmaterials 41 ist ein Metalloxidquellmaterial mit In, Ga, und Zn mit einem Zusammensetzungsverhältnis, wobei In2O3:Ga2O3:ZnO = 1:1:1 [Mol-Verhältnis] ist. Alternativ können ein Quellmaterial mit einem Zusammensetzungsverhältnis, wobei In2O3:Ga2O3:ZnO = 1:1:2 [Mol-Verhältnis] ist, ein Quellmaterial mit einem Zusammensetzungsverhältnis, wobei In2O3:Ga2O3:ZnO = 1:1:4 [Mol-Verhältnis] oder ein Quellmaterial mit einem Zusammensetzungsverhältnis, wobei In2O3:Ga2O3:ZnO = 2:1:8 [Mol-Verhältnis] ist, verwendet werden.
  • Der Abstand zwischen dem Quellmaterial 41 und dem Substrat 51 (der T-S-Abstand) ist vorzugsweise auf einen Abstand festgelegt, der es einem Atom ermöglicht, dessen Atomgewicht gering ist, vorzugsweise die Basisisolationsschicht 43 über dem Substrat 51 zu erreichen.
  • Wie in 7A gezeigt ist, ist das Substrat 51, über welchem die Basisisolationsschicht 53 hergestellt wird, auf der Substrataufnahme 40 in der Behandlungskammer 31 der Sputter-Vorrichtung angeordnet. Als nächstes wird Gas für das Beschießen bzw. zum Sputtern des Quellmaterials 41 aus der Gasversorgungseinheit 35 in die Behandlungskammer 31 eingeführt. Die Reinheit des Quellmaterials 41 ist größer oder gleich 99,9%, vorzugsweise größer oder gleich 99,99%. Anschließend wird von der Leistungsversorgungseinrichtung 37, die mit dem Quellmaterial 41 verbunden ist, Leistung zugeführt. Als Folge davon wird durch die Verwendung eines Ions 43 und eines Elektrons in dem Sputter-Gas, das von der Gasversorgungseinheit 35 in die Behandlungskammer 31 eingeführt wird, das Quellmaterial 41 beschossen.
  • Dabei wird der Abstand zwischen dem Quellmaterial 41 und dem Substrat 51 auch eine Strecke festgelegt, die es einem Atom mit geringem Atomgewicht ermöglicht, vorzugsweise die Basisisolationsschicht 53 über dem Substrat 51 zu erreichen, wodurch von den Atomen, die in dem Quellmaterial 41 enthalten sind, ein Atom 45, dessen Atomgewicht gering ist, sich bevorzugt zu der Substratseite im Vergleich zu einem Atom 47 bewegt, dessen Atomgewicht groß ist, wie in 7B gezeigt ist.
  • In dem Quellmaterial 41 besitzt Zink ein geringeres Atomgewicht als Indium oder dergleichen. Daher wird Zink vorzugsweise auf der Basisisolationsschicht 53 abgeschieden. Ferner enthält eine Atmosphäre zur Erzeugung einer Schicht Sauerstoff, und die Substrataufnahme 40 ist mit einer Heizung versehen, um das Substrat und die abgeschiedene Schicht während der Abscheidung zu erwärmen. Somit wird Zink, das sich auf der Basisisolationsschicht 53 abscheidet, oxidiert, so dass ein Saatkristall 55a mit einer hexagonalen Kristallstruktur, die Zink enthält, d. h., typischer Weise ein Saatkristall mit Zinkoxid mit einer hexagonalen Kristallstruktur, gebildet wird. In dem Falle, in welchem das Quellmaterial 41 ein Atom aus Aluminium oder dergleichen mit einem geringeren Atomgewicht als Zink enthält, werden das Aluminiumatom oder dergleichen mit kleinerem Atomgewicht als Zink sowie Zink vorzugsweise in der Basisisolationsschicht 53 abgeschieden.
  • Der Saatkristall 55a enthält einen Kristall mit Zink mit einer hexagonalen Wurtzit-Kristallstruktur, die eine Bindung mit einem hexagonalen Gitter in einer a-b-Ebene besitzt und in der die a-b-Ebene im Wesentlichen parallel zu einer Oberfläche der Schicht ist und eine c-Achse im Wesentlichen senkrecht zu der Oberfläche der Schicht angeordnet ist. Der Zink enthaltende Kristall mit einer hexagonalen Kristallstruktur, die eine Bindung mit einem hexagonalen Gitter in der a-b-Ebene hat und in der die a-b-Ebene im Wesentlichen parallel zu der Oberfläche der Schicht und die c-Achse im Wesentlichen senkrecht zu der Oberfläche der Schicht ist, wird mit Bezug zu 8A und 8B beschrieben. Als typisches Beispiel eines Zink enthaltenden Kristalls mit einer hexagonalen Kristallstruktur wird Zinkoxid beschrieben. Ein schwarzer Kreis repräsentiert Zink, und ein weißer Kreis repräsentiert Sauerstoff. 8A ist eine schematische Darstellung von Zinkoxid mit einer hexagonalen Kristallstruktur in der a-b-Ebene, und 8B ist eine schematische Darstellung von Zinkoxid mit einer hexagonalen Kristallstruktur, wobei die Längsrichtung der Zeichnung die c-Achsenrichtung ist. Wie in 8A gezeigt ist, sind in einer Draufsicht der Oberfläche der a-b-Ebene Zink und Sauerstoff so gebunden, dass sie eine hexagonale Form bilden. Wie in 8B gezeigt ist, sind Schichten von Zink und Sauerstoff gestapelt und so gebunden, dass ein hexagonales Gitter gebildet wird, und die c-Achsenrichtung ist senkrecht zu der a-b-Ebene. Der Saatkristall 55a enthält in der c-Achsenrichtung mindestens eine atomare Schicht mit einer Bindung mit einem hexagonalen Gitter in der a-b-Ebene.
  • Das Quellmaterial 41 wird kontinuierlich unter Anwendung eines Sputter-Gases beschossen, wodurch in dem Quellmaterial enthaltene Atome auf dem Saatkristall 55a abgeschieden werden. Dabei wird das Kristallwachstum durch die Verwendung des Saatkristalls 55a als Keim so verursacht, dass eine Oxidhalbleiterschicht 55b mit einem kristallinen Gebiet mit hexagonaler Kristallstruktur auf dem Saatkristall 55a gebildet werden kann. Zu beachten ist, dass, da das Substrat 51 durch die Heizung der Substrataufnahme 40 erwärmt wird, das Kristallwachstum der Atome, die auf der Oberfläche abgeschieden werden, durch die Verwendung des Saatkristalls 55a als Keim voranschreitet, wobei die Atome oxidiert werden.
  • Bei der Herstellung der Oxidhalbleiterschicht 55b wird Kristallwachstum eines Atoms mit großem Atomgewicht an der Oberfläche des Quellmaterials 41 und eines Atoms mit geringem Atomgewicht, das nach der Erzeugung des Saatkristalls 55a abgespaltet wird, durch die Verwendung des Saatkristalls 55a als ein Keim hervorgerufen, während die Atome oxidiert werden. Somit besitzt die Oxidhalbleiterschicht 55b ebenso wie der Saatkristall 55a ein Kristallgebiet mit einer hexagonalen Kristallstruktur, die eine Bindung mit einem hexagonalen Gitter in der a-b-Ebene enthält und in der die a-b-Ebene im Wesentlichen parallel zu der Oberfläche der Schicht und die c-Achse im Wesentlichen senkrecht zu der Oberfläche der Schicht ist. D. h., die Oxidhalbleiterschicht 55, die den Saatkristall 55a und die Oxidhalbleiterschicht 55b enthält, besitzt ein kristallines Gebiet mit einer hexagonalen Kristallstruktur, das eine Bindung mit einem hexagonalen Gitter in der a-b-Ebene parallel zu einer Oberfläche der Basisisolationsschicht 43 enthält, und in der die c-Achse im Wesentlichen senkrecht zu der Oberfläche der Schicht ist. D. h., das kristalline Gebiet mit einer hexagonalen Kristallstruktur, das in der Oxidhalbleiterschicht 55 enthalten ist, besitzt eine c-Achsenausrichtung. Zu beachten ist, dass in 6B die Grenzfläche zwischen dem Saatkristall 55a und der Oxidhalbleiterschicht 55b durch eine gepunktete Linie zur Beschreibung eines Stapels der Oxidhalbleiterschichten bezeichnet ist; jedoch ist die Grenzfläche eigentlich nicht unterscheidbar und ist nur zum einfacheren Verständnis dargestellt.
  • Die Temperatur des von der Heizung erwärmten Substrats ist höher als 200°C und tiefer oder gleich 400°C, vorzugsweise größer oder gleich 250°C und kleiner oder gleich 350°C. Durch das Ausführen der Abscheidung, während das Substrat bei einer Temperatur von höher als 200°C und tiefer oder gleich 400°C, vorzugsweise größer oder gleich 250°C und kleiner oder gleich 350°C erwärmt wird, kann die Wärmebehandlung gleichzeitig mit der Abscheidung ausgeführt werden, so dass die Oxidhalbleiterschicht mit einem Gebiet mit günstiger Kristallstruktur hergestellt werden kann. Zu beachten ist, dass die Temperatur an der Oberfläche, auf der eine Schicht hergestellt wird, beim Aufbringen höher oder gleich 250°C und tiefer oder gleich der oberen Grenze der Wärmebehandlungstemperatur des Substrats ist.
  • Als Sputter-Gas werden ein Edelgas (typischer Weise Argon), Sauerstoff oder ein gemischtes Gas aus einem Edelgas und Sauerstoff als geeignete Substanzen verwendet. Es ist vorteilhaft, dass ein hochreines Gas als Sputter-Gas verwendet wird, von welchem Verunreinigungen, etwa Wasserstoff, Wasser, eine Hydroxylgruppe oder ein Hydrid entfernt sind.
  • Wenn der Druck der Behandlungskammer, die die Substrataufnahme 40 und das Quellmaterial 41 enthält, auf kleiner oder gleich 0,4 Pa eingestellt wird, können Verunreinigungen, etwa ein Alkalimetall oder Wasserstoff, die in eine Oberfläche oder das Innere der Oxidhalbleiterschicht eindringen, die ein kristallines Gebiet aufweist, reduziert werden.
  • Wenn ferner die Leckrate der Behandlungskammer der Sputter-Vorrichtung auf kleiner oder gleich 1 × 10–10 Pa·m3/Sek. festgelegt wird, kann das Eindringen von Verunreinigungen, etwa eines Alkalimetalls, von Wasserstoff, von Wasser, einer Hydroxylgruppe oder einem Hydrid, in die Oxidhalbleiterschicht, die ein kristallines Gebiet aufweist und die durch ein Sputter-Verfahren hergestellt wird, reduziert werden. Ferner kann durch die Verwendung einer Einfangvakuumpumpe als ein Evakuierungssystem die Gegenströmung von Verunreinigungen, etwa eines Alkalimetalls, von Wasserstoff, von Wasser, einer Hydroxylgruppe oder einem Hydrid aus dem Evakuierungssystem heraus reduziert werden.
  • Wenn die Reinheit des Quellmaterials 41 auf größer oder gleich 99,99% festgelegt wird, kann das Eindringen eines Alkalimetalls, von Wasserstoff, von Wasser, einer Hydroxylgruppe, eines Hydrids oder dergleichen in die Oxidhalbleiterschicht mit einem kristallinen Gebiet reduziert werden. Durch die Verwendung des Quellmaterials, wie es zuvor beschrieben ist, kann in der Oxidhalbleiterschicht 55 die Konzentration an Lithium kleiner oder gleich 5 × 1015 Atome/cm3, vorzugsweise kleiner oder gleich 1 × 1015 Atome/cm3 sein, die Konzentration an Natrium kann kleiner oder gleich 5 × 1016 Atome/cm3, vorzugsweise kleiner oder gleich 1 × 1016 Atome/cm3 und noch vorteilhafter Weise kleiner oder gleich 1 × 1015 Atome/cm3 sein, und die Konzentration an Kalium kann kleiner oder gleich 5 × 1015 Atome/cm3, vorzugsweise kleiner oder gleich 1 × 1015 Atome/cm3 sein.
  • In dem obigen Verfahren zur Herstellung der Oxidhalbleiterschicht wird in einem Sputter-Schritt unter Anwendung eines Unterschieds im Atomgewicht von Atomen, die in dem Quellmaterial enthalten sind, Zink mit geringem Atomgewicht vorzugsweise auf der Oxidisolationsschicht abgeschieden, um einen Saatkristall zu erzeugen, und anschließend wird Indium oder dergleichen mit hohem Atomgewicht auf dem Saatkristall abgeschieden, wobei ein Kristallwachstum ausgeführt wird. Somit kann die Oxidhalbleiterschicht, die ein kristallines Gebiet enthält, ohne das Ausführen mehrere Schritte hergestellt werden.
  • In dem obigen Verfahren zur Herstellung der Oxidhalbleiterschicht 55 mittels eines Sputter-Verfahrens werden der Saatkristall 55a und die Oxidhalbleiterschicht 55b gleichzeitig erzeugt und kristallisiert; jedoch muss die Oxidhalbleiterschicht gemäß dieser Ausführungsform nicht notwendiger Weise auf diese Weise hergestellt werden. Beispielsweise können die Erzeugung und die Kristallisierung des Saatkristalls und der Oxidhalbleiterschicht in separaten Schritten durchgeführt werden.
  • Ein Verfahren, in welchem die Erzeugung und die Kristallisierung des Saatkristalls und der Oxidhalbleiterschicht in separaten Schritten ausgeführt werden, wird nachfolgend mit Bezug zu den 9A und 9B beschrieben. In dieser Beschreibung wird das Verfahren zur Herstellung der Oxidhalbleiterschicht, die ein kristallines Gebiet enthält, wie dies nachfolgend beschrieben ist, als ein ”Zwei-Schritt-Verfahren” in einigen Fällen bezeichnet. Die Oxidhalbleiterschicht mit einem kristallinen Gebiet, die in der TEM-Querschnitts-Aufnahme in 1 gezeigt ist, ist durch das Zwei-Schritt-Verfahren hergestellt.
  • Zunächst wird eine erste Oxidhalbleiterschicht mit einer Dicke von größer oder gleich 1 nm und kleiner oder gleich 10 nm über der Basisisolationsschicht 53 erzeugt. Die erste Oxidhalbleiterschicht wird durch ein Sputter-Verfahren hergestellt und die Substrattemperatur bei der Abscheidung mittels eines Sputter-Verfahrens ist vorzugsweise auf größer oder gleich 200°C und kleiner oder gleich 400°C festgelegt. Die anderen Schichtherstellungsbedingungen sind ähnlich zu jenen des obigen Verfahrens zur Herstellung der Oxidhalbleiterschicht.
  • Als nächstes wird eine erste Wärmebehandlung unter einer Bedingung ausgeführt, in der die Atmosphäre einer Kammer, in der das Substrat gehalten ist, eine Atmosphäre aus Stickstoff oder trockener Luft ist. Die Temperatur der ersten Wärmebehandlung ist größer oder gleich 400°C und kleiner oder gleich 750°C. Durch die erste Wärmebehandlung wird die erste Oxidhalbleiterschicht kristallisiert, so dass ein Saatkristall 56a erzeugt wird (siehe 9A).
  • Obwohl dies von der Temperatur der ersten Wärmebehandlung abhängt, verursacht die erste Wärmebehandlung die Kristallisierung ausgehend von einer Schichtoberfläche und es wachst ein Kristall von der Schichtoberfläche in Richtung des Inneren der Schicht, so dass ein entlang der c-Achse ausgerichteter Kristall erhalten wird. Durch die erste Wärmebehandlung sammelt sich eine große Menge an Zink und Sauerstoff an der Schichtoberfläche an, und es werden eine oder mehrere Schichten eines graphenartigen zweidimensionalen Kristalls mit Zink und Sauerstoff und mit hexagonaler Form auf der oberen Ebene an der äußersten Oberfläche gebildet; die Schicht(en) der äußersten Oberfläche wachsen in der Dickenrichtung, so dass ein Stapel aus Schichten erzeugt wird. Durch Erhöhen der Temperatur der Wärmebehandlung schreitet das Kristallwachstum von der Oberfläche zum Inneren und weiter vom Inneren zur Unterseite fort.
  • Ferner kann durch die Verwendung einer Oxidisolationsschicht als die Basisisolationsschicht 53, von der ein Teil des enthaltenen Sauerstoffs durch Wärmebehandlung freigesetzt wird, Sauerstoff in der Basisisolationsschicht 53 in die Grenzfläche zwischen der Basisisolationsschicht 53 und dem Saatkristall 56a oder in dessen Nähe (±5 nm von der Grenzfläche aus) durch die erste Wärmebehandlung diffundiert werden, wodurch Sauerstoffdefekte in dem Saatkristall 56a reduziert werden.
  • Als nächstes wird eine zweite Oxidhalbleiterschicht mit einer Dicke von größer 10 nm über dem Saatkristall 56a erzeugt. Die zweite Oxidhalbleiterschicht wird durch ein Sputter-Verfahren hergestellt und die Substrattemperatur bei der Abscheidung wird auf größer oder gleich 200°C und kleiner oder gleich 400°C festgelegt. Die anderen Schichtherstellungsbedingungen sind ähnlich zu jenen des obigen Verfahrens zur Herstellung der Oxidhalbleiterschicht.
  • Als nächstes wird die zweite Wärmebehandlung unter einer Bedingung durchgeführt, in der die Atmosphäre einer Kammer, in der das Substrat angeordnet ist, eine Atmosphäre aus Stickstoff oder trockener Luft ist. Die Temperatur der zweiten Wärmebehandlung ist größer oder gleich 400°C und kleiner oder gleich 750°C. Durch die zweite Wärmebehandlung wird die zweite Oxidhalbleiterschicht kristallisiert, so dass eine Oxidhalbleiterschicht 56b erzeugt wird (siehe 9B). Die zweite Wärmebehandlung wird in einer Stickstoffatmosphäre, einer Sauerstoffatmosphäre oder einer gemischten Atmosphäre aus Stickstoff und Sauerstoff ausgeführt, wodurch die Dichte der Oxidhalbleiterschicht 56b erhöht und die Anzahl an Defekten darin reduziert wird. Durch die zweite Wärmebehandlung schreitet das Kristallwachstum in der Dickenrichtung unter Verwendung des Saatkristalls 56a als Keim fort, d. h., das Kristallwachstum schreitet von der Unterseite zum Inneren fort. Somit wird die Oxidhalbleiterschicht 56b, die ein kristallines Gebiet enthält, gebildet. Auf diese Weise wird eine Oxidhalbleiterschicht 56, die den Saatkristall 56a und die Oxidhalbleiterschicht 56b enthält, gebildet. In 9B ist die Grenzfläche zwischen dem Saatkristall 56a und der Oxidhalbleiterschicht 56b durch eine gepunktete Linie angegeben, und der Saatkristall 56a und die Oxidhalbleiterschicht 56b sind als Stapel aus Oxidhalbleiterschichten gezeigt; jedoch ist die Grenzfläche eigentlich nicht unterscheidbar und ist nur zum besseren Verständnis gezeigt.
  • Es ist bevorzugt, dass die Schritte von der Herstellung der Basisisolationsschicht 53 bis zu der zweiten Wärmebehandlung nacheinander ohne Einwirkung von Luft ausgeführt werden. Die Schritte von der Herstellung der Basisisolationsschicht 53 bis zu der zweiten Wärmebehandlung werden vorzugsweise in einer Atmosphäre ausgeführt, die so kontrolliert ist, dass sie wenig Sauerstoff und Feuchtigkeit enthält (beispielsweise eine inerte Atmosphäre, eine Atmospähre mit reduziertem Druck, oder eine Atmosphäre mit trockener Luft); im Hinblick auf die Feuchtigkeit wird beispielsweise eine trockene Stickstoffatmosphäre mit einem Taupunkt von kleiner oder gleich –40°C, vorzugsweise mit einem Taupunkt von kleiner oder gleich –50°C angewendet.
  • In dem obigen Verfahren zur Herstellung der Oxidhalbleiterschicht kann die Oxidhalbleiterschicht, die ein Gebiet mit geeigneter Kristallstruktur enthält, hergestellt werden selbst bei einer geringen Substrattemperatur beim Abscheiden im Vergleich zu dem Verfahren, in welchem Atome, deren Atomgewicht gering ist, vorzugsweise auf der Oxidhalbleiterschicht abgeschieden werden. Zu beachten ist, dass die Oxidhalbleiterschicht 56, die unter Anwendung des obigen Zwei-Schritt-Verfahrens hergestellt wird, eine Kristallstruktur aufweist, die im Wesentlichen gleich ist zu jener der Oxidhalbleiterschicht 55, die durch das Verfahren hergestellt ist, in der Atome, deren Atomgewicht gering ist, vorzugsweise auf der Oxidisolationsschicht abgeschieden werden, und die Oxidhalbleiterschicht 56 besitzt ebenfalls eine stabile elektrische Leitfähigkeit. Daher kann ein sehr zuverlässiges Halbleiterbauelement mit stabilen elektrischen Eigenschaften bereitgestellt werden, indem die Oxidhalbleiterschicht verwendet wird, die durch eines der obigen Verfahren erzeugt wird. Als Prozess, der nachfolgend beschrieben ist, wird ein Fertigungsprozess des Transistors 120 unter der Verwendung der Oxidhalbleiterschicht 55 beschrieben; es kann jedoch auch die Oxidhalbleiterschicht 56 verwendet werden.
  • Durch den obigen Prozess kann die Oxidhalbleiterschicht 55, die einen Stapel aus dem Saatkristall 55a und der Oxidhalbleiterschicht 55b enthält, über der Basisisolationsschicht 53 gebildet werden. Als nächstes wird vorzugsweise eine Wärmebehandlung an dem Substrat 51 ausgeführt, so dass Wasserstoff von der Oxidhalbleiterschicht 55 und ein Teil des Sauerstoffs, der in der Basisisolationsschicht 53 enthalten ist, in die Oxidhalbleiterschicht 55 und in die Nähe der Grenzfläche zwischen der Basisisolationsschicht 53 und der Oxidhalbleiterschicht 55 diffundiert.
  • Die Temperatur der Wärmebehandlung ist vorzugsweise eine Temperatur, bei der Wasserstoff aus der Oxidhalbleiterschicht 55 und ein Teil des Sauerstoffs, der in der Basisisolationsschicht 53 enthalten ist, freigesetzt und in die Oxidhalbleiterschicht 55 getrieben werden. Die Temperatur ist typischer Weise größer oder gleich 150°C und kleiner dem Verformungspunkt des Substrats 51, vorzugsweise größer oder gleich 250°C und kleiner oder gleich 450°C. Wenn die Wärmebehandlungstemperatur größer als die Temperatur bei der Herstellung der Oxidhalbleiterschicht ist, die ein kristallines Gebiet enthält, kann eine große Menge an Sauerstoff, der in der Basisisolationsschicht 53 enthalten ist, freigesetzt werden.
  • Die Wärmebehandlung wird vorzugsweise in einer inerten Gasatmosphäre, einer Sauerstoffatmosphäre, einer Stickstoffatmosphäre oder einer gemischten Atmosphäre aus Sauerstoff und Stickstoff ausgeführt, die wenig Wasserstoff und Feuchtigkeit enthält. Als eine inerte Atmosphäre wird typischer Weise eine Atmosphäre aus Edelgas, etwa Helium, Neon, Argon, Xenon oder Krypton bevorzugt. Des Weiteren ist die Heizzeit in der Wärmebehandlung größer oder gleich 1 Minute und kleiner oder gleich 24 Stunden.
  • Diese Wärmebehandlung ermöglicht das Freisetzen von Wasserstoff aus der Oxidhalbleiterschicht 55 und die Diffusion eines Teils von Sauerstoff, der in der Basisisolationsschicht 53 enthalten ist, in die Oxidhalbleiterschicht 55 und in die Nähe der Grenzfläche zwischen der Basisisolationsschicht 53 und der Oxidhalbleiterschicht 55. Durch diesen Prozess können Sauerstoffdefekte in der Oxidhalbleiterschicht 55 reduziert werden. Als Folge davon kann die Oxidhalbleiterschicht, die ein kristallines Gebiet enthält, in der die Konzentration an Wasserstoff und Sauerstoffdefekten reduziert sind, hergestellt werden.
  • Als nächstes wird eine Maske über der Oxidhalbleiterschicht 55 hergestellt und anschließend wird die Oxidhalbleiterschicht 55 selektiv mittels der Maske geätzt, so das seine Oxidhalbleiterschicht 59 gebildet wird, wie in 6C gezeigt ist. Daraufhin wird die Maske entfernt.
  • Die Maske, die bei der Ätzung der Oxidhalbleiterschicht 55 verwendet wird, kann in geeigneter Weise durch einen Photolithographieschritt, ein Tintenstrahlverfahren, ein Druckverfahren oder dergleichen gebildet werden. Es kann eine Nassätzung oder eine Trockenätzung nach Bedarf zum Ätzen der Oxidhalbleiterschicht 55 angewendet werden.
  • Als nächstes werden, wie in 6D gezeigt ist, eine Source-Elektrode 61a und eine Drain-Elektrode 61b, die mit der Oxidhalbleiterschicht 59 in Kontakt sind, hergestellt.
  • Die Source-Elektrode 61a und die Drain-Elektrode 61b können unter Anwendung eines Metallelements hergestellt werden, das ausgewählt ist aus Aluminium, Chrom, Kupfer, Tantal, Titan, Molybdän, Wolfram, Mangan und Zirkon; einer Legierung, die beliebige dieser Metallelemente als eine Komponente enthält; eine Legierung, die beliebige dieser Metallelemente in Kombination enthält; oder dergleichen. Alternativ kann eine Legierungsschicht oder eine Nitridschicht, die Aluminium und eines oder mehrere Metallelemente aus Titan, Tantal, Wolfram, Molybdän, Chrom, Neodym und Skandium enthält, verwendet werden. Die Source-Elektrode 61a und die Drain-Elektrode 61b können eine einzelne Schicht oder ein Stapel aus zwei oder mehr Schichten sein. Beispielsweise kann eine Einzelschichtstruktur einer Aluminiumschicht, die Silizium enthält, eine Doppelschichtstruktur, in der eine Kupferschicht über einer Cu-Mg-Al-Legierungsschicht gestapelt ist, eine Doppelschichtstruktur, in der eine Titanschicht über einer Aluminiumschicht gestapelt ist, eine Doppelschichtstruktur, in der eine Titanschicht über einer Titannitridschicht gestapelt ist, eine Doppelschichtstruktur, in der eine Wolframschicht über einer Titannitridschicht gestapelt ist, eine Doppelschichtstruktur, in der eine Wolframschicht über einer Titan-Nitrid-Schicht gestapelt ist, eine Dreischichtstruktur, in der eine Titanschicht, eine Aluminiumschicht und eine Titanschicht in dieser Reihenfolge gestapelt sind oder dergleichen, verwendet werden.
  • Die Source-Elektrode 61a und die Drain-Elektrode 61b können auch unter Anwendung eines lichtdurchlässigen leitenden Materials, etwa Indiumzinnoxid, Indiumoxid mit Wolframoxid, Indiumzinkoxid mit Wolframoxid, Indiumoxid mit Titanoxid, Indiumzinnoxid mit Titanoxid, Indiumzinkoxid oder Indiumzinnoxid, dem Silizium zugesetzt ist, hergestellt werden. Es ist auch möglich, eine geschichtete Struktur bereitzustellen, die unter Anwendung des obigen lichtdurchlässigen leitenden Materials und des obigen Metallelements hergestellt ist.
  • Nachdem eine leitende Schicht durch ein Sputter-Verfahren, ein CVD-Verfahren, ein Aufdampfverfahren oder dergleichen hergestellt ist, wird eine Maske über der leitenden Schicht gebildet und die leitenden Schicht wird geätzt, und dadurch werden die Source-Elektrode 61a und die Drain-Elektrode 61b hergestellt. Die über der leitenden Schicht hergestellte Maske kann durch ein Druckverfahren, ein Tintenstrahlverfahren oder ein Photolithographieverfahren nach Bedarf hergestellt werden. Alternativ können die Source-Elektrode 61a und die Drain-Elektrode 61b direkt durch ein Druckverfahren oder ein Tintelstrahlverfahren hergestellt werden.
  • Dabei wird die leitende Schicht über der Oxidhalbleiterschicht 59 und der Basisisolationsschicht 53 hergestellt und in ein vorbestimmtes Muster geätzt, um die Source-Elektrode 61a und die Drain-Elektrode 61b zu bilden.
  • Alternativ können die Oxidhalbleiterschicht 59, die Source-Elektrode 61a und die Drain-Elektrode 61b so gebildet werden, dass eine leitende Schicht über der Oxidhalbleiterschicht 55 gebildet wird, und die Oxidhalbleiterschicht 55 und die leitende Schicht werden mit einer Mehrton-Photomaske geätzt. In dem obigen Vorgehen wird eine unebene Maske gebildet, und die Oxidhalbleiterschicht 55 und die leitende Schicht werden unter Verwendung der unebenen Maske geätzt, die unebene Maske wird durch Veraschung geteilt und die leitende Schicht wird selektiv geätzt mittels Masken, die durch das Unterteilen erhalten werden, wodurch die Oxidhalbleiterschicht 59, die Source-Elektrode 61a und die Drain-Elektrode 61b hergestellt werden können. Mit diesem Prozess können die Anzahl der Photomasken und die Anzahl von Photolithographieschritten reduziert werden.
  • Anschließend wird eine Gate- bzw. Torisolationsschicht 63 über der Oxidhalbleiterschicht 59, der Source-Elektrode 61a und der Drain-Elektrode 61b gebildet.
  • Die Gate-Isolationsschicht 63 kann aus einer einzelnen Schicht oder einer gestapelten Schicht, die eine oder mehrere der folgenden Substanzen enthält, hergestellt werden: Siliziumoxid, Siliziumoxynitrid, Siliziumnitrid, Siliziumnitridoxid, Aluminiumoxid, Aluminiumoxynitrid und Galliumoxid. Es wird bevorzugt, dass ein Teil in der Gate-Isolationsschicht 65, der mit der Oxidhalbleiterschicht 59 in Kontakt ist, Sauerstoff enthält. Noch bevorzugter ist es, dass die Gate-Isolationsschicht 63 unter Anwendung einer Oxidisolationsschicht gebildet wird, aus der ein Teil des enthaltenen Sauerstoffs durch Wärmebehandlung freigesetzt wird, wie dies in der Basisisolationsschicht 53 der Fall ist. Durch Verwendung einer Siliziumoxidschicht als die Oxidisolationsschicht, von der ein Teil des enthaltenen Sauerstoffs durch Wärmebehandlung freigesetzt wird, kann Sauerstoff in die Oxidhalbleiterschicht 59 in der Wärmebehandlung in einem späteren Schritt getrieben werden, wodurch Eigenschaften des Transistors 120 günstiger gestaltet werden können.
  • Wenn die Gate-Isolationsschicht 63 unter Anwendung eines Materials mit großem ε hergestellt ist, etwa Hafniumsilikat (HfSiOx), Hafniumsilikat, dem Stickstoff zugefügt ist (HfSixOyNz), Hafniumaluminat, dem Stickstoff hinzugesetzt ist (HfAlxOyNz), Hafniumoxid oder Yttriumoxid, dann kann der Gate-Leckstrom reduziert werden. Ferner kann eine geschichtete Struktur verwendet werden, in der ein Material mit großem ε und eines oder mehrere der folgenden Substanzen aus Siliziumoxid, Siliziumoxynitrid, Siliziumnitrid, Siliziumnitridoxid, Aluminiumoxid, Aluminiumoxynitrid und Galliumoxid, gestapelt sind. Die Dicke der Gate-Isolationsschicht 63 ist vorzugsweise größer oder gleich 1 nm und kleiner oder gleich 300 nm, noch bevorzugter größer oder gleich 5 nm und kleiner oder gleich 50 nm. Wenn die Dicke der Gate-Isolationsschicht 63 größer oder gleich 5 nm ist, kann der Gate-Leckstrom reduziert werden.
  • Bevor die Gate-Isolationsschicht 63 gebildet wird, kann die Oberfläche der Oxidhalbleiterschicht 59 der Einwirkung eines Plasmas aus einem oxidierenden Gas, etwa Sauerstoff, Ozon oder Dinitrogenmonoxid unterzogen werden, um eine Oxidation hervorzurufen, wodurch Sauerstoffdefekte reduziert werden.
  • Als nächstes wird eine Gate-Elektrode 65 in einem Gebiet hergestellt, das über der Gate-Isolationsschicht 63 liegt und mit der Oxidhalbleiterschicht 59 überlappt.
  • Die Gate-Elektrode 65 kann unter Anwendung eines Metallelements hergestellt werden, das ausgewählt ist aus: Aluminium, Chrom, Kupfer, Tantal, Titan, Molybdän, Wolfram, Mangan und Zirkon; einer Legierung aus einem dieser Metallelemente als eine Komponente; einer Legierung mit einer Kombination einiger dieser Metallelemente; oder dergleichen. Alternativ können eine Legierungsschicht oder eine Nitridschicht, die Aluminium und eines oder mehrere Metallelemente enthält, die ausgewählt sind aus Titan, Tantal, Wolfram, Molybdän, Chrom, Neodym und Skandium, verwendet werden. Ferner kann die Gate-Eletkrode 65 eine einzelne Schicht oder ein Stapel aus zwei oder mehr Schichten sein. Beispielsweise kann verwendet werden eine Einzelschichtstruktur aus einer Aluminiumschicht mit Silizium, eine Doppelschichtstruktur, in der eine Titanschicht über einer Aluminiumschicht gestapelt ist, eine Doppelschichtstruktur, in der eine Titanschicht über einer Titannitridschicht gestapelt ist, eine Doppelschichtstruktur, in der eine Wolframschicht über einer Titannitridschicht gestapelt ist, eine Doppelschichtstruktur, in der eine Wolframschicht über einer Tantalnitridschicht gestapelt ist, eine Dreischichtstruktur, in der eine Titanschicht, eine Aluminiumschicht und eine Titanschicht in dieser Reihenfolge gestapelt sind, oder dergleichen.
  • Die Gate-Elektrode 65 kann auch unter Anwendung eines lichtdurchlässigen leitenden Materials hergestellt werden, etwa in Form von Indiumzinnoxid, Indiumoxid mit Wolframoxid, Indiumzinkoxid mit Wolframoxid, Indiumoxid mit Titanoxid, Indiumzinnoxid mit Titanoxid, Indiumzinkoxid oder Indiumzinnoxid, dem Siliziumoxid zugesetzt ist. Des Weiteren kann ein Verbindungsleiter, der durch ein Sputter-Verfahren unter Anwendung von In-Ga-Zn-O-basiertem Metalloxid als ein Quellmaterial in einer Atmosphäre mit Stickstoff erhalten wird, verwendet werden. Ferner ist es auch möglich, eine geschichtete Struktur vorzusehen, die unter Anwendung des obigen lichtdurchlässigen leitenden Materials und des obigen Metallelements hergesellt ist.
  • Ferner kann eine isolierende Schicht 69 als eine Schutzschicht über der Gate-Elektrode 65 gebildet werden (siehe 6E). Des Weiteren können nach der Herstellung von Kontaktlöchern in der Gate-Isolationsschicht 63 und der Isolationsschicht 69 Verdrahtungsleitungen so hergestellt werden, dass sie mit der Source-Elektrode 61a und der Drain-Elektrode 61b in Kontakt sind.
  • Die isolierende Schicht 69 kann in geeigneter Weise mit einer Isolationsschicht ähnlich zu jener der Gate-Isolationsschicht 63 gebildet werden. Wenn eine Siliziumnitridschicht als Isolationsschicht 69 durch ein Sputter-Verfahren hergestellt wird, kann ein Eindringen von Feuchtigkeit und eines Alkalimetalls von außen verhindert werden, und somit kann der Anteil an Verunreinigungen, der in der Oxidhalbleiterschicht 59 enthalten ist, reduziert werden.
  • Zu beachten ist, dass nach der Herstellung der Gate-Isolationsschicht 63 oder der Isolationsschicht 69 eine Wärmebehandlung ausgeführt werden kann. Diese Wärmebehandlung ermöglicht das Freisetzen von Wasserstoff aus der Oxidhalbleiterschicht 59 und die Diffusion eines Teils von Sauerstoff, der in der Basisisolationsschicht 53, der Gate-Isolationsschicht 63 oder der Isolationsschicht 69 enthalten ist, in die Oxidhalbleiterschicht 59, in die Nähe der Grenzfläche zwischen der Basisisolationsschicht 53 und der Oxidhalbleiterschicht 59 und in die Nähe der Grenzfläche zwischen der Gate-Isolationsschicht 63 und der Oxidhalbleiterschicht 59. Durch diesen Prozess können Sauerstoffdefekte in der Oxidhalbleiterschicht 59 reduziert werden, und Defekte an der Grenzfläche zwischen der Oxidhalbleiterschicht 59 und der Basisisolationsschicht 53 oder der Grenzfläche zwischen der Oxidhalbleiterschicht 59 und der Gate-Isolationsschicht 63 können reduziert werden. Als Folge davon kann die Oxidhalbleiterschicht 59, in der die Konzentration an Wasserstoff und Sauerstoffdefekten reduziert ist, hergestellt werden. Eine i-artige (intrinsische) oder im Wesentlichen i-artige Oxidhalbleiterschicht, die sehr rein ist, kann hergestellt werden, wie dies zuvor beschrieben ist, wodurch ein Transistor mit ausgezeichneten Eigenschaften realisiert werden kann.
  • Durch den obigen Prozess kann der Transistor 120, in welchem ein Kanalgebiet in der Oxidhalbleiterschicht ausgebildet ist, die ein kristallines Gebiet enthält, hergestellt werden. Wie in 6E gezeigt ist, enthält der Transistor 120 die Basisisolationsschicht 53, die über dem Substrat 51 vorgesehen ist, die Oxidhalbleiterschicht 59, die über der Basisisolationsschicht 53 vorgesehen ist, die Source-Elektrode 61a und die Drain-Elektrode 61b, die in Kontakt mit einer oberen Fläche und Seitenflächen der Oxidhalbleiterschicht 59 vorgesehen sind, die Gate-Isolationsschicht 63, die über der Oxidhalbleiterschicht 59 vorgesehen ist, die Gate-Elektrode 65, die über der Gate-Isolationsschicht 63 so vorgesehen ist, dass sie mit der Oxidhalbleiterschicht 59 überlappt, und die Isolationsschicht 69, die über der Gate-Elektrode 65 vorgesehen ist.
  • Die Oxidhalbleiterschicht mit einem kristallinen Gebiet, die in dem Transistor 120 verwendet wird, besitzt günstige Kristalleigenschaften im Vergleich zu einer Oxidhalbleiterschicht, die vollständig amorph ist, und Defekte, die durch Sauerstoffdefekte charakterisiert sind, oder Verunreinigungen, etwa Wasserstoff an ungesättigten Bindungen oder dergleichen, sind reduziert. Ein Defekt, der durch einen Sauerstoffdefekt charakterisiert ist, Wasserstoff, der an eine ungesättigte Bindung oder dergleichen gebunden ist, oder dergleichen fungieren als eine Quelle für das Bereitstellen eines Trägers in der Oxidhalbleiterschicht, wodurch die elektrische Leitfähigkeit der Oxidhalbleiterschicht geändert werden könnte. Daher besitzt die Oxidhalbleiterschicht, die ein kristallines Gebiet enthält, in der derartige Defekte reduziert sind, eine stabile elektrische Leitfähigkeit und ist elektrisch stabiler im Hinblick auf eine Einstrahlung mit sichtbarem Licht, Ultraviolettlicht und dergleichen. Unter Anwendung einer derartigen Oxidhalbleiterschicht mit einem kristallinen Gebiet für einen Transistor kann ein sehr zuverlässiges Halbleiterbauelement mit stabilen elektrischen Eigenschaften bereitgestellt werden.
  • Das Halbleiterbauelement gemäß der vorliegenden Erfindung ist nicht auf den in den 6A bis 6E gezeigten Transistor 120 beschränkt. Beispielsweise kann eine Struktur wie ein Transistor 130, der in 10A gezeigt ist, verwendet werden. Der Transistor 130 enthält eine Basisisolationsschicht 53, die über einem Substrat 51 vorgesehen ist, eine Source-Elektrode 61a und eine Drain-Elektrode 61b, die über der Basisisolationsschicht 53 vorgesehen sind, eine Oxidhalbleiterschicht 59, die in Kontakt mit oberen Flächen und Seitenflächen der Source-Elektrode 61a und der Drain-Elektrode 61b vorgesehen ist, eine Gate-Isolationsschicht 63, die über der Oxidhalbleiterschicht 59 vorgesehen ist, eine Gate-Elektrode 65, die über der Gate-Isolationsschicht 63 so vorgesehen ist, dass sie mit der Oxidhalbleiterschicht 59 überlappt, und eine Isolationsschicht 69, die über der Gate-Elektrode 65 vorgesehen ist. D. h., der Transistor 130 unterscheidet sich von dem Transistor 120 dahingehend, dass die Oxidhalbleiterschicht 59 in Kontakt mit den oberen Oberflächen und den Seitenflächen der Source-Elektrode 61a und der Drain-Elektrode 61b vorgesehen ist.
  • Ferner kann eine Struktur wie ein Transistor 140, der in 10B gezeigt ist, verwendet werden. Der Transistor 140 enthält eine Basisisolationsschicht 53, die über einem Substrat 51 vorgesehen ist, eine Gate-Elektrode 65, die über der Basisisolationsschicht 53 vorgesehen ist, eine Gate-Isolationsschicht 63, die über der Gate-Elektrode 65 vorgesehen ist, eine Oxidhalbleiterschicht 59, die über der Gate-Isolationsschicht 63 vorgesehen ist, eine Source-Elektrode 61a und eine Drain-Elektrode 61b, die in Kontakt mit einer oberen Fläche und Seitenflächen der Oxidhalbleiterschicht 59 vorgesehen sind, und eine Isolationsschicht 69, die über der Oxidhalbleiterschicht 59 vorgesehen ist. D. h., der Transistor 140 unterscheidet sich von einem Transistor 120 dahingehend, dass er eine unten liegende Gate-Struktur besitzt, in der die Gate-Elektrode 65 und die Gate-Isolationsschicht 63 unter der Oxidhalbleiterschicht 59 vorgesehen sind.
  • Ferner kann eine Struktur wie ein Transistor 150, der in 10C gezeigt ist, verwendet werden. Der Transistor 150 enthält eine Basisisolationsschicht 53, die über einem Substrat 51 vorgesehen ist, eine Gate-Elektrode 65, die über der Basisisolationsschicht 53 vorgesehen ist, eine Gate-Isolationsschicht 63, die über der Gate-Elektrode 65 vorgesehen ist, eine Source-Elektrode 61a und eine Drain-Elektrode 61b, die über der Gate-Isolationsschicht 63 vorgesehen sind, eine Oxidhalbleiterschicht 59, die in Kontakt mit oberen Flächen und Seitenflächen der Source-Elektrode 61a und der Drain-Elektrode 61b vorgesehen ist, und eine Isolationsschicht 69, die über der Oxidhalbleiterschicht 59 vorgesehen ist. D. h., der Transistor 150 unterscheidet sich von dem Transistor 130 dahingehend, dass er eine unten liegende Gate-Struktur aufweist, in der die Gate-Elektrode 65 und die Gate-Isolationsschicht 63 unter der Oxidhalbleiterschicht 59 vorgesehen sind.
  • Die Strukturen, Verfahren und dergleichen, die in dieser Ausführungsform beschrieben sind, können in geeigneter Weise mit Strukturen, Verfahren und dergleichen, wie sie in anderen Ausführungsformen beschrieben sind, kombiniert werden.
  • (Ausführungsform 3)
  • In dieser Ausführungsform wird mit Bezug zu den 11A bis 11C und 12 ein Transistor beschrieben, der einen Aufbau aufweist, der sich von jenem des Transistors unterscheidet, der die Oxidhalbleiterschicht mit einem kristallinen Gebiet enthält, wie dies in der obigen Ausführungsform beschrieben ist.
  • Ein Transistor 160 mit einer oben liegenden Gate-Struktur, die in 11A gezeigt ist, umfasst eine Basisisolationsschicht 353, die über einem Substrat 351 vorgesehen ist, eine Metalloxidschicht 371, die über der Basisisolationsschicht 353 vorgesehen ist, eine Oxidhalbleiterschicht 359, die über der Metalloxidschicht 371 vorgesehen ist, eine Source-Elektrode 361a und eine Drain-Elektrode 361b, die in Kontakt mit einer oberen Fläche und Seitenflächen der Oxidhalbleiterschicht 359 vorgesehen sind, eine Metalloxidschicht 373, die über der Oxidhalbleiterschicht 359 vorgesehen ist, eine Gate-Isolationsschicht 363, die über der Metalloxidschicht 373 vorgesehen ist, eine Gate-Elektrode 365, die über der Gate-Isolationsschicht 363 so vorgesehen ist, dass sie mit der Oxidhalbleiterschicht 359 überlappt, und eine Isolationsschicht 369, die über der Gate-Elektrode 365 vorgesehen ist.
  • D. h., der Transistor 160 unterscheidet sich von dem Transistor 120, der in der obigen Ausführungsform beschrieben ist, dahingehend, dass die Metalloxidschicht 371 zwischen der Basisisolationsschicht 353 und der Oxidhalbleiterschicht 359 vorgesehen ist, und die Metalloxidschicht 373 zwischen der Oxidhalbleiterschicht 359 und der Gate-Isolationsschicht 363 vorgesehen ist. Zu beachten ist, dass andere Strukturen des Transistors 160 ähnlich sind zu jenen des Transistors 120, der in der obigen Ausführungsform beschrieben ist. Anders ausgedrückt, die Beschreibung für das Substrat 51 kann für Details des Substrats 351 verwendet werden, die Beschreibung im Hinblick auf die Basisisolationsschicht 53 kann verwendet werden für Details der Basisisolationsschicht 353, die Beschreibung für die Oxidhalbleiterschicht 59 kann als Bezug für Details der Oxidhalbleiterschicht 359 verwendet werden, die Beschreibung der Source-Elektrode 61a und der Drain-Elektrode 61b kann als Referenz für Details der Source-Elektrode 361a und der Drain-Elektrode 361b verwendet werden, die Beschreibung der Gate-Isolationsschicht 63 kann als Referenz für Details der Gate-Isolationsschicht 363 verwendet werden, und die Beschreibung der Gate-Eletkrode 65 kann als Referenz für Details der Gate-Elektrode 365 verwendet werden.
  • Es ist wünschenswert im Hinblick auf die Metalloxidschicht 371 und die Metalloxidschicht 373, ein Metalloxid zu verwenden, das eine Zusammensetzung ähnlich zu jener der Oxidhalbleiterschicht 359 besitzt. Dabei bedeutet „eine Zusammensetzung ähnlich zu jener der Oxidhalbleiterschicht”, dass ein oder mehrere Atome aus dem Bestandteilmetallatomen der Oxidhalbleiterschicht ausgewählt sind. Es ist besonders bevorzugt, ein Atom als Bestandteil anzuwenden, das eine Kristallstruktur ähnlich zu jener des kristallinen Gebiets der Oxidhalbleiterschicht 359 annehmen kann. Daher ist es bevorzugt, dass die Metalloxidschicht 371 und die Metalloxidschicht 373 unter Anwendung von Metalloxid hergestellt werden, das eine Zusammensetzung ähnlich zu jener der Oxidhalbleiterschicht 359 besitzt, um ein kristallines Gebiet wie die Oxidhalbleiterschicht 359 zu erhalten. Vorzugsweise enthält das kristalline Gebiet einen Kristall, in welchem eine a-b-Ebene im Wesentlichen parallel zu einer Oberfläche der Schicht ist und eine c-Achse im Wesentlichen senkrecht zu der Oberfläche der Schicht angeordnet ist. D. h., das kristalline Gebiet besitzt vorzugsweise eine c-Achsenausrichtung. Wenn das kristalline Gebiet aus einer Richtung senkrecht zu der Oberfläche der Schicht beobachtet wird, ist es bevorzugt, dass Atome in einem hexagonalen Gitter angeordnet sind.
  • Durch Bereitstellen der Metalloxidschicht 371, die ein kristallines Gebiet enthält, wie dies zuvor beschrieben ist, kann ein kristallines Gebiet mit kontinuierlicher c-Achsenausrichtung an der Grenzfläche zwischen der Metalloxidschicht 371 und der Oxidhalbleiterschicht 359 und in deren Nähe gebildet werden. Folglich können Defekte, die durch Sauerstoffdefekte charakterisiert sind, oder Verunreinigungen, etwa Wasserstoff, der an ungesättigten Bindungen oder dergleichen anhaftet, an der Grenzfläche zwischen der Metalloxidschicht 371 und der Oxidhalbleiterschicht 359 und in deren Nähe reduziert werden. Des Weiteren kann auch an der Grenzfläche zwischen der Metalloxidschicht 373 und der Oxidhalbleiterschicht 359 und in deren Nähe ein kristallines Gebiet mit kontinuierlicher c-Achsenausrichtung hergestellt werden.
  • Wie zuvor beschrieben ist, fungiert ein Defekt, der durch einen Sauerstoffdefekt, durch Wasserstoff, der an einer ungesättigten Bindung oder dergleichen gebunden ist, oder dergleichen, als eine Quelle zur Bereitstellung eines Trägers, der die elektrische Leitfähigkeit der Oxidhalbleiterschicht ändern könnte. Daher sind die oben beschriebenen Defekte, Wasserstoff oder dergleichen an der Grenzfläche zwischen der Oxidhalbleiterschicht 359 und der Metalloxidschicht 371, an der Grenzfläche zwischen der Oxidhalbleiterschicht 359 und der Metalloxidschicht 373 und in deren Nähe reduziert. Daher besitzt die Oxidhalbleiterschicht 359 eine stabile elektrische Leitfähigkeit und ist im Hinblick auf die Bestrahlung mit sichtbarem Licht, Ultraviolettlicht und dergleichen elektrisch stabiler. Durch Verwendung der Oxidhalbleiterschicht 359, der Metalloxidschicht 371 und der Metalloxidschicht 373 für einen Transistor kann ein sehr zuverlässiges Halbleiterbauelement mit stabilen elektrischen Eigenschaften bereitgestellt werden.
  • Wenn ein In-Ga-Zn-O-basiertes Metalloxid beispielsweise für die Oxidhalbleiterschicht 359 verwendet wird, können die Metalloxidschicht 371 und die Metalloxidschicht 373 unter Verwendung eines Metalloxids hergestellt werden, das Galliumoxid, insbesondere ein Ga-Zn-O-basiertes Metalloxid, das durch Hinzufügen von Zinkoxid zu Galliumoxid erhalten wird, enthält. In dem Ga-Zn-O-basierten Metalloxid ist der Anteil an Zinkoxid in Bezug zu Galliumoxid kleiner als 50% und vorzugsweise kleiner als 25%. Zu beachten ist, dass in dem Falle, in welchem das Ga-Zn-O-basierte Metalloxid mit dem In-Ga-Zn-O-basierten Metalloxid in Kontakt ist, die Energiebarriere bei ungefähr 0,5 eV auf der Leitungsbandseite und bei ungefähr 0,7 eV auf der Valenzbandseite liegt.
  • Die Metalloxidschicht 371 und die Metalloxidschicht 373 müssen jeweils eine größere Energiebandlücke als die Oxidhalbleiterschicht 359 aufweisen, da die Oxidhalbleiterschicht 359 als eine aktive Schicht verwendet wird. Ferner ist es zwischen der Metalloxidschicht 371 und der Oxidhalbleiterschicht 359 oder zwischen der Metalloxidschicht 373 und der Oxidhalbleiterschicht 359 notwendig, eine Energiebarriere mit mindestens einem Niveau zu erzeugen, bei welchem ein Träger bei Raumtemperatur (20°C) nicht aus der Oxidhalbleiterschicht 359 austritt. Beispielsweise ist eine Energiedifferenz zwischen der Unterseite des Leitungsbandes der Metalloxidschicht 371 oder der Metalloxidschicht 373 und der Unterseite des Leitungsbands der Oxidhalbleiterschicht 359 oder eine Energiedifferenz zwischen der Oberseite des Valenzbandes der Metalloxidschicht 371 oder der Metalloxidschicht 373 und der Oberseite des Valenzbandes der Oxidhalbleiterschicht 359 vorzugsweise größer oder gleich 0,5 eV, noch bevorzugter größer oder gleich 0,7 eV. Des Weiteren ist die Energiedifferenz vorzugsweise kleiner oder gleich 1,5 eV.
  • Ferner ist es bevorzugt, dass die Metalloxidschicht 371 eine kleinere Energiebandlücke als die Basisisolationsschicht 353 besitzt und dass die Metalloxidschicht 373 eine kleinere Energiebandlücke als die Gate-Isolationsschicht 363 aufweist.
  • 12 ist ein Energiebänderdiagramm (schematisches Diagramm) des Transistors 160, d. h., ein Energiebänderdiagramm einer Struktur, in der die Gate-Isolationsschicht 363, die Metalloxidschicht 373, die Oxidhalbleiterschicht 359, die Metalloxidschicht 371 und die Basisisolationsschicht 353 von der Seite der Gate-Elektrode 365 aus angeordnet sind. 12 zeigt den Fall, in welchem Siliziumoxid (mit einer Bandlücke Eg von 8 eV bis 9 eV) jeweils als die Gate-Isolationsschicht 363 und die Basisisolationsschicht 353 verwendet ist, ein Ga-Zn-O-basiertes Metalloxid (mit einer Bandlücke Eg von 4,4 eV) jeweils als die Metalloxidschichten verwendet ist, und ein In-Ga-Zn-O-basiertes Metalloxid (mit einer Bandlücke Eg von 3,2 eV) als die Oxidhalbleiterschicht verwendet ist, wobei die Annahme eines idealen Zustands zugrunde liegt, dass die Gate-Isolationsschicht 363, Metalloxidschicht 373, die Oxidhalbleiterschicht 359, die Metalloxidschicht 371 und die Basisisolationsschicht 353, die von der Gate-Elektrode 365 aus angeordnet sind, jeweils intrinsisch sind. Eine Energiedifferenz zwischen dem Vakuumniveau und der Unterkante des Leitungsbandes beträgt 0,95 eV in Siliziumoxid, eine Energiedifferenz zwischen dem Vakuumniveau und der Unterkante des Leitungsbandes beträgt 4,1 eV in dem Ga-Zn-O-basierten Metalloxid, und eine Energiedifferenz zwischen dem Vakuumniveau und der Unterkante des Leitungsbandes beträgt 4,6 eV in dem In-Ga-Zn-O-basierten Metalloxid.
  • Wie in 12 gezeigt ist, bestehen auf der Gate-Elektrodenseite (Kanalseite) der Oxidhalbleiterschicht 359 eine Energiebarriere von ungefähr 0,5 eV und eine Energiebarriere von ungefähr 0,7 eV an der Grenzfläche zwischen der Oxidhalbleiterschicht 359 und der Metalloxidschicht 373. Auf der Rückseitenkanalseite (die Seite gegenüberliegend zu der Gate-Elektrode) der Oxidhalbleiterschicht 359 bestehen in ähnlicher Weise eine Energiebarriere von ungefähr 0,5 eV und eine Energiebarriere von ungefähr 0,7 eV an der Grenzfläche zwischen der Oxidhalbleiterschicht 359 und der Metalloxidschicht 371. Da derartige Energiebarrieren an den Grenzflächen zwischen dem Oxidhalbleiter und den Metalloxiden bestehen, kann ein Übergang von Ladungsträgern an den Grenzflächen verhindert werden; somit wandern die Ladungsträger innerhalb des Oxidhalbleiters und wandern nicht von der Oxidhalbleiterschicht 359 zu der Metalloxidschicht 371 oder der Metalloxidschicht 373. D. h., wenn die Oxidhalbleiterschicht 359 zwischen Materialien (hier die Metalloxidschichten und die isolierenden Schichten) eingeschlossen ist, deren Bandlücken schrittweise größer sind als diejenigen des Oxidhalbleiters, wandern Ladungsträger innerhalb der Oxidhalbleiterschicht.
  • Es gibt keine spezielle Beschränkung im Hinblick auf das Herstellungsverfahren der Metalloxidschicht 371 und der Metalloxidschicht 373. Beispielsweise kann ein Schichtherstellungsverfahren, etwa Plasma-CVD- oder ein Sputter-Verfahren zur Herstellung der Metalloxidschicht 371 und der Metalloxidschicht 373 angewendet werden. Ein Sputter-Verfahren oder dergleichen ist geeignet im Hinblick auf die geringe Wahrscheinlichkeit des Eindringens von Wasserstoff und dergleichen. Andererseits ist ein Plasma-CVD-Verfahren oder dergleichen geeignet im Hinblick auf die Verbesserung der Schichtqualität. Wenn des Weiteren die Metalloxidschicht 371 und die Metalloxidschicht 373 unter Anwendung einer Ga-Zn-O-basierten Metalloxidschicht hergestellt werden, ist die Leitfähigkeit der Metalloxidschichten hoch, da Zink verwendet wird, so dass ein DC-Sputter-Verfahren angewendet werden kann, um die Metalloxidschicht 371 und die Metalloxidschicht 373 herzustellen.
  • Das Halbleiterbauelement gemäß der vorliegenden Erfindung ist nicht auf den in 11A gezeigten Transistor 160 beschränkt. Beispielsweise kann eine Struktur wie bei einem Transistor 170, der in 11B gezeigt ist, verwendet werden. Der Transistor 170 enthält eine Basisisolationsschicht 353, die über einem Substrat 351 vorgesehen ist, eine Metalloxidschicht 371, die über der Basisisolationsschicht 353 vorgesehen ist, eine Oxidhalbleiterschicht 359, die über der Metalloxidschicht 371 vorgesehen ist, eine Source-Elektrode 361a und eine Drain-Elektrode 361b, die in Kontakt mit einer oberen Fläche und Seitenflächen der Oxidhalbleiterschicht 359 vorgesehen sind, eine Gate-Isolationsschicht 363, die über der Oxidhalbleiterschicht 359 vorgesehen ist, eine Gate-Elektrode 363, die über der Gate-Isolationsschicht 363 so vorgesehen ist, dass sie mit der Oxidhalbleiterschicht 359 überlappt, und eine Isolationsschicht 369, die über der Gate-Elektrode 365 vorgesehen ist. D. h., der Transistor 170 unterscheidet sich von dem Transistor 160 dahingehend, dass die Metalloxidschicht 373 zwischen der Oxidhalbleiterschicht 359 und der Gate-Isolationsschicht 363 nicht vorgesehen ist.
  • Ferner kann ein Aufbau wie bei einem Transistor 180, der in 11C gezeigt ist, verwendet werden. Der Transistor 180 umfasst eine Basisisolationsschicht 353, die über einem Substrat 351 vorgesehen ist, eine Oxidhalbleiterschicht 359, die über der Basis-Isolationssschicht 353 vorgesehen ist, eine Source-Elektrode 361a und eine Drain-Elektrode 361b, die in Kontakt mit einer oberen Fläche und Seitenflächen der Oxidhalbleiterschicht 359 vorgesehen sind, eine Metalloxidschicht 372, die über der Oxidhalbleiterschicht 359 vorgesehen ist, eine Gate-Isolationsschicht 363, die über der Metalloxidschicht 373 vorgesehen ist, eine Gate-Elektrode 365, die über der Gate-Isolationsschicht 363 so vorgesehen ist, dass sie mit der Oxidhalbleiterschicht 359 überlappt, und eine Isolationsschicht 369, die über der Gate-Elektrode 365 vorgesehen ist. D. h., der Transistor 180 unterscheidet sich von dem Transistor 160 dahingehend, dass die Metalloxidschicht 371 zwischen der Basisisolationsschicht 353 und der Oxidhalbleiterschicht 359 nicht vorgesehen ist.
  • In dieser Ausführungsform besitzen die Transistoren, die in den 11A bis 11C gezeigt sind, eine oben liegende Gate-Struktur und einen Aufbau, in welchem die Source-Elektrode 361a und die Drain-Elektrode 361b mit der oberen Fläche und den Seitenflächen der Oxidhalbleiterschicht 359 in Kontakt sind, aber das Halbleiterbauelement gemäß der vorliegenden Erfindung ist nicht darauf beschränkt. Wie die Transistoren, die in den 10A bis 10C in der obigen Ausführungsform gezeigt sind, kann auch eine unten liegende Gate-Struktur eingesetzt werden, oder ein Aufbau, in welchem die Oxidhalbleiterschicht 359 mit oberen Flächen und Seitenflächen der Source-Elektrode 361a und der Drain-Elektrode 361b in Kontakt ist, kann angewendet werden.
  • Die Strukturen, Verfahren und dergleichen, die in dieser Ausführungsform beschrieben sind, können in geeigneter Weise mit Strukturen, Verfahren und dergleichen, wie sie in anderen Ausführungsformen beschrieben sind, kombiniert werden.
  • (Ausführungsform 4)
  • In dieser Ausführungsform wird nachfolgend ein Beispiel beschrieben, in welchem zumindest ein Teil einer Treiberschaltung und eines Transistors, die in einem Pixelbereich anzuordnen sind, über einem Substrat hergestellt werden.
  • Der in dem Pixelbereich anzuordnende Transistor wird gemäß der Ausführungsform 2 oder 3 hergestellt. Ferner kann der Transistor in einfacher Weise ein n-Kanal-Transistor sein, und somit kann der Teil einer Treiberschaltung, der unter Anwendung eines n-Kanal-Transistors in der Treiberschaltung hergestellt werden kann, über dem gleichen Substrat gebildet werden wie der Transistor des Pixelbereichs. Durch Verwendung des Transistors, der in der obigen Ausführungsform beschrieben ist, für den Pixelbereich oder die Treiberschaltung, wie dies zuvor beschrieben ist, kann eine sehr zuverlässige Anzeigeeineinrichtung bereitgestellt werden.
  • 29A zeigt ein Beispiel eines Blockdiagramms einer Anzeigeeinheit mit aktiver Matrix. Ein Pixelbereich 501, eine erste Abtastleitungstreiberschaltung 502, eine zweite Abtastleitungstreiberschaltung 503 und eine Signalleitungstreiberschaltung 504 sind über einem Substrat 500 in der Anzeigeinrichtung vorgesehen. In dem Pixelbereich 501 sind mehrere Signalleitungen, die sich von der Signalleitungstreiberschaltung 504 aus erstrecken, angeordnet, und mehrere Abtastleitungen, die sich von der ersten Abtastleitungstreiberschaltung 502 und der zweiten Abtastleitungstreiberschaltung 503 sind vorgesehen. Zu beachten ist, dass Pixel, die jeweils ein Anzeigeelement enthalten, in Matrixform in entsprechenden Gebieten vorgesehen sind, in denen sich die Abtastleitung und die Signalleitung jeweils kreuzen. Das Substrat 500 der Anzeigeeinrichtung ist mit einer Zeitsteuerschaltung (auch als eine Steuerung oder als ein Steuer-IC bezeichnet) über einen Verbindungsbereich, etwa eine flexible gedruckte Schaltung (FPC), verbunden.
  • In 29A sind die erste Abtastleitungstreiberschaltung 502, die zweite Abtastleitungstreiberschaltung 503 und die Signalleitungstreiberschaltung 504 über dem gleichen Substrat 500 wie der Pixelbereich 501 ausgebildet. Folglich ist die Anzahl an Komponenten einer Treiberschaltung, die außerhalb und dergleichen vorgesehen ist, reduziert, so dass eine Verringerung der Kosten erreicht werden kann. Wenn ferner die Treiberschaltung außerhalb des Substrats 500 vorgesehen ist, müsste die Verdrahtung erweitert werden und die Anzahl an Verdrahtungsverbindungen würde erhöht sein, wenn jedoch die Treiberschaltung über dem Substrat 500 vorgesehen ist, kann die Anzahl an Verdrahtungsverbindungen reduziert werden. Folglich können die Zuverlässigkeit oder die Ausbeute verbessert werden.
  • 29B zeigt ein Beispiel eines Schaltungsaufbaus des Pixelbereichs. Hierbei ist eine Pixelstruktur eines VA-Flüssigkristallanzeigepanels gezeigt.
  • In dieser Pixelstruktur sind mehrere Pixelelektroden in einem Pixel vorgesehen, und die Transistoren sind mit jeweiligen Pixelelektrodenschichten verbunden. Die mehreren Transistoren sind so aufgebaut, dass sie durch unterschiedliche Gate-Signale angesteuert sind. Anders ausgedrückt, Signale, die einzelnen Pixelelektrodenschichten in einem Mehrbereichspixel zugeleitet sind, sind unabhängig gesteuert.
  • Eine Gate-Verdrahtung 512 eines Transistors 516 und eine Gate-Verdrahtung 513 eines Transistors 517 sind separat zueinander, so dass unterschiedliche Gate-Signale zugeleitet werden können. Im Gegensatz dazu wird eine Source- oder Drain-Elektrodenschicht 514, die als eine Datenleitung fungiert, gemeinsam für die Transistoren 516 und 517 verwendet. Als die Transistoren 516 und 517 kann der in der obigen Ausführungsform beschriebene Transistor in geeigneter Weise verwendet werden. In der oben genannten Weise kann ein äußerst zuverlässiges Flüssigkristallanzeigepanel bereitgestellt werden.
  • Eine erste Pixelelektrodenschicht, die elektrisch mit dem Transistor 516 verbunden ist, und eine zweite Pixelelektrodenschicht, die elektrisch mit dem Transistor 517 verbunden ist, sind in der Form unterschiedlich und sind durch einen Spalt getrennt. Die zweite Pixelelektrodenschicht ist so vorgesehen, dass sie die äußere Seite der ersten Pixelelektrodenschicht umgibt, die in V-Form vorgesehen ist. Der Zeitablauf der Spannungsansteuerung ist so gestaltet, dass er zwischen der ersten Pixelelektrodenschicht und der zweiten Pixelelektrodenschicht mittels der Transistoren 516 und 517 unterschiedlich ist, um damit die Ausrichtung des Flüssigkristalls zu steuern. Der Transistor 516 ist mit der Gate-Verdrahtung 512 verbunden, und der Transistor 517 ist mit der Gate-Verdrahtung 513 verbunden. Wenn unterschiedliche Gate-Signale der Gate-Verdrahtung 512 und der Gate-Verdrahtung 513 zugeleitet werden, kann der Zeitablauf im Betrieb für den Transistor 516 und für den Transistor 517 variiert werden.
  • Ferner ist ein Speicherkondensator unter Verwendung einer Kondensatorverdrahtung 510, einer Gate-Isolationsschicht, die als ein Dielektrikum dient, und einer Kondensatorelektrode, die elektrisch mit der ersten Pixelelektrodenschicht oder der zweiten Pixelelektrodenschicht verbunden ist, ausgebildet.
  • Die erste Pixelelektrodenschicht, eine Flüssigkristallschicht und eine Gegenelektrodenschicht überlappen sich jeweils, um ein Flüssigkristallelement 518 zu bilden. Des Weiteren überlappen die zweite Pixelelektrodenschicht, die Flüssigkristallschicht und die Gegenelektrodenschicht miteinander, um ein zweites Flüssigkristallelement 519 zu bilden. Die Pixelstruktur ist eine Mehrbereichsstruktur, in der das erste Flüssigkristallelement 518 und das zweite Flüssigkristallelement 519 in einem einzelnen Pixel vorgesehen sind.
  • Zu beachten ist, dass eine Ausführungsform der vorliegenden Erfindung nicht auf die in 29B gezeigte Pixelstruktur beschränkt ist. Beispielsweise können ein Schalter, ein Widerstand, ein Kondensator, ein Transistor, ein Sensor, eine Logikschaltung oder dergleichen dem Pixel, das in 29B gezeigt ist, hinzugefügt sein.
  • 29C zeigt ein Beispiel eines Schaltungsaufbaus des Pixelbereichs. Dabei ist eine Pixelstruktur des Anzeigepanels unter Anwendung eines organischen EL-Elements gezeigt.
  • In einem organischen EL-Element werden durch Anlegen einer Spannung an ein Licht emittierendes Element Elektronen und Löcher separat aus einem Paar an Elektroden in eine Schicht eingebracht, die eine Licht emittierende organische Verbindung enthält, und es fließt ein Strom. Die Träger bzw. Ladungsträger (Elektronen und Löcher) rekombinieren und somit wird die Licht emittierende organische Verbindung angeregt. Die Licht emittierende organische Verbindung kehrt aus dem angeregten Zustand in einen Grundzustand zurück, wodurch Licht ausgesendet wird. Aufgrund eines derartigen Mechanismus wird dieses Licht emittierende Element als ein Strom angeregtes Licht emittierendes Element bezeichnet.
  • 29C zeigt ein Beispiel eines Pixelaufbaus als ein Beispiel eines Halbleiterbauelements, für welches eine digitale Zeit-Graustufen-Ansteuerung angewendet werden kann.
  • Es werden nun Struktur und Betriebsweise eines Pixels, das einer digitalen Zeit-Graustufen-Ansteuerung unterliegt, beschrieben. Dabei enthält ein einzelnes Pixel zwei n-Kanal-Transistoren, wovon jede eine Oxidhalbleiterschicht als ein Kanalerzeugungsgebiet enthält.
  • Ein Pixel 520 enthält einen Schalttransistor 521, einen Ansteuertransistor bzw. Treibertransistor 522, ein Licht emittierendes Element 524 und einen Kondensator 523. Eine Gate-Elektrodenschicht des Schalttransistors 521 ist mit einer Abtastleitung 536 verbunden, eine erste Elektrode (eine Source-Elektrodenschicht oder eine Drain-Elektrodenschicht) des Schalttransistors 521 ist mit einer Signalleitung 525 verbunden, und eine zweite Elektrode (die andere Schicht aus der Source-Elektrodenschicht und der Drain-Elektrodenschicht) des Schalttransistors 521 ist mit einer Gate-Elektrodenschicht des Treibertransistors 522 verbunden. Die Gate-Elektrodenschicht des Treibertransistors 522 ist mit einer Leistungsversorgungsleitung 527 über den Kondensator 523 verbunden, eine erste Elektrode des Treibertransistors 522 ist mit der Leistungsversorgungsleitung 527 verbunden, und eine zweite Elektrode des Treibertransistors 522 ist mit einer ersten Elektrode (Pixelelektrode) des Licht emittierenden Elements 524 verbunden. Eine zweite Elektrode des Licht emittierenden Elements 524 entspricht einer gemeinsamen Elektrode 528. Die gemeinsame Elektrode 528 ist elektrisch mit einer gemeinsamen Potentialleitung verbunden, die über dem gleichen Substrat wie die gemeinsame Elektrode 528 ausgebildet ist.
  • Als der Schalttransistor 521 und der Treibertransistor 522 kann der in der obigen Ausführungsform beschriebene Transistor in geeigneter Weise verwendet werden. Auf diese Weise kann ein äußerst zuverlässiges Anzeigepanel mit einem organischen EL-Element bereitgestellt werden.
  • Zu beachten ist, dass die zweite Elektrode (die gemeinsame Elektrode 528) des Licht emittierenden Elements 524 so angeschlossen ist, dass sie ein tiefes Leistungsversorgungspotential besitzt. Zu beachten ist, dass das tiefe Leistungsversorgungspotential ein Potential ist, das der Bedingung genügt: Das tiefe Leistungsversorgungspotential < ein hohes Leistungsversorgungspotential, wobei dies mit Bezug zu dem hohen Leistungsversorgungspotential zu sehen ist, das für die Leistungsversorgungsleitung 527 festgelegt ist. Als das tiefe Leistungsversorgungspotential können beispielsweise GND, 0 V, oder dergleichen verwendet werden. Um das Licht emittierende Element 524 zum Aussenden von Licht zu veranlassen, indem eine Potentialdifferenz zwischen dem hohen Leistungsversorgungspotential und dem tiefen Leistungsversorgungspotential an das Licht emittierende Element 524 so angelegt wird, dass Strom dem Licht emittierenden Element 524 zugeleitet ist, wird das jeweilige Potential so festgelegt, dass die Potentialdifferenz zwischen dem hohen Leistungsversorgungspotential und dem tiefen Leistungsversorgungspotential größer oder gleich der Durchlassschwellwertspannung des Licht emittierenden Elements 524 ist.
  • Die Gate-Kapazität des Treibertransistors 522 kann als Ersatz für den Kondensator 523 verwendet werden, wobei in diesem Falle der Kondensator 523 weggelassen werden kann. Die Gate-Kapazität des Treibertransistors 522 kann zwischen einem Kanalerzeugungsgebiet und der Gate-Elektrodenschicht gebildet werden.
  • Im Falle eines Eingangsspannungs-Spannungsansteuerverfahrens wird ein Videosignal in die Gate-Elektrodenschicht des Treibertransistors 522 eingespeist, so dass der Treibertransistor 522 in einem von zwei Zuständen, d. h., ausreichend eingeschaltet oder ausreichend ausgeschaltet, ist. D. h., der Treibertransistor 522 arbeitet in einem linearen Gebiet. Der Treibertransistor 522 arbeitet in einem linearen Gebiet und somit wird eine Spannung, die höher als die Spannung der Leistungsversorgungsleitung 527 ist, an die Gate-Elektrodenschicht des Treibertransistors 522 angelegt. Zu beachten ist, dass eine Spannung größer oder gleich (Leistungsversorgungsleitungsspannung + Vth des Treibertransistors 522) auf die Signalleitung 525 gelegt wird.
  • Wenn anstelle einer digitalen Zeit-Graustufen-Ansteuerung eine analoge Graustufenansteuerung angewendet wird, kann die gleiche Pixelstruktur wie in 29C verwendet werden, wobei die Signaleingabe geändert wird.
  • Wenn eine analoge Graustufenansteuerung ausgeführt wird, wird eine Spannung größer oder gleich der Summe der Duchlassspannung des Licht emittierenden Elements 524 und Vth des Treibertransistors 522 an die Gate-Elektrodenschicht des Treibertransistors 522 angelegt. Die Durchlassspannung des Licht emittierenden Elements 524 gibt eine Spannung an, bei der eine gewünschte Luminanz erreicht wird, und umfasst zumindest eine Durchlassschwellwertspannung. Ein Videosignal, mit dem der Treibertransistor 522 in einem Sättigungsbereich betrieben wird, wird eingespeist, so dass dem Licht emittierenden Element 524 Strom zugeführt werden kann. Damit der Treibertransistor 522 in einem Sättigungsbereich arbeitet, wird das Potential der Leistungsversorgungsleitung 527 höher gewählt als das Gate-Potential des Treibertransistors 522. Da das Videosignal ein analoges Signal ist, kann Strom entsprechend dem Videosignal dem Licht emittierenden Element 524 zugeführt werden und es kann eine analoge Graustufenansteuerung ausgeführt werden.
  • Zu beachten ist, dass eine Ausführungsform der vorliegenden Erfindung nicht auf die in 29C gezeigte Pixelstruktur beschränkt ist. Beispielsweise können ein Schalter, ein Widerstand, ein Kondensator, ein Sensor, ein Transistor, eine Logikschaltung oder dergleichen dem in 29C gezeigten Pixel hinzugefügt werden.
  • (Ausführungsform 5)
  • Ein in dieser Anmeldung offenbartes Halbleiterbauelement kann in einer Vielzahl von elektronischen Geräten (einschließlich Freizeitvorrichtungen) verwendet werden. Beispiele der elektronischen Geräte sind ein Fernsehgerät (ebenfalls als Fernseher oder Fernsehempfänger bezeichnet), ein Monitor eines Computers oder dergleichen, eine Kamera, etwa eine Digitalkamera oder eine digitale Videokamera, ein digitaler Fotorahmen, ein Mobiltelefonhandgerät (ebenfalls als Mobiltelefon oder Mobiltelefongerät bezeichnet), eine tragbare Spielekonsole, ein tragbares Informationsendgerät, eine großvolumige Spielekonsole, etwa eine Pachinko-Anlage, oder dergleichen. Es werden Beispiele an elektronischen Geräten, die jeweils die in der obigen Ausführungsform beschriebene Anzeigeeinrichtung enthalten, nunmehr beschrieben.
  • 30A zeigt ein tragbares Informationsendgerät, das einen Basiskörper 1001, ein Gehäuse 1002, Anzeigebereiche 1003a und 1003b und dergleichen umfasst. Der Anzeigebereich 1003b ist ein berührungsempfindlicher Bildschirm. Durch Berühren eines Tastaturknopfes 1004, der auf dem Anzeigebereich 1003b angezeigt wird, kann ein Bildschirm bedient und Text eingegeben werden. Selbstverständlich kann auch der Anzeigebereich 1003a ein berührungsempfindlicher Bildschirm sein. Ein Flüssigkristallpanel oder ein organisches Licht emittierendes Panel wird unter Anwendung des Transistors hergestellt, der in der obigen Ausführungsform beschrieben ist und als ein Schaltelement für den Anzeigebereich 1003a oder 1003b verwendet wird, wodurch ein sehr zuverlässiges tragbares Informationsendgerät bereitgestellt werden kann.
  • Das tragbare Informationsendgerät in 30A kann die Funktion des Anzeigens einer Vielzahl an Daten (beispielsweise eines Bildes, eines bewegten Bildes und eines Textbildes) auf dem Anzeigebereich, die Funktion des Anzeigens eines Kalenders, eines Datums, der Zeit oder dergleichen auf dem Anzeigebereich, die Funktion des Betreibens oder Editierens von Daten, die auf dem Anzeigebereich dargestellt werden, die Funktion des Steuerns der Verarbeitung diverser Arten von Software (Programmen), und dergleichen besitzen. Ferner kann ein externer Verbindungsanschluss (ein Ohrhöreranschluss, ein USB-Anschluss oder dergleichen), ein Aufnahmemediumeinfügebereich und dergleichen auf der hinteren Oberfläche oder der Seitenfläche des Gehäuses vorgesehen sein.
  • Das in 30A gezeigte tragbare Informationsendgerät kann so ausgebildet sein, dass es Daten in kabelloser Weise sendet und empfängt. Über eine kabellose Kommunikation können gewünschte Bücherdaten oder dergleichen eingekauft und von einer Dienstleitungsanwendung für elektronische Bücher herunter geladen werden.
  • 30B zeigt ein tragbares Musikabspielgerät, das in einem Grundkörper 1021 einen Anzeigebereich 1023, einen Haltebereich 1022, mit welchem das tragbare Musikabspielgerät am Ohr getragen werden kann, einen Lautsprecher, einen Bedienungsknopf 1024, einen externen Speicherschlitz 1025 und dergleichen aufweist. Ein Flüssigkristallpanel oder ein organisch Licht emittierendes Panel wird unter Anwendung des Transistors, der in der obigen Ausführungsform beschrieben ist, als ein Schaltelement hergestellt und für den Anzeigebereich 1023 verwendet, wodurch ein sehr zuverlässiges tragbares Musikabspielgerät bereitgestellt werden kann.
  • Wenn ferner das tragbare Musikabspielgerät, das in 30B gezeigt ist, eine Antenne, eine Mikrophonfunktion oder eine kabellose Kommunikationsfunktion aufweist und zusammen mit einem mobilen Telefon verwendet wird, kann ein Anwender kabellos ohne Benutzung der Hände telefonieren, während er ein Fahrzeug fahrt oder dergleichen.
  • 30C zeigt ein Mobiltelefon, das zwei Gehäuse, d. h. ein Gehäuse 1030 und ein Gehäuse 1031, umfasst. Das Gehäuse 1031 enthält ein Anzeigepanel 1032, einen Lautsprecher 1033, ein Mikrophon 1034, ein Zeigergerät 1036, eine Kameralinse 1037, einen externen Verbindungsanschluss 1038 und dergleichen. Das Gehäuse 1030 ist mit einer Solarzelle 1040 zum Laden des Mobiltelefons, einem externen Speicherschlitz 1041 und dergleichen versehen. Ferner ist eine Antenne in das Gehäuse 1031 eingebaut. Der in der obigen Ausführungsform beschriebene Transistor wird für das Anzeigepanel 1032 verwendet, wodurch ein äußerst zuverlässiges Mobiltelefon bereitgestellt werden kann.
  • Ferner enthält das Anzeigepanel 1032 ein berührungsempfindliches Panel. Mehrere Bedienungstasten 1035, die als Bilder dargestellt sind, sind durch gepunktete Linien in 30C angezeigt. Zu beachten ist, dass eine Hochsetzschaltung mit der eine von der Solarzelle 1040 ausgegebene Ausgangsspannung in für jede Schaltung ausreichender Weise hochgesetzt wird, ebenfalls enthalten ist.
  • Beispielsweise kann ein Leistungstransistor, der für eine Leistungsversorgungsschaltung, etwa eine Hochsetzschaltung, verwendet ist, ebenfalls hergestellt werden, wenn die Oxidhalbleiterschicht des in der obigen Ausführungsform beschriebenen Transistors eine Dicke von größer oder gleich 2 μm und kleiner oder gleich 50 μm besitzt.
  • In dem Anzeigepanel 1032 wird die Richtung der Anzeige in geeigneter Weise abhängig von dem Anwendungsmodus geändert. Ferner ist das Mobiltelefon mit der Kameralinse 1037 auf der gleichen Oberfläche wie das Anzeigepanal 1032 versehen, und somit kann das Gerät als Videophon verwendet werden. Der Lautsprecher 1033 und das Mikrophon 1034 können für Videophonanrufe, Aufzeichnung und Abspielen von Klängen, etc., sowie für Sprachanrufe verwendet werden. Ferner können die Gehäuse 1030 und 1031 aus einem Zustand, in welchem sie in 30C gezeigt sind, verschoben werden, etwa durch Gleiten, in einen Zustand, in welchem sie überlappen. Daher kann die Größe des Mobiltelefons verringert werden, wodurch das Mobiltelefon geeignet ist, um ständig getragen zu werden.
  • Der externe Verbindungsanschluss 1038 kann mit einem AC-Adapter und mehreren Kabeln, etwa einem USB-Kabel verbunden werden, wodurch das Aufladen und die Datenkommunikation zu einem Personalcomputer oder dergleichen möglich sind. Ferner kann durch das Einschieben eines Aufzeichnungsmediums in den externen Speicherschlitz 1041 eine große Menge an Daten gespeichert und transportiert werden.
  • Zusätzlich zu den obigen Funktionen können eine Infrarotkommunikationsfunktion, eine Fernsehempfangsfunktion oder dergleichen vorgesehen sein.
  • 30D zeigt ein Beispiel eines Fernsehgeräts. In einem Fernsehgerät 1050 ist ein Anzeigebereich 1053 in einem Gehäuse 1051 untergebracht. Bilder können auf dem Anzeigebereich 1053 dargestellt werden. In diesem Fall ist das Gehäuse 1051 auf einem Standfuß 1055, in welchem eine CPU enthalten ist, angeordnet. Wenn der in der obigen Ausführungsform beschriebene Transistor für den Anzeigebereich 1053 vorgesehen wird, kann das Fernsehgerät 1050 einen hohen Grad an Zuverlässigkeit haben.
  • Das Fernsehgerät 1050 kann mit einem Bedienungsschalter des Gehäuses 1051 oder einer separaten Fernsteuerung bedient werden. Des Weiteren kann die Fernsteuerung mit einem Anzeigebereich zur Darstellung von Daten versehen sein, die von der Fernsteuerung ausgegeben werden.
  • Zu beachten ist, dass das Fernsehgerät 1050 mit einem Empfänger, einem Modem und dergleichen versehen ist. Mit dem Empfänger kann allgemeiner Fernsehrundfunk empfangen werden. Wenn das Fernsehgerät mit einem Kommunikationsnetzwerk mit oder ohne Kabel über ein Modem verbunden ist, kann eine Einweg-(von einem Sender zu einem Empfänger) oder eine Zweiweg-(zwischen einem Sender und einem Empfänger oder zwischen Empfängern)Datenkommunikation ausgeführt werden.
  • Ferner ist das Fernsehgerät 1050 mit einem externen Verbindungsanschluss 1054, einem Speichermediumsaufzeichnungs- und Reproduzierbereich 1052 und einem externen Speicherschlitz versehen. Der externe Verbindungsanschluss 1054 kann mit diversen Arten von Kabeln, etwa einem USB-Kabel, verbunden werden, und eine Datenkommunikation mit einem Personalcomputer oder dergleichen ist möglich. Ein Diskettenspeichermedium wird in den Speichermediumsaufzeichnungs- und Reproduzierbereich 1052 eingeführt und es können das Auslesen von Daten, die auf dem Speichermedium gespeichert sind, und das Schreiben von Daten in das Speichermedium ausgeführt werden. Ferner können Bilder, ein Video oder dergleichen, die als Daten in einem externen Speicher 1056, der in dem externen Speicherschlitz eingeschoben ist, gespeichert sind, auf dem Anzeigebereich 1053 dargestellt werden.
  • Wenn das in der obigen Ausführungsform beschriebene Halbleiterbauelement in dem externen Speicher 1056 oder einer CPU verwendet ist, kann das Fernsehgerät 1050 eine hohe Zuverlässigkeit aufweisen und ihre Leistungsaufnahme ist deutlich reduziert.
  • [Beispiel]
  • Es wurden Messungen an einer Oxidhalbleiterschicht gemäß einer Ausführungsform der vorliegenden Erfindung und einem Halbleiterbauelement, das die Oxidhalbleiterschicht aufweist, ausgeführt, wobei unterschiedliche Verfahren eingesetzt wurden. Ergebnisse hiervon werden in diesem Beispiel beschrieben.
  • <1. Beobachtung des TEM-Bildes und Messung der Elektronenbeugungsintensität unter Anwendung von TEM, und XRD-Messungen>
  • In diesem Abschnitt wurde eine Oxidhalbleiterschicht gemäß der obigen Ausführungsform hergestellt, und die Oxidhalbleiterschicht wurde unter Anwendung eines Transmissionselektronenmikroskops (TEM) beobachtet bzw. untersucht. Ein diesbezügliches Ergebnis wird nachfolgend beschrieben.
  • In diesem Abschnitt wurde die Oxidhalbleiterschicht über einem Quarzsubstrat durch ein Sputter-Verfahren hergestellt. Auf diese Weise wurden die Probe A, Probe B, Probe C, Probe D und Probe E hergestellt. Die Substrattemperaturen bei der Abscheidung für die Probe A, Probe B, Probe C, Probe D und Probe E entsprachen Raumtemperatur bzw. 200°C bzw. 250°C bzw. 300°C bzw. 400°C. Die Proben A und B wurden mit einer Substrattemperatur beim Abscheiden hergestellt, die kleiner war als in dem Verfahren in der Ausführungsform 2, und die Proben C bis E wurden hergestellt mit einer Substrattemperatur, die im Bereich des Verfahrens der Ausführungsform 2 lagen. Ein Quellmaterial für die Oxidhalbleiterschicht hatte ein Zusammensetzungsverhältnis, wobei In2O3:Ga2O3:ZnO = 1:1:2 [Mol-Verhältnis] war. Andere Bedingungen waren wie folgt: Für den Durchfluss an Abscheidegasen galt: der Fluss für ein Argongas betrug 30 sccm und der Fluss eines Sauerstoffgases betrug 15 sccm, der Druck betrug 0,4 Pa, der Abstand zwischen dem Substrat und dem Quellmaterial betrug 60 mm, und die Radiofrequenz bzw. Hochfrequenz-(RF bzw. HF)Leistung betrug 0,5 kW. Zu beachten ist, dass die angestrebte Dicke jeder Probe A, B und E 50 nm und die angestrebte Dicke jeweils der Proben C und D 100 nm betrug.
  • Nach der Herstellung der Oxidhalbleiterschicht wurde eine Wärmebehandlung an dem Quarzsubstrat, über welchem die Oxidhalbleiterschicht hergestellt wurde, ausgeführt. Die Wärmebehandlung wurde in einer trockenen Atmosphäre mit einem Taupunkt von –24°C bei einer Temperatur von 450°C eine Stunde lang ausgeführt. Die Proben A, B, C, D und E, in denen jeweils die Oxidhalbleiterschicht über dem Quarzsubstrat hergestellt wurde, wurden auf diese Weise erzeugt.
  • Ferner wurde auf unterschiedliche Weise im Vergleich zu den Proben A bis E eine Oxidhalbleiterschicht durch ein Zwei-Schritt-Verfahren, wie in der Ausführungsform 2 beschrieben ist, hergestellt, wodurch Probe F erzeugt wurde. Die Probe F wurde so hergestellt, dass zunächst eine erste Oxidhalbleiterschicht mit einer Dicke von 5 nm gebildet wurde, es wurde dann eine erste Wärmebehandlung an der ersten Oxidhalbleiterschicht ausgeführt, es wurde eine zweite Oxidhalbleiterschicht mit einer Dicke von 30 nm über der ersten Oxidhalbleiterschicht gebildet und schließlich wurde eine zweite Wärmebehandlung an der ersten Oxidhalbleiterschicht und der zweiten Oxidhalbleiterschicht ausgeführt.
  • Dabei hatte ein Quellmaterial zur Herstellung der ersten Oxidhalbleiterschicht ein Zusammensetzungsverhältnis, in welchem In2O3:Ga2O3:ZnO = 1:1:2 [Mol-Verhältnis] war. Andere Bedingungen waren wie folgt: Im Hinblick auf den Durchfluss der Abscheidegase galt: Der Fluss von Argongas betrug 30 sccm und der Fluss von Sauerstoffgas betrug 15 sccm, der Druck betrug 0,4 Pa, der Abstand zwischen dem Substrat und dem Quellmaterial betrug 60 mm und die Radiofrequenz bzw. Hochfrequenz-(RF bzw. HF)Leistung betrug 0,5 kW. Die erste Wärmebehandlung wurde bei einer Temperatur von 650°C in einer Stickstoffatmosphäre eine Stunde lang ausgeführt.
  • Des Weiteren wies ein Quellmaterial zur Herstellung der zweiten Oxidhalbleiterschicht ein Zusammensetzungsverhältnis auf, in welchem In2O3:Ga2O3:ZnO = 1:1:2 [Mol-Verhältnis] war. Andere Bedingungen waren wie folgt: Für den Durchfluss an Abscheidegasen war der Fluss von Argongas 30 sccm und der Fluss an Sauerstoffgas betrug 15 sccm, der Druck war 0,4 Pa, der Abstand zwischen dem Substrat und dem Quellmaterial betrug 60 mm und die Radiofrequenz- bzw. HF-Frequenz-(RF bzw. HF)Leistung betrug 0,5 kW. Die zweite Wärmebehandlung wurde bei einer Temperatur von 650°C in einer trockenen Atmosphäre mit einem Taupunkt von –24°C eine Stunde lang ausgeführt.
  • Auf diese Weise wurde die Probe F, in der die Oxidhalbleiterschicht über dem Quarzsubstrat durch ein Zwei-Schritt-Verfahren hergestellt wurde, erzeugt.
  • Als Vergleichsbeispiel für die Proben A bis F wurde eine IGZO-Einkristallschicht mit einer Dicke von 150 nm über einem Yttrium stabilisierten Zirkonia-(YSZ)Substrat hergestellt, wodurch eine Probe G erzeugt wurde.
  • Unter Anwendung von TEM wurden TEM-Bilder und Elektronenbeugungsmuster der Proben A bis G genommen, indem das Substrat, über dem die Oxidhalbleiterschicht ausgebildet war, mit einem Elektronenstrahl senkrecht zu dem Substrat beaufschlagt wurde, d. h., parallel zu der c-Achsenrichtung in der obigen Ausführungsform. 13A bis 13E sind Querschnitts-TEM-Bilder jeweils der Proben A bis E. Da die Richtung einer obersten Fläche der Probe der Längsrichtung in jeweils den Querschnitts-TEM-Bildern in den 13A bis 13E entspricht, ist die Längsrichtung des Bildes die c-Achsenrichtung. 14A bis 14E sind TEM-Ebenen-Bilder jeweils der Proben A bis E. Da die Richtung einer obersten Fläche der Probe der vertikalen Richtung in jeweils TEM-Ebenen-Bildern in den 14A bis 14E entspricht, ist die vertikale Richtung des Bildes die c-Achsenrichtung. 15A bis 15E sind Elektronenbeugungsmuster jeweils der Proben A bis E. Da die Richtung einer obersten Fläche der Probe der vertikalen Richtung in dem jeweiligen Elektronenbeugungsmuster in den 15A bis 15E entspricht, ist die vertikale Richtung des Musters die c-Achsenrichtung. 16A und 16B sind TEM-Ebenen-Bilder jeweils der Proben F und G. 16C ist ein Elektronenbeugungsmuster der Probe F. 16D und 16E sind Elektronenbeugungsmuster der Probe G. Da die Richtung einer obersten Fläche der Probe der vertikalen Richtung in den jeweiligen TEM-Ebenen-Bildern und den Elektronenbeugungsmustern in den 16A bis 16E entspricht, ist die vertikale Richtung des Bildes und des Musters die c-Achsenrichtung.
  • Zu beachten ist, dass in diesem Abschnitt die Querschnitts-TEM-Bilder, die TEM-Ebenen-Bilder und die Elektonenbeugungsmuster mit einem H-9000NAR gewonnen wurden, das von Hitachi, Kooperation für moderne Technologie hergestellt wird, wobei der Fleckdurchmesser eines Elektronenstrahls auf 1 nm und die Beschleunigungsspannung auf 300 kW festgelegt wurden.
  • In den Querschnitts-TEM-Bildern der 13C bis 13E wurde ein kristallines Gebiet mit einer c-Achsenausrichtung beobachtet. Andererseits wurde in den Querschnitts-TEM-Bildern der 13A und 13B ein kristallines Gebiet mit c-Achsensausrichtung nicht deutlich beobachtet. Dies zeigt, dass das kristalline Gebiet mit c-Achsenausrichtung in der Oxidhalbleiterschicht erzeugt wird, die mit einer Substrattemperatur beim Abscheiden von mehr als 200°C vorzugsweise größer oder gleich 250°C, erzeugt wird. Die Klarheit des kristallinen Gebiets mit c-Achsenausrichtung steigt von 13C bis 13E sequentiell an und es wird daher abgeschätzt, dass die Kristallqualität der Oxidhalbleiterschicht besser wird, wenn die Substrattemperatur bei der Herstellung der Oxidhalbleiterschicht größer ist.
  • In dem TEM-Ebenen-Bild in 14E wurden Atome, die in einem hexagonalen Gitter angeordnet sind, beobachtet. Auch in den TEM-Ebenen-Bildern in 14C und 14D wurden Atome, die in einem hexagonalen Gitter angeordnet sind, in hellen Farben beobachtet. In den TEM-Ebenen-Bildern der 14A und 14B wurden Atome, die in einem hexagonalen Gitter angeordnet sind, nicht eindeutig beobachtet. Ferner wurden in den TEM-Ebenen-Bildern der 16A und 16B Atome, die in einem hexagonalen Gitter angeordnet sind, beobachtet. Aus dem Obigen wird angenommen, dass das kristalline Gebiet mit c-Achsenausrichtung in der Oxidhalbleiterschicht tendenziell eine hexagonale Kristallstruktur mit einer dreifachen Symmetrie annimmt, wie in 2 gezeigt ist. Ferner wurde ermittelt, dass das kristalline Gebiet auch in der Oxidhalbleiterschicht der Probe F, die durch das Zwei-Schritt-Verfahren hergestellt wurde, erzeugt wurde, entsprechend den Proben C bis E. Wie in den Beobachtungsergebnissen der Querschnitts-TEM-Bilder in den 13A bis 13E wird angenommen, dass die Kristallqualität der Oxidhalbleiterschicht verbessert ist, wenn die Substrattemperatur bei der Herstellung der Oxidhalbleiterschicht höher ist. Die Beobachtungen aus den 13A bis 13E und den 14A bis 14E zeigen, dass jeweils die Proben A und B eine amorphe Oxidhalbleiterschicht sind, die kaum eine Kristallstruktur zeigen, und dass jeweils die Proben C bis F eine Oxidhalbleiterschicht beschreiben, die ein kristallines Gebiet mit einer c-Achsenausrichtung enthalten.
  • Jedes Elektronenbeugungsmuster der 15A bis 15E besitzt ein konzentrisches kreisförmiges Halo-Muster, in welchem die Breite eines Beugungsmusters breit und nicht ausgeprägt ist, und wobei die Elektronenbeugungsintensität eines äußeren Halo-Musters geringer ist, als diejenige eines inneren Halo-Musters. Ferner vergrößert sich die Elektronenbeugungsintensität des äußeren Halo-Musters sequenziell von 15A bis 15E. Ein Elektronenbeugungsmuster in 16C besitzt ebenfalls ein konzentrisches kreisförmiges Halo-Muster; im Vergleich zu jenen der 15A bis 15E ist jedoch in 16C die Breite des Halo-Musters geringer, und die Elektronenbeugungsintensität eines inneren Halo-Musters und jenes eines äußeren Halo-Musters sind im Wesentlichen gleich zueinander.
  • Ein Elektronenbeugungsmuster in 16D ist ein Punktmuster anders als in den 15A bis 15E und 16C. Ein Bild des Elektronenbeugungsmusters in 16D ist so bearbeitet, dass ein konzentrisches kreisförmiges Muster in 16E erreicht wird; das Muster in 16E ist kein Halo-Muster, da die Breite des konzentrischen kreisförmigen Musters gering ist anders als in den 15A bis 15E und in 16C. Ferner unterscheidet sich 16E von den 15A bis 15E und 16C dahingehend, dass die Elektronenbeugungsintensität eines äußeren konzentrischen Kreismusters höher ist als jene eines inneren konzentrischen Kreismusters.
  • 17 ist ein Graph, der die Elektronenbeugungsintensitäten der Proben A bis G zeigt. In dem in 17 gezeigten Graphen gibt die vertikale Achse die Elektronenbeugungsintensität (willkürliche Einheit) und die horizontale Achse gibt die Größe (1/d [1/nm]) eines Streuvektors der Probe an. Zu beachten ist, dass d in der Größe (1/d [1/nm]) des Streuvektors einen Zwischenebenenabstand in Kristallen angibt. Die Größe bzw. der Betrag (1/d) des Streuvektors kann durch die folgende Formel unter Anwendung eines Abstands r von einem Punkt einer ausgesandten Welle im Zentrum eines konzentrischen kreisförmigen Musters einer gestreuten Welle in einer Schicht des Elektronenstreuungsmusters, einer Kameralänge L zwischen der Probe und der Schicht in dem TEM und der Wellenlänge λ eines in dem TEM verwendeten Elektronenstrahls dargestellt werden.
  • [Formel 1]
    • rd = λL 1 / d = r / λL
  • D. h., die Größe (1/d) des Streuvektors in der horizontalen Achse in 17 ist proportional zum Abstand r von einem Punkt einer ausgehenden Welle im Zentrum eines konzentrischen kreisförmigen Musters einer gestreuten Welle in jedem der Elektronenstreuungsmuster in den 15A bis 15E und den 16C bis 16E..
  • D. h., indem in 17 gezeigten Graphen entspricht ein erster Höchstwert im Bereich von 3,3 nm–1 ≤ 1/d ≤ 4,1 nm–1 einem Höchstwert des inneren Halo-Musters, und ein Höchstwert des inneren konzentrischen kreisförmigen Musters in den Elektronenstreuungsmustern in den 15A bis 15E und den 16A bis 16E, und ein zweiter Höchstwert im Bereich von 5,5 nm–1 ≤ 1/d ≤ 7,1 nm–1 entsprechen einem Höchstwert des äußeren Halo-Musters und einem Höchstwert des äußeren konzentrischen kreisförmigen Musters in den Elektronensteuerungsmustern in den 15A bis 15E und den 16A bis 16E.
  • 18 ist ein Graph, der die volle Breite bei halbem Maximum des ersten Höchstwerts jeder der Proben A bis G zeigt, und 19 ist ein Graph, der die volle Breite bei halbem Maximum des zweiten Höchstwerts jeder der Proben A bis G zeigt. In dem in 18 gezeigten Graphen gibt die vertikale Achse die volle Breite bei halbem Maximum (FWHM) (nm–1) des ersten Höchstwertes an und die horizontale Achse gibt die Substrattemperatur (°C) bei der Herstellung der Oxidhalbleiterschicht der Proben A bis E an. Ferner geben die gepunkteten Linien in dem Graphen aus 18 die Werte der vollen Breite bei halbem Maximum der ersten Höchstwerte in den Proben F und G an. In einer Weise ähnlich zu jener in 18 ist die volle Breite bei halbem Maximum der zweiten Höchstwerte im Graphen der 19 gezeigt. Die Positionen (nm–1) und die volle Breite bei halbem Maximum (nm–1) des ersten Höchstwertes und des zweiten Höchstwertes in 18 und 19 sind in Tabelle 1 aufgeführt. [Tabelle 1]
    Erster Höchstwert Zweiter Höchstwert
    Name der Probe Lage des Höchstwerts (1/nm) Volle Breite bei halbem Maximum (1/nm) Lage des Höchstwerts (1/nm) Volle Breite bei halbem Maximum (1/nm)
    Probe A 3,685 0,770 6,325 1,606
    Probe B 3,674 0,715 6,270 1,375
    Probe C 3,674 0,660 6,226 1,133
    Probe D 3,597 0,594 6,116 0,913
    Probe E 3,630 0,605 6,138 0,859
    Probe F 3,575 0,418 6,105 0,473
    Probe G 3,509 0,149 6,072 0,149
  • 18 und 19 zeigen tendenziell, dass die volle Breite bei halbem Maximum und die Lage des Höchstwertes jeweils des ersten Höchstwertes und des zweiten Höchstwertes abnehmen, wenn die Substrattemperatur bei der Herstellung der Oxidhalbleiterschicht anwächst. Es wird ferner gezeigt, dass die volle Breite bei halbem Maximum jeweils des ersten Höchstwertes und des zweiten Höchstwertes nicht wesentlich unterschiedlich ist zwischen den Substrattemperaturen bei der Schichtherstellung im Bereich von 300°C bis 400°C. Ferner sind die Werte der vollen Breite bei halbem Maximum und der Lage des Höchstwertes jeweils des ersten und des zweiten Höchstwertes der Probe F, die durch das Zwei-Schritt-Verfahren hergestellt wurde, kleiner als Werte für die volle Breite bei halbem Maximum und die Lage des Höchstwertes der Proben A bis E und sind größer als die Werte für die volle Breite bei halbem Maximum und die Lage des Höchstwertes der Probe G, die sich in einem einkristallinen Zustand befindet.
  • Die Kristallstruktur der Oxidhalbleiterschicht, die ein kristallines Gebiet mit c-Achsenausrichtung enthält, unterscheidet sich von der Kristallstruktur der Probe G, die eine Einkristallstruktur ist. Daher ist bei der Messung der Elektronenbeugungsintensität, in der eine Bestrahlung mit einem Elektronenstrahl aus der c-Achsenrichtung ausgeführt wird, die volle Breite bei halbem Maximum jeweils des ersten Höchstwertes und des zweiten Höchstwertes größer oder gleich 0,2 nm–1; vorzugsweise ist die volle Breite bei halbem Maximum des ersten Höchstwertes größer oder gleich 0,4 nm–1 und die volle Breite bei halbem Maximum des zweiten Höchstwertes ist größer oder gleich 0,45 nm–1.
  • Aus den 13A bis 13E und 14A bis 14E kann die Kristallstruktur in den Proben A und B nicht klar erkannt werden, d. h., in den Oxidhalbleiterschichten, die mit einer Substrattemperatur bei der Abscheidung von kleiner oder gleich 200°C hergestellt sind; im Hinblick darauf ist es vorzuziehen, dass in der Oxidhalbleiterschicht, die ein kristallines Gebiet mit einer c-Achsenausrichtung aufweist, die volle Breite bei halbem Maximum des ersten Höchstwertes kleiner oder gleich 0,7 nm–1 und die volle Breite bei halbem Maximum des zweiten Höchstwertes kleiner oder gleich 1,4 nm–1 in der Messung der Elektronenbeugungsintensität ist, in der eine Bestrahlung mit einem Elektronenstrahl von der c-Achsenrichtung aus durchgeführt wird.
  • Des Weiteren wurde eine Röntgenbeugungs-(XRD)Messung an den Proben A, E und G durchgeführt, deren Ergebnisse die zuvor beschriebenen TEM-Messergebnisse bekräftigen.
  • 20 zeigt die Ergebnisse der Messung von XRD-Spektren der Proben A und E unter Anwendung eines Verfahrens ”aus der Ebene”. In 20 bezeichnet die vertikale Achse die Röntgenbeugungsintensität (willkürliche Einheit), und die horizontale Achse bezeichnet den Rotationswinkel 2θ[Grad].
  • 20 zeigt, dass ein ausgeprägter Höchstwert in einem Gebiet beobachtet wird, in welchem 2θ in der Nähe von 30° in der Probe E liegt, wohingegen kaum ein Höchstwert in einem Gebiet liegt, in welchem 2θ bei 30° in der Probe A liegt. Dieser Höchstwert wird einer Beugung in der (009)-Ebene eines IGZO-Kristalls zugeschrieben. Dies gibt ferner an, dass die Probe E eine Oxidhalbleiterschicht mit einem kristallinen Gebiet mit c-Achsenausrichtung ist, die sich deutlich von der Probe A unterscheidet, die eine amorphe Struktur besitzt.
  • 21A zeigt das Ergebnis der Messung eines XRD-Spektrums der Probe E mittels eines Verfahrens ”in der Ebene”. In ähnlicher Weise zeigt 21B das Ergebnis der Messung eines XRD-Spektrums der Probe G unter Anwendung eines Verfahrens ”in der Ebene”. In den 21A und 21B bezeichnet die vertikale Achse die Röntgenbeugungsintensität (willkürliche Einheit), und die horizontale Achse gibt den Rotationswinkel ϕ[Grad] an. In einem Verfahren „in der Ebene”, das in diesem Beispiel angewendet wurde, wurde die XRD-Messung durch Drehen der Probe unter einem Rotationswinkle ϕ ausgeführt, wobei die c-Achse der Probe als Drehachse verwendet wurde.
  • In dem XRD-Spetrum der Probe G, das in 21B gezeigt ist, werden Höchstwerte unter gleichen Intervallen von 60° beobachtet, was der Rotatsionswinkel ist, was zeigt, dass die Probe G eine einkristalline Schicht mit einer sechsfachen Symmetrie ist. Andererseits werden in dem XRD-Spektrum der Probe E, das in 21A gezeigt ist, keine regulären Höchstwerte beobachtet, was zeigt, dass es keine Ausrichtung in der a-b-Ebenen-Richtung in dem kristallinen Gebiet gibt. D. h., einzelne kristalline Gebiete in der Probe E sind entlang den c-Achsen kristallisiert, aber eine Ausrichtung entlang den a-b-Ebenen tritt nicht notwendiger Weise auf. Dies zeigt auch an, dass die Probe E eine Oxidhalbleiterschicht mit einem kristallinen Gebiet mit c-Achsenausrichtung ist, die sich deutlich von der Probe G unterscheidet, die eine einkristalline Struktur besitzt.
  • Wie zuvor beschrieben ist, hat die Oxidhalbleiterschicht mit einem kristallinen Gebiet mit einer c-Achsenausrichtung gemäß einer Ausführungsform der vorliegenden Erfindung eine Kristallstruktur, die sich deutlich von jener der Oxidhalbleiterschicht mit einer amorphen Struktur und von jener der Oxidhalbleiterschicht mit einer einkristallinen Struktur unterscheidet.
  • Die Oxidhalbleiterschicht mit einem kristallinen Gebiet mit c-Achsenausrichtung, wie zuvor beschrieben ist, besitzt eine günstige Kristallstruktur im Vergleich zu einer Oxidhalbleiterschicht, die vollständig amorph ist, und Defekte, die durch Sauerstoffdefekte oder Verunreinigungen etwa Wasserstoff an ungesättigten Bindungen oder dergleichen, charakterisiert sind, sind reduziert. Ein Defekt, der durch einen Sauerstoffdefekt, Wasserstoff, der an einer ungesättigten Bindung oder dergleichen gebunden ist, oder dergleichen fungieren als eine Quelle für das Eintreten eines Ladungsträgers in die Oxidhalbleiterschicht, wodurch die elektrische Leitfähigkeit der Oxidhalbleiterschicht geändert werden könnte. Daher besitzt die Oxidhalbleiterschicht mit einem kristallinen Gebiet, in welcher derartige Defekte reduziert sind, eine stabile elektrische Leitfähigkeit und ist elektrisch stabiler im Hinblick auf Bestrahlung mit sichtbarem Licht, Ultraviolettlicht und dergleichen. Durch Verwenden einer derartigen Oxidhalbleiterschicht, die ein kristallines Gebiet aufweist, für einen Transistor, kann ein sehr zuverlässiges Halbleiterbauelement mit stabilen elektrischen Eigenschaften bereitgestellt werden.
  • <2. ESR-Messung>
  • In diesem Abschnitt wurde eine Oxidhalbleiterschicht gemäß der obigen Ausführungsform hergestellt, und die Oxidhalbleiterschicht wurde mittels eines Elektronenspinresonanz-(ESR)Verfahrens bewertet. Ein Ergebnis davon ist nachfolgend beschrieben.
  • In diesem Abschnitt wurde die Probe H gefertigt, in der eine Oxidhalbleiterschicht über einem Quarzsubstrat durch ein Sputter-Verfahren hergestellt wurde, und eine Probe I, die durch Ausführen einer Wärmebehandlung an dem Quarzsubstrat, über welchem die Oxidhalbleiterschicht hergestellt wurde, ausgeführt wurde. Ein Quellmaterial zur Herstellung der Oxidhalbleiterschicht hatte ein Zusammensetzungsverhältnis, in welchem In2O3:Ga2O3:ZnO = 1:1:2 [Mol-Verhältnis] ist. Andere Bedingungen waren wie folgt: Im Hinblick auf den Durchfluss von Abscheidegasen war der Durchfluss an Argongas 30 sccm und der Durchfluss an Sauerstoffgas 15 sccm, die Substrattemperatur beim Abscheiden betrug 400°C, der Druck war 0,4 Pa, der Abstand zwischen dem Substrat und dem Quellmaterial betrug 60 mm, die Hochfrequenz-(HF)Leistung betrug 0,5 kW, und die Schichtdicke betrug 100 nm.
  • Nachdem die Oxidhalbleiterschicht hergestellt war, wurde eine Wärmebehandlung an dem Quarzsubstrat, über welchem die Oxidhalbleiterschicht ausgebildet war, ausgeführt, um die Probe I zu erzeugen. Die Wärmebehandlung wurde in einer trockenen Atmosphäre mit einem Taupunkt von –24°C bei einer Temperatur von 450°C eine Stunde lang ausgeführt. Auf diese Weise wurden die Proben H und I, i denen jeweils die Oxidhalbleiterschicht über dem Quarzsubstrat ausgebildet war, hergestellt.
  • In diesem Abschnitt wird eine an den Proben H und I vorgenommene ESR-Messung beschrieben. Eine ESR-Messung ist ein Verfahren, in welchem Einzelelektronen in einer Substanz unter Anwendung des Zeeman-Effekts gemessen werden. Wenn ein magnetisches Feld H, das an die Probe angelegt ist, variiert wird, während die Probe mit einer Mikrowelle mit einer speziellen Frequenz ν bestrahlt wird, absorbieren vereinzelte Elektronen bzw. Einzelelektronen in der Probe die Mikrowelle in einem speziellen magnetischen Feld H, wodurch ein Übergang eines Spinenergiezustands parallel zu dem Magnetfeld in einen Spinenergiezustand anti-parallel zu dem Magnetfeld verursacht wird. Die Abhängigkeit zwischen der Frequenz ν der von den Einzelelektronen in der Probe absorbierten Mikrowelle und dem Magnetfeld H, das auf die Probe angewendet wird, kann durch die folgende Formel ausgedrückt werden.
  • [Formel 2]
    • hν = gμBH
  • In dieser Formel bezeichnet h die Planck'sche Konstante und μB bezeichnet das Bohr-Magneton. Ferner ist g ein Koeffizient, der als ein g-Wert bezeichnet wird, der sich in Abhängigkeit eines lokalen Magnetfeldes, das auf das Einzelelektron in der Substanz angewendet wird, ändert; d. h., durch Berechnung des g-Wertes unter Anwendung der obigen Formel kann die Umgebung des Einzelelektrons, etwa eine ungesättigte Bindung, ermittelt werden.
  • In diesem Beispiel wurde die ESR-Messung unter Anwendung eines E500 durchgeführt, der von der Bruker Corporation hergestellt wird. Die Messbedingungen waren wie folgt: Die Messtemperatur war Raumtemperatur, die Mikrowellenfrequenz war 9,5 GHz und die Mikrowellenleistung betrug 0,2 mW.
  • Die Ergebnisse der an den Proben H und I ausgeführten ESR-Messung sind in 22 gezeigt. In dem in 22 gezeigten Graphen bezeichnet die vertikale Achse die Ableitung erster Ordnung der Absorptionsintensität der Mikrowelle und die horizontale Achse gibt einen g-Wert an.
  • Wie in dem Graphen aus 22 gezeigt ist, wurde ein Signal, das der Absorption der Mikrowelle entspricht, für die Probe I nicht beobachtet, wohingegen ein Signal, das der Absorption der Mikrowelle entspricht, in einem Gebiet für die Probe H beobachtet wurde, in welchem der g-Wert in der Nähe von 1,93 lag. Durch Berechnung des Wertes eines Integrals des Signals in einem Gebiet, in welchem der g-Wert bei 1,93 liegt, kann die Spindichte von Einzelelektronen, die der Absorption der Mikrowelle entsprechen, d. h. eine Spindichte von 1,3 × 1018 (Spins/cm3) erhalten werden. Zu beachten ist, dass in der Probe I die Absorption der Mikrowelle kleiner als die untere Detektionsgrenze ist; daher ist die Spindichte von Einzelelektronen in der Probe I kleiner oder gleich 1 × 1016 (Spins/cm3).
  • Es wurde dabei eine Quanten chemische Berechnung durchgeführt, um das Folgende zu untersuchen: Welcher Art von ungesättigter Bindung ist das Signal bei einem g-Wert Nahe bei 1,93 in einer In-Ga-Zn-O-basierten Oxidhalbleiterschicht zugeordnet. Insbesondere wurde ein Cluster-Modell, in welchem ein Metallatom eine ungesättigte Bindung entsprechend einem Sauerstoffdefekt besitzt, gebildet und die Struktur des Cluster-Modells wurde optimiert und es wurde davon der g-Wert berechnet.
  • Es wurde eine Amsterdam-Dichtefunktions-(ADF)Software verwendet, um die Struktur des Modells zu optimieren und den g-Wert des Modells, dessen Struktur optimiert war, zu berechnen. Es wurde GGA:BP als ein Funktional verwendet und TZ2P wurde als eine Basisfunktion sowohl bei der Optimierung der Struktur des Modells als auch bei der Berechnung des g-Wertes des Modells, dessen Struktur optimiert war, verwendet. Ferner wurde als Kerntyp „Groß” für die Optimierung der Struktur des Modells verwendet und es wurde „Kein” für die Berechnung des g-Wertes verwendet.
  • 23 zeigt Modelle einer ungesättigten Bindung in der In-Ga-Zn-O-basierten Oxidhalbleiterschicht, die durch die obige quantenchemische Berechnung ermittelt wurden. 23 zeigt eine ungesättigte Bindung (g = 1,984) aufgrund eines Sauerstoffdefekts in einer Indium-Sauerstoff-Bindung, eine ungesättigte Bindung (g = 1,995) aufgrund eines Sauerstoffdefekts in einer Gallium-Sauerstoff-Bindung und eine ungesättigte Bindung (g = 1,996) aufgrund eines Sauerstoffdefekts in einer Zink-Sauerstoff-Bindung. Diese g-Werte der ungesättigten Bindungen sind relativ nahe an g = 1,93 des Signals, das der Absorption der Mikrowelle der Probe H entspricht. D. h., die Probe H hat die Möglichkeit, dass ein Sauerstoffdefekt in einer Bindung des Sauerstoffs und Indium und/oder Gallium und/oder Zink erzeugt wird.
  • Jedoch wird ein Signal, das der Absorption der Mikrowelle entspricht, in einem Gebiet nicht beobachtet, in welchem der g-Wert bei 1,93 wie für die Probe I liegt. Dies zeigt an, dass Sauerstoff einem Sauerstoffdefekt hinzugefügt wird, indem eine Wärmebehandlung in einer trockenen Atmosphäre nach der Herstellung der Oxidhalbleiterschicht ausgeführt wird. Wie in der obigen Ausführungsform beschrieben ist, kann ein Sauerstoffdefekt in der Oxidhalbleiterschicht als ein Ladungsträger dienen, der die elektrische Leitfähigkeit ändert: Durch Reduzieren der Sauerstoffdefekte kann die Zuverlässigkeit eines Transistors, der die Oxidhalbleiterschicht enthält, verbessert werden.
  • Daher wird in der Oxidhalbleiterschicht mit einem kristallinen Gebiet mit c-Achsenausrichtung gemäß einer Ausführungsform der vorliegenden Erfindung vorzugsweise Sauerstoff einem Sauerstoffdefekt hinzugefügt, indem eine Wärmebehandlung nach der Herstellung der Halbleiteroxidschicht ausgeführt wird, und die Spindichte in einem Gebiet, in welchem der g-Wert bei 1,93 in einer ESR-Messung liegt, ist vorzugsweise kleiner oder gleich 1,3 × 1018 (Spins/cm3) und noch bevorzugter kleiner oder gleich to 1 × 1016 (Spins/cm3).
  • <3. Tieftemperatur-PL-Messung>
  • In diesem Abschnitt wurde eine Oxidhalbleiterschicht gemäß der obigen Ausführungsform hergestellt, und die Oxidhalbleiterschicht wurde unter Anwendung einer Tieftemperatur-Photolumineszenz-(PL)Messung bewertet. Ein Ergebnis davon ist nachfolgend beschrieben.
  • Es wurden eine Probe J, in der eine Oxidhalbleiterschicht über einem Quarzsubstrat durch ein Sputter-Verfahren mit einer Substrattemperatur beim Abscheiden von 200°C hergestellt wurde, und eine Probe K, in der eine Oxidhalbleiterschicht über einem Quarzsubstrat durch ein Sputter-Verfahren mit einer Substrattemperatur bei der Abscheidung von 400°C hergestellt wurde, gefertigt. D. h., die Probe J ist eine Oxidhalbleiterschicht, die kein kristallines Gebiet mit einer c-Achsenausrichtung enthält, und die Probe K ist eine Oxidhalbleiterschicht, die ein kristallines Gebiet mit c-Achsenausrichtung enthält. Ein Quellmaterial für die Herstellung der Oxidhalbleiterschicht hatte ein Zusammensetzungsverhältnis, in welchem In2O3:Ga2O3:ZnO = 1:1:2 [Mol-Verhältnis] war. Andere Bedingungen waren wie folgt: Für die Durchflüsse der Abscheidgase galt, dass der Fluss an Argongas 30 sccm und der Fluss an Sauerstoffgas 15 sccm betrug, der Druck betrug 0,4 Pa, der Abstand zwischen dem Substrat und dem Quellmaterial betrug 60 mm, die Hochfrequenz-(HF)Leistung betrug 0,5 kW und die Schichtdicke betrug 100 nm.
  • Ferner wurde nach der Herstellung der Oxidhalbleiterschicht eine Wärmebehandlung an dem Quarzsubstrat in jeweils der Probe J und der Probe K ausgeführt, wobei über dem jeweiligen Quarzsubstrat die Oxidhalbleiterschicht ausgebildet war. Die Wärmebehandlung wurde in einer trockenen Atmosphäre mit einem Taupunkt von –24°C bei einer Temperatur von 450°C eine Stunde lang ausgeführt. Auf diese Weise wurden die Proben J und K, in denen jeweils die Oxidhalbleiterschicht über dem Quarzsubstrat ausgebildet war, hergestellt.
  • In diesem Abschnitt wird eine Tieftemperatur-PL-Messung an den Proben J und K ausgeführt. Bei der Tieftemperatur-PL-Messung wird die Probe mit Anregungslicht in einer Atmosphäre bei sehr tiefer Temperatur bestrahlt, um der Probe Energie zuzuführen, wobei die Bestrahlung mit dem Anregungslicht beendet wird, während Elektronen und Löcher in der Probe erzeugt werden, und die durch die Rekombination von Elektron und Löchern, die durch die Bestrahlung mit den Anregungslicht erzeugt wurden, hervorgerufene Lichtemission wird unter Anwendung eines ladungsgekoppelten Elements (CCD) oder dergleichen detektiert.
  • In diesem Beispiel wurde die Tieftemperatur-PL-Messung in einer Heliumgasatmosphäre mit einer Messtemperatur von 10 K ausgeführt. Als Anregungslicht wurde Licht mit einer Wellenlänge von 325 nm, das von einem He-Cd-Gaslaser ausgesendet wurde, verwendet. Ferner wurde ein CCD zum Erfassen der Lichtemission verwendet.
  • Emissionsspektren der Proben J und K, die in dem Tieftemperatur-PL-Messvorgang aufgezeichnet wurden, sind in 24 gezeigt. In dem in 24 gezeigten Graphen bezeichnet die vertikale Achse die Zählereignisse bei der PL-Erfassung, und die horizontale Achse gibt die Energie (eV) des emittierten erfassten Lichts an.
  • Gemäß dem Graphen aus 24 wurde ermittelt, dass, obwohl jeweils die Probe J und die Probe K einen Höchstwert in einem Gebiet aufwiesen, in welchem die Emissionsenergie bei 1,8 eV liegt, die Anzahl an PL-Detektionsereignissen der Probe K um ungefähr 100 kleiner ist als die Anzahl bei der Probe J. Zu beachten ist, dass ein Höchstwert in einem Gebiet, in welchem die Emissionsenergie in der Nähe von 3,2 eV in jeweils der Probe J und der Probe K liegt, einem Quarzfenster eines Tieftemperatur-PL-Messgeräts zugeschrieben wird.
  • Dabei zeigt der Höchstwert in dem Gebiet, in welchem die Emissionsenergie bei 1,8 eV in dem Graphen aus 24 liegt, an, dass ein Energieniveau bei einer Tiefe von ungefähr 1,8 eV von der Unterkante des Leitungsbands aus gesehen, in der Bandstruktur der Oxidhalbleiterschicht vorliegt. Dieses tiefe Energieniveau in der Bandlücke stimmt mit dem Einfangniveau aufgrund eines Sauerstoffdefekts in dem Ergebnis der Berechnung der Elektronenzustandsdichte in 3 überein. Daher kann man annehmen, dass der Emissionshöchstwert in dem Gebiet, in welchem die Emissionsenergie in der Nähe von 1,8 eV in dem Graphen aus 24 liegt, das Energieniveau des Einfangniveaus aufgrund eines Sauerstoffdefekts in dem Bänderdiagramm in der 4 repräsentiert. D. h., da die Anzahl an PL-Erfassungsereignissen in dem Gebiet, in welchem die Emissionsenergie bei 1,8 eV in der Probe K liegt, kleiner ist als für die Probe J, kann man annehmen, dass die Anzahl an Einfangniveaus aufgrund von Sauerstoffdefekten, d. h. die Anzahl an Sauerstoffdefekten, in der Oxidhalbleiterschicht, die ein kristallines Gebiet mit c-Achsenausrichtung aufweist, reduziert ist.
  • <4. Messung der Belastungsphotodegradation mit negativer Vorspannung>
  • In diesem Beispiel wurde ein Transistor mit einer Oxidhalbleiterschicht gemäß der obigen Ausführungsform hergestellt und der Transistor wurde mit Belastung beaufschlagt, indem eine negative Spannung an ein Gate des Transistors angelegt wurde, während der Transistor mit Licht bestrahlt wurde, so dass die Schwellwertspannung des Transistors sich in Abhängigkeit von der Länge der Zeit der Beaufschlagung mit Belastung änderte. Es wird ein Ergebnis der Bewertung der Änderung der Schwellwertspannung des Transistors beschrieben. Eine derartige Änderung der Schwellwertspannung oder dergleichen des Transistors aufgrund der Belastung wird als Belastungsphotodegradation mit negativer Vorspannung bezeichnet.
  • In diesem Abschnitt wird ein mit einer Oxidhalbleiterschicht versehener Transistor, in der ein kristallines Gebiet mit c-Achsenausrichtung ausgebildet war, wie dies in der obigen Ausführungsform beschrieben ist (Probe L), hergestellt. Ferner wurde als ein Vergleichsbeispiel ein Transistor hergestellt, der aus einem Material ähnlich zu jenem der Probe L hergestellt wurde, der aber mit einer Oxidhalbleiterschicht versehen war, in der ein kristallines Gebiet mit c-Achsenausrichtung nicht ausgebildet war (Probe M). Anschließend wurde eine Belastung auf die Proben L und M ausgeübt, indem negative Spannungen an die Gates der Proben angelegt wurde, während die Probe L und die Probe M mit Licht bestrahlt wurden, und es wurden die Schwellwertspannungen Vth der Proben L und M, die sich in Abhängigkeit von der Länge der Einwirkung der Belastung änderten, bewertet. Ein Verfahren zur Herstellung der Proben L und M ist nachfolgend beschrieben.
  • Zunächst wurden als eine Basisschicht eine Siliziumnitridschicht mit einer Dicke von 100 nm und eine Siliziumoxynitridschicht mit einer Dicke von 150 nm aufeinanderfolgend durch ein Plasma-CVD-Verfahren über einem Glassubstrat hergestellt, und anschließend wurde eine Wolframschicht mit einer Dicke von 100 nm über der Siliziumoxynitridschicht durch ein Sputter-Verfahren erzeugt. Die Wolframschicht wurde selektiv geätzt, wodurch eine Gate-Elektrode mit einer sich verjüngenden Form erzeugt wurde. Anschließend wurde als Gate-Isolationsschicht eine Siliziumoxynitridschicht mit einer Dicke von 100 nm über der Gate-Elektrode durch ein Plasma-CVD-Verfahren hergestellt.
  • Anschließend wurde eine Oxidhalbleiterschicht über der Gate-Isolationsschicht durch ein Sputter-Verfahren erzeugt. Die Oxidhalbleiterschicht der Probe L wurde so hergestellt, dass eine Oxidhalbleiterschicht mit einer Dicke von 30 nm über einer Oxidhalbleiterschicht mit einer Dicke von 5 nm gestapelt war, die als ein Saatkristall diente, und es wurde eine Wärmebehandlung daran ausgeführt, um ein kristallines Gebiet mit einer c-Achsenausrichtung zu erzeugen. Die Oxidhalbleiterschicht der Probe M wurde so hergestellt, dass eine Wärmebehandlung an einer Oxidhalbleiterschicht mit einer Dicke von 25 nm ausgeführt wurde.
  • Zunächst wird ein Verfahren zur Herstellung der Oxidhalbleiterschicht der Probe L beschrieben. Die Oxidhalbleiterschicht, die als ein Saatkristall dient, wurde durch ein Sputter-Verfahren erzeugt; als ein Quellmaterial zur Herstellung der Oxidhalbleiterschicht wurde ein Quellmaterial mit einem Zusammensetzungsverhältnis, in welchem In2O3:Ga2O3:ZnO = 1:1:2 [Mol-Verhältnis] war, verwendet. Andere Bedingungen waren wie folgt: Die Substrattemperatur bei der Abscheidung betrug 200°C, die Durchflussrate der Abscheidegase war für Sauerstoffgas 50% und für Argongas 50%, der Druck betrug 0,6 Pa, der Abstand zwischen dem Substrat und dem Quellmaterial betrug 100 mm, die Gleichstrom-(DC)Leistung betrug 5 kW, und die Schichtdicke betrug 5 nm. Nachdem die Oxidhalbleiterschicht hergestellt war, wurde eine Wärmebehandlung mit einer Stickstoffatmosphäre bei einer Temperatur von 450°C eine Stunde lang ausgeführt, wodurch die als Saatkristall dienende Oxidhalbleiterschicht kristallisiert wurde. Danach wurde über der als Saatkristall dienenden Oxidhalbleiterschicht die Oxidhalbleiterschicht mit einer Dicke von 30 nm durch ein Sputter-Verfahren unter Bedingungen erzeugt, die ähnlich zu jenen sind, unter denen die als Saatkristall dienende Oxidhalbleiterschicht hergestellt wurde. Ferner wurde eine Wärmebehandlung unter der Anwendung eines Ofens in einer Stickstoffatmosphäre bei einer Temperatur von 450°C eine Stunde lang ausgeführt, und es wurde ferner eine Wärmebehandlung in einer gemischten Atmosphäre aus Stickstoff und Sauerstoff bei einer Temperatur von 450°C eine Stunde lang ausgeführt, so dass die Oxidhalbleiterschicht mit einem kristallinen Gebiet mit c-Achsenausrichtung erzeugt wurde.
  • Ferner wurde die Oxidhalbleiterschicht der Probe M durch ein Sputter-Verfahren hergestellt; als ein Quellmaterial zur Herstellung der Halbleiteroxidschicht wurde ein Quellmaterial mit einem Zusammensetzungsverhältnis verwendet, in welchem In2O3:Ga2O3:ZnO = 1:1:2 [Mol-Verhältnis] war. Andere Bedingungen waren wie folgt: Die Substrattemperatur beim Abscheiden betrug 200°C, die Durchflussrate der Abscheidegase war für Sauerstoffgas 50% und für Argongas 50%, der Druck betrug 0,6 Pa, der Abstand zwischen dem Substrat und dem Quellmaterial betrug 100 nm, die Gleichstrom-(DC)Leistung betrug 5 kW und die Schichtdicke betrug 25 nm. Nachdem die Oxidhalbleiterschicht hergestellt war, wurde eine Wärmebehandlung unter der Anwendung eines schnellen thermischen Ausheiz-(RTA)Verfahrens in einer Stickstoffatmosphäre bei einer Temperatur von 650°C 6 Minuten lang ausgeführt. Ferner wurde eine Wärmebehandlung unter der Anwendung eines Ofens in einer gemischten Atmosphäre aus Stickstoff und Sauerstoff bei einer Temperatur von 450°C eine Stunde lang ausgeführt, so dass die Oxidhalbleiterschicht, die kein kristallines Gebiet mit c-Achsenausrichtung enthält, erzeugt wurde.
  • Als nächstes wurde über der Oxidhalbleiterschicht eine leitende Schicht hergestellt, in der eine Titanschicht, eine Aluminiumschicht und eine Titanschicht gestapelt waren, wobei dies mittels eines Sputter-Verfahrens erfolgte, und diese Schicht wurde selektiv geätzt, um eine Source-Elektrode und eine Drain-Elektrode zu erzeugen. Anschließend wurde eine Siliziumoxidschicht mit einer Dicke von 400 nm als eine erste Zwischenisolationsschicht gebildet. Des Weiteren wurde als eine zweite Zwischenisolationsschicht eine Isolationsschicht hergestellt, die aus Acrylharz mit einer Dicke von 1,5 μm gebildet war. Schließlich wurde eine Wärmebehandlung in einer Stickstoffatmosphäre bei einer Temperatur von 250°C eine Stunde lang ausgeführt, so dass damit die Proben L und M hergestellt waren.
  • Anschließend wurden die Proben L und M mit Belastung beaufschlagt, indem eine negative Spannung an die Gates der Proben angelegt wurde, während die Proben L und M mit Licht bestrahlt wurden, und es wurden die Id-Vg-Eigenschaften der Proben L und M abhängig von der Länge der Zeitdauer der Einwirkung der Belastung gemessen, so dass die Größe der Änderung der Schwellwertspannung vor und nach dem Ausüben einer Belastung ermittelt wurde.
  • Die Belastung wurde in einer Luftatmosphäre bei Raumtemperatur unter der folgenden Bedingung ausgeübt: Die Gate-Spannung betrug –20 V, die Drain-Spannung betrug 0,1 V, die Source-Spannung betrug 0 V, und die Leuchtstärke des für die Bestrahlung verwendeten Lichts betrug 36000 (lx). Id-Vg-Eigenschaften der Proben L und M wurden gemessen, indem die Zeitdauer der Einwirkung der Belastung wie folgt geändert wurde: 100 Sekunden, 300 Sekunden, 600 Sekunden, 1000 Sekunden, 1800 Sekunden, 3600 Sekunden, 7200 Sekunden, 10000 Sekunden, 18000 Sekunden und 43200 Sekunden (12 Stunden). Bei der Messung der Id-Vg-Eigenschaften wurde die Drain-Spannung auf +10 V festgelegt, die Gate-Spannung wurde im Bereich von –10 V bis +10 V durchfahren, und die anderen Bedingungen waren ähnlich zu jenen bei der Beaufschlagung mit Belastung.
  • 25 ist ein Graph, der die Größe der Änderung der Schwellwertspannung der Proben L und M zeigt. In dem in 25 gezeigten Graphen bezeichnet die vertikale Achse die Größe der Änderung der Schwellwertspannung ΔVth (V) und die horizontale Achse zeigt die Zeit der Belastung (Sekunden).
  • In 25 ist die Größe der Änderung der Schwellwertspannung ΔVth der Probe M bis zu ungefähr –2 V am Maximum, wohingegen die Größe der Änderung der Schwellwertspannung ΔVth der Probe L ungefähr –1 V am Maximum erreichte; d. h., die Größe der Änderung der Schwellwertspannung ΔVth der Probe L ist ungefähr um die Hälfte reduziert im Vergleich zu jener der Probe M. Folglich besitzt ein Transistor, der mit einer Oxidhalbleiterschicht mit einem kristallinen Gebiet mit c-Achsenausrichtung versehen ist, stabilere elektrische Eigenschaften im Hinblick auf die Bestrahlung oder die Belastung einer Gate-Spannung, und seine Zuverlässigkeit ist verbessert.
  • <5. Messung unter Anwendung eines Photoantwort-Defektbewertungsverfahrens>
  • In diesem Abschnitt wurde ein Transistor mit einer Oxidhalbleiterschicht gemäß der obigen Ausführungsform hergestellt, und es wurde ein Photoantwort-Defektbewertungsverfahren an dem Transistor ausgeführt und die Stabilität der Oxidhalbleiterschicht wurde im Hinblick auf die Lichtbestrahlung bewertet. Ein Ergebnis davon ist nachfolgend beschrieben.
  • In diesem Abschnitt wurde ein Photoantwort-Defektbewertungsverfahren an den Proben N und O durchgeführt, die durch Verfahren hergestellt waren, die ähnlich zu jenen der Proben L und M waren. In einem Photoantwort-Defektbewertungsverfahren wird die Relaxation von Strom (Photostrom), der bei Bestrahlung einer Halbleiterschicht mit Licht fließt, gemessen, es wird ferner die Relaxationszeit τ durch Anpassung an einen Graphen, der die Relaxation des Photostroms zeigt, unter Anwendung einer Formel berechnet, die eine Linearkombination aus Exponentialfunktionen darstellt, und es werden Defekte in der Halbleiterschicht aus der Relaxationszeit τ ermittelt.
  • Dabei wird der Strom ID durch eine Linearkombination aus Exponentialfunktionen mit zwei Termen unter Anwendung der Relaxationszeit τ1, die einer schnellen Antwort entspricht, und einer Relaxationszeit τ2, die einer langsamen Antwort (τ2 > τ1) entspricht, dargestellt, woraus sich die folgende Formel ergibt.
  • [Formel 3]
    Figure 00830001
  • In einem Photoantwort-Defektbewertungsverfahren, das in diesem Abschnitt beschrieben ist, wurde nach einem Dunkelzustand von 60 Sekunden 600 Sekunden lang eine Lichtbestrahlung ausgeführt, und anschließend wurde die Lichtbestrahlung gestoppt und die Relaxation des Photostroms wurde 3000 Sekunden lang gemessen. Die Wellenlänge und die Intensität des beleuchtenden Lichts wurde auf 400 nm und 3,5 mW/cm2 festgelegt, Spannungen an einer Gate-Elektrode und einer Source-Elektrode jeweils der Probe N und O wurden auf 0 V festgelegt, es wurde eine geringe Spannung von 0,1 V an eine Drain-Elektrode angelegt, und es wurde der Wert des Photostroms gemessen. Zu beachten ist, dass die Kanallänge L und die Kanalbreite W jeweils der Proben N und O 30 μm bzw. 10000 μm betrugen.
  • 26A und 26B sind Graphen, die die Größe der Änderung des Photostroms der Proben N und O in einem Photoantwort-Defektbewertungsverfahren zeigen. In den in den 26A und 26B gezeigten Graphen bezeichnet die vertikale Achse den Photostrom ID und die horizontale Achse kennzeichnet die Zeit t (Sekunden). Die Anpassung an den in den 26A und 26B gezeigten Graphen wird mit einer Formel durchgeführt, die durch eine Linearkombination an Exponentialfunktionen repräsentiert ist, woraus sich die folgende Formel ergibt.
  • [Formel 4]
    Figure 00840001
  • [Formel 5]
    Figure 00840002
  • Aus den 26A und 26B erkennt man, dass der maximale Wert des Photostroms kleiner und die Relaxationszeit τ1 und die Relaxationsdauer τ2 in der Probe N, die eine Oxidhalbleiterschicht mit einem kristallinen Gebiet mit c-Achsenausrichtung enthält, kleiner ist als in der Probe O. In der Probe N betrug der maximale Wert des Photostroms Imax 6,2 × 10–11 A, die Relaxationszeit τ1 betrug 0,3 Sekunden und die Relaxationszeit τ2 betrug 39 Sekunden. Andererseits betrug in der Probe O der maximale Wert des Photostroms Imax 8,0 × 10–9 A, die Relaxtionszeit τ1 betrug 3,9 Sekunden und die Relaxationszeit τ2 betrug 98 Sekunden.
  • Es wurde erkannt, dass in beiden Proben N und O das Anpassen für die Relaxation des Photostroms ID durch eine Linearkombination an Exponentialfunktionen mit mindestens zwei Arten von Relaxationszeiten ausgeführt werden konnte. Dies deutet darauf hin, dass die Relaxation des Photostroms ID zwei Arten von Relaxationsprozessen in beiden Proben N und O besitzt. Dies stimmt überein mit dem Relaxationsprozess für Photostrom mit zwei Arten von Rekombinationsmodellen, die in den 5A und 5B gezeigt sind. D. h., es wurde gezeigt, dass, wie in den Bänderdiagrammen der 5A und 5B in der obigen Ausüfhrungsform ein Einfangniveau in der Bandlücke des Oxidhalbleiters existiert.
  • Ferner waren die Relaxationszeit τ1 und die Relaxationszeit τ2 in der Probe N, die eine Oxidhalbleiterschicht mit einem kristallinen Gebiet mit c-Achsenausrichtung enthält, kürzer als in der Probe O. Dies zeigt an, dass die Anzahl an Einfangniveaus aufgrund von Sauerstoffdefekten in den Rekombinationsmodellen der 5A und 5B kleiner ist in der Probe N im Vergleich zu der Probe O. Dies liegt daran, dass in der Probe N die Anzahl an Defekten in der Oxidhalbleiterschicht, die als Einfangniveaus fungieren können, reduziert ist, da die Oxidhalbleiterschicht ein kristallines Gebiet mit c-Achsenausrichtung enthält.
  • Aus dem Obigen geht hervor, dass der Transistor eine stabilere Struktur im Hinblick auf die Lichtbestrahlung durch die Ausbildung eines kristallinen Gebiets mit c-Achsenausrichtung in der Oxidhalbleiterschicht besitzt. Unter Anwendung einer derartigen Oxidhalbleiterschicht für einen Transistor kann ein sehr zuverlässiger Transistor mit stabilen elektrischen Eigenschaften bereitgestellt werden.
  • <6. TDS-Analyse>
  • In diesem Abschnitt wurde eine Oxidhalbleiterschicht gemäß der obigen Ausführungsform hergestellt, und die Oxidhalbleiterschicht wurde unter der Verwendung einer thermischen Desorptionsspektroskopie (TDS) bewertet. Ein Ergebnis davon ist nachfolgend beschrieben.
  • In diesem Abschnitt wurde eine Oxidhalbleiterschicht über einem Quarzsubstrat durch ein Sputter-Verfahren hergestellt, um eine Probe P1 mit einer Substrattemperatur beim Abscheiden, die Raumtemperatur entsprach, zu bilden, um eine Probe P2 mit einer Substrattemperatur bei der Abscheidung von 100°C zu bilden, um eine Probe P3 mit einer Substrattemperatur bei der Abscheidung von 200°C zu bilden, um eine Probe P4 mit einer Substrattemperatur bei der Abscheidung von 300°C zu bilden und um eine Probe P5 mit einer Substrattemperatur bei der Abscheidung von 400°C zu bilden. Dabei sind jeweils die Proben P1, P2 und P3 eine Oxidhalbleiterschicht, die kein kristallines Gebiet mit c-Achsenausrichtung enthält, und jeweils die Proben P4 und P5 sind eine Oxidhalbleiterschicht, die ein kristallines Gebiet mit c-Achsenausrichtung enthält. Ein Quellmaterial zur Herstellung der Oxidhalbleiterschicht besaß ein Zusammensetzungsverhältnis, in welchem In2O3:Ga2O3:ZnO = 1:1:2 [Mol-Verhältnis] war. Andere Bedingungen waren wie folgt: Für den Durchfluss an Abscheidgasen gilt, dass der Durchfluss an Argongas 30 sccm und der Durchfluss an Sauerstoffgas 15 sccm betrug, der Druck betrug 0,4 Pa, der Abstand zwischen dem Substrat und dem Quellmaterial betrug 60 mm, die Hochfrequenz-(HF)Leistung betrug 0,5 kW und die Schichtdicke betrug 50 nm. Das Quarzsubstrat wurde einer Wärmebehandlung in einer trockenen Atmosphäre bei 850°C im Voraus unterzogen, um die Faktoren einer Gasdesorption aus dem Substrat in der TDS-Analyse zu reduzieren.
  • Zu beachten ist, dass die TDS-Analyse ein Analyseverfahren ist, in welchem eine Probe in einem Vakuumbehälter unter Anwendung einer Halogenleuchte erwärmt wird, und es werden Gaskomponenten, die aus der gesamten Probe erzeugt werden, wenn die Temperatur der Probe erhöht wird, durch ein Quadrupol-Massenspektrometer (QMS) detektiert. Die erfassten Gaskomponenten werden voneinander durch den Wert von M/z (Masse/Ladung) unterschieden und in Form eines Massenspektrums nachgewiesen.
  • In diesem Beispiel wurde eine TDS-Anlayse mit einem WA1000S durchgeführt, was von ESCO Ltd. hergestellt wurde. Ein Massenspektrum, in welchem M/z = 18 ist, was H2O entspricht, wurde unter den folgenden Messbedingungen detektiert: Die SEM-Spannung betrug 1500 V, die Temperatur einer Substratoberfläche lag bei Raumtemperatur bis 400°C, der Vakuumdruck war geringer oder gleich 1,5 × 10–7 Pa, die Verweildauer betrug 0,2 (Sek./U) und die Temperaturanstiegsrate betrug 30 (°C/Min).
  • Die Ergebnisse der TDS-Analysen der Proben P1 bis P5 sind in 27 gezeigt. In dem in 27 gezeigten Graphen bezeichnet die vertikale Achse die Menge an Wassermolekülen, die desorbiert wurde (M/z = 18) [Moleküle/cm3] (Zählereignisse), und die horizontale Achse gibt die Substrattemperatur an (°C). Dabei wird die Menge an Wassermolekülen, die desorbiert werden, ermittelt, indem der Wert eines Integrals bei einer Temperatur in der Nähe von 300°C in einem Massespektrum berechnet wird, wobei M/z = 18, d. h., dies ist die Menge an Wassermolekülen, die aus der Oxidhalbleiterschicht desorbiert wurde. In dem Massenspektrum mit M/z = 18 besteht ein Höchstwert auch in einem Gebiet, in welchem die Temperatur bei 100°C liegt, aber es wird angenommen, dass dieser Höchstwert den Anteil an Feuchtigkeit angibt, der an der Oberfläche der Oxidhalbleiterschicht anhaftet und wird somit nicht als Menge an Wassermolekülen gezählt, die desorbiert werden.
  • Der Graph aus 27 zeigt, dass bei zunehmender Substrattemperatur bei der Abscheidung die Menge an Wassermolekülen, die vor jeder Probe desorbiert wird, abnimmt. Somit kann gesagt werden, dass durch Erhöhung der Substrattemperatur bei der Abscheidung, d. h., bei der Herstellung eines kristallinen Gebiets mit c-Achsenausrichtung in der Oxidhalbleiterschicht, Moleküle oder Ionen, die H enthalten (Wasserstoffatome), charakterisiert durch H2O (Wasser) Moleküle, die in der Oxidhalbleiterschicht enthalten sind, reduziert werden kann.
  • Wie zuvor beschrieben ist, kann durch Herstellung einer Oxidhalbleiterschicht mit einem kristallinen Gebiet mit c-Achsenausrichtung der Grad der Verunreinigung, etwa durch Moleküle oder Ionen, die H (Wasserstoffatome) enthalten und durch H2O-(Wasser)Moleküle charakterisiert sind, die die Quelle für Ladungsträger in der Oxidhalbleiterschicht sind, reduziert werden. Folglich kann eine Änderung der elektrischen Leitfähigkeit der Oxidhalbleiterschicht verhindert werden, wodurch die Zuverlässigkeit eines Transistors, der die Oxidhalbleiterschicht enthält, verbessert werden kann.
  • <7. Sekundärionenmassenspektroskopie>
  • In diesem Abschnitt wurde eine Oxidhalbleiterschicht gemäß der obigen Ausführungsform hergestellt, und die Oxidhalbleiterschicht wurde unter der Verwendung von Sekundärionenmassenspektroskopie (SIMS) bewertet. Ein Ergebnis davon ist nachfolgend beschrieben.
  • In diesem Abschnitt wurde eine Oxidhalbleiterschicht über einem Quarzsubstrat durch ein Sputter-Verfahren hergestellt, um Proben Q1 bis Q7 mit einer Substrattemperatur bei der Abscheidung von Raumtemperatur und Proben R1 bis R7 mit einer Substrattemperatur bei der Abscheidung von 400°C zu erzeugen. Dabei sind jeweils die Proben Q1 bis Q7 eine Oxidhalbleiterschicht, die kein kristallines Gebiet mit c-Achsenausrichtung enthält, und jeweils die Proben R1 und R7 sind eine Oxidhalbleiterschicht, die ein kristallines Gebiet mit c-Achsenausrichtung enthält. Ein Quellmaterial zur Herstellung der Oxidhalbleiterschicht hatte ein Zusammensetzungsverhältnis, in welchem In2O3:Ga2O3:ZnO = 1:1:2 [Mol-Verhältnis] war. Andere Bedingungen waren wie folgt: Für den Durchfluss an Abscheidegasen war der Durchfluss von Argongas 30 sccm und der Durchfluss von Sauerstoffgas betrug 15 sccm, der Druck betrug 0,4 Pa, der Abstand zwischen dem Substrat und dem Quellmaterial betrug 60 mm, die Hochfrequenz-(HF)Leistung betrug 0,5 kW und die Schichtdicke betrug 300 nm. Das Quarzsubstrat wurde eine Wärmebehandlung in einer Stickstoffatmosphäre bei 850°C eine Stunde lang im Voraus unterzogen.
  • Nach der Herstellung der Oxidhalbleiterschicht wurde eine Wärmebehandlung an dem Quarzsubstrat ausgeführt, über welchem die Oxidhalbleiterschicht hergestellt war, wobei dies für jeweils die Proben Q2 bis Q7 und die Proben R2 bis R7 folgte. Die Wärmebehandlung wurde so ausgeführt, dass die Temperatur bis zu einer vorbestimmten Temperatur in einer Stickstoffatmosphäre erhöht wurde; es wurde dann von der Stickstoffatmosphäre auf eine Sauerstoffatmosphäre umgeschaltet, die vorbestimmte Temperatur wurde eine Stunde lang in der Sauerstoffatmosphäre beibehalten und anschließend wurde die Temperatur in der Sauerstoffatmosphäre reduziert. Die vorbestimmte Temperatur betrug 200°C bei den Proben Q2 und R2, 250°C bei den Proben Q3 und R3, 350°C bei den Proben Q4 und R4, 450°C bei den Proben Q5 und R5, 550°C bei den Proben Q6 und R6 und 650°C bei den Proben Q7 und R7. Auf diese Weise wurden die Proben Q1 bis Q7 und die Proben R1 bis R7, für die jeweils die Oxidhalbleiterschicht über dem Quarzsubstrat ausgebildet war, hergestellt.
  • In diesem Abschnitt wurde eine SIMS-Analyse an jeder der Proben Q1 bis Q7 und R1 bis R7 ausgeführt. Die Ergebnisse der SIMS-Analysen der Proben Q1 bis Q7 sind in 28A gezeigt und die Ergebnisse der SIMS-Analysen der Proben R1 bis R7 sind in 28B gezeigt. In den in den 28A und 28B gezeigten Graphen gibt die vertikale Achse die Konzentration (Atome/cm3) an Wasserstoff (H) an, und die horizontale Achse gibt ausgehend von der Oberfläche der Oxidhalbleiterschicht die Tiefe (nm) der Oxidhalbleiterschicht und die Tiefe (nm) des Quarzsubstrats an.
  • Aus den Graphen in der 28A und 28B meint man zu entnehmen, dass: die Konzentrationen an Wasserstoff in den Oxidhalbleiterschichten in den Proben Q1 und R1 im Wesentlichen gleich zueinander sind, während die Konzentrationen an Wasserstoff in den Oxidhalbleiterschichten in den Proben R2 bis R7 geringer sind als jene in den Proben Q2 bis Q7. Dies zeigt, dass Wasserstoff in die Oxidhalbleiterschicht mit geringerer Wahrscheinlichkeit bei einer Wärmebehandlung eintritt, die später ausgeführt wird, wenn die Substrattemperatur bei der Herstellung der Oxidhalbleiterschicht höher ist. Insbesondere zeigt der Graph der Proben Q3 bis Q5, dass bei Erhöhung der Temperatur bei der Wärmebehandlung Wasserstoff aus der Oberflächenseite der Oxidhalbleiterschicht eintritt und es breitet sich eine Schicht, in der die Konzentration an Wasserstoff hoch ist, zu einem inneren Teil der Oxidhalbleiterschicht aus, und wenn die Temperatur weiter erhöht wird, wird Wasserstoff an der Oberflächenseite der Oxidhalbleiterschicht eliminiert. In dem Falle, in welchem die Oxidhalbleiterschicht kein kristallines Gebiet mit c-Achsenausrichtung enthält, kann auf diese Weise ein Eindringen oder eine Eliminierung von Wasserstoff aufgrund der Wärmebehandlung verursacht werden. Jedoch wird ein derartiges Phänomen in den Proben R2 bis R7, die jeweils ein kristallines Gebiet mit c-Achsenausrichtung in der Oxidhalbleiterschicht enthalten, nicht beobachtet.
  • Man kann folgern, dass dies daran liegt, dass aufgrund des Herstellens eines kristallinen Gebiets mit c-Achsenausrichtung in der Oxidhalbleiterschicht bei höherer Substrattemperatur bei der Herstellung der Oxidhalbleiterschicht ungesättigte Bindungen, an denen Wasserstoff gut anhaften kann und dergleichen, in der Oxidhalbleiterschicht reduziert werden.
  • Folglich kann durch Herstellung eines kristallinen Gebiets mit c-Achsenausrichtung in einer Oxidhalbleiterschicht bei zunehmender Substrattemperatur bei der Herstellung der Oxidhalbleiterschicht eine Zunahme des Wasserstoffs, der eine Quelle für das Bereitstellen eines Ladungsträgers in der Oxidhalbleiterschicht aufgrund der Wärmebehandlung sein kann, verhindert werden. Folglich kann eine Änderung der elektrischen Leitfähigkeit der Oxidhalbleiterschicht verhindert werden, wodurch die Zuverlässigkeit eines Transistors, der die Oxidhalbleiterschicht enthält, verbessert werden kann.
  • ERLÄUTERUNG DER BEZUGSZEICHEN
    • 11: Platz, 12: In-Atom, 13: Ga-Atom, 14: Zn-Atom, 15: O-Atom, 31: Behandlungskammer, 33: Evakuierungseinheit, 35: Gasversorgungseinheit, 37: Leistungsversorgungseinheit, 40: Substrataufnahme, 41: Beschuss- bzw. Ziel- bzw. Quellmaterial, 43: Ion, 45: Atom, 47: Atom, 51: Substrat, 53: Basisisolationsschicht, 55: Oxidhalbleiterschicht, 56: Oxidhalbleiterschicht, 59: Oxidhalbleiterschicht, 63: Gate-Isolationsschicht, 65: Gate-Elektrode, 69: Isolationsschicht, 120: Transistor, 130: Transistor, 140: Transistor, 150: Transistor, 160: Transistor, 170: Transistor, 180: Transistor, 351: Substrat, 353: Basisisolationsschicht, 359: Oxidhalbleiterschicht, 363: Gate-Isolationsschicht, 365: Gate-Elektrode, 369: Isolationsschicht, 371: Metalloxidschicht, 373: Metalloxidschicht, 55a: Saatkristall, 55b: Oxidhalbleiterschicht, 56a: Saatkristall, 56b: Oxidhalbleiterschicht, 61a: Source-Elektrode, 61b: Drain-Elektrode, 361a: Source-Elektrode, 361b: Drain-Elektrode, 500: Substrat, 501: Pixelbereich, 502: Abtastleitungstreiberschaltung, 503: Abtastleistungstreiberschaltung, 504: Signalleitungstreiberschaltung, 510: Kondensatorverdrahtung, 512: Gate-Verdrahtung, 513: Gate-Verdrahtung, 514: Drain-Elektrodenschicht, 516: Transistor, 517: Transistor, 518: Flüssigkristallelement, 519: Flüssigkristallelement, 520: Pixel, 521: Schalttransistor, 522: Treibertransistor, 523: Kondensator, 524: lichtemittierendes Element, 525: Signalleitung, 526: Abtastleitung, 527: Leistungsversorgungsleitung, 528: gemeinsame Elektrode, 1001: Grundkörper, 1002: Gehäuse, 1004: Tastaturknopf, 1021: Grundkörper, 1022: Haltebereich, 1023: Anzeigebereich, 1024: Betriebsknopf, 1025: externer Speicherschlitz, 1030: Gehäuse, 1031: Gehäuse, 1032: Anzeigepanel, 1033: Lautsprecher, 1034: Mikrofon, 1035: Bedientaste, 1036: Zeigergerät, 1037: Kameralinse, 1038: externer Verbindungsanschluss, 1040: Solarzelle, 1041: externer Speicherschlitz, 1050: Fernsehgerät, 1051: Gehäuse, 1052: Speichermediumsaufzeichnungs- und Wiedergabebereich, 1053: Anzeigebereich, 1054: externer Verbindungsanschluss, 1055: Standfuß, 1056: externer Speicher, 1003a: Anzeigebereich, 1003b: Anzeigebereich.
  • Diese Anmeldung beruht auf der japanischen Patentanmeldung mit der Nummer 2010-270557 , die im japanischen Patentamt am 03. Dezember 2010 eingereicht wurde und deren gesamter Inhalt hiermit durch Bezugnahme mit aufgenommen ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2006-165529 [0006]
    • JP 2006-165528 [0006]
    • JP 2010-270557 [0307]
  • Zitierte Nicht-Patentliteratur
    • Kamiya, Nomura, und Hosono, ”Trägertransporteigenschaften und elektronische Strukturen aus amorphen Oxidhalbleitern: Der aktuelle Stand”, KOTAI BUTSURI (FESTKÖRPERPHYSIK), 2009, Vol. 44, pp. 62 1–633 [0007]
    • M. Nakamura, N. Kimizuka, and T. Mohri, ”Die Phasenbeziehungen in dem In2O3-Ga2ZnO4-ZnO-System bei 1350°C”, Festkörperchemie, 1991, Band 93, Seiten 298–315 [0062]

Claims (27)

  1. Eine Oxidhalbleiterschicht mit einem Kristall, in welchem eine a-b-Ebene im Wesentlichen parallel zu einer Oberfläche der Oxidhalbleiterschicht und eine c-Achse im Wesentlichen senkrecht zu der Oberfläche der Oxidhalbleiterschicht ist, wobei die Oxidhalbleiterschicht einen ersten Höchstwert einer Elektronenbeugungsintenstität mit voller Breite bei halbem Maximum von größer oder gleich 0,2 nm–1 in einem Gebiet aufweist, in welchem eine Größe eines Streuvektors größer oder gleich 3,3 nm–1 und kleiner oder gleich 4,1 nm–1 ist, und wobei die Oxidhalbleiterschicht einen zweiten Höchstwert einer Elektronenbeugungsintensität mit voller Breite bei halbem Maximum von größer oder gleich 0,2 nm–1 in einem Gebiet aufweist, in welchem eine Größe eines Streuvektors größer oder gleich 5,5 nm–1 and kleiner oder gleich 7,1 nm–1 ist.
  2. Die Oxidhalbleiterschicht nach Anspruch 1, wobei die volle Breite bei halbem Maximum des ersten Höchstwerts größer oder gleich 0,4 nm–1 und kleiner oder gleich 0,7 nm–1 ist, und wobei die volle Breite bei halbem Maximum des zweiten Höchstwerts größer oder gleich 0,45 nm–1 und kleiner oder gleich 1,4 nm–1 ist.
  3. Die Oxidhalbleiterschicht nach Anspruch 1, wobei eine Messung der Elektronenbeugungsintensität durch Bestrahlung mit einem Elektronenstrahl entlang einer Richtung der c-Achse des Kristalls ausgeführt ist.
  4. Die Oxidhalbleiterschicht nach Anspruch 1, wobei eine Spindichte eines Höchstwerts in einem Gebiet, in welchem ein g-Wert in der Nähe von 1,93 in einer ESR-Messung der Oxidhalbleiterschicht liegt, kleiner als 1,3 × 1018 (Spins/cm3) ist.
  5. Die Oxidhalbleiterschicht nach Anspruch 1, wobei der Kristall eine Struktur aufweist, die repräsentiert ist durch InGaO3(ZnO)m und wobei m keine natürliche Zahl ist.
  6. Eine Oxidhalbleiterschicht mit: einem ersten Kristall, in welchem eine a-b-Ebene im Wesentlichen parallel zu einer Oberfläche der Oxidhalbleiterschicht und eine c-Achse im Wesentlichen senkrecht zu der Oberfläche der Oxidhalbleiterschicht ist; einem zweiten Kristall, in welchem eine a-b-Ebene im Wesentlichen parallel zu der Oberfläche der Oxidhalbleiterschicht und eine c-Achse im Wesentlichen senkrecht zu der Oberfläche der Oxidhalbleiterschicht ist; und einem amorphen Gebiet zwischen dem ersten Kristall und dem zweiten Kristall, wobei die Oxidhalbleiterschicht einen ersten Höchstwert einer Elektronenbeugungsintensität mit voller Breite bei halbem Maximum von größer oder gleich 0,2 nm–1 in einem Gebiet aufweist, in welchem eine Größe eines Streuvektors größer oder gleich 3,3 nm–1 und kleiner oder gleich 4,1 nm–1, und wobei die Oxidhalbleiterschicht einen zweiten Höchstwert der Elektronenbeugungsintensität mit voller Breite bei halbem Maximum von größer oder gleich 0,2 nm–1 in einem Gebiet aufweist, in welchem eine Größe eines Streuvektors größer oder gleich 5,5 nm–1 und kleiner oder gleich 7,1 nm–1 ist.
  7. Die Oxidhalbleiterschicht nach Anspruch 6, wobei die volle Breite bei halbem Maximum des ersten Höchstwerts größer oder gleich 0,4 nm–1 und kleiner oder gleich 0,7 nm–1 ist, und wobei die volle Breite bei halbem Maximum des zweiten Höchstwerts größer oder gleich 0,45 nm–1 und kleiner oder gleich 1,4 nm–1 ist.
  8. Die Oxidhalbleiterschicht nach Anspruch 6, wobei Messung der Elektronenbeugungsintensität durch Bestrahlung mit einem Elektronenstrahl entlang einer Richtung der c-Achse des ersten und des zweiten Kristalls erfolgt ist.
  9. Die Oxidhalbleiterschicht nach Anspruch 6, wobei eine Spindichte eines Höchstwerts in einem Gebiet, in welchem ein g-Wert in der Nähe von 1,93 in einer ESR-Messung der Oxidhalbleiterschicht liegt, kleiner als 1,3 × 1018 (Spins/cm3) ist.
  10. Die Oxidhalbleiterschicht nach Anspruch 6, wobei jeweils der erste Kristall und der zweite Kristall eine Struktur aufweisen, die repräsentiert ist durch InGaO3(ZnO)m, und wobei m keine natürliche Zahl ist.
  11. Die Oxidhalbleiterschicht nach Anspruch 6, wobei eine a-Achsenrichtung des ersten Kristalls und eine a-Achsenrichtung des zweiten Kristalls sich voneinander unterscheiden.
  12. Die Oxidhalbleiterschicht nach Anspruch 6, wobei eine b-Achsenrichtung des ersten Kristalls und eine b-Achsenrichtung des zweiten Kristalls sich voneinander unterscheiden.
  13. Ein Halbleiterbauelement mit: einer ersten Isolationsschicht; einer Oxidhalbleiterschicht mit einem kristallinen Gebiet, die über der ersten Isolationsschicht liegt; einer Source-Elektrode und einer Drain-Elektrode in elektrischem Kontakt mit der Oxidhalbleiterschicht; einer Gate-Elektrode, die mit der Oxidhalbleiterschicht überlappt; und einer zweiten Isolationsschicht zwischen der Oxidhalbleiterschicht und der Gate-Elektrode, wobei das kristalline Gebiet der Oxidhalbleiterschicht einen Kristall aufweist, in welchem eine a-b-Ebene im Wesentlichen parallel zu einer Oberfläche der Oxidhalbleiterschicht und eine c-Achse im Wesentlichen senkrecht zu der Oberfläche der Oxidhalbleiterschicht ist.
  14. Das Halbleiterbauelement nach Anspruch 13, das ferner eine erste Metalloxidschicht in Kontakt mit einer unteren Fläche der Oxidhalbleiterschicht umfasst, wobei die erste Metalloxidschicht Galliumoxid und Zinkoxid aufweist, wobei die erste Metalloxidschicht ein kristallines Gebiet aufweist, und wobei das kristalline Gebiet der ersten Metalloxidschicht einen Kristall aufweist, in welchem eine a-b-Ebene im Wesentlichen parallel zu einer Oberfläche der ersten Metalloxidschicht und eine c-Achse im Wesentlichen senkrecht zu der Oberfläche der ersten Metalloxidschicht ist.
  15. Das Halbleiterbauelement nach Anspruch 14, wobei in der ersten Metalloxidschicht der Anteil an Zinkoxidsubstanz geringer als 25% eines Anteils an Galliumoxidsubstanz ist.
  16. Das Halbleiterbauelement nach Anspruch 13, das ferner eine zweite Metalloxidschicht in Kontakt mit einer oberen Fläche der Oxidhalbleiterschicht umfasst, wobei die zweite Metalloxidschicht Galliumoxid mit Zinkoxid aufweist, wobei die zweite Metalloxidschicht ein kristallines Gebiet aufweist, und wobei das kristalline Gebiet der zweiten Metalloxidschicht einen Kristall aufweist, in welchem eine a-b-Ebene im Wesentlichen parallel zu einer Oberfläche der zweiten Metalloxidschicht und eine c-Achse im Wesentlichen senkrecht zu der Oberfläche der zweiten Metalloxidschicht ist.
  17. Das Halbleiterbauelement nach Anspruch 16, wobei in der zweiten Metalloxidschicht ein Anteil an Zinkoxidsubstanz kleiner als 25% eines Anteils an Galliumoxidsubstanz ist.
  18. Ein Halbleiterbauelement mit: einer ersten Isolationsschicht; einer Oxidhalbleiterschicht mit einem kristallinen Gebiet, die über der ersten Isolationsschicht angeordnet ist; einer Source-Elektrode und einer Drain-Elektrode in elektrischem Kontakt mit der Oxidhalbleiterschicht; einer zweiten Isolationsschicht über der Oxidhalbleiterschicht; und einer Gate-Elektrode über der zweiten Isolationsschicht; wobei das kristalline Gebiet der Oxidhalbleiterschicht einen Kristall aufweist, in welchem eine a-b-Ebene im Wesentlichen parallel zu einer Oberfläche der Oxidhalbleiterschicht und eine c-Achse im Wesentlichen senkrecht zu der Oberfläche der Oxidhalbleiterschicht ist.
  19. Das Halbleiterbauelement nach Anspruch 18, das ferner eine erste Metalloxidschicht zwischen der ersten Isolationsschicht und der Oxidhalbleiterschicht aufweist, wobei die erste Metalloxidschicht Galliumoxid und Zinkoxid aufweist, wobei die erste Metalloxidschicht ein kristallines Gebiet aufweist, und wobei das kristalline Gebiet der ersten Metalloxidschicht einen Kristall aufweist, in welchem eine a-b-Ebene im Wesentlichen parallel zu einer Oberfläche der ersten Metalloxidschicht und eine c-Achse im Wesentlichen senkrecht zu der Oberfläche der ersten Metalloxidschicht ist.
  20. Das Halbleiterbauelement nach Anspruch 19, wobei in der ersten Metalloxidschicht ein Anteil an Zinkoxidsubstanz geringer als 25% eines Anteils an Galliumoxidsubstanz ist.
  21. Das Halbleiterbauelement nach Anspruch 18, das ferner eine zweite Metalloxidschicht zwischen der Oxidhalbleiterschicht und der weiteren Isolationsschicht aufweist. wobei die zweite Metalloxidschicht Galliumoxid und Zinkoxid aufweist, wobei die zweite Metalloxidschicht ein kristallines Gebiet aufweist, und wobei das kristalline Gebiet der zweiten Metalloxidschicht einen Kristall aufweist, in welchem eine a-b-Ebene im Wesentlichen parallel zu einer Oberfläche der zweiten Metalloxidschicht und eine c-Achse im Wesentlichen senkrecht zu der Oberfläche der zweiten Metalloxidschicht ist.
  22. Das Halbleiterbauelement nach Anspruch 21, wobei in der zweiten Metalloxidschicht ein Anteil an Zinkoxidsubstanz kleiner als 25% eines Anteils an Galliumoxidsubstanz ist.
  23. Ein Halbleiterbauelement mit: einer Gate-Elektrode; einer ersten Isolationsschicht über der Gate-Elektrode; einer Oxidhalbleiterschicht mit einem kristallinen Gebiet, die über der ersten Isolationsschicht angeordnet ist; einer Source-Elektrode und einer Drain-Elektrode in elektrischem Kontakt mit der Oxidhalbleiterschicht, und einer zweiten Isolationsschicht über der Oxidhalbleiterschicht, wobei das kristalline Gebiet der Oxidhalbleiterschicht einen Kristall aufweist, in welchem eine a-b-Ebene im Wesentlichen parallel zu einer Oberfläche der Oxidhalbleiterschicht und eine c-Achse im Wesentlichen senkrecht zu der Oberfläche der Oxidhalbleiterschicht ist.
  24. Das Halbleiterbauelement nach Anspruch 23, das ferner eine erste Metalloxidschicht zwischen der ersten Isolationsschicht und der Oxidhalbleiterschicht aufweist, wobei die erste Metalloxidschicht Galliumoxid und Zinkoxid aufweist, wobei die erste Metalloxidschicht ein kristallines Gebiet aufweist, und wobei das kristalline Gebiet der ersten Metalloxidschicht einen Kristall aufweist, in welchem eine a-b-Ebene im Wesentlichen parallel zu einer Oberfläche der ersten Metalloxidschicht und eine c-Achse im Wesentlichen senkrecht zu der Oberfläche der ersten Metalloxidschicht ist.
  25. Das Halbleiterbauelement nach Anspruch 24, wobei in der ersten Metalloxidschicht ein Anteil an Zinkoxidsubstanz kleiner als 25% eines Anteils an Galliumoxidsubstanz ist.
  26. Das Halbleiterbauelement nach Anspruch 23, das ferner eine zweite Metalloxidschicht zwischen der Oxidhalbleiterschicht und der zweiten Isolationsschicht aufweist, wobei die zweite Metalloxidschicht Galliumoxid und Zinkoxid aufweist, wobei die zweite Metalloxidschicht ein kristallines Gebiet aufweist, und wobei das kristalline Gebiet der zweiten Metalloxidschicht einen Kristall aufweist, in welchem eine a-b-Ebene im Wesentlichen parallel zu einer Oberfläche der zweiten Metalloxidschicht und eine c-Achse im Wesentlichen senkrecht zu der Oberfläche der zweiten Metalloxidschicht ist.
  27. Das Halbleiterbauelement nach Anspruch 26, wobei in der zweiten Metalloxidschicht ein Anteil an Zinkoxidsubstanz kleiner ist als 25% eines Anteils an Substanz Galliumoxidsubstanz.
DE112011104002.4T 2010-12-03 2011-11-21 Oxidhalbleiterschicht Active DE112011104002B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-270557 2010-12-03
JP2010270557 2010-12-03
PCT/JP2011/077292 WO2012073844A1 (en) 2010-12-03 2011-11-21 Oxide semiconductor film and semiconductor device

Publications (2)

Publication Number Publication Date
DE112011104002T5 true DE112011104002T5 (de) 2013-08-29
DE112011104002B4 DE112011104002B4 (de) 2023-07-27

Family

ID=46161371

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011104002.4T Active DE112011104002B4 (de) 2010-12-03 2011-11-21 Oxidhalbleiterschicht

Country Status (7)

Country Link
US (8) US8669556B2 (de)
JP (13) JP2012134475A (de)
KR (9) KR101457833B1 (de)
CN (3) CN105336791B (de)
DE (1) DE112011104002B4 (de)
TW (11) TWI834109B (de)
WO (1) WO2012073844A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064966B2 (en) 2012-12-28 2015-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor
US9406761B2 (en) 2013-09-13 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9666722B2 (en) 2014-01-28 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9831274B2 (en) 2012-11-08 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film

Families Citing this family (361)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101457833B1 (ko) * 2010-12-03 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102001577B1 (ko) 2010-12-17 2019-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
US9331206B2 (en) 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
DE112012004061B4 (de) 2011-09-29 2024-06-20 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012007290B3 (de) 2011-10-14 2017-06-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
CN103946742B (zh) 2011-11-18 2016-08-31 夏普株式会社 半导体装置、显示装置和半导体装置的制造方法
JP2013149953A (ja) 2011-12-20 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
WO2013099697A1 (ja) 2011-12-28 2013-07-04 シャープ株式会社 アクティブマトリクス基板
KR102103913B1 (ko) * 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN104040724B (zh) 2012-01-11 2016-11-09 夏普株式会社 半导体装置、显示装置和半导体装置的制造方法
CN104040416B (zh) 2012-01-11 2017-05-17 夏普株式会社 半导体装置、显示装置和半导体装置的制造方法
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2013115052A1 (ja) 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法
SG11201404426YA (en) 2012-01-31 2014-11-27 Sharp Kk Semiconductor device and method for producing same
WO2013115051A1 (ja) 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法
US9735280B2 (en) * 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
US9368523B2 (en) 2012-03-27 2016-06-14 Sharp Kabushiki Kaisha Semiconductor device, method for manufacturing semiconductor device, and display device
WO2013150876A1 (ja) 2012-04-04 2013-10-10 シャープ株式会社 液晶表示装置
CN104205341B (zh) 2012-04-04 2017-04-05 夏普株式会社 半导体器件及其制造方法
WO2013151002A1 (ja) 2012-04-06 2013-10-10 シャープ株式会社 半導体装置およびその製造方法
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
JP6128906B2 (ja) 2012-04-13 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
JP6143423B2 (ja) * 2012-04-16 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の製造方法
WO2013157336A1 (ja) 2012-04-18 2013-10-24 シャープ株式会社 アクティブマトリクス基板および液晶表示装置
US20130320335A1 (en) * 2012-06-01 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2013183495A1 (ja) * 2012-06-08 2013-12-12 シャープ株式会社 半導体装置およびその製造方法
KR20140011945A (ko) * 2012-07-19 2014-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링용 타깃, 스퍼터링용 타깃의 사용 방법 및 산화물막의 제작 방법
JP6022838B2 (ja) * 2012-07-20 2016-11-09 株式会社半導体エネルギー研究所 酸化物半導体膜の評価方法
KR102141977B1 (ko) 2012-07-20 2020-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP2014042004A (ja) * 2012-07-26 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP6224931B2 (ja) * 2012-07-27 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
WO2014021249A1 (ja) * 2012-08-02 2014-02-06 シャープ株式会社 半導体装置およびその製造方法
EP2880690B1 (de) * 2012-08-03 2019-02-27 Semiconductor Energy Laboratory Co. Ltd. Halbleiterbauelement mit geschichtetem oxidhalbleiterfilm
WO2014024808A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9245958B2 (en) * 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
CN104584229B (zh) * 2012-08-10 2018-05-15 株式会社半导体能源研究所 半导体装置及其制造方法
JP5654648B2 (ja) * 2012-08-10 2015-01-14 株式会社半導体エネルギー研究所 金属酸化物膜
KR20140026257A (ko) * 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2014042116A1 (ja) 2012-09-11 2014-03-20 シャープ株式会社 半導体装置および表示装置
US9224869B2 (en) 2012-09-12 2015-12-29 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
EP2897124B1 (de) 2012-09-13 2019-02-06 Sharp Kabushiki Kaisha Flüssigkristallanzeigevorrichtung
KR101680500B1 (ko) 2012-09-13 2016-11-28 샤프 가부시키가이샤 액정 표시 장치
TW202422663A (zh) * 2012-09-14 2024-06-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI709244B (zh) 2012-09-24 2020-11-01 日商半導體能源研究所股份有限公司 半導體裝置
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5951442B2 (ja) * 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置
JP6033045B2 (ja) * 2012-10-17 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
US9166021B2 (en) * 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6246549B2 (ja) * 2012-10-17 2017-12-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) * 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2014069260A1 (ja) 2012-10-29 2014-05-08 シャープ株式会社 アクティブマトリクス基板および液晶表示装置
US9263531B2 (en) * 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
US9153649B2 (en) * 2012-11-30 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for evaluating semiconductor device
KR102389073B1 (ko) * 2012-11-30 2022-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104813386B (zh) * 2012-11-30 2017-05-31 夏普株式会社 Tft基板
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
JP6320009B2 (ja) * 2012-12-03 2018-05-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR102207028B1 (ko) * 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014135478A (ja) * 2012-12-03 2014-07-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR20140072679A (ko) * 2012-12-05 2014-06-13 삼성디스플레이 주식회사 박막 트랜지스터
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
WO2014103901A1 (en) * 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014109221A1 (ja) 2013-01-10 2014-07-17 シャープ株式会社 アクティブマトリクス基板、表示装置、表示装置の欠陥修正方法および表示装置の製造方法
WO2014109259A1 (ja) 2013-01-11 2014-07-17 シャープ株式会社 表示パネル
US9391096B2 (en) * 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8981374B2 (en) * 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9190527B2 (en) * 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
JP6329779B2 (ja) * 2013-02-25 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
JP6141777B2 (ja) * 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6250883B2 (ja) * 2013-03-01 2017-12-20 株式会社半導体エネルギー研究所 半導体装置
KR102153110B1 (ko) * 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
JP6298657B2 (ja) * 2013-03-07 2018-03-20 株式会社半導体エネルギー研究所 半導体装置
CN105027296B (zh) 2013-03-07 2018-11-06 夏普株式会社 半导体装置及其制造方法
JP6199581B2 (ja) * 2013-03-08 2017-09-20 株式会社半導体エネルギー研究所 金属酸化物膜、及び半導体装置
TWI644433B (zh) 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
US9577107B2 (en) * 2013-03-19 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and method for forming oxide semiconductor film
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
US9368636B2 (en) * 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI620324B (zh) * 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US9953563B2 (en) 2013-04-23 2018-04-24 Sharp Kabushiki Kaisha Display device and drive current detection method for same
JP6198818B2 (ja) * 2013-04-23 2017-09-20 シャープ株式会社 液晶表示装置
CN105143971B (zh) 2013-04-24 2018-09-25 夏普株式会社 光学装置和具有它的显示装置
WO2014174902A1 (ja) 2013-04-25 2014-10-30 シャープ株式会社 半導体装置および半導体装置の製造方法
CN105144276B (zh) 2013-04-25 2017-12-19 夏普株式会社 显示装置及其驱动方法
KR102222344B1 (ko) * 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014185122A1 (ja) 2013-05-15 2014-11-20 シャープ株式会社 液晶表示装置
US9312392B2 (en) * 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102442752B1 (ko) * 2013-05-20 2022-09-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE102014019794B4 (de) 2013-05-20 2024-10-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20160009626A (ko) * 2013-05-21 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 그 형성 방법
US10013921B2 (en) 2013-05-22 2018-07-03 Sharp Kabushiki Kaisha Display apparatus and display control circuit
US9806198B2 (en) * 2013-06-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
WO2014199677A1 (ja) * 2013-06-10 2014-12-18 シャープ株式会社 表示装置
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
US9837016B2 (en) 2013-06-27 2017-12-05 Sharp Kabushiki Kaisha Display device and drive method therefor
JP6138254B2 (ja) 2013-06-27 2017-05-31 シャープ株式会社 表示装置およびその駆動方法
US20150001533A1 (en) * 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105340021B (zh) 2013-06-28 2019-09-27 夏普株式会社 单位移位寄存器电路、移位寄存器电路、单位移位寄存器电路的控制方法和显示装置
JP6322503B2 (ja) * 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
US9798174B2 (en) 2013-07-26 2017-10-24 Sharp Kabushiki Kaisha Liquid crystal display apparatus
JP6129318B2 (ja) 2013-07-30 2017-05-17 シャープ株式会社 表示装置およびその駆動方法
US9496330B2 (en) 2013-08-02 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6235021B2 (ja) * 2013-08-07 2017-11-22 シャープ株式会社 半導体装置、表示装置および半導体装置の製造方法
US9299855B2 (en) 2013-08-09 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dual gate insulating layers
JP2015041388A (ja) * 2013-08-20 2015-03-02 株式会社半導体エネルギー研究所 記憶装置、及び半導体装置
US9443987B2 (en) 2013-08-23 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9911390B2 (en) 2013-09-05 2018-03-06 Sharp Kabushiki Kaisha Liquid crystal display device
JP2015079946A (ja) * 2013-09-13 2015-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9397153B2 (en) 2013-09-23 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
CN103489828B (zh) * 2013-09-30 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板的制造方法
JP6101357B2 (ja) 2013-10-09 2017-03-22 シャープ株式会社 半導体装置およびその製造方法
TWI741298B (zh) 2013-10-10 2021-10-01 日商半導體能源研究所股份有限公司 半導體裝置
WO2015053010A1 (ja) 2013-10-11 2015-04-16 シャープ株式会社 半導体装置
US9502133B2 (en) 2013-10-11 2016-11-22 Sharp Kabushiki Kaisha Semiconductor device
CN105659311B (zh) 2013-10-21 2018-01-23 夏普株式会社 显示装置
CN105706158B (zh) 2013-11-05 2018-11-06 夏普株式会社 显示装置及其驱动方法
JP6034980B2 (ja) 2013-11-18 2016-11-30 シャープ株式会社 半導体装置
US9859016B2 (en) * 2013-11-25 2018-01-02 Sharp Kabushiki Kaisha Semiconductor device and method for writing thereto
US10269831B2 (en) 2013-11-26 2019-04-23 Sharp Kabushiki Kaisha Semiconductor device including a plurality of thin-film transistors with one thin-film transistor including two gate electrodes
WO2015083639A1 (ja) * 2013-12-02 2015-06-11 シャープ株式会社 液晶パネルおよびそれに用いられるアクティブマトリクス基板
CN105814481B (zh) 2013-12-10 2018-09-18 夏普株式会社 半导体装置及其制造方法
TWI642186B (zh) 2013-12-18 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
JP6169191B2 (ja) 2013-12-20 2017-07-26 シャープ株式会社 表示装置およびその駆動方法
US9379192B2 (en) * 2013-12-20 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9722049B2 (en) * 2013-12-23 2017-08-01 Intermolecular, Inc. Methods for forming crystalline IGZO with a seed layer
WO2015097586A1 (en) * 2013-12-25 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9401432B2 (en) * 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6523695B2 (ja) 2014-02-05 2019-06-05 株式会社半導体エネルギー研究所 半導体装置
US10012883B2 (en) 2014-02-10 2018-07-03 Sharp Kabushiki Kaisha Semiconductor device including a silicon nitride dielectric layer and method for producing same
CN105993077B (zh) 2014-02-14 2019-12-06 夏普株式会社 有源矩阵基板
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
WO2015125685A1 (ja) * 2014-02-21 2015-08-27 シャープ株式会社 アクティブマトリクス基板およびその製造方法
WO2015133469A1 (ja) * 2014-03-05 2015-09-11 シャープ株式会社 液晶表示装置
WO2015137337A1 (ja) 2014-03-11 2015-09-17 シャープ株式会社 半導体装置およびその製造方法
US10193101B2 (en) 2014-03-26 2019-01-29 Sharp Kabushiki Kaisha Electronic device
US10062326B2 (en) 2014-03-31 2018-08-28 Sharp Kabushiki Kaisha Display device and method for driving same
JP6186077B2 (ja) 2014-04-16 2017-08-23 シャープ株式会社 液晶表示パネルおよびその製造方法
WO2015163288A1 (ja) * 2014-04-21 2015-10-29 シャープ株式会社 光検出装置
US10073306B2 (en) 2014-04-25 2018-09-11 Sharp Kabushiki Kaisha LCD device
JP6537341B2 (ja) * 2014-05-07 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
CN103996717B (zh) * 2014-05-07 2015-08-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
CN106415801B (zh) 2014-06-03 2019-12-13 夏普株式会社 半导体装置及其制造方法
WO2015186657A1 (ja) * 2014-06-06 2015-12-10 シャープ株式会社 半導体装置およびその製造方法
KR102437450B1 (ko) 2014-06-13 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치를 포함하는 전자 기기
CN106415701B (zh) 2014-06-23 2018-01-02 夏普株式会社 显示装置及其驱动方法
WO2015198957A1 (ja) 2014-06-25 2015-12-30 シャープ株式会社 表示装置およびその駆動方法
US10339866B2 (en) 2014-07-15 2019-07-02 Sharp Kabushiki Kaisha Display device and driving method therefor
WO2016031659A1 (ja) 2014-08-26 2016-03-03 シャープ株式会社 表示装置およびその駆動方法
CN106796367B (zh) 2014-09-05 2020-10-09 夏普株式会社 液晶显示面板
CN107078165B (zh) 2014-09-10 2020-10-02 夏普株式会社 半导体装置、液晶显示装置和半导体装置的制造方法
CN106716519B (zh) 2014-09-17 2019-11-01 夏普株式会社 显示装置及其驱动方法
KR20160034200A (ko) 2014-09-19 2016-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2016056452A1 (ja) 2014-10-08 2016-04-14 シャープ株式会社 半導体装置およびその製造方法
US9991393B2 (en) * 2014-10-16 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
TWI581317B (zh) * 2014-11-14 2017-05-01 群創光電股份有限公司 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板
CN105655344B (zh) * 2014-11-14 2019-02-05 群创光电股份有限公司 薄膜晶体管基板及具备该薄膜晶体管基板的显示面板
WO2016084700A1 (ja) 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
WO2016084699A1 (ja) 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
US10164118B2 (en) 2014-11-28 2018-12-25 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
JP6427595B2 (ja) 2014-11-28 2018-11-21 シャープ株式会社 半導体装置およびその製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
US10255865B2 (en) 2014-12-05 2019-04-09 Sharp Kabushiki Kaisha Data processing device connected with display device and control method of display device
WO2016098651A1 (ja) 2014-12-16 2016-06-23 シャープ株式会社 半導体装置、その製造方法、および半導体装置を備えた表示装置
WO2016104253A1 (ja) 2014-12-25 2016-06-30 シャープ株式会社 半導体装置
US10396210B2 (en) 2014-12-26 2019-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with stacked metal oxide and oxide semiconductor layers and display device including the semiconductor device
CN107111179B (zh) 2014-12-26 2020-10-23 夏普株式会社 显示装置
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
WO2016128854A1 (en) 2015-02-12 2016-08-18 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
WO2016136528A1 (ja) 2015-02-23 2016-09-01 シャープ株式会社 シフトレジスタ回路およびそれを備えた表示装置
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN107407838B (zh) 2015-03-19 2020-10-09 夏普株式会社 液晶显示面板
CN107533825B (zh) 2015-04-02 2020-05-01 夏普株式会社 显示装置
US10386692B2 (en) 2015-04-28 2019-08-20 Sharp Kabushiki Kaisha Electrophoretic element and display device
WO2016175127A1 (ja) 2015-04-28 2016-11-03 シャープ株式会社 電気泳動素子および表示装置
CN104916703B (zh) * 2015-05-07 2018-07-31 京东方科技集团股份有限公司 一种氧化物薄膜晶体管、阵列基板和显示装置
WO2016190186A1 (ja) 2015-05-25 2016-12-01 シャープ株式会社 シフトレジスタ回路
JP2016225573A (ja) * 2015-06-03 2016-12-28 株式会社東芝 基板処理装置および基板処理方法
CN107636841B (zh) 2015-06-05 2020-10-09 夏普株式会社 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
US10197874B2 (en) 2015-06-30 2019-02-05 Sharp Kabushiki Kaisha Liquid crystal display device
WO2017018241A1 (ja) 2015-07-24 2017-02-02 シャープ株式会社 表示装置およびその駆動方法
US10283645B2 (en) 2015-07-27 2019-05-07 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US20170062192A1 (en) * 2015-08-28 2017-03-02 Semiconductor Energy Laboratory Co., Ltd. Film forming apparatus
WO2017051791A1 (ja) 2015-09-24 2017-03-30 シャープ株式会社 半導体装置およびその製造方法
WO2017061526A1 (ja) 2015-10-09 2017-04-13 シャープ株式会社 走査アンテナおよびその駆動方法
JP6139043B1 (ja) 2015-10-09 2017-05-31 シャープ株式会社 Ｔｆｔ基板、それを用いた走査アンテナ、およびｔｆｔ基板の製造方法
US10297694B2 (en) 2015-10-14 2019-05-21 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
WO2017065097A1 (ja) 2015-10-15 2017-04-20 シャープ株式会社 走査アンテナおよびその製造方法
JP6500120B2 (ja) 2015-10-15 2019-04-10 シャープ株式会社 走査アンテナおよびその製造方法
US10153550B2 (en) 2015-10-15 2018-12-11 Sharp Kabushiki Kaisha Scanning antenna comprising a liquid crystal layer and method for manufacturing the same
US10657917B2 (en) 2015-10-19 2020-05-19 Sharp Kabushiki Kaisha Shift register and display device including same
CN108140354B (zh) 2015-10-22 2020-09-11 夏普株式会社 液晶显示面板及其修正方法
CN108140353B (zh) 2015-10-22 2020-09-01 夏普株式会社 液晶显示面板及其驱动方法
CN108292685B (zh) 2015-11-24 2020-10-30 夏普株式会社 半导体装置和半导体装置的制造方法
US10976627B2 (en) 2015-12-01 2021-04-13 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel comprising same
US10497330B2 (en) 2015-12-02 2019-12-03 Sharp Kabushiki Kaisha Display device that performs pause driving
US20180356660A1 (en) * 2015-12-09 2018-12-13 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel provided with same
WO2017115672A1 (ja) 2015-12-28 2017-07-06 シャープ株式会社 走査アンテナおよびその製造方法
KR20180099725A (ko) 2015-12-29 2018-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물막 및 반도체 장치
WO2017119338A1 (ja) 2016-01-04 2017-07-13 シャープ株式会社 表示装置
JP6568957B2 (ja) 2016-01-20 2019-08-28 シャープ株式会社 液晶表示パネルおよびその製造方法
WO2017130776A1 (ja) 2016-01-27 2017-08-03 シャープ株式会社 半導体装置およびその製造方法
WO2017130475A1 (ja) 2016-01-29 2017-08-03 シャープ株式会社 走査アンテナ
CN107408759B (zh) 2016-01-29 2018-11-09 夏普株式会社 扫描天线
JP6554224B2 (ja) 2016-02-16 2019-07-31 シャープ株式会社 走査アンテナ
CN109155460B (zh) 2016-02-19 2021-03-09 夏普株式会社 扫描天线及其制造方法
WO2017146058A1 (ja) 2016-02-22 2017-08-31 シャープ株式会社 半導体装置および半導体装置の製造方法
CN108713225B (zh) 2016-03-02 2021-04-13 夏普株式会社 有源矩阵基板以及具备有源矩阵基板的液晶显示装置
JP6658864B2 (ja) * 2016-03-07 2020-03-04 株式会社リコー 素子、セル及び発電装置
US11081790B2 (en) 2016-03-11 2021-08-03 Sharp Kabushiki Kaisha Scanned antenna and method of inspecting scanned antenna
US10656483B2 (en) 2016-03-14 2020-05-19 Sharp Kabushiki Kaisha Semiconductor apparatus and method for manufacturing semiconductor apparatus
WO2017159625A1 (ja) 2016-03-15 2017-09-21 シャープ株式会社 アクティブマトリクス基板
US10637141B2 (en) 2016-03-29 2020-04-28 Sharp Kabushiki Kaisha Scanning antenna, method for inspecting scanning antenna, and method for manufacturing scanning antenna
WO2017170219A1 (ja) 2016-03-31 2017-10-05 シャープ株式会社 アクティブマトリクス基板、その製造方法および表示装置
US10388738B2 (en) 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
JP6668455B2 (ja) 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
JP6618616B2 (ja) 2016-05-16 2019-12-11 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
CN109196716B (zh) 2016-05-27 2021-01-01 夏普株式会社 扫描天线及扫描天线的制造方法
CN109314316B (zh) 2016-05-30 2020-10-23 夏普株式会社 扫描天线
JP6189484B2 (ja) * 2016-06-08 2017-08-30 株式会社半導体エネルギー研究所 半導体装置
CN109314145B (zh) 2016-06-09 2021-07-13 夏普株式会社 Tft基板、具备tft基板的扫描天线、以及tft基板的制造方法
CN109314317B (zh) 2016-06-10 2020-10-23 夏普株式会社 扫描天线
US20170373194A1 (en) * 2016-06-27 2017-12-28 Semiconductor Energy Laboratory Co., Ltd. Transistor
US20170373195A1 (en) * 2016-06-27 2017-12-28 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
CN109564944B (zh) 2016-07-19 2021-12-28 夏普株式会社 Tft基板、具备tft基板的扫描天线、以及tft基板的制造方法
CN109478727B (zh) 2016-07-26 2021-03-09 夏普株式会社 扫描天线及扫描天线的制造方法
JP6712320B2 (ja) 2016-07-27 2020-06-17 シャープ株式会社 走査アンテナ
US10770792B2 (en) 2016-07-28 2020-09-08 Sharp Kabushiki Kaisha Scanning antenna
WO2018021247A1 (ja) 2016-07-29 2018-02-01 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
KR102589754B1 (ko) 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
US10998629B2 (en) 2016-08-08 2021-05-04 Sharp Kabushiki Kaisha Scanned antenna
CN109643848B (zh) 2016-08-12 2021-04-13 夏普株式会社 扫描天线
WO2018030298A1 (ja) 2016-08-12 2018-02-15 シャープ株式会社 アクティブマトリクス基板および表示装置
CN109643849B (zh) 2016-08-26 2021-03-09 夏普株式会社 扫描天线
WO2018043424A1 (ja) 2016-09-01 2018-03-08 シャープ株式会社 アクティブマトリクス基板および表示装置
CN109661729A (zh) 2016-09-02 2019-04-19 夏普株式会社 有源矩阵基板及其制造方法
US10777587B2 (en) 2016-09-02 2020-09-15 Sharp Kabushiki Kaisha Active matrix substrate and display device provided with active matrix substrate
CN109661696B (zh) 2016-09-05 2021-04-13 夏普株式会社 有源矩阵基板及其制造方法
WO2018061969A1 (ja) 2016-09-27 2018-04-05 シャープ株式会社 半導体装置およびその製造方法
JP6495878B2 (ja) * 2016-10-13 2019-04-03 株式会社半導体エネルギー研究所 半導体装置
WO2018074324A1 (ja) 2016-10-19 2018-04-26 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN109844912B (zh) 2016-10-19 2021-11-02 夏普株式会社 Tft基板
TW202224189A (zh) * 2016-10-21 2022-06-16 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
CN109891598B (zh) 2016-10-27 2021-09-28 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
WO2018079411A1 (ja) 2016-10-28 2018-05-03 シャープ株式会社 液晶表示装置
US10707350B2 (en) 2016-11-09 2020-07-07 Sharp Kabushiki Kaisha TFT substrate, scanning antenna provided with TFT substrate, and method for producing TFT substrate
WO2018101089A1 (ja) 2016-11-29 2018-06-07 シャープ株式会社 液晶装置、液晶装置の残留ｄｃ電圧値を求める方法、液晶装置の駆動方法、および液晶装置の製造方法
JP6734934B2 (ja) 2016-12-08 2020-08-05 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
CN110050351B (zh) 2016-12-09 2022-06-10 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
US10879064B2 (en) 2016-12-27 2020-12-29 Sharp Kabushiki Kaisha Method for manufacturing semiconductor device and film forming apparatus
CN110121785A (zh) 2016-12-27 2019-08-13 夏普株式会社 具备氧化物半导体tft的半导体装置
WO2018123696A1 (ja) 2016-12-28 2018-07-05 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
US11024960B2 (en) 2017-01-13 2021-06-01 Sharp Kabushiki Kaisha Scanned antenna and method of manufacturing scanned antenna
DE112018000567T5 (de) 2017-01-27 2019-10-17 Sharp Kabushiki Kaisha Aktivmatrixsubstrat und anzeigevorrichtung, die dieses verwendet
WO2018143098A1 (ja) 2017-02-06 2018-08-09 シャープ株式会社 アクティブマトリクス基板および液晶表示装置
WO2018150962A1 (ja) 2017-02-15 2018-08-23 シャープ株式会社 アクティブマトリクス基板
CN110312962A (zh) 2017-02-20 2019-10-08 夏普株式会社 有源矩阵基板和液晶显示装置
CN110326114B (zh) 2017-02-28 2022-04-22 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN110392930B (zh) 2017-03-03 2023-06-30 夏普株式会社 Tft基板和具备tft基板的扫描天线
WO2018163997A1 (ja) 2017-03-09 2018-09-13 シャープ株式会社 アクティブマトリクス基板およびその製造方法
WO2018168639A1 (ja) 2017-03-14 2018-09-20 シャープ株式会社 半導体装置およびその製造方法
CN110521003B (zh) 2017-03-27 2023-06-09 夏普株式会社 有源矩阵基板及其制造方法
US11107429B2 (en) 2017-03-27 2021-08-31 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display device, and organic EL display device
US10818766B2 (en) 2017-03-30 2020-10-27 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel
WO2018186281A1 (ja) 2017-04-06 2018-10-11 シャープ株式会社 Ｔｆｔ基板およびｔｆｔ基板を備えた走査アンテナ
US10937812B2 (en) 2017-04-07 2021-03-02 Sharp Kabushiki Kaisha TFT substrate, scanning antenna provided with TFT substrate, and method for producing TFT substrate
WO2018186311A1 (ja) 2017-04-07 2018-10-11 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
US11145268B2 (en) 2017-04-10 2021-10-12 Sharp Kabushiki Kaisha Active matrix substrate including setting thin film transistor and resetting thin film transistor and display device including same
JP6345842B2 (ja) * 2017-05-02 2018-06-20 株式会社半導体エネルギー研究所 半導体装置
US11302718B2 (en) 2017-05-18 2022-04-12 Sharp Kabushiki Kaisha Active matrix substrate and production method therefor
WO2018221294A1 (ja) 2017-05-31 2018-12-06 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN110709999A (zh) 2017-05-31 2020-01-17 夏普株式会社 Tft基板和具备tft基板的扫描天线
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
WO2018225690A1 (ja) 2017-06-08 2018-12-13 シャープ株式会社 アクティブマトリクス基板および表示装置
US11112628B2 (en) 2017-06-16 2021-09-07 Sharp Kabushiki Kaisha Liquid crystal display device including common electrode control circuit
JP6392955B2 (ja) * 2017-08-24 2018-09-19 株式会社半導体エネルギー研究所 金属酸化物膜
US11749222B2 (en) 2017-08-29 2023-09-05 Sharp Kabushiki Kaisha Active matrix substrate and display device
JP2019049590A (ja) 2017-09-08 2019-03-28 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
JP2019050323A (ja) 2017-09-12 2019-03-28 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
JP2019062090A (ja) 2017-09-27 2019-04-18 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
JP6578334B2 (ja) 2017-09-27 2019-09-18 シャープ株式会社 Ｔｆｔ基板およびｔｆｔ基板を備えた走査アンテナ
JP2019066505A (ja) 2017-09-28 2019-04-25 シャープ株式会社 液晶表示装置
JP6684769B2 (ja) 2017-09-28 2020-04-22 シャープ株式会社 アクティブマトリクス基板、液晶表示装置、有機ｅｌ表示装置およびアクティブマトリクス基板の製造方法
US10985247B2 (en) * 2017-10-18 2021-04-20 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Layer, multilevel element, method for fabricating multilevel element, and method for driving multilevel element
EP3640993A1 (de) 2017-10-18 2020-04-22 IUCF-HYU (Industry-University Cooperation Foundation Hanyang University) Schicht, mehrstufiges element, verfahren zur herstellung eines mehrstufigen elements und verfahren zur steuerung eines mehrstufigen elements
JP2019087552A (ja) 2017-11-01 2019-06-06 シャープ株式会社 薄膜トランジスタの製造方法、及び、薄膜トランジスタ
JP2019091794A (ja) 2017-11-14 2019-06-13 シャープ株式会社 半導体装置
JP2019091835A (ja) 2017-11-16 2019-06-13 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
JP2019134032A (ja) 2018-01-30 2019-08-08 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
JP2019153656A (ja) 2018-03-02 2019-09-12 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
JP6706638B2 (ja) 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
US10756116B2 (en) 2018-03-20 2020-08-25 Sharp Kabushiki Kaisha Active matrix substrate having thin film transistors that each include copper gate electrode and oxide semiconductor layer
JP6757353B2 (ja) 2018-03-28 2020-09-16 シャープ株式会社 アクティブマトリクス基板および表示装置
JP6757352B2 (ja) 2018-03-28 2020-09-16 シャープ株式会社 アクティブマトリクス基板および表示装置
WO2019186895A1 (ja) 2018-03-29 2019-10-03 シャープ株式会社 駆動方法、及び、表示装置
JP6753885B2 (ja) 2018-04-16 2020-09-09 シャープ株式会社 アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の欠陥修正方法
DE102019004521A1 (de) 2018-07-02 2020-01-02 Sharp Kabushiki Kaisha Aktivmatrixsubstrat und verfahren zur herstellung eines aktivmatrixsubstrats
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP6868069B2 (ja) 2018-09-19 2021-05-12 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置
JP6804603B2 (ja) 2018-09-19 2020-12-23 シャープ株式会社 アクティブマトリクス基板の製造方法、およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置の製造方法
JP6799123B2 (ja) 2018-09-19 2020-12-09 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2020053759A (ja) 2018-09-25 2020-04-02 シャープ株式会社 走査アンテナおよびｔｆｔ基板
JP7246681B2 (ja) * 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
US11848503B2 (en) 2018-12-12 2023-12-19 Sharp Kabushiki Kaisha Scanning antenna and method for manufacturing scanning antenna
WO2020121876A1 (ja) 2018-12-12 2020-06-18 シャープ株式会社 走査アンテナおよび走査アンテナの製造方法
KR102265038B1 (ko) * 2018-12-12 2021-06-16 한양대학교 산학협력단 P형 반도체층, p형 멀티레벨 소자, 및 p형 멀티레벨 소자의 제조방법
US11177449B2 (en) 2018-12-12 2021-11-16 Industry-University Cooperation Foundation Hanyang University P-type semiconductor layer, P-type multilevel element, and manufacturing method for the element
JP7027572B2 (ja) 2018-12-12 2022-03-01 シャープ株式会社 走査アンテナおよび走査アンテナの製造方法
US10921669B2 (en) 2019-01-18 2021-02-16 Sharp Kabushiki Kaisha Display device and active matrix substrate
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
WO2020177056A1 (zh) * 2019-03-04 2020-09-10 京东方科技集团股份有限公司 薄膜晶体管及薄膜晶体管的制造方法
CN111722446B (zh) 2019-03-22 2023-01-31 夏普株式会社 有源矩阵基板的制造方法
JP7284613B2 (ja) 2019-03-29 2023-05-31 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US11431106B2 (en) 2019-06-04 2022-08-30 Sharp Kabushiki Kaisha TFT substrate, method for manufacturing TFT substrate, and scanned antenna
US10976626B2 (en) 2019-06-14 2021-04-13 Sharp Kabushiki Kaisha Display device
US11314136B2 (en) 2019-06-28 2022-04-26 Sharp Kabushiki Kaisha Active matrix substrate and display device
US11327366B2 (en) 2019-07-26 2022-05-10 Sharp Kabushiki Kaisha Method for producing liquid crystal display device and electronic apparatus
CN112305819B (zh) 2019-07-26 2024-04-02 夏普株式会社 液晶显示装置
US11476282B2 (en) 2019-08-09 2022-10-18 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
CN110797395A (zh) * 2019-09-18 2020-02-14 华南理工大学 掺杂型金属氧化物半导体及薄膜晶体管与应用
CN110767745A (zh) * 2019-09-18 2020-02-07 华南理工大学 复合金属氧化物半导体及薄膜晶体管与应用
US11682681B2 (en) 2019-10-17 2023-06-20 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
US11079636B2 (en) 2019-10-25 2021-08-03 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display device with touch sensor using active matrix substrate, and method for manufacturing active matrix substrate
JP7471075B2 (ja) 2019-12-17 2024-04-19 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP7299834B2 (ja) 2019-12-26 2023-06-28 シャープ株式会社 アクティブマトリクス基板、アクティブマトリクス基板を備えたインセルタッチパネル型液晶表示装置、およびアクティブマトリクス基板の製造方法
JP7372832B2 (ja) 2019-12-26 2023-11-01 シャープ株式会社 液晶表示装置およびその製造方法
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
US11637132B2 (en) 2020-02-07 2023-04-25 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
US11557679B2 (en) 2020-03-02 2023-01-17 Sharp Kabushiki Kaisha Active matrix substrate and display device
US11631704B2 (en) 2020-04-21 2023-04-18 Sharp Kabushiki Kaisha Active matrix substrate and display device
US11502115B2 (en) 2020-04-21 2022-11-15 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
JP2021192406A (ja) 2020-06-05 2021-12-16 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2022014108A (ja) 2020-07-06 2022-01-19 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2022014107A (ja) 2020-07-06 2022-01-19 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US12100711B2 (en) 2020-12-04 2024-09-24 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
US11581340B2 (en) 2020-12-15 2023-02-14 Sharp Kabushiki Kaisha Active matrix substrate
JP2022100714A (ja) 2020-12-24 2022-07-06 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN114883340A (zh) 2021-02-05 2022-08-09 夏普株式会社 有源矩阵基板
US12009432B2 (en) * 2021-03-05 2024-06-11 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
JP2022158302A (ja) 2021-04-01 2022-10-17 シャープ株式会社 液晶表示装置およびその製造方法
JP2022167632A (ja) 2021-04-23 2022-11-04 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板、アクティブマトリクス基板の製造方法、およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置
JP2022178523A (ja) 2021-05-20 2022-12-02 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置
JP2023007092A (ja) 2021-07-01 2023-01-18 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板およびその製造方法
JP2023038651A (ja) 2021-09-07 2023-03-17 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置
JP2023076275A (ja) 2021-11-22 2023-06-01 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置
US11830454B2 (en) 2022-02-07 2023-11-28 Sharp Display Technology Corporation Active matrix substrate and display device
US12078903B2 (en) 2022-09-09 2024-09-03 Sharp Display Technology Corporation Active matrix substrate and liquid crystal display device
JP2024121052A (ja) 2023-02-27 2024-09-06 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165528A (ja) 2004-11-10 2006-06-22 Canon Inc 画像表示装置
JP2006165529A (ja) 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2010270557A (ja) 2009-05-25 2010-12-02 Caterpillar Japan Ltd 建設機械におけるキャブの支持構造

Family Cites Families (244)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS6379791A (ja) * 1986-09-22 1988-04-09 Matsushita Electric Ind Co Ltd 薄膜製造法
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
CA1340168C (en) * 1987-07-28 1998-12-08 Rosa Young Method of aligning grains of a multi-grained superconducting material
US5597411A (en) * 1991-02-19 1997-01-28 Energy Conversion Devices, Inc. Method of forming a single crystal material
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US6326248B1 (en) * 1994-06-02 2001-12-04 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor device
JP3947575B2 (ja) * 1994-06-10 2007-07-25 Ｈｏｙａ株式会社 導電性酸化物およびそれを用いた電極
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3325751B2 (ja) * 1995-07-21 2002-09-17 日立建機株式会社 圧電素子およびその製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
TW335503B (en) * 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
JPH09278514A (ja) 1996-04-04 1997-10-28 Natl Inst For Res In Inorg Mater ゲルマン酸鉛系セラミック薄膜透光体とその製造方法
JPH098340A (ja) * 1996-06-06 1997-01-10 Canon Inc 光起電力素子及びその製造方法
JP3881407B2 (ja) * 1996-07-31 2007-02-14 Ｈｏｙａ株式会社 導電性酸化物薄膜、この薄膜を有する物品及びその製造方法
JP2972678B2 (ja) * 1997-10-29 1999-11-08 九州日本電気株式会社 スパッタリング装置及びリーク検出方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000133829A (ja) 1998-10-27 2000-05-12 Canon Inc 半導体素子の製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002356400A (ja) 2001-03-22 2002-12-13 Canon Inc 酸化亜鉛の針状構造体の製造方法及びそれを用いた電池、光電変換装置
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6888156B2 (en) 2001-06-29 2005-05-03 National Institute For Materials Science Thin film device
JP2004006562A (ja) * 2001-06-29 2004-01-08 National Institute For Materials Science 薄膜素子及びその製造方法
JP4267266B2 (ja) * 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4298194B2 (ja) * 2001-11-05 2009-07-15 独立行政法人科学技術振興機構 自然超格子ホモロガス単結晶薄膜の製造方法。
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
EP1616981A4 (de) 2003-04-03 2009-06-03 Tokyo Denpa Kk Zinkoxid-einkristall
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
TWI368774B (en) 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP3923458B2 (ja) * 2003-09-10 2007-05-30 株式会社半導体エネルギー研究所 半導体装置
CN1906650B (zh) 2003-11-14 2012-05-09 株式会社半导体能源研究所 显示装置及其制造方法
JP4455890B2 (ja) 2004-01-06 2010-04-21 スタンレー電気株式会社 半導体装置の製造方法
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP2005340370A (ja) * 2004-05-25 2005-12-08 Shin Etsu Handotai Co Ltd 化合物半導体素子の製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4660124B2 (ja) * 2004-06-17 2011-03-30 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1810335B1 (de) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Lichtemittierende vorrichtung
EP1812969B1 (de) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Feldeffekttransistor mit amorphem oxid
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
EP1938386B1 (de) 2005-08-09 2019-05-01 Cambridge Enterprise Limited Nanostab-dünnfilmtransistoren
GB0516401D0 (en) 2005-08-09 2005-09-14 Univ Cambridge Tech Nanorod field-effect transistors
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
EP1998374A3 (de) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Halbleitervorrichtung mit Halbleiter-Oxidschicht und Herstellungsverfahren dafür
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2007115735A (ja) * 2005-10-18 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007121788A (ja) 2005-10-31 2007-05-17 Hitachi Displays Ltd アクティブマトリクス基板およびそれを用いた液晶表示装置
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5129473B2 (ja) 2005-11-15 2013-01-30 富士フイルム株式会社 放射線検出器
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP5250930B2 (ja) * 2005-12-07 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101014473B1 (ko) * 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) * 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
CN100428502C (zh) * 2006-12-27 2008-10-22 电子科技大学 一种a-b取向ZnO纳米线阵列的制备方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100877153B1 (ko) 2007-01-09 2009-01-09 한국전자통신연구원 전자소자용 ＺｎＯ 반도체막 형성방법 및 상기 반도체막을포함하는 박막 트랜지스터
JP4616359B2 (ja) * 2007-01-09 2011-01-19 韓國電子通信研究院 電子素子用ＺｎＯ半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタ
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
JP5064094B2 (ja) 2007-04-16 2012-10-31 パナソニック株式会社 半導体記憶装置およびその製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5043499B2 (ja) * 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
ATE490560T1 (de) 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
WO2009034953A1 (ja) 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP2009135430A (ja) 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5190275B2 (ja) * 2008-01-09 2013-04-24 パナソニック株式会社 半導体メモリセル及びそれを用いた半導体メモリアレイ
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US8822263B2 (en) 2008-06-30 2014-09-02 National University Corporation Tokyo University Of Agriculture And Technology Epitaxial growth method of a zinc oxide based semiconductor layer, epitaxial crystal structure, epitaxial crystal growth apparatus, and semiconductor device
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5392708B2 (ja) * 2008-06-30 2014-01-22 国立大学法人東京農工大学 ヘテロエピタキシャル成長方法
EP2146379B1 (de) 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor mit ZnO-basierter Kanalschicht
JP5345349B2 (ja) * 2008-07-24 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
TWI637444B (zh) * 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5525778B2 (ja) * 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
US7963148B2 (en) * 2008-09-03 2011-06-21 National Formosa Univeristy Gas sensor made of field effect transistor based on ZnO nanowires
JP5339825B2 (ja) 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
WO2010029865A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101657957B1 (ko) 2008-09-12 2016-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101911386B1 (ko) 2008-09-19 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101563527B1 (ko) 2008-09-19 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
EP2421030B1 (de) 2008-09-19 2020-10-21 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
WO2010038820A1 (en) 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
EP2172977A1 (de) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
EP2180518B1 (de) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Herstellungsverfahren für Halbleitervorrichtung
US8222740B2 (en) 2008-10-28 2012-07-17 Jagdish Narayan Zinc oxide based composites and methods for their fabrication
CN103730509B (zh) 2008-11-07 2018-03-30 株式会社半导体能源研究所 半导体器件
TWI656645B (zh) 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP5538797B2 (ja) 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5528734B2 (ja) * 2009-07-09 2014-06-25 富士フイルム株式会社 電子素子及びその製造方法、表示装置、並びにセンサー
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP2284891B1 (de) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Halbleiterbauelement und dessen Herstellungsverfahren
EP2544237B1 (de) 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor und Anzeigevorrichtung
KR102246529B1 (ko) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102054650B1 (ko) 2009-09-24 2019-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR20120084751A (ko) * 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101991006B1 (ko) 2009-10-08 2019-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101680047B1 (ko) 2009-10-14 2016-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
SG188112A1 (en) 2009-10-30 2013-03-28 Semiconductor Energy Lab Logic circuit and semiconductor device
KR101693914B1 (ko) * 2009-11-20 2017-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011065216A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR102450889B1 (ko) * 2009-12-04 2022-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101470303B1 (ko) * 2009-12-08 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI539453B (zh) 2010-09-14 2016-06-21 半導體能源研究所股份有限公司 記憶體裝置和半導體裝置
US8816425B2 (en) * 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101457833B1 (ko) * 2010-12-03 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165528A (ja) 2004-11-10 2006-06-22 Canon Inc 画像表示装置
JP2006165529A (ja) 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2010270557A (ja) 2009-05-25 2010-12-02 Caterpillar Japan Ltd 建設機械におけるキャブの支持構造

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Kamiya, Nomura, und Hosono, "Trägertransporteigenschaften und elektronische Strukturen aus amorphen Oxidhalbleitern: Der aktuelle Stand", KOTAI BUTSURI (FESTKÖRPERPHYSIK), 2009, Vol. 44, pp. 62 1-633
M. Nakamura, N. Kimizuka, and T. Mohri, "Die Phasenbeziehungen in dem In2O3-Ga2ZnO4-ZnO-System bei 1350°C", Festkörperchemie, 1991, Band 93, Seiten 298-315

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10892282B2 (en) 2012-11-08 2021-01-12 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
US9831274B2 (en) 2012-11-08 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
US9871058B2 (en) 2012-11-08 2018-01-16 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
US9881939B2 (en) 2012-11-08 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
US11652110B2 (en) 2012-11-08 2023-05-16 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
US10461099B2 (en) 2012-11-08 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
US9293541B2 (en) 2012-12-28 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9064966B2 (en) 2012-12-28 2015-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor
US9748328B2 (en) 2012-12-28 2017-08-29 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film
US10374030B2 (en) 2012-12-28 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Metal oxide semiconductor device
US9406761B2 (en) 2013-09-13 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9842941B2 (en) 2013-09-13 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9666722B2 (en) 2014-01-28 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10304961B2 (en) 2014-01-28 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP2018170515A (ja) 2018-11-01
TWI764367B (zh) 2022-05-11
TWI692109B (zh) 2020-04-21
US8994021B2 (en) 2015-03-31
KR20220109486A (ko) 2022-08-04
TW201351656A (zh) 2013-12-16
JP2022103433A (ja) 2022-07-07
JP2017050553A (ja) 2017-03-09
KR20140097581A (ko) 2014-08-06
US10103277B2 (en) 2018-10-16
WO2012073844A1 (en) 2012-06-07
JP2018139333A (ja) 2018-09-06
US10916663B2 (en) 2021-02-09
JP2020043363A (ja) 2020-03-19
US20120138922A1 (en) 2012-06-07
KR101749387B1 (ko) 2017-06-20
CN105336791A (zh) 2016-02-17
TWI668871B (zh) 2019-08-11
JP6031537B2 (ja) 2016-11-24
US20180308989A1 (en) 2018-10-25
CN105336791B (zh) 2018-10-26
US20160240694A1 (en) 2016-08-18
JP2013149994A (ja) 2013-08-01
JP6568631B2 (ja) 2019-08-28
US20170309754A1 (en) 2017-10-26
CN103500712B (zh) 2016-05-25
JP2023181500A (ja) 2023-12-21
US20150179805A1 (en) 2015-06-25
TW202109898A (zh) 2021-03-01
TW202425354A (zh) 2024-06-16
TWI553873B (zh) 2016-10-11
TW202220220A (zh) 2022-05-16
TW201842676A (zh) 2018-12-01
KR20190077596A (ko) 2019-07-03
JP2024045486A (ja) 2024-04-02
KR102110496B1 (ko) 2020-05-13
TW201624718A (zh) 2016-07-01
US9711655B2 (en) 2017-07-18
TWI514581B (zh) 2015-12-21
KR102505248B1 (ko) 2023-03-03
KR20240025046A (ko) 2024-02-26
KR20130118921A (ko) 2013-10-30
JP5689490B2 (ja) 2015-03-25
TW201545355A (zh) 2015-12-01
US9331208B2 (en) 2016-05-03
JP2013149995A (ja) 2013-08-01
JP2015128164A (ja) 2015-07-09
JP2018182343A (ja) 2018-11-15
TWI834109B (zh) 2024-03-01
US20210159345A1 (en) 2021-05-27
TW201810679A (zh) 2018-03-16
KR20150103317A (ko) 2015-09-09
TWI562365B (en) 2016-12-11
TW201236157A (en) 2012-09-01
US8669556B2 (en) 2014-03-11
US20130214273A1 (en) 2013-08-22
KR20130124514A (ko) 2013-11-14
DE112011104002B4 (de) 2023-07-27
KR102637010B1 (ko) 2024-02-16
TWI606591B (zh) 2017-11-21
KR101995082B1 (ko) 2019-07-02
TWI577025B (zh) 2017-04-01
JP2013102171A (ja) 2013-05-23
KR101457833B1 (ko) 2014-11-05
TWI713225B (zh) 2020-12-11
KR20230034433A (ko) 2023-03-09
JP2012134475A (ja) 2012-07-12
US8680522B2 (en) 2014-03-25
CN103339715A (zh) 2013-10-02
KR20200052993A (ko) 2020-05-15
JP5897485B2 (ja) 2016-03-30
TW201939755A (zh) 2019-10-01
US20140183532A1 (en) 2014-07-03
CN103500712A (zh) 2014-01-08
KR101763052B1 (ko) 2017-07-28
CN103339715B (zh) 2016-01-13
TW201639169A (zh) 2016-11-01

Similar Documents

Publication Publication Date Title
DE112011104002B4 (de) Oxidhalbleiterschicht
DE112014005486B4 (de) Anzeigevorrichtung
DE112013007518B3 (de) Schutzschicht, Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE112013007567B3 (de) Halbleitervorrichtungen mit einem Metalloxidfilm
DE112011101395B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112011103975T5 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelementes
DE102012224361B4 (de) Pegelverschieberschaltung und integrierte Halbleiterschaltung
DE102013208317A1 (de) Verfahren zum Ausbilden einer Leitung, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112014005438T5 (de) Halbleitervorrichtung
DE112018001296B4 (de) Verbundoxid und Transistor

Legal Events

Date Code Title Description
R083 Amendment of/additions to inventor(s)
R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20141030

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 112011106207

Country of ref document: DE

R020 Patent grant now final