TWI581317B - 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板 - Google Patents

薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板 Download PDF

Info

Publication number
TWI581317B
TWI581317B TW103139649A TW103139649A TWI581317B TW I581317 B TWI581317 B TW I581317B TW 103139649 A TW103139649 A TW 103139649A TW 103139649 A TW103139649 A TW 103139649A TW I581317 B TWI581317 B TW I581317B
Authority
TW
Taiwan
Prior art keywords
layer
thin film
film transistor
thickness
substrate
Prior art date
Application number
TW103139649A
Other languages
English (en)
Other versions
TW201618169A (zh
Inventor
張榮芳
沈義和
Original Assignee
群創光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群創光電股份有限公司 filed Critical 群創光電股份有限公司
Priority to TW103139649A priority Critical patent/TWI581317B/zh
Priority to US14/935,808 priority patent/US9741804B2/en
Publication of TW201618169A publication Critical patent/TW201618169A/zh
Application granted granted Critical
Publication of TWI581317B publication Critical patent/TWI581317B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板
本發明係關於一種薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板。
隨著科技的進步,平面顯示面板已經廣泛地被運用在各種領域,因具有體型輕薄、低功率消耗及無輻射等優越特性,已經漸漸地取代傳統陰極射線管顯示裝置,而應用至許多種類之電子產品中,例如行動電話、可攜式多媒體裝置、筆記型電腦、液晶電視及液晶螢幕等等。
以液晶顯示面板為例,習知一種液晶顯示面板包含一薄膜電晶體基板、一彩色濾光基板及一液晶層,薄膜電晶體基板與彩色濾光基板係相對而設,而液晶層係夾置於薄膜電晶體基板與彩色濾光基板之間。其中,薄膜電晶體基板具有複數薄膜電晶體及複數畫素電極設置於一基板上,並可藉由控制該些薄膜電晶體而將畫素資料輸入該些畫素電極,藉此可控制液晶層之液晶分子的轉向而顯示影像。
由於市場的快速競爭,顯示面板及顯示裝置的尺寸與顯示色彩飽和度的需求也快速增加,同時也增加對薄膜電晶體電性表現與穩定度的要求。其中,以金屬氧化物(Metal oxide-based,MOSs)作為半導體層材料的薄膜電晶體可在室溫中製備,並且擁有良好的電流輸出特性、較低的漏電流與高於非晶矽薄膜電晶體(amorphous silicon thin film transistor,a-Si TFT)十倍以上的電子遷移率,可分別降低顯示面板的功率消耗與提升顯示面板的操作頻率,因此,已成為下一代顯示面板及裝置中主流之驅動元件。
然而,雖然金屬氧化物半導體層具有較佳的電性,但是於薄膜電晶體的製程過程中,當薄膜電晶體的源極或汲極的材料選用含有鋁的 材料之單層或多層金屬層(例如氮化鉬/鋁/氮化鉬之多層金屬層),並以濕蝕刻進行圖案化時,蝕刻反應後的產物經後續的熱製程後,會對氧化物半導體之通道層造成損害,如圖1所示,使得薄膜電晶體的起始電壓由正常的曲線C1產生負偏而變成曲線C2,因此,將影響薄膜電晶體元件操作之可靠性,進而影響顯示面板的可靠度。
因此,如何提供一種薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板,可具有較高的元件可靠度而提高製程良率,已成為重要課題之一。
有鑑於上述課題,本發明之目的為提供一種可具有較高元件可靠度而提高製程良率之薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板。
為達上述目的,依據本發明之一種薄膜電晶體基板,包括一基板以及一薄膜電晶體。薄膜電晶體設置於基板上,並包含一閘極、一閘極介電層、一膜層、一源極及一汲極,閘極設置於基板上,閘極介電層設置於閘極上,該膜層設置於閘極介電層上,且源極及汲極設置於該膜層上,並分別接觸該膜層。其中,源極及汲極之間具有一間隔,且對應於間隔之該膜層具有一弧形凹部。
為達上述目的,依據本發明之一種顯示面板,包括一薄膜電晶體基板以及一對向基板。薄膜電晶體基板具有一基板及一薄膜電晶體,薄膜電晶體設置於基板上,並包含一閘極、一閘極介電層、一膜層、一源極及一汲極,閘極設置於基板上,閘極介電層設置於閘極上,該膜層設置於閘極介電層上,且源極及汲極設置於該膜層上,並分別接觸該膜層,源極及汲極之間具有一間隔,且對應於間隔之該膜層具有一弧形凹部。對向基板與薄膜電晶體基板相對設置。
在一實施例中,該膜層為薄膜電晶體之一蝕刻阻擋層,且薄膜電晶體更包含一通道層,通道層的材料為金屬氧化物半導體,並設置於閘極介電層上,且蝕刻阻擋層設置於通道層上。
在一實施例中,汲極及源極分別經由蝕刻阻擋層之一開口與 通道層接觸。
在一實施例中,對應於間隔之蝕刻阻擋層之周緣區域具有一第一厚度,對應於間隔之蝕刻阻擋層之中間區域具有一第二厚度,且第一厚度大於第二厚度。
在一實施例中,鄰近弧形凹部之源極或汲極與蝕刻阻擋層具有一接觸區域,位於接觸區域之蝕刻阻擋層於接近弧形凹部處更具有一第三厚度,且第三厚度大於第一厚度。
在一實施例中,第三厚度與第二厚度的差介於20埃至500埃之間。
在一實施例中,該膜層為薄膜電晶體之一通道層,且通道層的材料為金屬氧化物半導體。
在一實施例中,對應於間隔之通道層之周緣區域具有一第一厚度,對應於間隔之通道層之中間區域具有一第二厚度,且第一厚度大於第二厚度。
在一實施例中,鄰近弧形凹部之源極或汲極與通道層具有一接觸區域,位於接觸區域之通道層於接近弧形凹部處更具有一第三厚度,且第三厚度大於第一厚度。
在一實施例中,第三厚度與第二厚度的差介於50埃至300埃之間。
承上所述,因本發明之薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板中,薄膜電晶體之源極及汲極設置於薄膜電晶體之一膜層上,並分別接觸該膜層。其中,對應於源極及汲極之間的該膜層具有一弧形凹部,而此弧形凹部的產生是由於源極與汲極經濕蝕刻反應後的產物經移除後所產生者,故再經後續的熱製程後就不會對通道層造成損害而影響元件的特性。在一實施例中,該膜層為蝕刻阻擋層,在另一實施例中,該膜層為通道層。藉此,使得本發明的薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板具有較高元件可靠度,並可提高製程良率。
1、1a‧‧‧薄膜電晶體基板
11‧‧‧基板
14‧‧‧第一絕緣層
15‧‧‧平坦化層
16‧‧‧第一電極層
17‧‧‧第二電極層
18‧‧‧第二絕緣層
2‧‧‧對向基板
3‧‧‧顯示層
4、4a、6‧‧‧顯示面板
5‧‧‧顯示裝置
7‧‧‧背光模組
C‧‧‧通道層
C1、C2‧‧‧曲線
D‧‧‧汲極
d1‧‧‧第一厚度
d2‧‧‧第二厚度
d3‧‧‧第三厚度
E‧‧‧光線
ESL‧‧‧蝕刻阻擋層
F‧‧‧膜層
G‧‧‧閘極
G1‧‧‧閘極介電層
H‧‧‧通孔
M、N‧‧‧區域
S‧‧‧源極
T‧‧‧薄膜電晶體
U‧‧‧弧形凹部
圖1為二種薄膜電晶體的特性曲線示意圖。
圖2A為本發明較佳實施例之一種薄膜電晶體基板的剖視示意圖。
圖2B為圖2A之一區域的放大示意圖。
圖3為本發明較佳實施例之一種顯示面板的剖視示意圖。
圖4A為本發明較佳實施例另一實施態樣的薄膜電晶體基板的剖視示意圖。
圖4B為圖4A之一區域的放大示意圖。
圖5為本發明較佳實施例另一實施態樣之顯示面板的剖視示意圖。
圖6為本發明較佳實施例之一種顯示裝置的示意圖。
以下將參照相關圖式,說明依本發明較佳實施例之薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板,其中相同的元件將以相同的參照符號加以說明。
請參照圖2A及圖2B所示,其中,圖2A為本發明較佳實施例之一種薄膜電晶體基板1的剖視示意圖,而圖2B為圖2A之區域M的放大示意圖。本實施例之薄膜電晶體基板1可應用於液晶顯示面板或有機發光二極體顯示面板,並不限定。
薄膜電晶體基板1包括一基板11以及一薄膜電晶體T。另外,本實施例的薄膜電晶體基板1更可包括一第一絕緣層14、一平坦化層15、一第一電極層16、一第二電極層17、一第二絕緣層18。為了清楚說明本發明的特點,於圖2B中,區域M並未顯示第一絕緣層14及平坦化層15。
基板11為透光材質所製成,並例如為一玻璃基板、一石英基板或一塑膠基板,並不限定。薄膜電晶體T設置於基板11上。於此,薄膜電晶體T為畫素的開關元件,並包含一閘極G、一閘極介電層G1、一膜層F、一源極S及一汲極D。閘極G設置於基板11上,且閘極G之材質可為金屬(例如為鋁、銅、銀、鉬、或鈦)或其合金所構成的單層或多層結構。部分用以傳輸驅動訊號之導線,可以使用與閘極G同層且同一製程之結構,彼此電性相連,例如掃描線(圖未顯示)。閘極介電層G1設置於閘極G及基板11上,且閘極介電層G1可為有機材質例如為有機矽氧化合物, 或無機材質例如為氮化矽、氧化矽、氮氧化矽、碳化矽、氧化鋁、氧化鉿、或上述材質之多層結構。閘極介電層G1需完整覆蓋閘極G,並可選擇部分或全部覆蓋基板11。
膜層F設置於閘極介電層G1之上,且源極S及汲極D設置於膜層F上,並分別接觸膜層F。其中,源極S及汲極D之間具有一間隔。於此,所謂「間隔」係表示源極S及汲極D之間未連接而相隔一距離。源極S與汲極D之材質可為金屬(例如鋁、銅、銀、鉬、或鈦)或其合金所構成的單層或多層結構(多層結構例如氮化鉬/鋁/氮化鉬之多層金屬層)。部分用以傳輸驅動訊號之導線,可以使用與源極S與汲極D同層且同一製程之結構,例如資料線(圖未顯示)。
另外,對應於此間隔之膜層F具有一弧形凹部U。在本實施例中,上述的膜層F為薄膜電晶體T之一蝕刻阻擋(etch stop)層ESL,因此,如圖2B所示,對應於汲極D與源極S之蝕刻阻擋層ESL具有一弧形凹部U。另外,本實施例的薄膜電晶體T更包含一通道層C。通道層C相對閘極G位置設置於閘極介電層G1上,且蝕刻阻擋層ESL設置於通道層C上。在實施上,通道層C例如可包含一氧化物半導體。其中,前述之氧化物半導體包括氧化物,且氧化物包括銦、鎵、鋅及錫其中之一,例如為氧化銦鎵鋅(Indium Gallium Zinc Oxide,IGZO)。另外,源極S與汲極D分別設置於通道層C上,且源極S和汲極D分別與通道層C接觸。本實施例之源極S與汲極D之一端係分別自蝕刻阻擋層ESL之一開口與通道層C接觸,且於薄膜電晶體T之通道層C未導通時,源極S和汲極D電性分離。蝕刻阻擋層ESL可為有機材質例如為有機矽氧化合物,或單層無機材質例如氮化矽、氧化矽、氮氧化矽、碳化矽、氧化鋁、氧化鉿、或上述材質組合之多層結構,並不限定。不過,在其他的實施態樣中,也可將源極S與汲極D直接設置於通道層C上,而不需蝕刻阻擋層ESL。
在實施上,蝕刻阻擋層ESL具有弧形凹部U可以以下二種製程的其中之一來得到。第一種是在以溼蝕刻製程完成源極S與汲極D而得到圖案化後(即蝕刻完成第二金屬層(俗稱M2)而得到源極S與汲極D的圖案後),原設置於源極S與汲極D上的光阻先不移除,再進行一次乾式 蝕刻製程(蝕刻氣體例如為SF6),以後的製程流程與習知相同。由於源極S及汲極D上具有光阻,而源極S及汲極D之間不具有光阻,因此,源極S及汲極D之間隔處的蝕刻阻擋層ESL會有一部分被蝕刻掉,而且鄰近源極S及汲極D的蝕刻阻擋層ESL被蝕刻掉較少,遠離源極S及汲極D的蝕刻阻擋層ESL被蝕刻掉較多,故可產生弧形凹部U。藉由控制乾式蝕刻的時間即可控制蝕刻阻擋層ESL被去除的量,而被去除的部分即為定義源極S與汲極D圖案的濕式蝕刻製程的反應後產物。由於蝕刻阻擋層ESL被溼蝕刻反應後的產物已被移除,故經後續的熱製程後,就不會對氧化物半導體之通道層C造成損害。
另外,第二種是在以溼蝕刻製程完成源極S與汲極D而得到圖案化後,移除源極S與汲極D上的光阻,之後,進行一次乾式蝕刻製程,以後的製程流程與習知相同。於此,係將源極S及汲極D當成硬遮罩(hard mark),因此,源極S及汲極D之間的蝕刻阻擋層ESL會有一部分被移除而產生一弧形凹部U,而被去除的部分即為定義源極S與汲極D圖案的濕式蝕刻的反應後產物。由於蝕刻阻擋層ESL被溼蝕刻反應後的產物已被移除,故經後續的熱製程後,就不會對氧化物半導體之通道層C造成損害。
一提的是,上述蝕刻阻擋層ESL有一部分被移除而形成弧形凹部U時,並不限定位於間隔的蝕刻阻擋層ESL的表面只有弧形的曲線,在不同的實施例中,對應於間隔之蝕刻阻擋層ESL的表面除了弧形的曲線外,也可有不同的形態。舉例而言,當刻阻擋層ESL有一部分被移除後,對應於間隔之蝕刻阻擋層ESL的周緣區域(即接近源極S與汲極D處)可具有弧度(弧形的曲線),但對應於間隔之蝕刻阻擋層ESL的中間區域可為一平坦區域而不具有弧度,並不限定只有圖2B的態樣。
另外,由於對應於源極S與汲極D間隔的蝕刻阻擋層ESL具有弧形凹部U(弧形凹部U的中間較低,周緣較高),故對應於間隔之蝕刻阻擋層ESL之周緣區域可具有一第一厚度d1,而對應於間隔之蝕刻阻擋層ESL之中間區域可具有一第二厚度d2,且第一厚度d1大於第二厚度d2(d1>d2,即四周緣較厚,中間部分較薄)。另外,由於本實施例之源極S 與汲極D係部分覆蓋於蝕刻阻擋層ESL上,因此鄰近弧形凹部U處之源極S與蝕刻阻擋層ESL、汲極D與蝕刻阻擋層ESL分別具有一接觸區域。其中,位於此接觸區域之蝕刻阻擋層ESL於接近弧形凹部U處更具有一第三厚度d3,且第三厚度d3大於第一厚度d1(d3>d1),故d3>d1>d2。此外,本實施例之第三厚度d3與第二厚度d2的差可介於20埃(Å)至500埃之間(20Å≦(d3-d2)≦500Å)。在一實施例中,第一厚度d1例如為1900Å,第二厚度d2例如為1800Å,且第三厚度d3例如為2000Å。
另外,請再參照圖2A所示,第一絕緣層14設置於源極S及汲極D上,且覆蓋薄膜電晶體T。另外,平坦化層15設置並覆蓋於第一絕緣層14上。於此,平坦化層15設置於第一絕緣層14與第二絕緣層18之間。平坦化層15的材料可例如為有機材料,並例如但不限於為全氟烷基乙烯基醚共聚物(Polyfluoroalkoxy,PFA),而第二電極層17設置於平坦化層15上,且第二絕緣層18設置並覆蓋平坦化層15及第二電極層17。其中,第一絕緣層14與第二絕緣層18的材料可為無機材料,並例如為氧化矽(SiOx)或氮化矽(SiNx)的單層或多層結構,並不限定。
第一電極層16設置於第二絕緣層18上,且第一電極層16亦填入平坦化層15及第一絕緣層14之一通孔H內而連接汲極D。在本實施例中,第一電極層16例如為畫素電極,而第二電極層17為共同電極。不過,在不同的實施例中,第一電極層16可為共同電極,且第二電極層17可為畫素電極,本發明並不限定。第一電極層16及第二電極層17的材質例如可為銦錫氧化物(ITO)、銦鋅氧化物(IZO)、鋁鋅氧化物(AZO)、鎘錫氧化物(CTO)、氧化錫(SnO2)、或氧化鋅(ZnO)等透明導電材料,並不限定。
另外,請參照圖3所示,其為本發明較佳實施例之一種顯示面板4的剖視示意圖。本實施例之顯示面板4係以液晶顯示面板為例。其中,液晶顯示面板可為邊緣電場切換(Fringe Field Switching,FFS)型液晶顯示面板,或者如水平切換型(In Plane Switching,IPS)或者如扭轉向列型(Twisted Nematic,TN)液晶顯示面板,或者垂直配向型(Vertical Alignment,VA)型液晶顯示面板。於此,係以邊緣電場切換型(FFS)液 晶顯示面板為例。
顯示面板4包括一薄膜電晶體基板1、一對向基板2以及一顯示層3。其中,薄膜電晶體基板1已於上述中詳述其結構,不再多作說明。薄膜電晶體基板1之基板11與對向基板2相對而設,而顯示層3則夾設於薄膜電晶體基板1與對向基板2之間。其中,對向基板2亦為透光材質所製成,並例如為一玻璃基板、一石英基板或一塑膠基板,並不限定。另外,本實施例之顯示層3為一液晶層,並具有多數個液晶分子(圖未顯示)。在另一實施例中,若顯示面板4為有機發光二極體顯示面板時,則顯示層3可為一有機發光二極體堆疊結構,此時,對向基板2可為一保護蓋板(Cover plate),以保護有機發光層不受外界水氣或異物的污染。
此外,顯示面板4更可包括一框膠(圖未顯示),框膠設置薄膜電晶體基板1與對向基板2之間,並封閉薄膜電晶體基板1與對向基板2的外圍,而液晶分子可填充於框膠所圍設的容置空間內而形成一個液晶顯示面板。其中,例如但不限於以滴下式注入法(One Drop Filling,ODF)分別填入液晶分子到框膠所圍設的區域內。
因此,當薄膜電晶體基板1之複數掃描線接收一掃描訊號時可分別使各掃描線對應之該些薄膜電晶體T導通,並將對應每一行畫素之一資料訊號藉由複數資料線傳送至對應的畫素之第一電極層16,使顯示面板4可顯示影像畫面。
另外,請參照圖4A及圖4B所示,其中,圖4A為本發明較佳實施例另一實施態樣的薄膜電晶體基板1a的剖視示意圖,而圖4B為圖4A之區域N的放大示意圖。為了清楚說明本發明特點,於圖4B中,亦未顯示第一絕緣層14及平坦化層15。
與薄膜電晶體基板1主要的不同在於,薄膜電晶體基板1a不具有蝕刻阻擋層ESL,而膜層F即為薄膜電晶體T之通道層C。因此,同樣地,由於對應於源極S與汲極D間隔之通道層C具有弧形凹部U(弧形凹部U的中間較低,周緣較高),故對應於間隔之通道層C之周緣區域具有第一厚度d1,而對應於間隔之通道層C之中間區域具有第二厚度d2,且第一厚度d1大於第二厚度d2(d1>d2)。另外,由於本實施例之源極S與 汲極D係部分覆蓋於通道層C上,因此鄰近弧形凹部U處之源極S與通道層C、汲極D與通道層C分別具有一接觸區域。其中,位於接觸區域之通道層C於接近弧形凹部U處更具有第三厚度d3,且第三厚度d3大於第一厚度d1(d3>d1>d2)。此外,本實施例之第三厚度d3與第二厚度d2的差與圖2B不同,兩者之差係介於50埃至300埃之間(50Å≦(d3-d2)≦300Å)。在一實施例中,第一厚度d1例如為450Å,第二厚度d2例如為250Å,且第三厚度d3例如為500Å。
此外,薄膜電晶體基板1a的其他技術特徵可參照薄膜電晶體基板1的相同元件,不再贅述。
另外,請參照圖5所示,其為本發明較佳實施例另一實施態樣之顯示面板4a的剖視示意圖。本實施例之顯示面板4a仍以液晶顯示面板為例。
顯示面板4a包括一薄膜電晶體基板1a、一對向基板2以及一顯示層3。其中,薄膜電晶體基板1a、對向基板2及顯示層3已於上述中詳述其結構,可參照上述,不再多作說明。
另外,請參照圖6所示,其為本發明較佳實施例之一種顯示裝置5的示意圖。
顯示裝置5包括一顯示面板6以及一背光模組7(Backlight Module),顯示面板6與背光模組7相對設置。其中,顯示裝置5為一液晶顯示裝置,且顯示面板6可為上述之顯示面板4、4a的其中之一,或其變化態樣,具體技術內容可參照上述,不再多作說明。當背光模組7發出的光線E穿過顯示面板6時,可透過顯示面板6之各畫素顯示色彩而形成影像。
綜上所述,因本發明之薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板中,薄膜電晶體之源極及汲極設置於薄膜電晶體之一膜層,並分別接觸該膜層。其中,對應於源極及汲極之間的該膜層具有一弧形凹部,而此弧形凹部的產生是由於源極與汲極經濕蝕刻反應後的產物經移除後所產生者,故再經後續的熱製程後就不會對通道層造成損害而影響元件的特性。在一實施例中,該膜層為蝕刻阻擋層,在另一實施例中,該 膜層為通道層。藉此,使得本發明的薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板具有較高元件可靠度,並可提高製程良率。
以上所述僅為舉例性,而非為限制性者。任何未脫離本發明之精神與範疇,而對其進行之等效修改或變更,均應包含於後附之申請專利範圍中。
C‧‧‧通道層
D‧‧‧汲極
d1‧‧‧第一厚度
d2‧‧‧第二厚度
d3‧‧‧第三厚度
ESL‧‧‧蝕刻阻擋層
F‧‧‧膜層
G1‧‧‧閘極介電層
M‧‧‧區域
S‧‧‧源極
T‧‧‧薄膜電晶體
U‧‧‧弧形凹部

Claims (7)

  1. 一種薄膜電晶體基板,包括:一基板;以及一薄膜電晶體,設置於該基板上,並包含一閘極、一閘極介電層、一膜層、一源極及一汲極,該閘極設置於該基板上,該閘極介電層設置於該閘極上,該膜層設置於該閘極介電層上,且該源極及該汲極設置於該膜層上,並分別接觸該膜層,其中,該源極及該汲極之間具有一間隔,且對應於該間隔之該膜層具有一弧形凹部,其中,對應於該間隔之該膜層之周緣區域具有一第一厚度,對應於該間隔之該膜層之中間區域具有一第二厚度,且該第一厚度大於該第二厚度。
  2. 如申請專利範圍第1項所述之薄膜電晶體基板,其中該膜層為該薄膜電晶體之一蝕刻阻擋層,且該薄膜電晶體更包含一通道層,該通道層的材料為金屬氧化物半導體,並設置於該閘極介電層上,且該蝕刻阻擋層設置於該通道層上。
  3. 如申請專利範圍第2項所述之薄膜電晶體基板,其中該汲極及該源極分別經由該蝕刻阻擋層之一開口與該通道層接觸。
  4. 如申請專利範圍第1項所述之薄膜電晶體基板,其中鄰近該弧形凹部之該源極或該汲極與該膜層具有一接觸區域,位於該接觸區域之該膜層於接近該弧形凹部處更具有一第三厚度,且該第三厚度大於該第一厚度。
  5. 如申請專利範圍第4項所述之薄膜電晶體基板,其中該第三厚度與該第二厚度的差介於20埃至500埃之間。
  6. 如申請專利範圍第1項所述之薄膜電晶體基板,其中該膜層為該薄膜電晶體之一通道層,且該通道層的材料為金屬氧化物半導體。
  7. 一種顯示面板,包括:一薄膜電晶體基板,具有一基板及一薄膜電晶體,該薄膜電晶體設置於該基板上,並包含一閘極、一閘極介電層、一膜層、一源極及一汲極,該閘極設置於該基板上,該閘極介電層設置於該閘極上,該膜層設置 於該閘極介電層上,且該源極及該汲極設置於該膜層上,並分別接觸該膜層,該源極及該汲極之間具有一間隔,且對應於該間隔之該膜層具有一弧形凹部,其中,對應於該間隔之該膜層之周緣區域具有一第一厚度,對應於該間隔之該膜層之中間區域具有一第二厚度,且該第一厚度大於該第二厚度;以及一對向基板,與該薄膜電晶體基板相對設置。
TW103139649A 2014-11-14 2014-11-14 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板 TWI581317B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103139649A TWI581317B (zh) 2014-11-14 2014-11-14 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板
US14/935,808 US9741804B2 (en) 2014-11-14 2015-11-09 Thin film transistor substrate and display panel having film layer with different thicknesses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103139649A TWI581317B (zh) 2014-11-14 2014-11-14 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板

Publications (2)

Publication Number Publication Date
TW201618169A TW201618169A (zh) 2016-05-16
TWI581317B true TWI581317B (zh) 2017-05-01

Family

ID=55962439

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139649A TWI581317B (zh) 2014-11-14 2014-11-14 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板

Country Status (2)

Country Link
US (1) US9741804B2 (zh)
TW (1) TWI581317B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104882453B (zh) * 2015-06-11 2017-12-15 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US10665656B2 (en) * 2018-04-24 2020-05-26 Wuhan China Star Optoelectronics Technology Co., Ltd. OLED display panel
US11980083B2 (en) * 2019-05-10 2024-05-07 Samsung Display Co., Ltd. Method of manufacturing thin film transistor, method of manufacturing display apparatus and thin film transistor substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941299A (zh) * 2005-09-29 2007-04-04 株式会社半导体能源研究所 半导体器件及其制造方法
TW201342491A (zh) * 2008-08-08 2013-10-16 Semiconductor Energy Lab 半導體裝置的製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090075554A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 액정 표시 장치와 그 제조 방법
US20100295047A1 (en) * 2008-01-25 2010-11-25 Masao Moriguchi Semiconductor element and method for manufacturing the same
KR100963026B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR20100023151A (ko) * 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
US8436353B2 (en) * 2008-09-16 2013-05-07 Sharp Kabushiki Kaisha Thin film transistor with recess
KR101579453B1 (ko) * 2009-04-29 2015-12-24 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
EP2445011B1 (en) * 2009-06-18 2018-01-10 Sharp Kabushiki Kaisha Semiconductor device
US8884282B2 (en) * 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN110620156A (zh) * 2010-04-02 2019-12-27 株式会社半导体能源研究所 半导体装置
KR101706081B1 (ko) * 2010-04-06 2017-02-15 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 액정 표시 장치
WO2012005030A1 (ja) * 2010-07-07 2012-01-12 シャープ株式会社 薄膜トランジスタ、その製造方法、および表示装置
CN103339715B (zh) * 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
TWI514572B (zh) * 2011-06-10 2015-12-21 E Ink Holdings Inc 金屬氧化物半導體電晶體
TWI565067B (zh) * 2011-07-08 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102089505B1 (ko) * 2011-09-23 2020-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI474409B (zh) * 2012-02-14 2015-02-21 Innocom Tech Shenzhen Co Ltd 薄膜電晶體及其製作方法及顯示器
TWI512840B (zh) * 2012-02-14 2015-12-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體及其製作方法及顯示器
US8912542B2 (en) * 2013-01-23 2014-12-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. TFT structure and LCD device
CN103094353B (zh) * 2013-01-23 2016-06-29 深圳市华星光电技术有限公司 一种薄膜晶体管结构、液晶显示装置及一种制造方法
US9373711B2 (en) * 2013-02-27 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102153110B1 (ko) * 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
CN103236440B (zh) * 2013-04-12 2016-02-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、显示装置
TWI500179B (zh) * 2013-06-05 2015-09-11 Univ Nat Chiao Tung 具紫外光吸收層之薄膜電晶體
KR20150011472A (ko) * 2013-07-23 2015-02-02 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941299A (zh) * 2005-09-29 2007-04-04 株式会社半导体能源研究所 半导体器件及其制造方法
TW201342491A (zh) * 2008-08-08 2013-10-16 Semiconductor Energy Lab 半導體裝置的製造方法

Also Published As

Publication number Publication date
US9741804B2 (en) 2017-08-22
TW201618169A (zh) 2016-05-16
US20160141426A1 (en) 2016-05-19

Similar Documents

Publication Publication Date Title
US9711542B2 (en) Method for fabricating display panel
KR102248645B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
US20180149900A1 (en) Manufacturing method for tft substrate and tft substrate manufactured by the manufacturing method thereof
US9401375B2 (en) Display panel and display device
TWI533055B (zh) 顯示面板
TWI532154B (zh) 顯示面板及顯示裝置
US10186526B2 (en) Display panel
US9606407B2 (en) Display panel and display apparatus
TWI651574B (zh) 顯示面板及其製造方法
TWI581317B (zh) 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板
JP6850540B2 (ja) 表示パネル及び表示装置
WO2015180302A1 (zh) 阵列基板及其制备方法、显示装置
US20140253854A1 (en) Liquid crystal display
US20140014944A1 (en) Pixel structure and fabrication method thereof
CN108663862B (zh) 显示面板
TWI522686B (zh) 顯示面板
CN105655344B (zh) 薄膜晶体管基板及具备该薄膜晶体管基板的显示面板
KR20180024730A (ko) 액정 표시장치
KR102022523B1 (ko) 금속 산화물 반도체를 구비하는 박막 트랜지스터 기판 및 그 제조 방법
TW201432361A (zh) 液晶顯示裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees