KR20090075554A - 액정 표시 장치와 그 제조 방법 - Google Patents

액정 표시 장치와 그 제조 방법 Download PDF

Info

Publication number
KR20090075554A
KR20090075554A KR1020080001449A KR20080001449A KR20090075554A KR 20090075554 A KR20090075554 A KR 20090075554A KR 1020080001449 A KR1020080001449 A KR 1020080001449A KR 20080001449 A KR20080001449 A KR 20080001449A KR 20090075554 A KR20090075554 A KR 20090075554A
Authority
KR
South Korea
Prior art keywords
layer
electrode
pixel electrode
forming
etching
Prior art date
Application number
KR1020080001449A
Other languages
English (en)
Inventor
이제훈
김도현
김태상
손경석
정창오
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080001449A priority Critical patent/KR20090075554A/ko
Priority to US12/344,075 priority patent/US8330916B2/en
Publication of KR20090075554A publication Critical patent/KR20090075554A/ko
Priority to US13/709,774 priority patent/US8558984B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G02F1/133516—Methods for their manufacture, e.g. printing, electro-deposition or photolithography
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133397—Constructional arrangements; Manufacturing methods for suppressing after-image or image-sticking
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

공정 효율이 향상되고, 신뢰성이 향상된 박막 트랜지스터를 포함하는 액정 표시 장치와 그 제조 방법이 제공된다. 액정 표시 장치는 절연 기판 상에 형성된 화소 전극과, 화소 전극과 이격되고, 화소 전극과 동일한 층에 형성된 버퍼층과, 버퍼층 상에 형성된 드레인 전극과, 화소 전극 상에 형성된 소스 전극과, 드레인 전극 및 소스 전극 상에 형성된 액티브 층과, 액티브 층 상에 형성된 게이트 전극을 포함한다.
박막 트랜지스터, 탑 게이트, 액티브 층, 버퍼층

Description

액정 표시 장치와 그 제조 방법{Liquid crystal display and fabricating method of the same}
본 발명은 액정 표시 장치와 그 제조 방법에 관한 것으로, 보다 상세하게는 공정 효율이 향상되고, 신뢰성이 향상된 박막 트랜지스터를 포함하는 액정 표시 장치와 그 제조 방법에 관한 것이다.
액정 표시 장치는 화소 전극이 형성된 제1 기판과, 공통 전극이 형성된 제2 기판과, 제1 및 제2 기판 사이에 개재된 이방성 유전율을 갖는 액정 분자층을 포함한다. 화소 전극과 공통 전극 사이에 전기장을 형성하고, 그 전기장의 세기를 조절하여, 액정 분자들의 배열을 변경한다. 이로써, 액정 분자층을 통과하는 빛의 양을 제어함으로써 원하는 화상을 표현한다. 이러한 액정 표시 장치에 사용되는 스위치 소자로서 박막 트랜지스터(Thin Film Transistor : TFT)가 널리 사용되고 있다.
박막 트랜지스터(TFT)는 게이트 전극, 드레인 전극, 소스 전극 및 액티브 층을 포함하는 스위칭 소자이다. 게이트 전극에 일정한 값 이상의 전압이 인가되면 액티브 층이 도통되어, 드레인 전극과 소스 전극 사이에 전류가 흐르게 된다. 박막 트랜지스터(TFT)의 액티브 층을 이루는 물질로 비정질 실리콘(a-Si)이나 폴리 실리콘(p-Si)을 사용할 수 있다. 그리고, 박막 트랜지스터는 액티브 층과 게이트 전극의 위치 관계에 따라서, 액티브 층의 상부에 게이트 전극이 위치하는 탑 게이트(top gate) 구조와, 액티브 층의 하부에 게이트 전극이 위치하는 바텀 게이트(bottom gate) 구조로 구분될 수 있다.
이러한 박막 트랜지스터를 포함하는 액정 표시 장치를 제조하려면, 액티브 층 마스크 공정, 게이트 전극 마스크 공정, 콘택홀 마스크 공정, 소오스 전극 및 드레인 전극 마스크 공정, 비아홀 마스크 공정, 화소 전극 마스크 공정과 같은 다수의 마스크 공정을 수행하여야 한다. 따라서, 마스크 공정의 횟수를 줄이면, 공정 효율을 향상시킬 수 있다.
또한, 박막 트랜지스터(TFT)의 동작에 대한 신뢰성을 확보하기 위해서는 액티브 층을 이루는 물질의 특성이 좋아야 하고, 이러한 물질로 이루어진 액티브 층을 포함하는 박막 트랜지스터(TFT)의 구조가 효과적이어야한다.
이에 본 발명이 해결하고자 하는 과제는, 공정 효율이 향상되고, 신뢰성이 향상된 박막 트랜지스터를 포함하는 액정 표시 장치를 제공하고자 하는 것이다.
이에 본 발명이 해결하고자 하는 다른 과제는, 공정 효율이 향상되고, 신뢰성이 향상된 박막 트랜지스터를 포함하는 액정 표시 장치의 제조 방법을 제공하고자 하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 절연 기판 상에 형성된 화소 전극과, 화소 전극과 이격되고, 화소 전극과 동일한 층에 형성된 버퍼층과, 버퍼층 상에 형성된 드레인 전극과, 화소 전극 상에 형성된 소스 전극과, 드레인 전극 및 소스 전극 상에 형성된 액티브 층과, 액티브 층 상에 형성된 게이트 전극을 포함한다.
상기 다른 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법은, 절연 기판 상에 화소 전극과, 화소 전극과 동일한 층에 버퍼층을 형성하는 단계와, 버퍼층 상에 드레인 전극과, 화소 전극 상에 소스 전극을 형성하는 단계와, 드레인 전극과 소스 전극 상에, 액티브 층과 게이트 전극을 형성하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한 "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하 첨부된 도면들을 참고하여, 본 발명의 실시예들에 따른 액정 표시 장치와 그 제조 방법을 설명한다. 첨부된 도면들은 박막 트랜지스터(TFT)가 형성되는 영역과 스토리지 커패시터(Cst)가 형성되는 영역을 동시에 표현하고 있다.
도 1 내지 도 13을 참조하여, 본 발명의 제1 실시예에 따른 액정 표시 장치 와 그 제조 방법을 설명한다. 도 1 내지 도 6은 본 발명의 실시예들에 따른 액정 표시 장치가 공통적으로 포함하는 제조 공정을 나타내는 도면이다. 도 7 내지 도 13은 본 발명의 제1 실시예에 따른 액정 표시 장치가 포함하는 제조 공정을 나타내는 도면이다.
도 1을 참조하면, 절연 기판(110) 상에 화소 전극용 도전층(120)과, 제1 금속층(130)을 차례로 형성한다.
절연 기판(110)은 투명한 유리 또는 플라스틱 등으로 이루어질 수 있다.
특히, 소다 석회(soda lime) 유리를 절연 기판(110)으로서 사용할 수 있다. 소다 석회 유리는 산화칼슘과 산화나트륨의 혼합물로서, 제조 원가가 저렴하고, 가공성이 좋지만, 고온에 대한 저항성이 취약하다. 그런데, 본 실시예에 따르면 후술하듯이 저온 공정이 가능하므로, 소다 석회 유리를 절연 기판(110)으로서 사용하여서, 제조 원가를 절감할 수 있다.
화소 전극용 도전층(120)은 비정질(amorphous) 구조 또는 부분적인 비정질(partially amorphous) 구조를 가진 투명 도전막일 수 있다. 예를 들어, a-ITO(amorphous-indium tin oxide)나 a-IZO(amorphous-indium zinc oxide) 또는 200℃ 이하에서 증착된 ITO일 수 있다.
제1 금속층(130)은 물리 기상 증착법 등을 이용하여 형성할 수 있다. 제1 금속층(130)은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 은(Ag), 티타늄(Ti), 니오브(Nb), 텅스텐(W), 크롬(Cr), 탄탈륨(Ta) 또는 이들의 합금 등을 포함하는 단일층 또는 다중층으로 이루어질 수 있다. 예를 들어, 제1 금속층(130)은 은(Ag), 구 리(Cu), 또는 몰리브덴(Mo)으로 이루어진 단일층일 수 있다.
이와는 달리, 제1 금속층(130)은 물리적 성질이 다른 복수의 층으로 이루어진 다중층일 수 있다. 다중층의 어느 한 층은 낮은 비저항(resistivity)을 가지는 금속, 예를 들면 알루미늄(Al), 은(Ag), 구리(Cu) 등을 포함하는 층일 수 있다. 제1 금속층(130)의 일부는 이 후 드레인 전극(도 13의 132 참조)과 소스 전극(도 13의 134 참조)이 되는데, 낮은 비저항을 가지는 금속을 사용하면, 이들의 신호 지연이나 전압 강하를 줄일 수 있다. 다중층의 다른 한 층은 화소 전극용 도전층(120)을 이루는 물질 예를 들어, ITO 및 IZO와의 접촉 특성이 우수한 물질인 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등을 포함하는 층일 수 있다. 이러한 다중층의 예로서는 Cr/Al으로 이루어진 이중층이나, Mo/Al/Mo으로 이루어진 삼중층을 들 수 있다.
이어서, 도 2a를 참조하면, 슬릿부를 포함하는 제1 마스크(810)을 사용하여, 사진 공정을 수행한다.
먼저 포토레지스트(PR)를 도포한다. 포토레지스트(PR)로서는 PAG(PhotoAcid Generator)를 포함하는 포지티브형 포토레지스트나 PAC(PhotoActive Crosslinker)를 포함하는 네가티브형 포토레지스트가 사용될 수 있다. 도시한 바와 같이 네가티브형 포토레지스트를 사용하면, 패턴 외측부의 경사각이 보다 수직에 가까워서 보다 정밀한 패터닝을 할 수 있다.
다음으로, 서로 다른 두께의 포토레지스트(PR) 패턴을 형성하기 위하여, 슬릿부를 포함하는 제1 마스크(810)를 사용하여서, 노광 및 현상 공정을 수행한다. 슬릿부를 포함하는 제1 마스크(810)는 투광 영역(814)과, 차광 영역(812) 및 슬릿부가 형성되어 있는 반투과 영역(816)을 포함한다. 노광 및 현상 공정을 수행하면, 투광 영역(814)에는 포토레지스트(PR)가 두껍게 도포되고, 차광 영역(812)에는 포토레지스트(PR)가 도포되지 아니하며, 반투과 영역(816)에는 포토레지스트(PR)가 얇게 도포된다.
도 2b를 참조하면, 도 2a와는 달리, 반투과부를 포함하는 제1 마스크(812)를 사용하여, 사진 공정을 수행할 수 있다. 반투과부를 포함하는 제1 마스크(812)는 일반적으로 하프톤 마스크라고 불린다.
먼저, 포토레지스트(PR)를 도포한다.
다음으로, 서로 다른 두께의 포토레지스트(PR) 패턴을 형성하기 위하여, 반투과부를 포함하는 제1 마스크(812)를 사용하여서, 노광 및 현상 공정을 수행한다. 반투과부를 포함하는 제1 마스크(812)는 투광 영역(814)과, 차광 영역(812) 및 반투과부가 형성된 반투과 영역(816)을 포함한다. 노광 및 현상 공정을 수행하면, 투광 영역(814)에는 포토레지스트(PR)가 두껍게 도포되고, 차광 영역(812)에는 포토레지스트(PR)가 도포되지 아니하며, 반투과 영역(816)에는 포토레지스트(PR)가 얇게 도포된다.
이어서, 도 3을 참조하면, 화소 전극(125)과, 화소 전극(125)과 이격되고 화소 전극(125)과 동일한 층에 형성된 버퍼층(122)을 형성한다. 그리고, 버퍼층(122) 상에는 드레인 전극(132)을 형성한다.
포토레지스트(PR)가 도포되지 않은 영역 상의 제1 금속층(130)과 화소 전극 용 도전층(120)을 일괄적으로 식각하여서, 버퍼층(122)과 화소 전극(125), 및 드레인 전극(132)을 형성한다. 이 때, 화소 전극용 도전층(120)은 비정질 구조나 부분적인 비정질 구조를 가지므로, 제1 금속층(130)을 식각하기 위해 사용하는 식각액으로, 화소 전극용 도전층(120)까지 용이하게 식각할 수 있다.
예를 들어, 화소 전극용 도전층(120)이 a-ITO이고, 제1 금속층(130)이 은(Ag) 또는 구리(Cu)를 포함하는 금속으로 이루어진 경우, 인산, 질산, 초산 염산, 또는 황산의 함량이 30% 이내인 식각액을 사용하여 일괄 식각이 가능하다.
다른 예를 들어, 화소 전극용 도전층(120)이 a-ITO이고, 제1 금속층(130)이 몰리브덴 단일층 또는 Mo/Al/Mo으로 이루어진 삼중층인 경우, 알루미늄(Al) 식각액을 사용하여 일괄 식각이 가능하다. 이 때 사용하는 화소 전극용 전극층(120)은 인듐(In), 주석(Sn) 외에 갈륨(Ga), 아연(Zn), 탄탈륨(Ta), 티타늄(Ti), 알루미늄(Al) 등을 더 포함할 수 있다.
이어서, 도 4를 참조하면, 열처리 공정과, 포토레지스트(PR) 패턴의 폭 감소 공정을 수행한다.
열처리 공정을 설명하면, 버퍼층(122)과 화소 전극(125)을 어닐링하여서, 비정질 구조를 결정질 구조로 결정화한다. 도 4 내지 도 13의 도면들에서, 버퍼층(122)과 화소 전극(125)이 비정질 구조에서 결정질 구조로 바뀐 것을 표현하기 위하여, 버퍼층(122)과 화소 전극(125)의 도면 상의 표현을 달리 하였다.
예를 들어, a-ITO를 200 ~ 250℃에서 어닐링하면, c-ITO(crystal ITO)로 결정화된다. 이와 같은 열처리 공정은 버퍼층(122)과 화소 전극(125)의 특정한 식각 액에 대한 식각 속도를 조절하기 위한 것으로서, 수행되지 않을 수도 있다. 이에 대해서는 도 5를 참고하는 공정에서 후술한다.
포토레지스트(PR) 패턴의 폭 감소 공정을 설명하면, 포토레지스트(PR)가 얇게 도포된 영역(도 2a 및 도 2b의 816 참조)의 포토레지스트(PR)를 제거한다.
구체적으로, 포토레지스트(PR) 패턴에 대하여 애슁(ashing) 공정을 수행하여 포토레지스트(PR)가 얇게 도포된 영역의 포토레지스트(PR)의 폭만큼 포토레지스트(PR)를 제거한다. 그 결과, 도 4에서 도시한 바와 같은 포토레지스트(PR) 패턴을 얻을 수 있다. 이 때 포토레지스트(PR) 패턴의 폭을 균일하게 줄이기 위해서 애슁 공정을 수행할 때, 산소 기체(O2)의 유량을 최소화하여 식각 속도를 낮출 수 있다.
이어서, 도 5를 참조하면, 제1 금속층(130)에 대한 식각 공정을 수행하여서, 화소 전극(125)의 일부를 노출시키고, 소스 전극(134)를 형성한다.
구체적으로 노광 및 현상 공정을 수행하고, 이전 단계에서 포토레지스트(PR)가 얇게 도포되었던 영역(816) 상에 존재하는 제1 금속층(130)을 식각한다. 이 때, 버퍼층(122)과 화소 전극(125)이 결정질 구조를 가지므로, 제1 금속층(130)을 식각하는 식각액에 대한 식각 속도가 감소된다. 따라서, 이전 단계에서 포토레지스트(PR)가 얇게 도포되었던 영역(816) 상에 존재하는 제1 금속층(130)을 제거하고, 화소 전극(125)의 일부를 노출시킬 수 있다. 제거되지 않고 남은 제1 금속층(130)은 소스 전극(134)이 된다.
예를 들어, 버퍼층(122)과 화소 전극(125)이 c-ITO이고, 제1 금속층(130)이 은(Ag) 또는 구리(Cu)를 포함하는 금속으로 이루어진 경우, 인산, 질산, 초산, 염 산, 또는 황산의 함량이 30% 이하인 식각액을 사용하여 제1 금속층(130)을 제거하고, 화소 전극(125)의 일부를 노출시킬 수 있다. c-ITO는 인산, 질산, 초산, 염산, 또는 황산의 함량이 50% 이상인 식각액에서 식각될 수 있다.
다른 예를 들어, 버퍼층(122)과 화소 전극(125)이 c-ITO이고, 제1 금속층(130)이 몰리브덴 단일층 또는 Mo/Al/Mo으로 이루어진 삼중층인 경우, 알루미늄(Al) 식각액을 사용한 습식 식각을 이용하여 제1 금속층(130)을 제거하고, 화소 전극(125)의 일부를 노출시킬 수 있다. 이 때 사용하는 화소 전극용 전극층(120)은 인듐(In), 주석(Sn) 외에 갈륨(Ga), 아연(Zn), 탄탈륨(Ta), 티타늄(Ti), 알루미늄(Al) 등을 더 포함할 수 있다.
또 다른 예를 들어, 도 4에 도시되었던, 열처리 공정을 수행하지 아니하여서, 버퍼층(122)과 화소 전극(125)이 a-ITO이고, 제1 금속층(130)이 몰리브덴 단일층 또는 Mo/Al/Mo으로 이루어진 삼중층인 경우, 건식 식각을 이용하여 제1 금속층(130)을 제거하고, 화소 전극(125)의 일부를 노출시킬 수 있다. 건식 식각에 사용되는 식각 가스는 Cl2, HCl, BCl3, SF6, CF4 또는 이들의 조합일 수 있다. 여기서 건식 식각은 이방성 식각이므로, 보다 정밀한 패터닝이 가능하다.
이어서, 도 6을 참조하면, 산화물 반도체층(150)과 절연층(160)을 순차적으로 형성한다.
먼저, 산화물 반도체층(150)은 아연(Zn), 인듐(In), 갈륨(Ga), 및 주석(Sn) 중 어느 하나 이상의 원소를 포함하는 산화물 반도체로 이루어질 수 있다. 이로 인한 효과에 대해서는 후술한다.
다음으로, 절연층(160)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 이들의 조합으로 이루어질 수 있으며, 화학 기상 증착법 등을 이용하여 형성할 수 있다. 이와 달리, 유기물로 이루어질 수도 있다.
이어서, 도 7을 참조하면, 제2 마스크(820)를 사용하여 사진 공정을 수행한다. 포토레지스트(PR) 도포, 노광 및 현상 공정을 수행한다.
이어서, 도 8을 참조하면, 게이트 절연막(162)과 액티브 층(152)을 형성한다.
먼저, 절연층(도 7의 160 참조)의 일부를 식각하여서, 게이트 절연막(162)을 형성한다. 절연층은 건식 식각으로 식각할 수 있다. 예를 들어, 염소 기체(Cl2)와 산소 기체(O2)를 베이스로 하는 가스 또는 육불화황 기체(SF6)와 산소 기체(O2)를 베이스로 하는 가스를 사용하여 식각할 수 있다.
다음으로, 산화물 반도체층(도 7의 150 참조)의 일부를 식각하여서, 드레인 전극(132)과 소스 전극(134) 상에 액티브 층(152)을 형성한다.
산화물 반도체층은 건식 식각 또는 습식 식각으로 식각할 수 있다. 건식 식각의 예로서는 트리 플로로 메탄(CHF3)이나 메탄(CF4) 가스 또는 이들에 아르곤(Ar) 또는 헬륨(He)이 함유된 식각 가스를 사용할 수 있다. 습식 식각의 예로서는 불산(HF)을 희석한 용액이나, 인산, 질산, 초산, 황산, 또는 염산 등을 포함하는 용액을 사용할 수 있다. 예를 들어, 산화아연(ZnO)와 같은 산화물 반도체층에 대해서 인산, 질산, 초산, 황산 또는 염산의 함량이 5 ~ 10%인 식각액을 사용할 수 있다. 이 때, 드레인 전극(132)과 소스 전극(134) 및 결정 구조를 가지는 화소 전극(125), 예를 들어 c-ITO와는 식각에 대한 선택비를 가질 수 있다.
이어서, 도 9를 참조하면, 제1 보호막(170)과 제2 금속층(180)을 순차적으로 형성한다.
제1 보호막(170)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 이들의 조합으로 이루어질 수 있으며, 화학 기상 증착법 등을 이용하여 형성할 수 있다. 예를 들어, 제1 보호막(170)은 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질로 이루어질 수도 있다. 또는, 제1 보호막(170)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질로 이루어질 수 있다. 또한 제1 보호막(170)은 유기막의 우수한 특성을 살리면서도 액티브 층(152)을 충실하게 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수도 있다.
제2 금속층(180)은 물리 기상 증착법 등을 이용하여 형성할 수 있다. 제2 금속층(180)은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 은(Ag), 티타늄(Ti), 니오브(Nb), 텅스텐(W), 크롬(Cr), 탄탈륨(Ta) 또는 이들의 합금 등을 포함하는 단일층 또는 다중층으로 이루어질 수 있다. 제2 금속층(180)은 제1 금속층(130)과 같은 물질로 이루어질 수도 있다.
이어서, 도 10을 참조하면, 제3 마스크(830)를 사용하여 사진 공정을 수행한다. 포토레지스트(PR) 도포, 노광 및 현상 공정을 수행한다.
이어서, 도 11을 참조하면, 포토레지스트(PR)가 도포되지 않은 영역 상의 제 2 금속층(도 10의 180 참조)을 식각하여서, 게이트 전극(182)과 스토리지 전극(184)을 형성한다.
게이트 전극(182)과 드레인 전극(132) 사이에 개재된 게이트 절연층(162)과 제1 보호막(170)을 유전체로 하여서, 게이트 전극(182)과 드레인 전극(132) 사이에 게이트-드레인 커패시턴스(Cgd)가 형성된다. 마찬가지로, 게이트 전극(182)과 소스 전극(134) 사이에 개재된 게이트 절연층(162)과 제1 보호막(170)은 유전체로 하여서, 게이트 전극(182)과 소스 전극(134) 사이에 게이트-소스 커패시턴스(Cgs)가 형성된다.
그리고, 스토리지 전극(184)과 이에 대향하는 화소 전극(125)의 일부 사이에 개재된 절연층(160)과 제1 보호막(170)을 유전체로 하여서, 스토리지 전극(184)과 이에 대향하는 화소 전극(125)의 일부 사이에 스토리지 커패시터(Cst)가 형성된다. 본 실시예에서, 게이트-드레인 커패시턴스(Cgd)와 게이트-소스 커패시턴스(Cgs) 및, 스토리지 커패시터(Cst)를 형성하는 유전체의 종류와 두께는 동일하다.
이어서, 도 12를 참조하면, 제2 보호막(190)을 형성하고, 제4 마스크(840)를 사용하여 사진 공정을 수행한다. 포토레지스트(PR) 도포, 노광 및 현상 공정을 수행한다.
제2 보호막(190)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 이들의 조합으로 이루어질 수 있으며, 화학 기상 증착법 등을 이용하여 형성할 수 있다. 예를 들어, 제2 보호막(190)은 플라즈마 화학기상증착(PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질로 이루어질 수도 있다. 또는, 제2 보호 막(190)은 평탄화 특성이 우수하며 감광성을 가지는 유기 물질로 이루어질 수 있다. 또한 제2 보호막(190)은 유기막의 우수한 특성을 살리면서도 액티브 층(152)을 충실하게 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수도 있다.
도 13을 참조하면, 포토레지스트(PR)가 도포되지 않았던 영역 상의 제2 보호막(190)과 제1 보호막(170)을 식각하여서, 화소 전극(125)의 일부를 노출시킨다.
이하, 본 발명의 제1 실시예에 따른 액정 표시 장치의 특징에 대하여 설명한다.
첫째, 본 발명의 제1 실시예가 포함하는 박막 트랜지스터(TFT)는 드레인 전극(132)과 소스 전극(134) 위에 액티브 층(152)이 형성되고, 그 위에 게이트 전극(182)이 형성된 탑 게이트 구조이다.
액티브 층(152)이 드레인 전극(132)과 소스 전극(134) 위에 형성되므로, 드레인 전극(132)과 소스 전극(134)을 패터닝할 때, 액티브 층(152)의 선택비를 고려하지 않아도 된다. 미도시한 액티브 층 상에 드레인 전극과 소스 전극이 형성되는 경우를 비교예로 들면, 드레인 전극과 소스 전극을 패터닝할 때, 액티브 층이 손상될 수 있다. 따라서, 액티브 층이 드레인 전극과 소스 전극을 이루는 금속층을 식각하는 식각액에 대하여 식각 속도가 빠른 물질로 이루어진 경우에 유용한 구조가 될 수 있다.
그리고, 액티브 층(152) 상에는 제1 보호막(170)이 형성되어서, 액티브 층(152)을 보호할 수 있다. 구체적으로 외부 환경에 민감한 물질로 이루어진 액티 브 층(152)을 외부 환경으로부터 보호할 수 있다. 예를 들어, ZnO와 같은 산화물 반도체는 외부 환경, 특히, 습도에 민감하다.
또한, 제1 보호막(170)은 미도시한 바텀 게이트(bottom gate) 구조의 박막 트랜지스터에서 액티브 층의 식각을 저지하는 식각 저지층(etch stopper)과 같은 역할을 수행할 수 있다. 이와 같은 식각 저지층을 이용하여 바텀 게이트 구조의 박막 트랜지스터를 제조하는 경우에는 별도의 마스크를 필요로 하지만, 본 발명의 제1 실시예가 포함하는 박막 트랜지스터에서는 이러한 별도의 마스크를 필요로 하지 않으므로, 공정 효율이 향상될 수 있다.
둘째, 제1 내지 제4 마스크(810, 820, 830, 840), 곧 4매의 마스크를 사용하여서, 공정 효율이 향상될 수 있다. 1매의 마스크를 사용할 때마다, 포토 레지스트(PR) 도포, 노광 및 현상 공정을 거쳐야 하므로, 다수의 마스크를 사용할수록 공정 효율이 떨어진다. 그런데, 본 발명의 제1 실시예에 의하면, 전술한 바와 같이, 드레인 전극(132)과, 소스 전극(134), 및 화소 전극(152)을 하나의 마스크를 사용하여 형성할 수 있다.
셋째, 액티브 층(152)으로서 Zn, In, Ga, 및 Sn 중 어느 하나 이상의 원소를 포함하는 산화물 반도체를 사용하여, 박막 트랜지스터(TFT)의 신뢰성을 향상시킬 수 있다.
먼저, 액티브 층(152)의 전계 효과 이동도(field effect mobility)가 향상될 수 있고, 박막 트랜지스터(TFT)의 ON/OFF 전류비가 10
Figure 112008000884136-PAT00001
이상
Figure 112008000884136-PAT00002
이하에 이르는 뛰어난 스위칭 특성을 나타낼 수 있다.
구체적으로, Zn, In, Ga, 및 Sn 중 어느 하나 이상의 원소를 포함하는 산화물 반도체들의 예로서는 ZnO, InGaZnO4, Zn-In-O, Zn-Sn-O 등을 들 수 있다. 이들은 수소화된 비정질 규소(a-Si:H)에 비하여 전계 효과 이동도가 10배 내지 100배 가까이 크다. 예를 들어, 비정질 구조를 가진 In2O3, Ga2O3, ZnO 등이 혼합된 산화물 반도체를 사용하면, 탈수소화된 비정질 규소(a-Si)의 전계 효과 이동도와 비교하여, 전계 이동도가 20배 이상 향상될 수 있다. 특히, ZnO의 경우 이론적으로 최대 200㎠/V·s 의 값을 얻을 수 있고, 이 값은 폴리 실리콘(p-Si)에 필적하는 값이다.
다음으로, 박막 트랜지스터(TFT)가 가시광선에 노출되어 액티브 층(152)의 누설 전류가 증가함으로써 나타날 수 있는 잔상 문제를 줄일 수 있다.
구체적으로, 박막 트랜지스터(TFT)의 액티브 층(152)이 수소화된 비정질 규소(a-Si:H)로 이루어진 경우, 수소화된 비정질 규소(a-Si:H)는 옵티컬 밴드 갭(optical band gap)이 1.8eV보다 작아서, 1.59eV에서 3.26eV 사이의 에너지 범위를 가지는 가시광선 영역(380nm ~ 780nm)의 에너지를 대부분 흡수한다. 따라서, 박막 트랜지스터(TFT)가 가시광선에 노출될 경우, 액티브 층(152)의 누설 전류가 심각하게 발생할 수 있다. 이러한 문제를 해결하기 위하여 미도시한 바텀 게이트 스태거드(bottom gate staggered) 형태를 가진 박막 트랜지스터(TFT)를 사용할 수 있으나, 게이트 전극에 가려지지 않은 액티브 층이 유발하는 누설 전류를 근본적으로 제거할 수는 없다.
반면, 박막 트랜지스터(TFT)의 액티브 층(152)이 Zn, In, Ga, 및 Sn 중 어느 하나 이상의 원소를 포함하는 산화물 반도체로 이루어진 경우, 이러한 산화물 반도체들은 주로 n형 반도체로서, 옵티컬 밴드 갭이 3.2eV 이상 3.4eV 이하이어서, 대부분의 가시광선 영역의 에너지를 흡수하지 않으므로, 액티브 층(152)의 누설 전류가 크게 발생하지 아니한다. 예를 들어, 비정질 구조를 가진 In2O3, Ga2O3, ZnO 등이 혼합된 산화물 반도체를 사용하면, 박막 트랜지스터(TFT)가 가시광선에 노출되더라도, 암 상태에서의 누설 전류와 비교하여, 누설 전류가 매우 작은 양만큼만 증가한다. 따라서, 박막 트랜지스터(TFT)가 가시광선에 노출되어 액티브 층(152)의 누설 전류가 증가함으로써 나타날 수 있는 잔상 문제를 줄일 수 있다.
다음으로, 액티브 층(152)으로서 폴리 실리콘(p-Si)을 사용하는 경우와 비교하여, 박막 트랜지스터(TFT) 특성의 균일성을 향상시킬 수 있다.
구체적으로 폴리 실리콘(p-Si)으로 이루어진 액티브 층(152)은 비정질 실리콘(a-Si)을 화학 기상 증착법 등을 이용하여 증착하고 탈수소화 과정을 거친 후, 레이져 어닐링과 같은 레이저 결정 작업을 하고, 붕소 등의 불순물을 이온 주입하여 형성할 수 있다. 그런데, 이러한 과정에서 절연 기판(110) 상의 전 영역에 걸쳐서 폴리 실리콘(p-Si)을 균일하게 형성하는 데에는 한계가 있다. 이렇게 박막 트랜지스터(TFT)들의 액티브 층(152)을 이루는 폴리 실리콘(p-Si)이 균일하지 아니하면, 각 박막 트랜지스터(TFT)마다 다른 특성을 나타낼 수 있다.
반면, Zn, In, Ga, 및 Sn 중 어느 하나 이상의 원소를 포함하는 산화물 반도체들은 비정질이므로, 액티브 층(152)의 균일성이 향상될 수 있어서, 박막 트랜지 스터(TFT) 특성의 균일성을 향상시킬 수 있다.
다음으로, Zn, In, Ga, 및 Sn 중 어느 하나 이상의 원소를 포함하는 산화물 반도체들은 저온 공정이 가능하여 일반적으로 플라스틱과 같은 유기물을 포함하여 제조되는 플렉서블(flexible) 액정 표시 장치에 사용될 수 있다. 또한, 어레이 온 컬러 필터(Array on Color Filter : 이하, AOC) 구조 또는 컬러 필터 온 어레이(Color Filter on array : 이하, COA) 구조를 포함하는 액정 표시 장치에도 사용할 수 있다. 이에 대해서는 후술한다.
이하, 도 1 내지 도 6, 도 14 내지 도 20을 참조하여, 본 발명의 제2 실시예에 따른 액정 표시 장치와 그 제조 방법을 설명한다. 도 14 내지 도 20은 본 발명의 제2 실시예에 따른 액정 표시 장치가 포함하는 제조 공정을 나타내는 도면이다. 제1 실시예에서와 실질적으로 동일한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 설명의 편의상 본 발명의 제1 실시예를 설명하면서 설명된 공정 단계들과 구성 요소들에 대해서는 상세한 설명을 생략한다.
도 1을 참조하면, 절연 기판(110) 상에 화소 전극용 도전층(120)과, 제1 금속층(130)을 차례로 형성한다.
이어서, 도 2a에 도시된 슬릿부를 포함하는 제1 마스크(810) 또는 도 2b에 도시된 반투과부(818)를 포함하는 제1 마스크(812)를 사용하여, 사진 공정을 수행한다.
이어서, 도 3을 참조하면, 화소 전극(125)과 버퍼층(122)을 형성한다.
이어서, 도 4를 참조하면, 열처리 공정과, 포토레지스트(PR) 패턴의 폭 감소 공정을 수행한다.
이어서, 도 5를 참조하면, 화소 전극(125)의 일부를 노출시키고, 소스 전극(134)를 형성한다.
이어서, 도 6을 참조하면, 산화물 반도체층(150)과 절연층(160)을 순차적으로 형성한다.
이어서, 도 14를 참조하면, 제2 마스크(822)를 사용하여 사진 공정을 수행한다. 포토레지스트(PR) 도포, 노광 및 현상 공정을 수행한다.
여기서, 제2 마스크(822)는 제1 실시예에서의 제2 마스크(820)와 달리, 스토리지 커패시터(Cst)가 형성되는 영역도 차광한다.
이어서, 도 15를 참조하면, 게이트 절연막(162)과 액티브 층(152)을 형성한다.
절연층(도 14의 160 참조)의 일부를 식각하여서, 게이트 절연막(162)을 형성하고, 산화물 반도체층(도 14의 150 참조)의 일부를 식각하여서, 액티브 층(152)을 형성한다.
여기서, 제1 실시예에서와는 달리, 스토리지 커패시터(Cst)가 형성되는 영역 상의 절연층과 산화물 반도체층도 식각된다.
이어서, 도 16를 참조하면, 제1 보호막(170)과 제2 금속층(180)을 순차적으로 형성한다.
이어서, 도 17을 참조하면, 제3 마스크(830)를 사용하여 사진 공정을 수행한다.
이어서, 도 18을 참조하면, 게이트 전극(182)과 스토리지 전극(184)을 형성한다.
제1 실시예(도 13 참조)에서는 스토리지 전극(184)과 이에 대향하는 화소 전극(125)의 일부 사이에 절연층(160)과 제1 보호막(170)이 함께 개재되었다. 제2 실시예에서는 스토리지 전극(184)과 이에 대향하는 화소 전극(125)의 일부 사이에 제1 보호막(170)만이 개재된다. 따라서, 제2 실시예에서는 제1 보호막(170)만이 스토리지 전극(184)과 이에 대향하는 화소 전극(125)의 일부 사이의 스토리지 커패시턴스를 이루는 유전체가 되므로, 제1 실시예와 비교하여, 스토리지 커패시턴스를 키울 수 있다. 따라서, 높은 전압 보전율(voltage-holding-ratio : VHR)를 필요로 하는 구조에서 효과적으로 사용될 수 있다.
이어서, 도 19를 참조하면, 제2 보호막(190)을 형성하고, 제4 마스크(840)를 사용하여 사진 공정을 수행한다.
도 20을 참조하면, 포토레지스트(PR)가 도포되지 않았던 영역 상의 제2 보호막(190)과 제1 보호막(170)을 식각하여서, 화소 전극(125)의 일부를 노출시킨다.
제2 실시예에 따른 액정 표시 장치도 전술한 제1 실시예에 따른 액정 표시 장치의 특징을 그대로 가진다. 따라서, 마찬가지로 공정 효율이 향상될 수 있고, 박막 트랜지스터(TFT)의 신뢰성을 향상시킬 수 있다.
이하, 도 1 내지 도 6, 도 21 내지 도 25을 참조하여, 본 발명의 제3 실시예에 따른 액정 표시 장치와 그 제조 방법을 설명한다. 도 21 내지 도 25는 본 발명의 제3 실시예에 따른 액정 표시 장치가 포함하는 제조 공정을 나타내는 도면이다. 제1 실시예에서와 실질적으로 동일한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 설명의 편의상 본 발명의 제1 실시예를 설명하면서 설명된 공정 단계들과 구성 요소들에 대해서는 상세한 설명을 생략한다.
도 1을 참조하면, 절연 기판(110) 상에 화소 전극용 도전층(120)과, 제1 금속층(130)을 차례로 형성한다.
이어서, 도 2a에 도시된 슬릿부를 포함하는 제1 마스크(810) 또는 도 2b에 도시된 반투과부(818)를 포함하는 제1 마스크(812)를 사용하여, 사진 공정을 수행한다.
이어서, 도 3을 참조하면, 화소 전극(125)과 버퍼층(122)을 형성한다.
이어서, 도 4를 참조하면, 열처리 공정과, 포토레지스트(PR) 패턴의 폭 감소 공정을 수행한다.
이어서, 도 5를 참조하면, 화소 전극(125)의 일부를 노출시키고, 소스 전극(134)를 형성한다.
이어서, 도 6을 참조하면, 산화물 반도체층(150)과 절연층(160)을 순차적으로 형성한다.
이어서, 도 21을 참조하면, 제2 금속층(180)을 형성한다.
이어서, 도 22를 참조하면, 게이트 전극(182) 및 스토리지 전극(184)을 형성한다.
제2 마스크(미도시)를 사용하여 사진 공정을 수행하고, 제2 금속층(180)에 대한 식각 공정을 수행한다. 제2 금속층(180)의 일부들이 남게 되고, 이들은 각각 게이트 전극(182)과 스토리지 전극(184)이 된다.
이어서, 도 23을 참조하면, 게이트 절연층(162)을 형성한다.
앞서 사용한 포토레지스트(PR) 패턴을 그대로 사용하여서, 절연층(도 22의 160 참조)에 대한 식각 공정을 수행한다. 절연층(160)의 일부들이 남게 되고, 이들 중 하나는 게이트 절연층(162)이 되고, 다른 하나는 스토리지 커패시터(Cst)의 유전체가 된다.
구체적으로 게이트 전극(182)과 드레인 전극(132) 사이에 개재된 게이트 절연층(162)을 유전체로 하여서, 게이트 전극(182)과 드레인 전극(132) 사이에 게이트-드레인 커패시턴스(Cgd)가 형성된다. 마찬가지로, 게이트 전극(182)과 소스 전극(134) 사이에 개재된 게이트 절연층(162)을 유전체로 하여서, 게이트 전극(182)과 소스 전극(134) 사이에 게이트-소스 커패시턴스(Cgs)가 형성된다.
그리고, 스토리지 전극(184)과 이에 대향하는 화소 전극(125)의 일부 사이에 개재된 절연층(160)을 유전체로 하여서, 스토리지 전극(184)과 이에 대향하는 화소 전극(125)의 일부 사이에 스토리지 커패시터(Cst)가 형성된다. 본 실시예에서, 게이트-드레인 커패시턴스(Cgd)와 게이트-소스 커패시턴스(Cgs) 및, 스토리지 커패시터(Cst)를 형성하는 유전체의 종류와 두께는 동일하다.
이어서, 도 24를 참조하면, 액티브 층(152)을 형성한다.
앞서 사용한 포토레지스트(PR) 패턴을 그대로 사용하여서, 산화물 반도체층(도 23의 150 참조)에 대한 식각 공정을 수행한다. 산화물 반도체층의 일부가 남게 되고, 이것은 액티브 층(152)이 된다.
이어서, 도 25를 참조하면, 보호막(190)을 형성하고, 화소 전극(125)의 일부를 노출시킨다. 여기서 보호막(190)은 제1 실시예에서의 제2 보호막(190)과 실질적으로 동일하므로 동일한 참조 부호를 사용하고, 이에 대한 상세한 설명은 생략한다.
보호막(190)을 형성한 후에, 제3 마스크(미도시)를 사용하여 사진 공정을 수행하고, 보호막(190)에 대한 식각 공정을 수행하여서, 화소 전극(125)의 일부를 노출시킨다.
제3 실시예에 따른 액정 표시 장치도 전술한 제1 실시예에 따른 액정 표시 장치의 특징을 가진다. 따라서, 마찬가지로, 공정 효율이 향상될 수 있고, 박막 트랜지스터(TFT)의 신뢰성을 향상시킬 수 있다.
다만, 제3 실시예에 따른 액정 표시 장치가 포함하는 박막 트랜지스터(TFT)는 제1 실시예에서의 제1 보호막(도 13의 160 참조)을 포함하지 아니한다. 그리고, 3매의 마스크를 사용하므로 공정 효율이 더욱 향상될 수 있다.
이상 설명한 본 발명의 실시예들은 다양한 형태의 액정 표시 장치에 적용될 수 있다.
전술한 절연 기판(110)을 제1 기판이라고 하면, 액정 표시 장치는 제1 기판과 대향하는 제2 기판을 포함할 수 있다. 그리고, 제2 기판에는 본 발명의 실시예들에서 노출된 화소 전극(152)의 일부와 대향하는 공통 전극이 형성될 수 있다. 본 발명의 실시예들에 따르면, 제2 기판에 칼라 필터가 형성되는 구조는 물론이고, 제1 기판에 칼라 필터가 형성되는 구조에도 적용될 수 있다. 후자의 예로서, 구체적 으로 AOC 구조와 COA 구조를 포함하는 액정 표시 장치에도 적용될 수 있다.
도 26을 참조하여, AOC 구조를 포함하는 액정 표시 장치에 적용된 경우를 설명한다. 도 26은 본 발명의 일 실시예가 AOC 구조를 포함하는 액정 표시 장치에 적용된 경우를 설명하기 위한 도면이다. 도 26에는 본 발명의 제3 실시예에서 설명된 박막 트랜지스터(TFT)를 채용하고 있지만, 본 발명의 제1 실시예 또는 제2 실시예에서 설명된 박막 트랜지스터(TFT)가 채용될 수 있음은 물론이다.
도 26을 참조하면, 절연 기판(110) 위에 R(Red), G(Green), B(Blue)로 이루어진 컬러 필터(CF)와, 박막 트랜지스터(TFT)와 대향하는 위치에 형성된 블랙 매트릭스(BM)을 포함하는 층(210)이 형성된다. 블랙 매트릭스(220)는 난반사되는 빛을 흡수하는 역할을 한다. 그리고, 컬러 필터(CF)와 블랙 매트릭스(BM)을 포함하는 층(210) 위에는 오버 코트층(200)이 형성된다. 오버코트층(200)은 절연성 재질이며, 평탄화를 위해 형성된다. 오버코트층(200)은 평탄화 특성이 우수한 유기물로 이루어질 수 있으며, 이와는 달리 무기물로 이루어질 수도 있다.
오버 코트층(200) 상에는 제3 실시예에서 설명한 박막 트랜지스터(TFT)가 형성되어 있다. 박막 트랜지스터(TFT)는 화소 전극(125)의 일부가 노출되어 있으며, 이 노출된 화소 전극(125)의 일부와 대향하는 공통 전극(235)이 제2 기판(230)에 형성되어 있다. 노출된 화소 전극(125)의 일부와 공통 전극(235) 사이에는 액정 분자 층(240)이 개재된다.
이상 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1 내지 도 6은 본 발명의 실시예들에 따른 액정 표시 장치가 공통적으로 포함하는 제조 공정을 나타내는 도면이다.
도 7 내지 도 13은 본 발명의 제1 실시예에 따른 액정 표시 장치가 포함하는 제조 공정을 나타내는 도면이다.
도 14 내지 도 20은 본 발명의 제2 실시예에 따른 액정 표시 장치가 포함하는 제조 공정을 나타내는 도면이다.
도 21 내지 도 25는 본 발명의 제3 실시예에 따른 액정 표시 장치가 포함하는 제조 공정을 나타내는 도면이다.
도 26은 본 발명의 일 실시예가 AOC 구조를 포함하는 액정 표시 장치에 적용된 경우를 설명하기 위한 도면이다.
(도면의 주요 부분에 대한 부호의 설명)
110 : 절연 기판 120 : 화소 전극용 도전층
130 : 제1 금속층 132 : 드레인 전극
134 : 소스 전극 150 : 산화물 반도체층
152 : 액티브 층 160 : 절연층
170 : 제1 보호막 180 : 제2 금속층
182 : 게이트 전극 184 : 스토리지 전극
190 : 제2 보호막 200 : 오버 코트층

Claims (20)

  1. 절연 기판 상에 형성된 화소 전극과, 상기 화소 전극과 이격되고, 상기 화소 전극과 동일한 층에 형성된 버퍼층;
    상기 버퍼층 상에 형성된 드레인 전극;
    상기 화소 전극 상에 형성된 소스 전극;
    상기 드레인 전극 및 상기 소스 전극 상에 형성된 액티브 층; 및
    상기 액티브 층 상에 형성된 게이트 전극을 포함하는 액정 표시 장치.
  2. 제1 항에 있어서,
    상기 화소 전극은 결정질 구조를 가진 투명 도전막인 액정 표시 장치.
  3. 제1 항에 있어서,
    상기 액티브 층은 Zn, In, Ga, 및 Sn 중 어느 하나 이상의 원소를 포함하는 산화물 반도체인 액정 표시 장치.
  4. 제1 항에 있어서,
    상기 액티브 층과 상기 게이트 전극 사이에 개재된 절연층을 더 포함하고, 상기 절연층은 유기물, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 이들의 조합으로 이루어진 액정 표시 장치.
  5. 제1 항에 있어서,
    상기 액티브 층과 상기 게이트 전극 사이에 개재된 보호막을 더 포함하고,
    상기 보호막은 유기물, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 이들의 조합으로 이루어진 액정 표시 장치.
  6. 제5 항에 있어서,
    상기 화소 전극과 상기 보호막 사이에 개재된 절연층과, 상기 화소 전극 상에 형성되고, 상기 게이트 전극과 동일한 물질로 이루어진 스토리지 전극을 더 포함하고,
    상기 보호막과 상기 절연층은 상기 화소 전극과 상기 스토리지 전극 사이에 개재된 액정 표시 장치.
  7. 제5 항에 있어서,
    상기 화소 전극 상에 형성되고, 상기 게이트 전극과 동일한 물질로 이루어진 스토리지 전극을 더 포함하고,
    상기 보호막은 상기 화소 전극과 상기 스토리지 전극 사이에 개재된 액정 표시 장치.
  8. 제1 항에 있어서,
    상기 절연 기판과 상기 화소 전극 사이에 개재된 칼라 필터를 더 포함하는 액정 표시 장치.
  9. 제8 항에 있어서,
    상기 절연 기판과 상기 칼라 필터 사이에 개재된 오버 코트층을 더 포함하고,
    상기 오버 코트층은 유기물, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 이들의 조합으로 이루어진 액정 표시 장치.
  10. 절연 기판 상에 화소 전극과, 상기 화소 전극과 동일한 층에 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 드레인 전극과, 상기 화소 전극 상에 소스 전극을 형성하는 단계; 및
    상기 드레인 전극과 상기 소스 전극 상에, 액티브 층과 게이트 전극을 형성하는 단계를 포함하는 액정 표시 장치의 제조 방법.
  11. 제10 항에 있어서,
    상기 화소 전극과 상기 버퍼층을 형성하는 단계와, 상기 드레인 전극과 상기 소스 전극을 형성하는 단계는,
    화소 전극용 도전층과 제1 금속층을 순차적으로 형성하는 단계와, 상기 화소 전극용 도전층과 상기 제1 금속층을 식각하여 상기 화소 전극과 상기 버퍼층을 형성하는 단계와, 상기 화소 전극 및 상기 버퍼층이 결정질 구조를 가지도록 상기 화소 전극 및 상기 버퍼층을 어닐링하는 단계, 및 상기 제1 금속층의 일부를 식각하여 상기 화소 전극의 일부를 노출시키는 단계를 포함하는 액정 표시 장치의 제조 방법.
  12. 제11 항에 있어서,
    상기 제1 금속층은 Ag, Cu 또는 이들의 조합으로 이루어지고,
    상기 화소 전극용 도전층과 상기 제1 금속층을 식각하는 것과, 상기 제1 금속층의 일부를 식각하는 것은 인산, 질산, 또는 초산의 함량이 30 % 이하인 식각액을 사용하는 액정 표시 장치의 제조 방법.
  13. 제11 항에 있어서,
    상기 제1 금속층은 Mo 또는 Al 또는 이들의 조합으로 이루어지고,
    상기 화소 전극용 도전층과 상기 제1 금속층을 식각하는 것과, 상기 제1 금속층의 일부를 식각하는 것은 알루미늄 식각액을 사용하는 박막 트랜지스터 기판의 제조 방법.
  14. 제11 항에 있어서,
    상기 화소 전극과 상기 버퍼층을 형성하는 단계는 슬릿부를 가진 마스크 또 는 반투광부를 가진 마스크를 사용하는 액정 표시 장치의 제조 방법.
  15. 제10 항에 있어서,
    상기 드레인 전극과 상기 소스 전극 상에, 액티브 층을 형성하는 것은, 상기 드레인 전극과 상기 소스 전극을 형성한 후에, 상기 드레인 전극과 상기 소스 전극 상에 산화물 반도체층을 형성하고, 상기 산화물 반도체층을 인산, 질산, 초산, 염산, 또는 황산의 함량이 5 % 이상 10% 이하인 식각액을 사용하여 식각하는 것을 포함하는 액정 표시 장치의 제조 방법.
  16. 제10 항에 있어서,
    상기 드레인 전극과 상기 소스 전극 상에, 액티브 층을 형성하는 것은, 상기 드레인 전극과 상기 소스 전극을 형성한 후에, 상기 드레인 전극과 상기 소스 전극 상에 산화물 반도체층을 형성하고, 상기 산화물 반도체층을 CHF3를 포함하는 기체를 사용하여 식각하는 것을 포함하는 액정 표시 장치의 제조 방법.
  17. 제10 항에 있어서,
    상기 액티브 층은 Zn, In, Ga, 또는 Sn 중의 어느 하나 이상의 원소를 포함하는 액정 표시 장치의 제조 방법.
  18. 제10 항에 있어서,
    상기 액티브 층과 상기 게이트 전극을 형성하는 단계는,
    상기 드레인 전극과 상기 소스 전극 및 상기 화소 전극 상에 산화물 반도체층을 형성하고, 상기 화소 전극의 일부를 노출시키는 단계와; 상기 액티브 층 상에 제2 금속층을 형성하고, 상기 화소 전극의 일부를 노출시키는 단계를 포함하는 액정 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 제2 금속층을 형성하는 것은, 상기 액티브 층 상에 보호막을 형성한 후에 수행하는 액정 표시 장치의 제조 방법.
  20. 제10 항에 있어서,
    상기 액티브 층과 상기 게이트 전극을 형성하는 단계는,
    상기 드레인 전극과 상기 소스 전극 및 상기 화소 전극 상에 산화물 반도체층과 제2 금속층을 차례로 형성하고, 상기 제2 금속층의 일부를 남기는 단계와; 상기 화소 전극의 일부를 노출시키는 단계를 포함하는 액정 표시 장치의 제조 방법.
KR1020080001449A 2008-01-04 2008-01-04 액정 표시 장치와 그 제조 방법 KR20090075554A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080001449A KR20090075554A (ko) 2008-01-04 2008-01-04 액정 표시 장치와 그 제조 방법
US12/344,075 US8330916B2 (en) 2008-01-04 2008-12-24 Liquid crystal display and method of fabricating the same to have TFT's with pixel electrodes integrally extending from one of the source/drain electrodes
US13/709,774 US8558984B2 (en) 2008-01-04 2012-12-10 Liquid crystal display and method of fabricating the same to have TFT's with pixel electrodes integrally extending from one of the source/drain electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080001449A KR20090075554A (ko) 2008-01-04 2008-01-04 액정 표시 장치와 그 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020140118976A Division KR20140114327A (ko) 2014-09-05 2014-09-05 액정 표시 장치와 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20090075554A true KR20090075554A (ko) 2009-07-08

Family

ID=40844279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080001449A KR20090075554A (ko) 2008-01-04 2008-01-04 액정 표시 장치와 그 제조 방법

Country Status (2)

Country Link
US (2) US8330916B2 (ko)
KR (1) KR20090075554A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759917B2 (en) 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
KR20150065526A (ko) * 2013-12-05 2015-06-15 엘지디스플레이 주식회사 평판표시장치

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7316784B2 (en) * 2003-02-10 2008-01-08 Lg.Philips Lcd Co., Ltd. Method of patterning transparent conductive film, thin film transistor substrate using the same and fabricating method thereof
CN101770124B (zh) * 2008-12-30 2014-09-10 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101807583B (zh) * 2009-02-18 2011-07-27 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
TW201105571A (en) * 2009-08-06 2011-02-16 Univ Nat Cheng Kung Method for fabricating hollow nanotube structure
WO2011042328A1 (en) * 2009-10-06 2011-04-14 Oerlikon Solar Ag Trübbach Method of coating a substrate
CN107180608B (zh) * 2009-10-09 2020-10-02 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
KR20170130641A (ko) 2009-10-21 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 액정 표시 장치를 구비하는 전자기기
KR101623961B1 (ko) * 2009-12-02 2016-05-26 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
WO2011081008A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
WO2011081041A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
CN105353551A (zh) 2009-12-28 2016-02-24 株式会社半导体能源研究所 液晶显示装置及电子设备
WO2011081011A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
KR101698537B1 (ko) * 2010-01-15 2017-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20110087582A (ko) 2010-01-26 2011-08-03 삼성전자주식회사 식각액 조성물 및 이를 이용한 식각 방법
CN107045235A (zh) * 2010-02-26 2017-08-15 株式会社半导体能源研究所 液晶显示装置
US9000438B2 (en) 2010-02-26 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102148196B (zh) * 2010-04-26 2013-07-10 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR101741732B1 (ko) * 2010-05-07 2017-05-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TW201200948A (en) 2010-06-22 2012-01-01 Au Optronics Corp Pixel structure and method for manufacturing the same
JP5241966B2 (ja) * 2010-12-01 2013-07-17 シャープ株式会社 半導体装置、ｔｆｔ基板、ならびに半導体装置およびｔｆｔ基板の製造方法
CN102616730A (zh) * 2011-02-01 2012-08-01 成功大学 中空纳米管结构的制造方法
JP5788701B2 (ja) * 2011-04-11 2015-10-07 関東化学株式会社 透明導電膜用エッチング液組成物
CN102768989A (zh) * 2011-05-06 2012-11-07 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板结构及制造方法
JP5717546B2 (ja) * 2011-06-01 2015-05-13 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
CN102543892B (zh) * 2011-12-21 2013-12-18 深圳市华星光电技术有限公司 一种薄膜晶体管基板及其制造方法和液晶显示装置
CN102655155B (zh) * 2012-02-27 2015-03-11 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN102709237B (zh) * 2012-03-05 2014-06-25 京东方科技集团股份有限公司 薄膜场效应晶体管阵列基板及其制造方法、电子器件
CN102629611B (zh) * 2012-03-29 2015-01-21 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
CN102779783B (zh) * 2012-06-04 2014-09-17 北京京东方光电科技有限公司 一种像素结构及其制造方法、显示装置
KR102082794B1 (ko) 2012-06-29 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법, 및 표시 장치
TWI477867B (zh) * 2012-07-16 2015-03-21 E Ink Holdings Inc 畫素結構及其製造方法
US20150287799A1 (en) * 2012-09-26 2015-10-08 Sharp Kabushiki Kaisha Semiconductor device, display panel, and semiconductor device manufacturing method
US9448454B2 (en) * 2012-11-08 2016-09-20 Sharp Kabushiki Kaisha Active matrix substrate and display device
US9536905B2 (en) * 2012-11-08 2017-01-03 Sharp Kabushiki Kaisha Active matrix substrate and display device using same
US9599866B2 (en) * 2012-11-08 2017-03-21 Sharp Kabushiki Kaisha Active matrix substrate and display device
CN102955312B (zh) * 2012-11-14 2015-05-20 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102098712B1 (ko) * 2013-07-16 2020-04-09 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN103545378B (zh) * 2013-11-05 2016-09-07 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置
CN103744224A (zh) * 2013-12-27 2014-04-23 深圳市华星光电技术有限公司 阵列基板及用该阵列基板的液晶显示面板
US9964820B2 (en) * 2014-02-04 2018-05-08 Apple Inc. Displays with flipped panel structures
GB2526325B (en) * 2014-05-21 2020-06-17 Flexenable Ltd Display device
KR20160001799A (ko) * 2014-06-26 2016-01-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN105336573B (zh) * 2014-08-01 2019-01-29 中芯国际集成电路制造(上海)有限公司 去除铝残留物的方法
JP2016076441A (ja) * 2014-10-08 2016-05-12 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置及びその製造方法
TWI581317B (zh) * 2014-11-14 2017-05-01 群創光電股份有限公司 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板
TWI546850B (zh) * 2014-11-14 2016-08-21 群創光電股份有限公司 顯示面板之製備方法
KR20160107413A (ko) * 2015-03-03 2016-09-19 삼성디스플레이 주식회사 액정 렌즈의 제조 방법
CN104916649A (zh) * 2015-06-16 2015-09-16 深圳市华星光电技术有限公司 阵列基板及其制造方法
CN104965336A (zh) * 2015-07-30 2015-10-07 深圳市华星光电技术有限公司 Coa阵列基板及液晶面板
CN105047610B (zh) * 2015-09-07 2018-10-12 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105140181A (zh) * 2015-09-21 2015-12-09 京东方科技集团股份有限公司 Tft阵列基板的制造方法、tft阵列基板及显示装置
KR102578620B1 (ko) * 2016-10-31 2023-09-13 엘지디스플레이 주식회사 칼라 필터 층을 구비한 평판 표시장치용 박막 트랜지스터 기판
CN106647077B (zh) * 2016-12-29 2020-02-28 惠科股份有限公司 一种显示面板和显示装置
CN107122723B (zh) * 2017-04-18 2020-03-27 京东方科技集团股份有限公司 指纹识别传感器、指纹识别方法以及电子设备
CN107168578B (zh) * 2017-05-12 2019-09-27 京东方科技集团股份有限公司 内嵌式触控显示面板及其制作方法、显示装置
CN108089367A (zh) * 2018-01-03 2018-05-29 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
CN109801945B (zh) * 2019-01-14 2021-01-22 京东方科技集团股份有限公司 柔性显示基板及其制作方法、柔性显示装置
CN110211874B (zh) * 2019-05-13 2021-07-23 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法及薄膜晶体管
CN110459475A (zh) * 2019-07-23 2019-11-15 南京中电熊猫平板显示科技有限公司 一种薄膜晶体管及其制造方法
CN111180471A (zh) * 2020-03-02 2020-05-19 南京中电熊猫平板显示科技有限公司 阵列基板及其制造方法
CN113485039B (zh) * 2021-05-31 2022-04-19 惠科股份有限公司 阵列基板和显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808715A (en) * 1997-03-27 1998-09-15 Industrial Technology Research Institute Liquid crystal display devices having undercoat and overcoat made of TiO2 --SiO2 composite material
JP2001051293A (ja) * 1999-07-29 2001-02-23 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、液晶表示パネル、薄膜トランジスタの製造方法
JP3961172B2 (ja) * 1999-11-26 2007-08-22 アルプス電気株式会社 酸化物透明導電膜と酸化物透明導電膜形成用ターゲットおよび先の酸化物透明導電膜を備えた基板の製造方法と電子機器および液晶表示装置
US6806206B2 (en) * 2001-03-29 2004-10-19 Sony Corporation Etching method and etching liquid
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
CN101336485B (zh) * 2005-12-02 2012-09-26 出光兴产株式会社 Tft基板及tft基板的制造方法
TWI280667B (en) * 2006-04-11 2007-05-01 Au Optronics Corp A manufacturing method for a liquid crystal display
KR101183361B1 (ko) * 2006-06-29 2012-09-14 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101363714B1 (ko) * 2006-12-11 2014-02-14 엘지디스플레이 주식회사 유기 박막트랜지스터, 그 제조 방법, 이를 이용한 정전기방지 소자, 액정표시장치 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759917B2 (en) 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
KR20150065526A (ko) * 2013-12-05 2015-06-15 엘지디스플레이 주식회사 평판표시장치

Also Published As

Publication number Publication date
US8330916B2 (en) 2012-12-11
US20130095590A1 (en) 2013-04-18
US8558984B2 (en) 2013-10-15
US20090174835A1 (en) 2009-07-09

Similar Documents

Publication Publication Date Title
KR20090075554A (ko) 액정 표시 장치와 그 제조 방법
US7960730B2 (en) Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
US8624238B2 (en) Thin-film transistor substrate and method of fabricating the same
US8445301B2 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
KR101597312B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US8853699B2 (en) Thin film transistor and method of forming the same
US20080258143A1 (en) Thin film transitor substrate and method of manufacturing the same
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
KR20140095831A (ko) 박막 트랜지스터 및 이의 제조 방법
US20160343863A1 (en) Oxide thin film transistor and manufacturing method thereof
US9117846B2 (en) Method of manufacturing oxide thin film transistor
US20170077271A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
KR20090076046A (ko) 액정 표시 장치와 그 제조 방법
JP2007027710A (ja) コンタクトホール形成方法及びこれ用いた薄膜トランジスタ基板の製造方法
US9716183B2 (en) Semiconductor device and method of manufacturing same
CN113421886A (zh) 显示面板及其制备方法
US20110001135A1 (en) Method for manufacturing self-aligned thin-film transistor and structure thereof
US20150048360A1 (en) Semiconductor device and semiconductor device manufacturing method
KR20150141452A (ko) 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법
KR20140114327A (ko) 액정 표시 장치와 그 제조 방법
US9035364B2 (en) Active device and fabricating method thereof
TW201810682A (zh) 薄膜電晶體及其製作方法
TWI569456B (zh) 薄膜電晶體及其製造方法
KR20140014447A (ko) 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent