CN101336485B - Tft基板及tft基板的制造方法 - Google Patents

Tft基板及tft基板的制造方法 Download PDF

Info

Publication number
CN101336485B
CN101336485B CN2006800522630A CN200680052263A CN101336485B CN 101336485 B CN101336485 B CN 101336485B CN 2006800522630 A CN2006800522630 A CN 2006800522630A CN 200680052263 A CN200680052263 A CN 200680052263A CN 101336485 B CN101336485 B CN 101336485B
Authority
CN
China
Prior art keywords
mentioned
resist
etching
coating
oxide skin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800522630A
Other languages
English (en)
Other versions
CN101336485A (zh
Inventor
井上一吉
矢野公规
田中信夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of CN101336485A publication Critical patent/CN101336485A/zh
Application granted granted Critical
Publication of CN101336485B publication Critical patent/CN101336485B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/04—Networks or arrays of similar microstructural devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

本发明目的在于，提供一种通过削减制造工序的工序数量就能够大幅度地降低制造成本、并且能够使制造合格率提高的TFT基板及TFT基板的制造方法。TFT基板的结构包括：基板；在基板上形成的n型氧化物半导体层；在n型氧化物半导体层上被沟道部隔离而形成的氧化物导电体层；在基板、n型氧化物半导体层及氧化物导电体层上形成的栅绝缘膜；在栅绝缘膜上形成的栅布线及栅电极。

Description

TFT基板及TFT基板的制造方法
技术领域
本发明涉及一种TFT基板及TFT基板的制造方法，特别地，涉及一种具备作为TFT(薄膜晶体管)的有源层的氧化物半导体(n型氧化物半导体层)的顶栅型的TFT基板及TFT基板的制造方法。此外，此TFT基板及TFT基板的制造方法通过利用第二氧化物层(氧化物导电体层)形成源布线、漏布线、源电极、漏电极及像素电极，就能够削减制造工序，并能够降低制造成本。 
背景技术
基于显示性能、节约能源等的理由正广泛地利用LCD(液晶显示装置)和有机EL显示装置。特别是，这些作为携带电话和PDA(个人携带信息终端)、电脑和膝上型电脑、电视机等显示装置，基本上成为主流。在这些显示装置中，通常使用TFT基板。 
例如，液晶显示装置在TFT基板和对置基板之间填充有液晶等的显示材料。此外，此显示材料对每个像素选择地施加电压。在此，TFT基板是配置由半导体薄膜(也称为半导体膜)等形成的TFT(薄膜晶体管)的基板。由于TFT基板通常以阵列状配置TFT，所以也称为「TFT阵列基板」。 
再有，在液晶显示装置等中使用的TFT基板中，在玻璃基板上纵横地配设TFT和液晶显示装置的画面的1像素的组(将这称为1单元)。在TFT基板中，在玻璃基板上，例如在纵向上以等间隔配置栅布线，在横向上以等间隔配置源布线或漏布线的一个布线。此外，源布线或漏布线的另一个布线、栅电极、源电极及漏电极分别被设置在构成各像素的上述单元中。 
<TFT基板的现有制造方法> 
现在，作为此TFT基板的制造方法，通常已知有使用5片掩模的5片掩模工艺、和通过半色调曝光技术使用4片掩模的4片掩模工艺等。 
当前，在这样的TFT基板的制造法中，由于使用5片或4片的掩模， 所以其制造工艺需要很多工序。例如，4片掩模工艺需要超过35步骤(工序)的工序，5片掩模工艺需要超过40步骤(工序)的工序。像这样，工序数量增多时，就会担心制造合格率下降。此外，工序数量多时，就会担心工序变复杂，制造成本增大。 
(使用5片掩模的制造方法) 
图54是用于说明现有例相关的TFT基板的制造方法的示意图，(a)表示形成有栅电极的剖面图。(b)表示形成蚀刻停止层的剖面图。(c)表示形成有源电极及漏电极的剖面图。(d)表示形成有层间绝缘膜的剖面图。(e)表示形成有像素电极的剖面图。 
在图54(a)中，在玻璃基板9210上，使用第一掩模(未图示)形成栅电极9212。即，首先在玻璃基板9210上通过溅射堆积金属(例如Al(铝)等)。接着，使用第一掩模通过光刻法形成抗蚀剂。接着，通过按规定的形状进行蚀刻，形成栅电极9212，灰化抗蚀剂。 
接着，如图54(b)所示，在玻璃基板9210及栅电极9212上依次层叠由SiN膜(氮化硅膜)形成的栅绝缘膜9213、及α-Si:H(i)膜9214。接着，堆积作为沟道保护层的SiN膜(氮化硅膜)。接着，使用第二掩模(未图示)通过光刻法形成抗蚀剂。接着，是用CFH气体以规定的形状干蚀刻SiN膜，形成蚀刻停止层9215，灰化抗蚀剂。 
接着，如图54(c)所示，在α-Si:H(i)膜9214及蚀刻停止层9215上堆积α-Si:H(n)膜9216。接着，使用真空蒸发或溅射法在其之上堆积Cr(铬)/Al二层膜。接着，使用第三掩模(未图示)通过光刻法形成抗蚀剂。接着，蚀刻Cr/Al二层膜，形成规定形状的源电极9217a及漏电极9217b。此时，针对Al，进行使用H3PO4-CH3COOH-HNO3的光蚀刻(photo-etching)，此外，针对Cr，进行使用硝酸二铈铵水溶液的光蚀刻。接着，针对α-Si:H膜(9216及9214)，进行使用CHF气体的干蚀刻，和使用联氨水溶液(NH2HN2·H2O)的湿蚀刻，形成规定现状的α-Si:H(n)膜9216及α-Si:H(i)膜9214，灰化抗蚀剂。 
接着，如图54(d)所示，在形成透明电极9219前，在栅绝缘摸9213、蚀刻停止层9215、源电极9217a及漏电极9217b上，堆积层间绝缘膜9218。接着，使用第四掩模(未图示)通过光刻法形成抗蚀剂。接着，蚀刻层间 绝缘膜9218，形成用于将透明电极9219与源电极9217a电连接的通孔9218a，灰化抗蚀剂。 
接着，如图54(e)所示，利用溅射法在形成源电极9217a及漏电极9217b图形的区域的层间绝缘膜9218上堆积主成分为氧化铟和氧化锌的非晶质透明导电膜。接着，使用第五掩模(未图示)通过光刻法形成抗蚀剂。接着，使用约4重量％的草酸水溶液作为蚀刻剂，对非晶质透明导电膜进行光蚀刻。接着，以与源电极9217a电连接这样的形状形成非晶质透明导电膜，灰化抗蚀剂。由此形成透明电极9219。 
像这样，根据现有例的TFT基板的制造方法需要5片掩模。 
(使用3片掩模的制造方法) 
作为上述现有技术的改进技术，提出了各种通过减少掩模的数量(例如从5片到3片)进而削减制造工序的方法来制造TFT基板的技术。例如，在下述专利文献1～7中，记载着使用3片掩模的TFT基板的制造方法。 
专利文献1：日本国特开2004-317685号公报 
专利文献2：日本国特开2004-319655号公报 
专利文献3：日本国特开2005-017669号公报 
专利文献4：日本国特开2005-019664号公报 
专利文献5：日本国特开2005-049667号公报 
专利文献6：日本国特开2005-106881号公报 
专利文献7：日本国特开2005-108912号公报 
发明内容
但是，使用上述专利文献1～7所述的3片掩模的TFT基板的制造方法需要栅绝缘膜的阳极氧化工序，制造工艺非常复杂。为此，上述TFT基板的制造方法存在所谓实用技术困难的问题。 
此外在实际的制造线中，期望能够提高生产性及高品质的实用技术。 
鉴于相关的课题而进行本发明，其目的在于，提供一种通过削减制造工序的工序数量就能够大幅度地降低制造成本的TFT基板及TFT基板的制造方法。 
为了达成此目的，本发明的TFT基板结构包括：基板，在此基板上形 成的由n型氧化物半导体层构成的第一氧化物层，在此第一氧化物层上形成的由氧化物导电体层构成的第二氧化物层，在上述基板、第一氧化物层及上述第二氧化物层上形成的栅绝缘膜，在此栅绝缘膜上形成的栅布线及栅电极；和由上述第一氧化物层和第二氧化物层的叠层膜构成的源电极、漏电极、源布线、漏布线和像素电极，其中，使用第一抗蚀剂及第一蚀刻液一批地蚀刻第二氧化物层和第一氧化物层，保留成为沟道部的部分及成为源电极、漏电极、源布线、漏布线及像素电极的部分进行蚀刻，然后使用再形成的第一抗蚀剂及第二蚀刻液选择地蚀刻第二氧化物层来形成沟道部；或者，使用第一抗蚀剂及第一蚀刻液选择地蚀刻第二氧化物层，来形成成为沟道部的部分以及源电极、漏电极、源布线、漏布线及像素电极。 
如此这样，作为有源半导体层就能够提供设置了氧化物半导体的顶栅型TFT基板。此外，由于作为TFT的有源层使用氧化物半导体，所以即便流过电流也是稳定的，对于靠电流控制进行工作的有机电场发光装置是有用的。 
此外，优选地，包括在上述栅绝缘膜，栅布线及栅电极上形成的、具有栅布线焊盘用开口部、源漏布线焊盘用开口部及像素电极用开口部的保护用绝缘膜。还优选地，在上述基板上以覆盖上述基板的方式形成上述第一氧化物层。 
如此这样，由于形成TFT基板本身具备保护用绝缘膜的结构，所以能够提供一种能够容易制造利用液晶和有机EL材料等的显示单元和发光单元的TFT基板。 
再有，源漏布线焊盘用开口部是指源布线焊盘用开口部或漏布线焊盘用开口部。 
此外，优选地，上述第一氧化物层是n型氧化物半导体层，并且，上述第二氧化物层是氧化物导电体层。 
如此这样，能够容易地形成沟道部、源电极及漏电极。 
此外，优选地，用上述第二氧化物层形成源布线、漏布线、源电极、漏电极及像素电极的至少一个。 
如此这样，能够削减使用的掩模数，削减制造工序。因此，能够提高生产效率，实现制造成本的成本降低。 
此外，优选地，包括由上述第一氧化物层和第二氧化物层的叠层膜构成的像素电极。 
如此这样，由于能够使叠层膜透明，就能够防止因光引起的误工作。此外，能够削减使用的掩模数，通过削减制造工序，就能够提高生产效率，实现制造成本的成本降低。 
此外，优选地，在至少上述第二氧化物层的基板侧形成上述第一氧化物层。 
如此这样，由于能够使第二氧化物层及第一氧化物层透明，就能够防止因光引起的误工作。 
此外，优选地，上述第二氧化物层的材料相对于上述第一氧化物层的材料具有选择蚀刻性。 
如此这样，由于能够确实且容易地形成沟道部，就能够提高品质。此外，当形成沟道部时，由于能够避免成为沟道部的第一氧化物层受损伤这样的不合格，所以能够提高品质(制造合格率)。 
再有，第二氧化物层的材料相对于第一氧化物层的材料具有选择蚀刻性是指虽然利用规定的蚀刻液体溶解第二氧化物层的材料，但第一氧化物层的材料对上述规定的蚀刻液体具有耐蚀刻性。 
此外，作为规定的蚀刻液体，虽然通常使用草酸水溶液和、磷酸、醋酸及硝酸制成的混合酸、或者硝酸铈氨及过氧化氢水等，但不限于此，例如，根据第二氧化物层的材料和第一氧化物层的材料，能够使用各种各样的蚀刻液体。 
此外，优选地，通过使上述第二氧化物层的材料及上述第一氧化物层的材料的至少一个结晶化，从而使上述第二氧化物层的材料相对于上述第一氧化物层的材料具有选择蚀刻性。 
如此这样，形成沟道部时，由于能够避免成为沟道部的第一氧化物层受损伤这样的不合格，所以能够提高品质(制造合格率)。 
此外，优选地，上述第一氧化物层及上述第二氧化物层的能隙是3.0eV以上。 
如此这样，通过使能隙为3.0eV以上，就能够防止因光引起的误工作。因此，能够提高品质(工作可靠性)。此外，能够使用由第二氧化物层形成的电极，由第一氧化物层和第二氧化物层的叠层膜形成的电极作为像素电极。 
再有，通常虽然能隙为3.0eV以上即可，但优选为3.2eV以上，更优选3.4eV以上。如此这样，通过增大能隙就能够更确实地防止因光引起的误工作。 
此外，优选地，使用氧化物绝缘体作为上述栅绝缘膜。 
如此这样，能够增大栅绝缘膜的介电常数，使薄膜晶体管容易工作， 能够提高可靠性。 
此外，优选在源布线、漏布线、源电极、漏电极及像素电极的至少一个上形成辅助导电层。 
如此这样，能够降低各布线和电极的电阻，能够提高可靠性。此外，能够抑制能效的下降。并且，活用辅助导电层，在半透明·半反射液晶显示装置和反射型液晶显示装置中也是有用的。 
此外，优选上述辅助导电层的材料相对于上述第二氧化物层的材料具有选择蚀刻性。 
如此这样，相对于第二氧化物层就能够选择地蚀刻辅助导电层，能够削减使用的掩模数，能够削减制造工序。因此，能够提高生产效率，实现制造成本的成本下降。此外，例如，在使像素电极露出时由于能够避免成为像素电极的第二氧化物层受损伤这样的不合格，就能够提高品质(制造合格率)。 
再有，相对于第二氧化物层，选择地蚀刻辅助导电层是指虽然利用规定的蚀刻液体溶解辅助导电层的材料，但在第二氧化物层的材料对上述规定的蚀刻液体具有耐蚀刻性的条件下，蚀刻辅助导电层。并且也包含第二氧化物层的蚀刻速度明显慢于辅助导电层的蚀刻速度，稍稍蚀刻第二氧化物层的、无阻碍的蚀刻辅助导电层的情形。 
此外，优选地，通过使上述辅助导电层的材料及上述第二氧化物层的材料至少一个结晶化，使得上述辅助导电层的材料相对于上述第二氧化物层的材料具有选择蚀刻性。 
即便如此这样，也能够相对于第二氧化物层选择地蚀刻辅助导电层，能够削减使用的掩模数，能够削减制造工序。因此，能够提高生产效率，实现制造成本的成本降低。 
此外，优选在上述辅助导电层的上方形成导电性保护膜。 
如此这样，在防止辅助导电层的腐蚀的同时能够提高耐久性。 
此外，优选在上述栅电极或栅布线的至少一个的上方形成导电性保护膜。 
如此这样，在防止栅电极和栅布线的腐蚀的同时能够提高耐久性。 
此外，优选在源布线、漏布线、源电极及漏电极的至少一个的上方具备绝缘膜。 
如此这样，通过在TFT基板上设置有机EL材料、电极及保护膜，就能够容易地得到有机电场发光装置。通常，此绝缘膜是栅绝缘膜。 
此外，本发明的TFT基板的制造方法包括：在基板上依次层叠第一氧化物层、第二氧化物层及第一抗蚀剂，通过半色调(halftone)曝光，将上述第一抗蚀剂形成为规定的形状的工序；使用上述第一抗蚀剂，蚀刻上述第二氧化物层及第一氧化物层，并形成源布线、漏布线、源电极、漏电极及像素电极的工序；再形成上述第一抗蚀剂后，使用该第一抗蚀剂选择地蚀刻上述第二氧化物层，形成沟道部的工序；在上述基板、第一氧化物层及第二氧化物层上依次层叠栅绝缘膜、栅电极布线层及第二抗蚀剂，通过半色调曝光，将上述第二抗蚀剂形成为规定的形状的工序；使用上述第二抗蚀剂，蚀刻上述栅电极布线层及栅绝缘膜，并使源漏布线焊盘及上述像素电极露出的工序；以及再形成上述第二抗蚀剂后，使用该第二抗蚀剂，选择地蚀刻上述栅电极布线层，形成栅电极及栅布线的工序。 
如此这样，使用二片掩模，就能够在有源半导体层上制造使用氧化物半导体层的顶栅型TFT基板，能够削减制造工序，实现制造成本的成本降低。 
再有，源漏布线焊盘是指源布线焊盘或漏布线焊盘。 
此外，本发明的TFT基板的制造方法包括：在基板上依次层叠第一氧化物层、第二氧化物层及第一抗蚀剂，通过半色调曝光，将上述第一抗蚀剂形成为规定的形状的工序；使用上述第一抗蚀剂，蚀刻上述第二氧化物层及第一氧化物层，并形成源布线、漏布线、源电极、漏电极及像素电极的工序；再形成上述第一抗蚀剂后，使用该第一抗蚀剂，选择地蚀刻上述第二氧化物层，形成沟道部的工序；在上述基板、第一氧化物层及第二氧化物层上依次层叠辅助导电层及第二抗蚀剂，使用第二掩模，在上述源布线、漏布线、源电极及漏电极的至少一个以上上形成由上述辅助导电层构成的辅助布线及/或辅助电极的工序；在上述基板、第一氧化物层、第二氧化物层及辅助导电层上，依次层叠栅绝缘膜、栅电极布线层及第三抗蚀剂，并通过半色调曝光，将上述第三抗蚀剂形成为规定的形状的工序；使用上述第三抗蚀剂，蚀刻上述栅电极布线层及栅绝缘膜，使源漏布线焊盘及上 述像素电极露出的工序；以及再形成上述第三抗蚀剂后，使用该第三抗蚀剂，选择地蚀刻上述栅电极布线层，形成栅电极及栅布线的工序。 
如此这样，能够降低各布线和电极的电阻，能够提高可靠性，同时能够抑制能效的降低。此外，使用三片掩模，就能够在有源半导体层上制造使用氧化物半导体层的顶栅型TFT基板，能够削减制造工序，实现制造成本的成本降低。 
此外，本发明的TFT基板的制造方法包括：在基板上依次层叠第一氧化物层、第二氧化物层、辅助导电层及第一抗蚀剂，并通过半色调曝光，将上述第一抗蚀剂形成为规定的形状的工序；使用上述第一抗蚀剂，蚀刻上述辅助导电层，接着，使用上述第一抗蚀剂，蚀刻上述第二氧化物层及第一氧化物层，形成层叠了上述辅助导电层的源布线、漏布线、源电极、漏电极及像素电极的工序；再形成上述第一抗蚀剂后，使用该第一抗蚀剂，选择地蚀刻上述辅助导电层及上述第二氧化物层，形成沟道部的工序；在上述基板、第一氧化物层及辅助导电层上依次层叠栅绝缘膜、栅电极布线层及第二抗蚀剂，并通过半色调曝光，将上述第二抗蚀剂形成为规定的形状的工序；使用上述第二抗蚀剂，蚀刻源漏布线焊盘及上述像素电极上的上述栅电极布线层及栅绝缘膜的工序；以及再形成上述第二抗蚀剂后，使用该第二抗蚀剂，选择地蚀刻上述栅电极布线层，形成栅电极及栅布线，同时使由上述源布线或漏布线形成的上述源漏布线焊盘及上述像素电极露出的工序。 
如此这样，能够降低各布线和电极的电阻，能够提高可靠性，同时能够抑制能效的降低。此外，使用二片掩模，就能够在有源半导体层上制造使用氧化物半导体层的顶栅型TFT基板，能够削减制造工序，实现制造成本的成本降低。 
此外，为了达成上述目的，本发明的TFT基板的制造方法包括：在基板上依次层叠第一氧化物层、第二氧化物层及第一抗蚀剂，并通过半色调曝光，将上述第一抗蚀剂形成为规定的形状的工序；使用上述第一抗蚀剂，用规定的蚀刻液(A)蚀刻上述第二氧化物层及第一氧化物层，形成源布线、漏布线、源电极、漏电极及像素电极的工序；再形成上述第一抗蚀剂，使用该再形成的第一抗蚀剂，选择地蚀刻上述第二氧化物层，形成沟道部 的工序；在上述基板、第一氧化物层及第二氧化物层上依次层叠栅绝缘膜、栅电极布线层及第二抗蚀剂，并通过半色调曝光，将上述第二抗蚀剂形成为规定的形状的工序；使用上述第二抗蚀剂，蚀刻上述栅电极布线层及栅绝缘膜，使由上述源布线或漏布线形成的源漏布线焊盘及上述像素电极露出的工序；再形成上述第二抗蚀剂，使用该再形成的第二抗蚀剂，用规定的蚀刻液(B)选择地蚀刻上述栅电极布线层，形成栅电极及栅布线的工序；在形成有上述栅电极及栅布线的上述基板的上方，依次层叠保护用绝缘膜及第三抗蚀剂，将上述第三抗蚀剂形成为规定的形状的工序；以及使用上述第三抗蚀剂，蚀刻保护用绝缘膜，使上述像素电极、上述源漏布线焊盘及栅布线焊盘露出的工序。 
如此这样，使用三片掩模，就能够在有源半导体层上制造使用氧化物半导体层的顶栅型TFT基板。此外，由于能够削减制造工序，就能够实现制造成本的成本降低。此外，由于作为TFT的有源层使用氧化物半导体，所以即便流过电流也是稳定的。因此，在使制造合格率提高的同时，对于靠电流控制进行工作的有机电场发光装置是有用的。并且，由于TFT基板本身具备保护用绝缘膜，所以能够提供一种能够容易制造利用液晶和有机EL材料等的显示单元和发光单元的TFT基板。 
此外，为了达成上述目的，本发明的TFT基板的制造方法包括：在基板上依次层叠第一氧化物层、第二氧化物层及第一抗蚀剂，并通过半色调曝光，将上述第一抗蚀剂形成为规定的形状的工序；使用上述第一抗蚀剂，用规定的蚀刻液(A)蚀刻上述第二氧化物层及第一氧化物层，形成源布线、漏布线、源电极、漏电极及像素电极的工序；再形成上述第一抗蚀剂，使用该再形成的第一抗蚀剂，选择地蚀刻上述第二氧化物层，形成沟道部的工序；在上述基板、第一氧化物层及第二氧化物层上依次层叠栅绝缘膜、栅电极布线层及第二抗蚀剂，将上述第二抗蚀剂形成为规定的形状的工序；使用上述第二抗蚀剂，用规定的蚀刻液(B)蚀刻上述栅电极布线层，形成栅电极及栅布线的工序；在形成有上述栅电极及栅布线的上述基板的上方，依次层叠保护用绝缘膜及第三抗蚀剂，将上述第三抗蚀剂形成为规定的形状的工序；以及使用上述第三抗蚀剂，蚀刻上述保护用绝缘膜及栅绝缘膜，使上述像素电极、源漏布线焊盘及栅布线焊盘露出的工序。 
如此这样，使用三片掩模，就能够在有源半导体层上制造使用氧化物半导体层的顶栅型TFT基板。此外，由于能够削减制造工序，就能够实现制造成本的成本降低。此外，由于作为TFT的有源层使用氧化物半导体，所以即便流过电流也是稳定的。因此，在使制造合格率提高的同时，对于靠电流控制进行工作的有机电场发光装置是有用的。并且，由于TFT基板本身具备保护用绝缘膜，所以能够提供一种能够容易制造利用液晶和有机EL材料等的显示单元和发光单元的TFT基板。此外，由于能够削减半色调曝光和蚀刻次数，就能够进一步地实现制造成本的成本降低。 
此外，为了达成上述目的，本发明的TFT基板的制造方法包括：在基板上依次层叠第一氧化物层、第二氧化物层、辅助导电层及第一抗蚀剂，并通过半色调曝光，将上述第一抗蚀剂形成为规定的形状的工序；使用上述第一抗蚀剂，用规定的蚀刻液(B)蚀刻上述辅助导电层，进一步用规定的蚀刻液(A)蚀刻上述第二氧化物层及第一氧化物层，形成源布线、漏布线、源电极、漏电极及像素电极的工序；再形成上述第一抗蚀剂，使用该再形成的第一抗蚀剂，用上述规定的蚀刻液(B)蚀刻上述辅助导电层，进一步选择地蚀刻上述第二氧化物层，形成沟道部的工序；在上述基板、第一氧化物层及辅助导电层上依次层叠栅绝缘膜、栅电极布线层及第二抗蚀剂，并通过半色调曝光，将上述第二抗蚀剂形成为规定的形状的工序；使用上述第二抗蚀剂，蚀刻上述栅电极布线层及栅绝缘膜，并使由上述源布线或漏布线形成的源漏布线焊盘及上述像素电极上的上述辅助导电层露出的工序；再形成上述第二抗蚀剂，使用该再形成的第二抗蚀剂及上述规定的蚀刻液(B)，蚀刻上述栅电极布线层，形成栅电极及栅布线的同时，选择蚀刻露出的上述辅助导电层，使上述源漏布线焊盘及像素电极露出的工序；在形成有上述栅电极及栅布线并且露出了上述源漏布线焊盘及像素电极的上述基板的上方，依次层叠保护用绝缘膜及第三抗蚀剂，将上述第三抗蚀剂形成为规定的形状的工序；以及使用上述第三抗蚀剂，蚀刻保护用绝缘膜，并使上述像素电极、上述源漏布线焊盘及由上述栅布线形成的栅布线焊盘露出的工序。 
如此这样，使用三片掩模，就能够在有源半导体层上制造使用氧化物半导体层的顶栅型TFT基板。此外，由于能够削减制造工序，就能够实现 制造成本的成本降低。此外，由于作为TFT的有源层使用氧化物半导体，所以即便流过电流也是稳定的。因此，在使制造合格率提高的同时，对于靠电流控制进行工作的有机电场发光装置是有用的。并且，由于TFT基板本身具备保护用绝缘膜，所以能够提供一种能够容易制造利用液晶和有机EL材料等的显示单元和发光单元的TFT基板。此外，能够降低各布线和电极的电阻。因此，能够提高可靠性，同时能够抑制能效的下降。 
此外，为了达成上述目的，本发明的TFT基板的制造方法包括：在基板上依次层叠第一氧化物层、第二氧化物层、辅助导电层及第一抗蚀剂，并通过半色调曝光，将上述第一抗蚀剂形成为规定的形状的工序；使用上述第一抗蚀剂，用规定的蚀刻液(B)蚀刻上述辅助导电层，进一步用规定的蚀刻液(A)蚀刻上述第二氧化物层及第一氧化物层，形成源布线、漏布线、源电极、漏电极及像素电极的工序；再形成上述第一抗蚀剂，使用该再形成的第一抗蚀剂，用上述规定的蚀刻液(B)蚀刻上述辅助导电层，进一步选择地蚀刻上述第二氧化物层，形成沟道部的工序；在上述基板、第一氧化物层及辅助导电层上依次层叠栅绝缘膜、栅电极布线层及第二抗蚀剂，并通过半色调曝光，将上述第二抗蚀剂形成为规定的形状的工序；使用上述第二抗蚀剂，蚀刻上述栅电极布线层及栅绝缘膜，使上述像素电极上的上述辅助导电层露出的工序；再形成上述第二抗蚀剂，使用该再形成的第二抗蚀剂及上述规定的蚀刻液(B)，蚀刻上述栅电极布线层，形成栅电极及栅布线，同时选择蚀刻露出的上述辅助导电层，使上述像素电极露出的工序；在露出上述像素电极的上述基板的上方，依次层叠保护用绝缘膜及第三抗蚀剂，将上述第三抗蚀剂形成为规定的形状的工序；以及使用上述第三抗蚀剂，蚀刻上述保护用绝缘膜，使上述栅布线焊盘及上述像素电极露出，同时蚀刻源漏布线焊盘上的上述保护用绝缘膜及栅绝缘膜，使由上述辅助导电层形成的上述源漏布线焊盘露出的工序。 
如此这样，使用三片掩模，就能够在有源半导体层上制造使用氧化物半导体层的顶栅型TFT基板。此外，由于能够削减制造工序，就能够实现制造成本的成本降低。此外，由于作为TFT的有源层使用氧化物半导体，所以即便流过电流也是稳定的。因此，在使制造合格率提高的同时，对于靠电流控制进行工作的有机电场发光装置是有用的。并且，由于TFT基板 本身具备保护用绝缘膜，所以能够提供一种能够容易制造利用液晶和有机EL材料等的显示单元和发光单元的TFT基板。此外，能够降低各布线和电极的电阻。因此，能够提高可靠性，同时能够抑制能效的下降。并且，由于作为源漏布线焊盘露出辅助导电层，所以能够降低电阻，能够提高可靠性。 
此外，为了达成上述目的，本发明的TFT基板的制造方法包括：在基板上依次层叠第一氧化物层、第二氧化物层、辅助导电层及第一抗蚀剂，并通过半色调曝光，将上述第一抗蚀剂形成为规定的形状的工序；使用上述第一抗蚀剂，用规定的蚀刻液(B)蚀刻上述辅助导电层，进一步用规定的蚀刻液(A)蚀刻上述第二氧化物层及第一氧化物层，形成源布线、漏布线、源电极、漏电极及像素电极的工序；再形成上述第一抗蚀剂，使用该再形成的第一抗蚀剂，用上述规定的蚀刻液(B)蚀刻上述辅助导电层，进一步选择地蚀刻上述第二氧化物层，形成沟道部的工序；在上述基板、第一氧化物层及辅助导电层上依次层叠栅绝缘膜、栅电极布线层及第二抗蚀剂，将上述第二抗蚀剂形成为规定的形状的工序；使用上述第二抗蚀剂，蚀刻上述栅电极布线层，形成栅电极及栅布线的工序；在形成有上述栅电极及栅布线的上述基板的上方，依次层叠保护用绝缘膜及第三抗蚀剂，并通过半色调曝光，将上述第三抗蚀剂形成为规定的形状的工序；使用上述第三抗蚀剂，蚀刻上述保护用绝缘膜、栅绝缘膜及辅助导电层，使上述像素电极露出的工序；以及再形成上述第三抗蚀剂，使用该再形成的第三抗蚀剂，蚀刻上述保护用绝缘膜及栅绝缘膜，使由上述栅布线形成的栅布线焊盘及由上述辅助导电层形成的源漏布线焊盘露出的工序。 
如此这样，使用三片掩模，就能够在有源半导体层上制造使用氧化物半导体层的顶栅型TFT基板。此外，由于能够削减制造工序，就能够实现制造成本的成本降低。此外，由于作为TFT的有源层使用氧化物半导体，所以即便流过电流也是稳定的。因此，在使制造合格率提高的同时，对于靠电流控制进行工作的有机电场发光装置是有用的。并且，由于TFT基板本身具备保护用绝缘膜，所以能够提供一种能够容易制造利用液晶和有机EL材料等的显示单元和发光单元的TFT基板。此外，能够降低各布线和电极的电阻。因此，能够提高可靠性，同时能够抑制能效的下降。并且，由于作为源漏布线焊盘露出辅助导电层，所以能够降低电阻，能够提高可 靠性。 
此外，优选地，在上述栅电极、栅布线或辅助导电层的至少一个的上方形成导电性保护膜。 
如此这样，当使用蚀刻气体(CHF(CF4，CHF3气体等)，蚀刻保护用绝缘膜或栅绝缘膜时，能够降低对栅电极、栅布线、辅助导电层的损伤。 
此外，优选地，上述规定的蚀刻液(A)为草酸水溶液，上述规定蚀刻液(B)为由磷酸、醋酸及硝酸制成的混合酸，或由硝酸铈氨及过氧化氢水制成的水溶液。 
如此这样，相比于干蚀刻能够减少形成各布线和电极的工艺，能够有效地制造栅电极及栅布线和辅助导电层。 
此外，为了达成上述目的，本发明的TFT基板的制造方法包括：在基板上依次层叠第一氧化物层、第二氧化物层、辅助导电层及第一抗蚀剂，通过半色调曝光，将上述第一抗蚀剂形成为规定的形状的工序；使用上述第一抗蚀剂，用规定的蚀刻液(B)蚀刻上述辅助导电层，进一步用规定的蚀刻液(A)蚀刻上述第二氧化物层，形成沟道部、源布线、漏布线、源电极、漏电极及像素电极的工序；再形成上述第一抗蚀剂，使用该再形成的第一抗蚀剂，用上述规定的蚀刻液(B)选择地蚀刻上述像素电极上的上述辅助导电层，使上述像素电极露出的工序；在上述第一氧化物层、第二氧化物层及辅助导电层上依次层叠栅绝缘膜、栅电极布线层及第二抗蚀剂，并通过半色调曝光，将上述第二抗蚀剂形成为规定的形状的工序；使用上述第二抗蚀剂，蚀刻上述栅电极布线层及栅绝缘膜，使上述像素电极露出的工序；再形成上述第二抗蚀剂，使用该再形成的第二抗蚀剂及上述规定的蚀刻液(B)，选择地蚀刻上述栅电极布线层，形成栅电极及栅布线的工序；在形成有上述栅电极及栅布线并且露出了上述像素电极的上述基板的上方，依次层叠保护用绝缘膜及第三抗蚀剂，并将上述第三抗蚀剂形成为规定的形状的工序；以及使用上述第三抗蚀剂，蚀刻上述保护用绝缘膜，使由上述栅布线形成的栅布线焊盘及上述像素电极露出，同时蚀刻由上述辅助导电层形成的源漏布线焊盘上的上述保护用绝缘膜及栅绝缘膜，使上述源漏布线焊盘露出的工序。 
如此这样，使用三片掩模，就能够在有源半导体层上制造使用氧化物半导体层的顶栅型TFT基板。此外，由于能够削减制造工序，就能够实现 制造成本的成本降低。此外，由于作为TFT的有源层使用氧化物半导体，所以即便流过电流也是稳定的。因此，在使制造合格率提高的同时，对于靠电流控制进行工作的有机电场发光装置是有用的。并且，由于TFT基板本身具备保护用绝缘膜，所以能够提供一种能够容易制造利用液晶和有机EL材料等的显示单元和发光单元的TFT基板。 
此外，为了达成上述目的，本发明的TFT基板的制造方法包括：在基板上依次层叠第一氧化物层、第二氧化物层、辅助导电层及第一抗蚀剂，通过半色调曝光，将上述第一抗蚀剂形成为规定的形状的工序；使用上述第一抗蚀剂，用规定的蚀刻液(B)蚀刻上述辅助导电层，进一步用规定的蚀刻液(A)蚀刻上述第二氧化物层，并形成沟道部、源布线、漏布线、源电极、漏电极及像素电极的工序；再形成上述第一抗蚀剂，使用该再形成的第一抗蚀剂，用上述规定的蚀刻液(B)选择地蚀刻上述像素电极上的上述辅助导电层，使上述像素电极露出的工序；在上述第一氧化物层、第二氧化物层及辅助导电层上依次层叠栅绝缘膜、栅电极布线层及第二抗蚀剂，并将上述第二抗蚀剂形成为规定的形状的工序；使用上述第二抗蚀剂，用规定的蚀刻液(B)蚀刻上述栅电极布线层，形成栅电极及栅布线的工序；在形成有上述栅电极及栅布线的上述基板的上方，依次层叠保护用绝缘膜及第三抗蚀剂，并将上述第三抗蚀剂形成为规定的形状的工序；以及使用上述第三抗蚀剂，蚀刻上述保护用绝缘膜，使由上述栅布线形成的栅布线焊盘露出，同时蚀刻由上述辅助导电层形成的源漏布线焊盘及上述像素电极上的上述保护用绝缘膜及栅绝缘膜，并使上述源漏布线焊盘及像素电极露出的工序。 
如此这样，使用三片掩模，就能够在有源半导体层上制造使用氧化物半导体层的顶栅型TFT基板。此外，由于能够削减制造工序，就能够实现制造成本的成本降低。此外，由于作为TFT的有源层使用氧化物半导体，所以即便流过电流也是稳定的。因此，在使制造合格率提高的同时，对于靠电流控制进行工作的有机电场发光装置是有用的。并且，由于TFT基板本身具备保护用绝缘膜，所以能够提供一种能够容易制造利用液晶和有机EL材料等的显示单元和发光单元的TFT基板。此外，能够抑制对像素电极表面的损伤，能够进一步提高品质。此外，由于能够削减半色调曝光和蚀刻次数，就能够进一步实现制造成本的成本下降。 
此外，优选地，通过热处理使层叠的上述第一氧化物层及/或第二氧化物层的耐蚀刻性改变。 
如此这样，由于增大选择地蚀刻的自由度，就能够削减使用的掩模数，削减制造工序。因此，能够提高生产效率，实现制造成本的成本下降。 
此外，优选地，在上述栅电极、栅布线或辅助导电层的至少一个的上方形成导电性保护膜。 
如此这样，当使用蚀刻气体(CHF(CF4，CHF3气体等)，蚀刻保护用绝缘膜或栅绝缘膜时，能够降低对栅电极、栅布线、辅助导电层的损伤。 
此外，优选地，上述规定的蚀刻液(A)为草酸水溶液，上述规定蚀刻液(B)为由磷酸、醋酸及硝酸制成的混合酸，或由硝酸铈氨及过氧化氢水制成的水溶液。 
如此这样，由于相比于干蚀刻能够减少形成各布线和电极的工艺，所以就能够有效地制造栅电极及栅布线和辅助导电层。 
附图说明
图1表示用于说明本发明的第一实施方式相关的TFT基板的制造方法的示意性流程图。 
图2是用于说明本发明的第一实施方式相关的TFT基板的制造方法的、使用第一半色调掩模的处理的示意图，(a)表示处理前的玻璃基板的剖面图，(b)表示n型氧化物半导体层成膜的剖面图，(c)表示氧化物导电体层成膜的剖面图，(d)表示抗蚀剂涂敷/半色调曝光/显影的剖面图。 
图3是用于说明本发明的第一实施方式相关的TFT基板的制造方法的、使用第一半色调掩模的处理的示意图，(a)表示形成第一蚀刻的源电极、漏电极、源布线、漏布线及像素电极的剖面图，(b)表示再形成第一抗蚀剂的剖面图，(c)表示通过第二蚀刻/抗蚀剂剥离形成沟道部的剖面图。 
图4表示在本发明的第一实施方式的相关的TFT基板的制造方法中，形成有沟道部的TFT基板的主要部分的概括平面图。 
图5是用于说明本发明的第一实施方式相关的TFT基板的制造方法的、使用第二半色调掩模的处理的示意图，(a)表示栅绝缘膜成膜/金属层成膜的剖面图，(b)表示第二抗蚀剂涂敷/半色调曝光/显影的剖面图，(c) 表示第三蚀刻/第二抗蚀剂的再形成/第四蚀刻/抗蚀剂剥离的剖面图。 
图6表示在本发明的第一实施方式的相关的TFT基板的制造方法中，形成有栅电极及栅布线的TFT基板的主要部分的概括平面图。 
图7表示用于说明本发明的第二实施方式的相关的TFT基板的制造方法的示意性流程图。 
图8是用于说明本发明的第二实施方式相关的TFT基板的制造方法的、使用第二掩模的处理的示意图，(a)表示辅助导电层成膜/第二抗蚀剂涂敷/曝光/显影的剖面图，(b)表示第三蚀刻/抗蚀剂剥离的剖面图。 
图9表示在本发明的第二实施方式的相关的TFT基板的制造方法中，形成辅助布线及辅助电极的TFT基板的主要部分的概括平面图。 
图10是用于说明本发明的第二实施方式相关的TFT基板的制造方法的、使用第三半色调掩模的处理的示意图，(a)表示栅绝缘膜成膜/金属层成膜的剖面图，(b)表示第三抗蚀剂涂敷/半色调曝光/显影的剖面图，(c)表示第四蚀刻/第三抗蚀剂的再形成/第五的蚀刻/抗蚀剂剥离的剖面图。 
图11表示在本发明的第三实施方式的相关的TFT基板的制造方法中，形成有栅电极及栅布线的TFT基板的主要部分的概括平面图。 
图12表示用于说明本发明的第三实施方式的相关的TFT基板的制造方法的示意性流程图。 
图13是用于说明本发明的第三实施方式相关的TFT基板的制造方法的、使用第一半色调掩模的处理的示意图，(a)表示处理前的玻璃基板的剖面图，(b)表示n型氧化物半导体层成膜/氧化物导电体层成膜/辅助导电层成膜的剖面图，(c)表示抗蚀剂涂敷/半色调曝光/显影的剖面图。 
图14是用于说明本发明的第三实施方式相关的TFT基板的制造方法的、使用第一半色调掩模的处理的示意图，(a)表示形成第一蚀刻/第二蚀刻的源电极、漏电极、源布线、漏布线及像素电极的剖面图，(b)表示再形成第一抗蚀剂的剖面图，(c)表示通过第三蚀刻/抗蚀剂剥离形成沟道部的剖面图。 
图15表示在本发明的第三实施方式的相关的TFT基板的制造方法中，形成有沟道部的TFT基板的主要部分的概括平面图。 
图16是用于说明本发明的第三实施方式相关的TFT基板的制造方法 的、使用第二半色调掩模的处理的示意图，(a)表示栅绝缘膜成膜/金属层成膜的剖面图，(b)表示第二抗蚀剂涂敷/半色调曝光/显影的剖面图，(c)表示第四蚀刻/第二抗蚀剂的再形成/第五蚀刻/抗蚀剂剥离的剖面图。 
图17表示在本发明的第三实施方式的相关的TFT基板的制造方法中，形成栅电极及栅布线的同时，使漏布线焊盘及像素电极露出的TFT基板的主要部分的概括平面图。 
图18表示用于说明本发明的第四实施方式的相关的TFT基板的制造方法的示意性流程图。 
图19是用于说明本发明的第四实施方式相关的TFT基板的制造方法的、使用第一半色调掩模的处理的示意图，(a)表示n型氧化物半导体层成膜/氧化物导电体层成膜/第一抗蚀剂涂敷/半色调曝光/显影的剖面图，(b)表示第一蚀刻/第一抗蚀剂的再形成的剖面图，(c)表示第二蚀刻/第一抗蚀剂剥离的剖面图。 
图20表示在本发明的第四实施方式的相关的TFT基板的制造方法中，剥离第一抗蚀剂后的TFT基板的主要部分的概括平面图。 
图21是用于说明本发明的第四实施方式相关的TFT基板的制造方法的、使用第二半色调掩模的处理的示意图，(a)表示栅绝缘膜成膜/金属层成膜/第二抗蚀剂涂敷/半色调曝光/显影的剖面图，(b)表示第三蚀刻/第二抗蚀剂的再形成的剖面图，(c)表示第四蚀刻/第二抗蚀剂剥离的剖面图。 
图22表示在本发明的第四实施方式的相关的TFT基板的制造方法中，剥离第二抗蚀剂后的TFT基板的主要部分的概括平面图。 
图23是用于说明本发明的第四实施方式相关的TFT基板的制造方法的、使用第三掩模的处理的示意图，(a)表示保护用绝缘膜成膜/第三抗蚀剂涂敷/曝光/显影的剖面图，(b)表示第五蚀刻/第三抗蚀剂剥离的剖面图。 
图24表示在本发明的第四实施方式的相关的TFT基板的制造方法中，剥离第三抗蚀剂后的TFT基板的主要部分的概括平面图。 
图25表示用于说明本发明的第五实施方式的相关的TFT基板的制造方法的示意性流程图。 
图26是用于说明本发明的第五实施方式相关的TFT基板的制造方法的、使用第二掩模的处理的示意图，(a)表示栅绝缘膜成膜/金属层成膜/第二抗蚀剂涂敷/曝光/显影的剖面图，(b)表示第三蚀刻/第二抗蚀剂剥离的剖面图。 
图27表示在本发明的第五实施方式的相关的TFT基板的制造方法中，剥离第二抗蚀剂后的TFT基板的主要部分的概括平面图。 
图28是用于说明本发明的第五实施方式相关的TFT基板的制造方法的、使用第三掩模的处理的示意图，(a)表示保护用绝缘膜成膜/第三抗蚀剂涂敷/曝光/显影的剖面图，(b)表示第四蚀刻/第三抗蚀剂剥离的剖面图。 
图29表示用于说明本发明的第六实施方式相关的TFT基板的制造方法的示意性流程图。 
图30是用于说明本发明的第六实施方式相关的TFT基板的制造方法的、使用第一半色调掩模的处理的示意图，(a)表示n型氧化物半导体层成膜/氧化物导电体层成膜/辅助导电层成膜/第一抗蚀剂涂敷/半色调曝光/显影的剖面图，(b)表示第一蚀刻/第一抗蚀剂的再形成的剖面图，(c)表示第二蚀刻/第一抗蚀剂剥离的剖面图。 
图31是用于说明本发明的第六实施方式相关的TFT基板的制造方法的、使用第二半色调掩模的处理的示意图，(a)表示栅绝缘膜成膜/金属层成膜/第二抗蚀剂涂敷/半色调曝光/显影的剖面图，(b)表示第三蚀刻/第二抗蚀剂的再形成的剖面图，(c)表示第四蚀刻/第二抗蚀剂剥离的剖面图。 
图32是用于说明本发明的第六实施方式相关的TFT基板的制造方法的、使用第三掩模的处理的示意图，(a)表示保护用绝缘膜成膜/第三抗蚀剂涂敷/曝光/显影的剖面图，(b)表示第五蚀刻/第三抗蚀剂剥离的剖面图。 
图33表示在本发明的第六实施方式的相关的TFT基板的制造方法中，剥离第三抗蚀剂后的TFT基板的主要部分的概括平面图。 
图34表示用于说明本发明的第七实施方式相关的TFT基板的制造方法的示意性流程图。 
图35是用于说明本发明的第七实施方式相关的TFT基板的制造方法的、使用第二半色调掩模的处理的示意图，(a)表示栅绝缘膜成膜/金属层成膜/第二抗蚀剂涂敷/半色调曝光/显影的剖面图，(b)表示第三蚀刻/第二抗蚀剂的再形成的剖面图，(c)表示第四蚀刻/第二抗蚀剂剥离的剖面图。 
图36是用于说明本发明的第七实施方式相关的TFT基板的制造方法的、使用第三掩模的处理的示意图，(a)表示保护用绝缘膜成膜/第三抗蚀剂涂敷/曝光/显影的剖面图，(b)表示第五蚀刻/第三抗蚀剂剥离的剖面图。 
图37表示在本发明的第七实施方式的相关的TFT基板的制造方法中，剥离第三抗蚀剂后的TFT基板的主要部分的概括平面图。 
图38表示用于说明本发明的第八实施方式相关的TFT基板的制造方法的示意性流程图。 
图39是用于说明本发明的第八实施方式相关的TFT基板的制造方法的、使用第二掩模的处理的示意图，(a)表示栅绝缘膜成膜/金属层成膜/第二抗蚀剂涂敷/曝光/显影的剖面图，(b)表示第三蚀刻/第二抗蚀剂剥离的剖面图。 
图40是用于说明本发明的第八实施方式相关的TFT基板的制造方法的、使用第三半色调掩模的处理的示意图，(a)表示保护用绝缘膜成膜/第三抗蚀剂涂敷/半色调曝光/显影的剖面图，(b)表示第四蚀刻/第三抗蚀剂的再形成的剖面图。 
图41是用于说明本发明的第八实施方式相关的TFT基板的制造方法的、使用第三半色调掩模的处理的示意图，(a)表示第五蚀刻的剖面图，(b)表示第三抗蚀剂剥离的剖面图。 
图42表示用于说明本发明的第九实施方式相关的TFT基板的制造方法的示意性流程图。 
图43是用于说明本发明的第九实施方式相关的TFT基板的制造方法的、使用第一半色调掩模的处理的示意图，(a)表示n型氧化物半导体层成膜/氧化物导电体层成膜/辅助导电层成膜/第一抗蚀剂涂敷/半色调曝光/显影的剖面图，(b)表示第一蚀刻/第一抗蚀剂的再形成的剖面图，(c)表示第二蚀刻/第一抗蚀剂剥离的剖面图。 
图44表示在本发明的第九实施方式的相关的TFT基板的制造方法中，剥离第一抗蚀剂后的TFT基板的主要部分的概括平面图。 
图45是用于说明本发明的第九实施方式相关的TFT基板的制造方法的、使用第二半色调掩模的处理的示意图，(a)表示栅绝缘膜成膜/金属层成膜/第二抗蚀剂涂敷/半色调曝光/显影的剖面图，(b)表示第三蚀刻/第二 抗蚀剂的再形成的剖面图，(c)表示第四蚀刻/第二抗蚀剂剥离的剖面图。 
图46表示在本发明的第九实施方式的相关的TFT基板的制造方法中，剥离第二抗蚀剂后的TFT基板的主要部分的概括平面图。 
图47是用于说明本发明的第九实施方式相关的TFT基板的制造方法的、使用第三掩模的处理的示意图，(a)表示保护用绝缘膜成膜/第三抗蚀剂涂敷/曝光/显影的剖面图，(b)表示第五蚀刻/第三抗蚀剂剥离的剖面图。 
图48表示在本发明的第九实施方式的相关的TFT基板的制造方法中，剥离第三抗蚀剂后的TFT基板的主要部分的概括平面图。 
图49表示用于说明本发明的第十实施方式相关的TFT基板的制造方法的示意性流程图。 
图50是用于说明本发明的第十实施方式相关的TFT基板的制造方法的、使用第二掩模的处理的示意图，(a)表示栅绝缘膜成膜/金属层成膜/第二抗蚀剂涂敷/曝光/显影的剖面图，(b)表示第三蚀刻/第二抗蚀剂剥离的剖面图。 
图51表示在本发明的第十实施方式的相关的TFT基板的制造方法中，剥离第二抗蚀剂后的TFT基板的主要部分的概括平面图。 
图52是用于说明本发明的第十实施方式相关的TFT基板的制造方法的、使用第三掩模的处理的示意图，(a)表示保护用绝缘膜成膜/第三抗蚀剂涂敷/曝光/显影的剖面图，(b)表示第四蚀刻/第三抗蚀剂剥离的剖面图。 
图53表示用于说明本发明的第十一实施方式相关的TFT基板的制造方法的示意性流程图。 
图54是用于说明现有例相关的TFT基板的制造方法的示意图，(a)表示形成栅电极的剖面图，(b)表示形成蚀刻停止层的剖面图，(c)表示形成源电极及漏电极的剖面图，(d)表示形成层间绝缘膜的剖面图，(e)表示形成像素电极的剖面图。 
具体实施方式
[TFT基板的制造方法中的第一实施方式] 
本实施方式的TFT基板的制造方法对应于权利要求18。 
图1示出了用于说明本发明的第一实施方式相关的TFT基板的制造方法的示意性流程图。 
在同一图中，首先，在基板1010上，顺序层叠作为第一氧化物层的n型氧化物半导体层1020、作为第二氧化物层的氧化物导电体层1030及第一抗蚀剂1031，利用第一半色调(halftone)掩模1032及半色调曝光，以规定的形状形成第一抗蚀剂1031(步骤S1001)。 
接着，参照附图说明使用第一半色调掩模1032的处理。 
(使用第一半色调掩模的处理) 
图2是用于说明本发明的第一实施方式相关的TFT基板的制造方法的、使用第一半色调掩模的处理的示意图，(a)表示处理前的玻璃基板的剖面图，(b)表示n型氧化物半导体层成膜的剖面图，(c)表示氧化物导电体层成膜的剖面图，(d)表示抗蚀剂涂敷/半色调曝光/显影的剖面图。 
在同一图(a)中，首先，制备透光性的玻璃基板1010。 
接着，如同一图(b)所示，使用氧化铟-氧化铈(In2O3∶CeO2＝约97∶3wt％)的靶，在基板1010上成膜膜厚约150nm的n型氧化物半导体层1020。此时的条件，氧∶氩比为约10∶90vol.％，且基板温度为约200℃。 
再有，n型氧化物半导体层1020不限于由上述氧化铟-氧化铈形成的氧化物半导体层，例如也可以是由氧化铟-氧化铈-氧化锌类、和氧化铟-氧化钐、氧化锌-氧化镁等形成的氧化物半导体层。 
在此得到的氧化铟-氧化铈薄膜的载流子密度为10+16cm-3以下，是作为半导体充分地进行工作的区域。此外，空穴迁移率为5cm2/V·sec。如果载流子密度不到10+17cm-3的话，就完全成为工作区域，并且迁移率与非晶硅的迁移率相比大10倍左右，是非常有用的半导体薄膜。 
此外，此薄膜为非晶质的情况下，能够溶解在草酸水溶液、和由磷酸、醋酸及硝酸制成的混合酸(适当地简称为混合酸)中，但通过加热结晶化，就会不溶于草酸水溶液和混合酸中，表现出耐蚀性。此外，结晶温度能够通过添加的氧化铈的量来控制。由此，能够体现第一氧化物层和第二氧化物的选择蚀刻性。 
此外，通过适当选择组成，就能够选择第一氧化物层和第一氧化物层的选择蚀刻性。 
接着，如同一图(c)所示，使用氧化铟-氧化锡-氧化钐(In2O3∶SnO2∶ Sm2O3＝约90∶7∶3wt％)的靶在n型氧化物半导体层1020上成膜膜厚约100nm的氧化物导电体层1030。此时的条件，氧∶氩比为约99∶1(体积％)vol.％，且基板温度为约150℃。 
氧化铟-氧化锡-氧化钐薄膜为非晶质的情况下，能够用草酸水溶液和混合酸来进行蚀刻。此外，如果使其结晶，就会相对于草酸水溶液和混合酸不溶解，表现出耐蚀性。此外，可以通过添加的氧化钐的量来决定结晶温度，如果增加量，在高温下就会结晶。基于这些特征，利用与上述第一氧化物层的蚀刻速度之差，就能够控制选择蚀刻性。 
再有，氧化物导电体层1030不限于由上述氧化铟-氧化锡-氧化钐形成的氧化物导电体层，例如，也可以为由氧化铟-氧化锡、氧化铟-氧化锌、氧化铟-氧化锡-氧化锌等形成氧化物导电体层。此外，在本实施方式中，由于氧化物导电体层1030兼为像素电极1037，所以可以使用导电性优良的物质。 
此外，由于由氧化铟-氧化锡-氧化锌形成的氧化物导电体层1030是非晶质的，溶解于草酸水溶液且不溶于混合酸中，所以是有用的。此时，氧化锡的含有量为约10～40重量％，氧化锌为约10～40重量％，剩余的为氧化铟。当氧化锡、氧化锌都小于等于约10重量％时，丧失对混合酸的耐蚀性，就会溶解。此外，当氧化锡超过约40重量％时，就不溶解于草酸水溶液中，电阻率就会增大。此外，当氧化锌超过约40重量％时，就存在丧失对混合酸的耐蚀性的情形。也可以适当选择氧化锡、氧化锌之比。 
接着，如同一图(d)所示，在氧化物导电体层1030上涂敷第一抗蚀剂1031，利用第一半色调掩模1032及半色调曝光，以规定的形状成型第一抗蚀剂1031(步骤S1001)。第一抗蚀剂1031覆盖沟道部1021、源电极1033、漏电极1034、源布线1035、漏布线1036及像素电极1037，并且用半色调掩模部1321，以覆盖沟道部1021的部分比其它部分薄的形状形成第一抗蚀剂1031。 
接着，如图1所示，使用第一抗蚀剂1031及第一蚀刻液，蚀刻氧化物导电体层1030及n型氧化物半导体层1020。通过此蚀刻形成源电极1033、漏电极1034、源布线1035、漏布线1036及像素电极1037(步骤S1002)。 
图3是用于说明本发明的第一实施方式相关的TFT基板的制造方法的、使用第一半色调掩模的处理的示意图，(a)表示形成第一蚀刻的源电极、漏电极、源布线、漏布线及像素电极的剖面图，(b)表示再形成第一抗蚀剂的剖面图，(c)表示通过第二蚀刻/抗蚀剂剥离形成沟道部的剖面图。 
在同一图(a)中，使用第一抗蚀剂1031及第一蚀刻液(草酸水溶液)，保留成为沟道部1021的部分以及成为源电极1033、漏电极1034、源布线1035、漏布线1036及像素电极1037的部分进行蚀刻。通过此蚀刻，形成源电极1033、漏电极1034、源布线1035、漏布线1036及像素电极1037(步骤S1002)。此外，由于作为第一蚀刻液，使用草酸水溶液，所以一批地蚀刻氧化物导电体层1030及n型氧化物半导体层1020。 
接着，如同一图(b)所示，灰化第一抗蚀剂1031中、沟道部1021上的薄薄地形成的部分，再形成第一抗蚀剂1031。接着，如同一图(c)所示，使用再形成的第一抗蚀剂1031及第二蚀刻液(由磷酸、醋酸及硝酸制成的混合酸(通常称为PAN。))，选择地蚀刻氧化物导电体层1030，形成沟道部1021(步骤S1003)。在此，氧化物导电体层1030使用对于PAN溶解的氧化物，并且，n型氧化物半导体层1020使用具有耐PAN性的氧化物。由此，就不对n型氧化物半导体层1020造成损伤，能够确实地选择蚀刻氧化物导电体层1030。此外，作为第一氧化物层形成n型氧化物半导体层1020，并且，作为第二氧化物层形成氧化物导电体层1030，由此就能够容易地形成沟道部1021、源电极1033及漏电极1034。 
接着，灰化再形成的第一抗蚀剂1031时，如图4所示，在基板1010上露出源电极1033、漏电极1034、源布线1035、漏布线1036及像素电极1037。图3(c)中示出的、漏电极1034、沟道部1021、源电极1033、源布线1035及像素电极1037代表图4中的A-A剖面，漏布线1036代表B-B剖面。 
此外，用n型氧化物半导体层1020形成源电极1033、漏电极1034、源布线1035、漏布线1036及像素电极1037。如此这样，能够削减使用的掩模数，削减制造工序。因此，能够提高生产效率，实现制造成本的成本降低。 
并且，像素电极1037是由n型氧化物半导体层1020和氧化物导电体 层1030形成的叠层膜，此叠层膜是透明的。由此，能够防止因光引起的误工作。 
此外，在至少氧化物导电体层1030的基板1010侧形成n型氧化物半导体层1020。由此，由于能够使氧化物导电体层1030及n型氧化物半导体层1020成为透明的，所以能够防止因光引起的误工作。 
再有，在本实施方式中，用第一蚀刻液，一批地蚀刻氧化物导电体层1030及n型氧化物半导体层1020，利用第二蚀刻液蚀刻上层的氧化物导电体层1030。通常，根据n型氧化物半导体层1020及氧化物导电体层1030的薄膜蚀刻速度来选择第一蚀刻液及第二蚀刻液。即，重要之处在于，对于第一蚀刻液所要求的特性而言，能够一批地蚀刻两层1030、1020；且重要之处在于，对于第二蚀刻液所要求的特性，能够选择地蚀刻上层的氧化物导电体层1030。 
此外，也可以利用第一蚀刻液蚀刻氧化物导电体层1030，使用第二蚀刻液蚀刻n型氧化物半导体层1020。 
接着，使氧化物导电体层1030的耐蚀刻性变化(步骤S1004)。即，加热氧化物导电体层1030使其结晶。通过此结晶化，氧化物导电体层1030，就会变得相对于蚀刻由Cr(铬)形成的金属层1050的蚀刻液(硝酸铈氨氢氧化物水溶液(通常称为CAN。))具有耐CAN性。 
再有，在本实施方式中，虽然在栅绝缘膜1040的成膜前使耐蚀刻性变化，但不限于此，例如也可以在栅绝缘膜1040的成膜时，提高基板温度而改变耐蚀刻性。 
此外，加热氧化物导电体层1030使其结晶时，氧化物导电体层1030就会变得相对于蚀刻Al(铝)的蚀刻液(PAN)具有耐PAN性。 
接着，如图1所示，在基板1010、n型氧化物半导体层1020及氧化物导电体层1030上顺序层叠栅绝缘膜1040、作为栅电极布线层的金属层1050及第二抗蚀剂1051，利用第二半色调掩模1052及半色调曝光，以规定的形状形成第二抗蚀剂1051(步骤S1005)。 
接着，参照附图，说明使用第二半色调掩模1052的处理。 
(使用第二半色调掩模的处理) 
图5是用于说明本发明的第一实施方式相关的TFT基板的制造方法 的、使用第二半色调掩模的处理的示意图，(a)表示栅绝缘膜成膜/金属层成膜的剖面图，(b)表示第二抗蚀剂涂敷/半色调曝光/显影的剖面图，(c)表示第三蚀刻/第二抗蚀剂的再形成/第四蚀刻/抗蚀剂剥离的剖面图。 
在同一图(a)中，首先，利用辉光放电CVD(化学蒸发法)，在基板1010、n型氧化物半导体层1020及氧化物导电体层1030上堆积膜厚约300nm的氮化硅(SiNX)膜即栅绝缘膜1040。再有，在本实施方式中，作为放电气体使用SiH4-NH3-N2类的混合气体。 
接着，使用Cr靶，利用高频溅射法，在氩100％的条件下，形成用于形成栅电极1053及栅布线1054的厚度约150nm的金属层(Cr薄膜层)1050。再有，金属层1050不限于Cr，例如也可以使用Al、Cu(铜)、Ag(银)、Au(金)等金属和合金。 
接着，如同一图(b)所示，利用第二半色调掩模1052及半色调曝光，以规定的形状形成第二抗蚀剂1051(步骤S1005)。除源布线1035、像素电极1037及漏布线焊盘1038的上方外，在金属层1050上形成第二抗蚀剂1051。此外，在成为栅电极1053及栅布线1054的部分的上方比在其它部分形成的第二抗蚀剂1051厚。 
接着，如同一图(c)所示，使用第二抗蚀剂1051及第三蚀刻液(硝酸铈氨氢氧化物水溶液(CAN)，蚀刻源布线1035、像素电极1037及漏布线焊盘1038上方的金属层1050。再有，在本实施方式中，由于金属层由Cr形成，所以作为第三蚀刻液使用CAN，但当金属层1050由Al形成的情况下，作为第三蚀刻液就使用PAN。 
接着，使用第二抗蚀剂1051及蚀刻气体(CHF(CF4，CHF3气体等))，蚀刻源布线1035、像素电极1037及漏布线焊盘1038的上方的栅绝缘膜1040，使像素电极1037及漏布线焊盘1038露出(步骤S1006)。此时，由于CHF中的氧化物(氧化物导电体层1030)的蚀刻速度极其慢，所以基本上仅蚀刻栅绝缘膜1040。再有，在本实施方式中，虽然也露出源布线1035，但不限于此。 
接着，灰化第二抗蚀剂1051中、薄薄地形成的部分(除栅电极1053及栅布线1054之外的部分)，再形成第二抗蚀剂1051。接着，使用再形成的第二抗蚀剂1051及第四蚀刻液(CAN)，选择地蚀刻由Cr形成的金属 层1050，形成栅电极1053及栅布线1054(步骤S1007)。在此，露出的源布线1035、像素电极1037及漏布线焊盘1038的氧化物导电体层1030，通过上述的热处理，由于具有耐CAN性，所以就能够确实地选择蚀刻金属层1050。即，通过上述蚀刻，能够避免蚀刻露出的源布线1035、像素电极1037及漏布线焊盘1038，受损伤这样的不合格。 
接着，灰化再形成的第二抗蚀剂1051时，如图6所示，在基板1010上露出栅绝缘膜1040、和栅电极1053、栅布线1054、源布线1035、像素电极1037及漏布线焊盘1038。 
图5(c)所示的漏电极1034、沟道部1021、栅电极1053、源电极1033、源布线1035及像素电极1037代表图6中的C-C剖面。漏布线焊盘1038代表D-D剖面。栅布线1054代表E-E剖面。此外，虽然未图示，但在栅布线1054上根据需要形成栅布线焊盘。 
像这样，根据本实施方式的TFT基板的制造方法，使用二片掩模(第一半色调掩模1032及第二半色调掩模1052)就能够在有源层上制造使用n型氧化物半导体层1020的顶栅型TFT基板1001，能够削减制造工序，实现制造成本的成本降低。并且，由于在TFT的有源层中使用氧化物半导体(n型氧化物半导体层1020)，所以即便流过电流也是稳定的，在控制电流进行工作的有机电场发光装置中是有用的。 
[TFT基板的制造方法中的第二实施方式] 
本实施方式的TFT基板的制造方法对应于权利要求19。 
图7示出了用于说明本发明的第二实施方式相关的TFT基板的制造方法的示意性流程图。 
在同一图中，首先，在基板1010上顺序层叠n型氧化物半导体层1020、氧化物导电体层1030及第一抗蚀剂1031，利用第一半色调掩模1032及半色调曝光，以规定的形状形成第一抗蚀剂1031(步骤S1011)。接着，使用第一抗蚀剂1031及第一蚀刻液，蚀刻n型半导体层1030及n型氧化物半导体层1020，形成源电极1033、漏电极1034、源布线1035、漏布线1036及像素电极1037(步骤S1012)。并且，使用再形成的第一抗蚀剂1031及第二蚀刻液(PAN)，选择地蚀刻氧化物导电体层1030，形成沟道部1021 (步骤S1013)。 
再有，到此为止的各步骤S1011、1012、1013与上述的第一实施方式的各步骤S1001、1002、1003相同。 
接着，使氧化物导电体层1030的耐蚀刻性变化(步骤S1014)。即，加热氧化物导电体层1030使其结晶，通过此结晶化，氧化物导电体层1030，就会变得相对于蚀刻由Al形成的辅助导电层1060的蚀刻液(PAN)具有耐PAN性。 
接着，如图8所示，在基板1010、n型氧化物半导体层1020及氧化物导电体层1030上顺序层叠辅助导电层1060及第二抗蚀剂1061，使用第二掩模1062，在漏布线1036、源电极1033及漏电极1034上形成由辅助导电层1060形成的辅助布线及/或辅助电极(步骤S1015)。 
接着，参照附图说明使用第二掩模1062的处理。 
(使用第二掩模的处理) 
图8是用于说明本发明的第二实施方式相关的TFT基板的制造方法的、使用第二掩模的处理的示意图，(a)表示辅助导电层成膜/第二抗蚀剂涂敷/曝光/显影的剖面图，(b)表示第三蚀刻/抗蚀剂剥离的剖面图。 
在同一图(a)中，使用Al靶，在基板1010、n型氧化物半导体层1020及氧化物导电体层1030上成膜膜厚约200nm的由Al薄膜形成的辅助导电层1060，接着，涂敷第二抗蚀剂1061。接着，使用第二掩模1062进行曝光，进一步进行显影，以规定的形状形成第二抗蚀剂1061。 
接着，如同一图(b)所示，对不需要的部分的Al薄膜，使用由磷酸-醋酸-硝酸水溶液(PAN)制成的蚀刻液，进行第三蚀刻。在此，n型氧化物半导体层1020预先具有耐PAN性，氧化物导电体层1030通过上述结晶化具有耐PAN性。因此，无阻碍地蚀刻辅助导电层1060，形成漏电极用辅助电极1341、源电极用辅助电极1331及漏布线用辅助布线1361(步骤S1015)。接着，灰化第二抗蚀剂1061时，如图9所示，在漏电极1034、源电极1033及漏布线1036上露出由辅助导电层1060形成的、漏电极用辅助电极1341、源电极用辅助电极1331及漏布线用辅助布线1361。 
图8(c)所示的漏电极用辅助电极1341、沟道部1021、源电极用辅助电极1331、源布线1035及像素电极1037代表图9中的F-F剖面。漏布线用辅助布线1361代表G-G剖面。 
再有，辅助导电层1060和氧化物导电体层1030的电连接电阻为气体的情况下，可以在其间插入Mo(钼)、Ti(钛)等。此外，虽然未图示，但在源漏布线焊盘上露出Al，耐久性产生问题的情况下，也可以用氧化铟-氧化锡-氧化钐等的氧化物导电体层覆盖Al薄膜上部。此外，在这些Al薄膜和氧化物导电体层之间电的连接电阻为气体的情况下也可以插入Mo、Ti等。 
接着，如图7所示，在基板1010、n型氧化物半导体层1020、氧化物导电体层1030及辅助导电层1060上顺序层叠栅绝缘膜1040、作为栅电极布线层的金属层1050及第三抗蚀剂1051a，利用第三半色调掩模1052a及半色调曝光，以规定的形状形成第三抗蚀剂1051a(步骤S1016)。 
接着，参照附图说明使用第三半色调掩模1052a的处理。 
(使用第三半色调掩模的处理) 
图10是用于说明本发明的第二实施方式相关的TFT基板的制造方法的、使用第三半色调掩模的处理的示意图，(a)表示栅绝缘膜成膜/金属层成膜的剖面图，(b)表示第三抗蚀剂涂敷/半色调曝光/显影的剖面图，(c)表示第四蚀刻/第三抗蚀剂的再形成/第五蚀刻/抗蚀剂剥离的剖面图。 
在同一图(a)中，首先，与第一实施方式基本上相同，利用辉光放电CVD法，在基板1010、n型氧化物半导体层1020及氧化物导电体层1030上堆积膜厚约300nm的氮化硅(SiNX)膜即栅绝缘膜1040。接着，使用Cr靶，利用高频溅射法，在氩100％的条件下，形成用于形成栅电极1053及栅布线1054的厚度约150nm的金属层(铬薄膜层)1050。 
接着，如同一图(b)所示，利用第三半色调掩模1052a及半色调曝光，以规定的形状形成第二抗蚀剂1051a(步骤S1016)。除源布线1035、像素电极1037及漏布线焊盘1038a的上方外，在金属层1050上形成第三抗蚀剂1051a。此外，在成为栅电极1053及栅布线1054的部分的上方比在其它部分形成的第三抗蚀剂1051a厚。 
接着，如同一图(c)所示，使用第三抗蚀剂1051a及第四蚀刻液(硝酸铈氨氢氧化物水溶液(CAN))，蚀刻源布线1035、像素电极1037及漏布 线焊盘1038a上方的金属层1050。 
接着，使用第三抗蚀剂1051a及蚀刻气体(CHF(CF4，CHF3气体等))，蚀刻源布线1035、像素电极1037及漏布线焊盘1038a的上方的栅绝缘膜1040，使像素电极1037及漏布线焊盘1038a露出(步骤S1017)。此时，由于CHF中的氧化物(氧化物导电体层1030)的蚀刻速度极其慢，所以基本上仅蚀刻栅绝缘膜1040。 
接着，灰化第三抗蚀剂1051a中、薄薄地形成的部分(除栅电极1053及栅布线1054之外的部分)，再形成第三抗蚀剂1051a。接着，使用再形成的第三抗蚀剂1051a及第五蚀刻液(CAN)，选择地蚀刻由Cr形成的金属层1050，形成栅电极1053及栅布线1054(步骤S1018)。在此，露出的源布线1035及像素电极1037的氧化物导电体层1030，通过上述的热处理，由于具有耐CAN性，所以就能够确实地选择蚀刻不需要的金属层1050。此外，由于成为漏布线焊盘1038a的漏布线用辅助布线1361由Al形成，具有耐CAN性，所以未被蚀刻。 
接着，灰化再形成的第三抗蚀剂1051a时，如图11所示，在基板1010上露出栅绝缘膜1040、和栅电极1053、栅布线1054、源布线1035、像素电极1037及漏布线焊盘1038a。 
图10(c)所示的漏电极1034(及漏电极用辅助电极1341)、沟道部1021、栅电极1053、源电极1033(及源电极用辅助电极1331)、源布线1035及像素电极1037代表图11中的H-H剖面。漏布线焊盘1038a代表I-I剖面。 
像这样，根据本实施方式的TFT基板的制造方法，能够降低各布线和电极的电阻，能够提高可靠性。此外，能够抑制能效的下降。并且，由于使用三片掩模(第一半色调掩模1032、第二掩模1062及第三半色调掩模1052a)就能够在有源层上制造使用n型氧化物半导体层1020的顶栅型TFT基板1001a，所以就能够削减制造工序，实现制造成本的成本降低。 
再有，金属层1050和辅助导电层1060不限于Cr、Al，也可以使用Mo、Ag、Cu等的金属、合金。此外，能够使用Mo/Al/Mo，Ti/Al/Ti等的金属薄膜的叠层膜。并且，也可以在上部成膜IZO等氧化物薄膜，以便金属布线在整个面都不露出来。如此这样，由于在金属层上成膜氧化物薄膜， 就能够防止金属薄膜等的腐蚀。 
[TFT基板的制造方法中的第三实施方式] 
本实施方式的TFT基板的制造方法对应于权利要求20。 
图12示出了用于说明本发明的第三实施方式相关的TFT基板的制造方法的示意性流程图。 
在同一图中，首先，在基板1010上顺序层叠n型氧化物半导体层1020、氧化物导电体层1030、辅助导电层1060及第一抗蚀剂1061b，利用第一半色调掩模1062b及半色调曝光，以规定的形状形成第一抗蚀剂1061b(步骤S1021)。 
接着，参照附图说明使用第一半色调掩模1062b的处理。 
(使用第一半色调掩模的处理) 
图13是用于说明本发明的第三实施方式相关的TFT基板的制造方法的、使用第一半色调掩模的处理的示意图，(a)表示处理前的玻璃基板的剖面图，(b)表示n型氧化物半导体层成膜/氧化物导电体层成膜/辅助导电层成膜的剖面图，(c)表示抗蚀剂涂敷/半色调曝光/显影的剖面图。 
在同一图(a)中，首先，制备透光性的玻璃基板1010。 
接着，如同一图(b)所示，使用氧化铟-氧化铈(In2O3∶CeO2＝约97∶3wt％)的靶，在基板1010上成膜膜厚约150nm的n型氧化物半导体层1020。此时的条件，氧∶氩比为约90∶10vol.％，且基板温度为约200℃。 
接着，使用氧化铟-氧化锡-氧化钐(In2O3∶SnO2∶Sm2O3＝约90∶7∶3wt％)的靶，在n型氧化物半导体层1020上成膜膜厚约100nm的氧化物导电体层1030。此时的条件，氧∶氩比为约99∶1vol.％，且基板温度为约150℃。 
并且，使用Cr金属靶，在氧化物导电体层1030上成膜膜厚约200nm的由Cr形成的辅助导电层1060。 
接着，如同一图(c)所示，在辅助导电层1060上涂敷第一抗蚀剂1061b，利用第一半色调掩模1062b及半色调曝光，以规定的形状成型第一抗蚀剂1061b(步骤S1021)。第一抗蚀剂1061b覆盖沟道部1021、源电极1033、漏电极1034、源布线1035、漏布线1036及像素电极1037，并且用半色调掩模部1621，以覆盖沟道部1021的部分比其它部分薄的形状形成第一抗蚀剂1061b。 
接着，如图12所示，使用第一抗蚀剂1061b，蚀刻辅助导电层1060、n型半导体层1030及n型氧化物半导体层1020，形成源电极1033、漏电极1034、源布线1035、漏布线1036及像素电极1037(步骤S1022)。 
图14是用于说明本发明的第三实施方式相关的TFT基板的制造方法的、使用第一半色调掩模的处理的示意图，(a)表示形成第一蚀刻/第二蚀刻的源电极、漏电极、源布线、漏布线及像素电极的剖面图，(b)表示再形成第一抗蚀剂的剖面图，(c)表示通过第三蚀刻/抗蚀剂剥离形成沟道部的剖面图。 
在同一图(a)中，使用第一抗蚀剂1061b及第一蚀刻液(硝酸铈氨氢氧化物水溶液(CAN)，蚀刻去除辅助导电层1060。接着，使用第一抗蚀剂1061b及第二蚀刻液(草酸水溶液)，蚀刻氧化物导电体层1030及n型氧化物半导体层1020。即，保留成为沟道部1021的部分以及成为源电极1033、漏电极1034、源布线1035、漏布线1036及像素电极1037的部分进行蚀刻。通过此蚀刻，形成源电极1033、漏电极1034、源布线1035、漏布线1036及像素电极1037(步骤S1022)。 
接着，如同一图(b)所示，灰化第一抗蚀剂1061b中、沟道部1021上的薄薄地形成的部分，再形成第一抗蚀剂1061b。接着，如同一图(c)所示，使用再形成的第一抗蚀剂1061b及第三蚀刻液(PAN)，选择地蚀刻氧化物导电体层1030，形成沟道部1021(步骤S1023)。在此，氧化物导电体层1030使用对于PAN溶解的氧化物，并且，n型氧化物半导体层1020使用具有耐PAN性的氧化物。因此，就能够确实地选择蚀刻氧化物导电体层1030。 
再有，作为第三蚀刻液，使用(硝酸铈氨氢氧化物水溶液(CAN))，选择地蚀刻氧化物导电体层1030，形成沟道部1021也是可以的。此情况下，氧化物导电体层1030使用对于CAN溶解的氧化物，并且，n型氧化物半导体层1020使用具有耐CAN性的氧化物。 
接着，灰化再形成的第一抗蚀剂1061b时，如图15所示，在基板1010上露出在源电极1033、漏电极1034、源布线1035、漏布线1036及像素电极1037上形成的辅助导电层1060。 
图14(c)中示出的、漏电极1034、漏电极用辅助电极1341、沟道部1021、源电极1033、源电极用辅助电极1331、源布线1035及像素电极1037代表图15中的J-J剖面，漏布线1036及漏布线用辅助布线1361代表K-K剖面。 
接着，使氧化物导电体层1030的耐蚀刻性变化(步骤S1024)。即，加热氧化物导电体层1030使其结晶，通过此结晶化，氧化物导电体层1030，就会变得相对于蚀刻金属层1050的蚀刻液(CAN)具有耐CAN性。 
再有，在本实施方式中，虽然在栅绝缘膜1040的成膜前使耐蚀刻性变化，但不限于此，例如也可以在栅绝缘膜1040的成膜时，提高基板温度而改变耐蚀刻性。 
接着，如图12所示，在基板1010、n型氧化物半导体层1020及辅助导电层1060上顺序层叠栅绝缘膜1040、作为栅电极布线层的金属层1050及第二抗蚀剂1051b，利用第二半色调掩模1052b及半色调曝光，以规定的形状形成第二抗蚀剂1051b(步骤S1025)。 
接着，参照附图说明使用第二半色调掩模1052b的处理。 
(使用第二半色调掩模的处理) 
图16是用于说明本发明的第三实施方式相关的TFT基板的制造方法的、使用第二半色调掩模的处理的示意图，(a)表示栅绝缘膜成膜/金属层成膜的剖面图，(b)表示第二抗蚀剂涂敷/半色调曝光/显影的剖面图，(c)表示第四蚀刻/第二抗蚀剂的再形成/第五蚀刻/抗蚀剂剥离的剖面图。 
在同一图(a)中，首先，利用辉光放电CVD法，在基板1010、n型氧化物半导体层1020及辅助导电层1060上堆积膜厚约300nm的氮化硅(SiNX)膜即栅绝缘膜1040。 
接着，使用Cr靶，利用高频溅射法，在氩100％的条件下，形成用于形成栅电极1053及栅布线1054的厚度约150nm的金属层(铬薄膜层)1050。 
接着，如同一图(b)所示，利用第二半色调掩模1052b及半色调曝光，以规定的形状形成第二抗蚀剂1051b(步骤S1025)。除源布线1035、像素电极1037及漏布线焊盘1038的上方外，在金属层1050上形成第二抗蚀剂1051b。此外，在成为栅电极1053及栅布线1054的部分的上方比在其它部分形成的第二抗蚀剂1051b厚。 
接着，如同一图(c)所示，使用第二抗蚀剂1051b及第四蚀刻液(硝酸铈氨氢氧化物水溶液(CAN)，蚀刻源布线1035、像素电极1037及漏布线焊盘1038上方的金属层50。接着，使用第二抗蚀剂1051b及蚀刻气体(CHF(CF4，CHF3气体等))，蚀刻源布线1035、像素电极1037及漏布线焊盘1038的上方的栅绝缘膜1040(步骤S1026)。此时，由于CHF中的氧化物(氧化物导电体层1030)的蚀刻速度极其慢，所以基本上仅蚀刻栅绝缘膜1040。再有，在本实施方式中，虽然用Cr薄膜形成金属层1050，但也可以使用Al、Cu、Ag、Au等的金属、合金薄膜。 
接着，灰化第二抗蚀剂1051b中、薄薄地形成的部分(除栅电极1053及栅布线1054之外的部分)，再形成第二抗蚀剂1051b。接着，使用再形成的第二抗蚀剂1051b及第五蚀刻液(CAN)，选择地蚀刻由Cr形成的金属层1050，形成栅电极1053及栅布线1054，同时选择性蚀刻辅助导电层1060使由漏布线1036形成的漏布线焊盘1038及像素电极1037露出(步骤S1027)。在此，露出的源布线1035、像素电极1037及漏布线焊盘1038的氧化物导电体层1030，通过上述的热处理，由于具有耐CAN性，所以就能够确实地选择蚀刻辅助导电层1060。即，通过上述蚀刻，能够避免蚀刻露出的源布线1035、像素电极1037及漏布线焊盘1038这样的不合格。 
接着，灰化再形成的第二抗蚀剂1051b时，如图17所示，在基板1010上露出栅绝缘膜1040、和栅电极1053、栅布线1054、源布线1035、像素电极1037及漏布线焊盘1038。 
图16(c)所示的漏电极1034、沟道部1021、栅电极1053、源电极1033、源布线1035及像素电极1037代表图17中的L-L剖面。漏布线焊盘1038代表M-M剖面，栅布线1054代表N-N剖面。此外，虽然未图示，但在栅布线1054上根据需要形成栅布线焊盘。 
像这样，根据本实施方式的TFT基板的制造方法，能够降低各布线(漏布线1036及源布线1035)和电极(漏电极1034及源电极1033)的电阻，能够提高可靠性。此外，能够抑制能效的下降。并且，由于使用二片掩模(第一半色调掩模1062b及第二半色调掩模1052b)就能够在有源半导体层上制造使用氧化物半导体层的顶栅型TFT基板1001b，所以就能够削减制造工序，实现制造成本的成本降低。 
再有，在本实施方式中，虽然在栅绝缘膜1040中使用SiNX等氮化硅膜，但也可以在绝缘膜中使用氧化物绝缘体。此情况下，氧化物绝缘膜的介电常数大的，有利于薄膜晶体管的工作。此外，优选绝缘性高的。作为满足这些的例子，具有氧化物的超晶格结构的氧化物是优选的氧化物绝缘膜。并且，还可以使用非晶质的氧化物绝缘膜。由于非晶质氧化物绝缘膜的情形，能够将成膜温度维持在低温，所以有利于塑料基板等缺乏耐热性的基板的情况。 
例如，可以使用ScAlMgO4、ScAlZnO4、ScAlCoO4、ScAlMnO4、ScGaZnO4、ScGaMgO4、或ScAlZn3O6、ScAlZn4O7、ScAlZn7O10、或ScGaZn3O6、ScGaZn5O8、ScGaZn7O10、或ScFeZn2O5、ScFeZn3O6、ScFeZn6O9等。 
此外，也能够使用氧化铝、氧化钛、氧化铪、氧化镧系元素等氧化物及超晶格结构的复合氧化物。 
再有，在本实施方式中，作为i型氧化物半导体能够使用氧化铟-氧化铈类、氧化铟-氧化镓-氧化锌类、和氧化铟-氧化钐、氧化锌-氧化镁等氧化物半导体。此外，它们不限于结晶类，也可以使用非晶质类。并且，根据与n型氧化物半导体1020的组合，蚀刻特性的选择等，可以进行适当选择。 
[TFT基板中的第一实施方式] 
此外，本发明即便作为TFT基板1001的发明也是有效的。 
如图5(c)及图6所示，第一实施方式相关的TFT基板1001包括：基板1010，在此基板1010上形成的n型氧化物半导体层1020，在n型氧化物半导体层1020上被沟道部1021隔离而形成的氧化物导电体层1030，在基板1010、n型氧化物半导体层1020及氧化物导电体层1030上形成的栅绝缘膜1040，和在此栅绝缘膜1040上形成的栅布线1054及栅电极1053。如此这样，就能够提供作为有源半导体层设置n型氧化物半导体层1020的顶栅型TFT基板1001。此外，由于作为TFT的有源层使用n型氧化物半导体层1020，所以即便流过电流也是稳定的，对于靠电流控制进行工作的有机电场发光装置是有用的。 
此外，TFT基板1001，用氧化物导电体层1030形成源布线1035、漏 布线1036、源电极1033、漏电极1034及像素电极1037。如此这样，就能够削减使用的掩模数，削减制造工序。因此，能够提高生产效率，实现制造成本的成本降低。 
再有，虽然通常用氧化物导电体层1030形成源布线1035、漏布线1036、源电极1033、漏电极1034及像素电极1037，但并不限于此。例如，也可以用氧化物导电体层1030形成源布线1035、漏布线1036、源电极1033、漏电极1034及像素电极1037的至少一个。 
并且，结构包括由n型氧化物半导体层1020和氧化物导电体层1030的叠层膜构成的像素电极1037。如此这样，由于能够使叠层膜透明，就能够防止因光引起的误工作。 
此外，在至少氧化物导电体层1030的基板1010侧形成n型氧化物半导体层1020。如此这样，由于能够使氧化物导电体层1030及n型氧化物半导体层1020透明，就能够防止因光引起的误工作。 
并且，作为第一氧化物层的n型氧化物半导体层1020及作为第二氧化物层的氧化物导电体层1030的能隙为3.0eV以上即可。像这样，通过使能隙为3.0eV以上，就能够防止因光引起的误工作。 
此外，TFT基板1001的结构为：氧化物导电体层1030由溶解于规定的蚀刻液的材料形成，并且，n型氧化物半导体层1020由对规定的蚀刻液具有耐蚀刻性的材料形成。即，氧化物导电体层1030的材料相对于n型氧化物半导体层1020的材料具有选择蚀刻性。如此这样，由于能够确实且容易地形成沟道部1021，所以就能够提高品质。 
此外，TFT基板1001的结构为：通过使n型氧化物半导体层1020的材料结晶，而使得氧化物导电体层1030的材料相对于n型氧化物半导体层1020的材料具有选择蚀刻性。即便如此这样，由于当形成沟道部1021时能够避免成为沟道部1021的n型氧化物半导体层1020受到损伤这样的不合格，所以就能够提高品质(制造合格率)。 
像这样，根据本实施方式的TFT基板1010，作为有源半导体层能够提供设置n型氧化物半导体层1020的顶栅型TFT基板1001。此外，由于作为TFT的有源层使用n型氧化物半导体层1020，所以即便流过电流也是稳定的，对于靠电流控制进行工作的有机电场发光装置是有用的。 
[TFT基板中的第二实施方式] 
此外，本发明即便作为TFT基板1001a的发明也是有效的。 
如图10(c)所示，将第二实施方式相关的TFT基板1001a与TFT基板1001相比时，其结构为：在源电极1033上、漏电极1034上、漏布线1036上形成由金属层1050形成的导电性的辅助层即源电极用辅助电极1331、漏电极用辅助电极1341、漏布线用辅助布线1361。再有，其它的结构基本上与TFT基板1001相同。 
如此这样，能够降低各布线和电极的电阻，能够提高可靠性。此外，能够抑制能效的下降。再有，在本实施方式中，虽然在源布线1035上没有设置源布线用辅助布线层，但也可以是设置源布线用辅助布线层的结构。 
此外，TFT基板1001a的结构为：在源电极1033、漏电极1034及漏布线1036的上方具备栅绝缘膜1040。如此这样，通过在TFT基板1001a上设置有机EL材料、电极及保护膜，就能够容易地得到有机电场发光装置。 
并且，如上所述的TFT基板1001a，作为栅绝缘膜1040，也可以使用氧化物绝缘体。如此这样，就能够增大栅绝缘膜1040的介电常数，薄膜晶体管变得容易工作，能够提高可靠性。 
此外，TFT基板1001a，如上所述，使氧化物导电体层1030结晶。通过此结晶化，氧化物导电体层1030对蚀刻由Al形成的辅助导电层1060的蚀刻液(PAN)就具有耐PAN性。即，结构为辅助导电层1060的材料相对于氧化物导电体层1030的材料具有选择蚀刻性。 
如此这样，相对于氧化物导电体层1030能够选择地蚀刻辅助导电层1060。此外，能够削减使用的掩模数，削减制造工序。因此，能够提高生产效率，实现制造成本的成本下降。此外，由于能够避免例如成为像素电极1037的氧化物导电体层1030受损伤这样的不合格，所以就能够提高品质(制造合格率)。 
像这样，本实施方式的TFT基板1001a能够降低各布线和电极的电阻，能够提高可靠性。此外，能够抑制能效的下降。并且，TFT基板1001a，在玻璃基板1010的上部具备栅绝缘膜1040，例如通过在此TFT基板1001a 上设置有机EL材料、电极及保护膜，就能够容易地得到有机电场发光装置。此外，由于利用上述第二实施方式的制造方法用三片掩模1032、1062、1052a制造TFT基板1001a，所以就能够削减使用的掩模数，削减制造工序。因此，能够提高生产效率实现制造成本的成本下降。 
[TFT基板中的第三实施方式] 
此外，本发明即便作为TFT基板1001b的发明也是有效的。 
第三实施方式相关的TFT基板1001b，与TFT基板1001a相比时，如图16(c)所示，结构为露出由氧化物导电体层1030形成的漏布线焊盘1038。再有，其它的结构基本上与TFT基板1001a相同。 
如此这样，由于利用上述第三实施方式的制造方法用二片掩模1062b、1052b制造TFT基板1001b，所以就能够削减使用的掩模数，削减制造工序。因此，能够提高生产效率实现制造成本的成本下降。此外，与TFT基板1001a相同，能够降低各布线和电极的电阻，能够提高可靠性。此外，能够抑制能效的下降。 
[TFT基板的制造方法中的第四实施方式] 
本实施方式的TFT基板的制造方法对应于权利要求21。 
图18示出了用于说明本发明的第四实施方式相关的TFT基板的制造方法的示意性流程图。 
在同一图中，首先，在基板2010上顺序层叠作为第一氧化物层的n型氧化物半导体层2020、作为第二氧化物层的氧化物导电体层2030及第一抗蚀剂2031，利用第一半色调掩模2032及半色调曝光，以规定的形状形成第一抗蚀剂2031(步骤S2001)。 
接着，参照附图说明使用第一半色调掩模2032的处理。 
(使用第一半色调掩模的处理) 
图19是用于说明本发明的第四实施方式相关的TFT基板的制造方法的、使用第一半色调掩模的处理的示意图，(a)表示n型氧化物半导体层成膜/氧化物导电体层成膜/第一抗蚀剂涂敷/半色调曝光/显影的剖面图，(b)表示第一蚀刻/第一抗蚀剂的再形成的剖面图，(c)表示第二蚀刻/第一抗蚀剂剥离的剖面图。 
在同一图(a)中，首先，制备透光性的玻璃基板2010。 
再有，成为TFT基板2001的基材的板状部件，不限于上述玻璃基板2010，例如，也可以是树脂制的板状部件和片状部件等。 
接着，使用氧化铟-氧化锌(In2O3∶ZnO＝约97∶3wt％)的靶，在玻璃基板2010上成膜膜厚约150nm的n型氧化物半导体层2020。此时的条件，氧∶氩比为约10∶90vol.％，且基板温度为约200℃。 
再有，n型氧化物半导体层2020不限于由上述氧化铟-氧化锌形成的氧化物半导体层。例如也可以是由氧化铟-氧化铈-氧化锌类、和氧化铟-氧化钐、氧化锌-氧化镁等形成的氧化物半导体层。 
此外，上述氧化铟-氧化锌薄膜，载流子密度为10+16cm-3以下，是作为半导体充分地进行工作的区域。此外，空穴迁移率为11cm2/V·sec。通常，如果载流子密度低于约10+17cm-3的话，就完全成为工作区域，并且迁移率与非晶硅的迁移率相比大10倍以上，因此，n型氧化物半导体层2020是非常有用的半导体薄膜。 
此外，由于n型氧化物半导体层2020透明性是必需的，所以使用能隙3.0eV以上的氧化物即可。优选3.2eV以上，更优选3.4eV以上。由上述氧化铟-氧化锌类、氧化铟-氧化铈-氧化锌类、和氧化铟-氧化钐、氧化锌-氧化镁等形成的n型氧化物半导体层的能隙为3.2eV以上，优选使用。此外，这些薄膜(n型氧化物半导体层)，为非晶质的情况下，能够溶解在草酸水溶液、和由磷酸、醋酸及硝酸制成的混合酸(适当地简称为混合酸。)中，但通过加热使其结晶，就会变得不溶于草酸水溶液和混合酸中，表现出耐蚀性。此外，结晶的温度能够通过添加的氧化锌的量来控制。由此，能够体现第一氧化物层和第二氧化物的选择蚀刻性。 
此外，通过适当选择组成，就能够选择第一氧化物层和第二氧化物层的选择蚀刻性。并且，在相关的情况下，根据选择出的选择蚀刻性适当选择蚀刻液。 
接着，如同一图(a)所示，使用氧化铟-氧化锡-氧化锌(In2O3∶SnO2∶ZnO＝约60∶20∶20wt％)的靶，在n型氧化物半导体层2020上成膜膜厚约110nm的氧化物导电体层2030。此时的条件，氧∶氩比为约99∶1vol.％，且基板温度为约150℃。 
此氧化铟-氧化锡-氧化锌薄膜，为非晶质，能够用草酸水溶液来蚀刻， 但在混合酸中表现出耐蚀性，不被蚀刻。此外，通过300℃以下的热处理其不会结晶化。由此，能够控制n型氧化物半导体层2020和氧化物导电体层2030的选择蚀刻性。 
氧化物导电体层2030不限于由上述氧化铟-氧化锡-氧化锌形成的氧化物半导体层。例如，也可以为由氧化铟-氧化锡、氧化铟-氧化锌、氧化铟-氧化锡-氧化钐等形成氧化物导电体层，或者为在氧化铟-氧化锡、氧化铟-氧化锌、氧化铟-氧化锡-氧化钐等中添加了镧系元素的氧化物导电体层。此外，在本实施方式中，由于用氧化物导电体层2030形成像素电极2037，所以可以使用导电性优良的物质。此外，由于氧化物导电体层2030透明性是必需的，所以最好使用能隙3.0eV以上的氧化物。优选3.2eV以上，更优选3.4eV以上。由上述氧化铟-氧化锡、氧化铟-氧化锌、氧化铟-氧化锡-氧化钐等形成的氧化物导电体层，或在氧化铟-氧化锡、氧化铟-氧化锌、氧化铟-氧化锡-氧化钐等中添加了镧系元素的氧化物导电体层，任何一个的能隙都为3.2eV以上，优选使用。 
此外，如果由氧化铟-氧化锡-氧化锌形成的氧化物导电体层2030为非晶质的，就能够溶解在草酸水溶液中，但由于不溶于混合酸中，所以是有用的。 
在此，氧化锡的含有量为约10～40重量％，氧化锌为约10～40重量％，剩余的为氧化铟。其理由，当氧化锡、氧化锌都小于等于约10重量％时，丧失对混合酸的耐蚀性，就会溶解。此外，当氧化锡超过约40重量％时，就不溶解于草酸水溶液中，电阻率增大。并且因为，当氧化锌超过约40重量％时，就存在丧失对混合酸的耐蚀性的情形。再有，适当选择氧化锡、氧化锌之比即可。 
此外，含氧化铟-氧化锡-氧化钐等镧系元素的氧化物导电体层，经室温成膜后为非晶质的，溶解于草酸水溶液和混合酸，但通过加热等结晶化，就变得不溶于草酸水溶液和混合酸中，能够适当地使用。 
接着，如同一图(a)所示，在氧化物导电体层2030上涂敷第一抗蚀剂2031，利用第一半色调掩模2032及半色调曝光，以规定的形状成型第一抗蚀剂2031(步骤S2001)。即，第一抗蚀剂2031覆盖漏电极2034、沟道部2021、源电极2033、源布线2035、漏布线2036及像素电极2037， 并且用半色调掩模部2321，以覆盖沟道部2021的部分比其它部分薄的形状形成第一抗蚀剂2031。再有，在本实施方式中，虽然为像素电极2037和源电极2033通过源布线2035连接的结构，但也可以为像素电极2037和漏电极通过漏布线连接的结构。 
接着，如图18所示，使用第一抗蚀剂2031及蚀刻液(A)，蚀刻氧化物导电体层2030及n型氧化物半导体层2020，形成源布线2035、漏布线2036、源电极2033、漏电极2034及像素电极2037(步骤S2002)。蚀刻液(A)是草酸水溶液。 
即，作为第一蚀刻，如图19(b)所示，使用第一抗蚀剂2031(参照图19(a))及蚀刻液(A：草酸水溶液)，保留成为沟道部2021的部分以及成为源布线2035、漏布线2036、源电极2033、漏电极2034及像素电极2037的部分进行蚀刻。通过此蚀刻，形成源布线2035、漏布线2036、源电极2033、漏电极2034及像素电极2037(步骤S2002)。此外，作为第一蚀刻液，通过使用草酸水溶液，就能够一批地蚀刻氧化物导电体层2030及n型氧化物半导体层2020，就能够容易地形成源布线2035、漏布线2036、源电极2033、漏电极2034及像素电极2037。再有，在此阶段，源电极2033和漏电极2034相连接，当通过选择蚀刻去除(后述的)沟道部2021上的氧化物导电体层2030，形成沟道部2021时，最终形成源电极2033和漏电极2034(参照图19(c))。 
接着，加热n型氧化物半导体层2020使其结晶，由此使n型氧化物半导体层2020的耐蚀刻性变化(图18的步骤S2003)。使此耐蚀刻性变化的工序如果是在上述第一蚀刻之后的话，就直到使用再形成的第一抗蚀剂2031的第二蚀刻前一直进行即可。再有，也可以用烤箱进行上述加热，也可适当选择灯加热、激光器加热等。在本实施方式中，用烤箱加热。通过此加热处理，使n型氧化物半导体层2020(氧化铟-氧化锌＝约97∶3wt％)结晶，变得不溶于蚀刻液(A：草酸水溶液)和蚀刻液(B：混合酸)，表现出耐蚀性。 
此外，如果加热温度是n型氧化物半导体层2020结晶的温度的话，虽然可以选择适宜温度，但约150～300℃即可。优选约180～250℃，更优选180～230℃。其理由是因为，当低于约150℃时，存在n型氧化物半 导体层2020未结晶化的情形；当超过约300℃时，会存在对氧化物导电体层2030和n型氧化物半导体层2020产生损伤，导致导电性的下降，导致迁移率的下降的情形。 
并且，在加热处理n型氧化物半导体层2020时最好不使氧化物导电体层2030结晶。即，氧化铟-氧化锡-氧化锌类的氧化物导电体层2030即便经约300℃的加热处理也不结晶，却能够用蚀刻液(A：草酸水溶液)蚀刻，能够容易地选择蚀刻氧化物导电体层2030和n型氧化物半导体层2020。 
接着，如图19(b)所示，灰化上述第一抗蚀剂2031，以露出沟道部2021上方的氧化物导电层2030的形状，再形成第一抗蚀剂2031(图18的步骤S2004)，接着，作为第二蚀刻，如图19(c)所示，使用再形成的第一抗蚀剂2031及蚀刻液(A：草酸水溶液)，通过选择蚀刻去除沟道部2021上的氧化物导电体层2030，形成沟道部2021(图18步骤S2005)。即，氧化物导电体层2030的材料可使用对于草酸溶解的氧化物材料，并且，n型氧化物半导体层2020的材料可使用结晶化前对草酸溶液、且若一旦进行结晶就具有耐草酸性的氧化物材料，因此，就不对n型氧化物半导体层2020造成损伤，能够确实地选择蚀刻氧化物导电体层2030，能够容易地形成沟道部2021。 
接着，灰化再形成的第一抗蚀剂2031时，如图20所示，在玻璃基板2010上露出源电极2033、漏电极2034、源布线2035、漏布线2036及像素电极2037。 
图19(c)所示的漏电极2034、沟道部2021、源电极2033、源布线2035及像素电极2037代表图20中的A-A剖面。漏布线2036代表B-B剖面。 
此外，由于用氧化物导电体层2030形成源电极2033、漏电极2034、源布线2035、漏布线2036及像素电极2037，所以能够削减使用的掩模数，削减制造工序，由此，能够提高生产效率，实现制造成本的成本下降。 
并且，根据上述制造工序，在成为像素电极2037的氧化物导电体层2030之下层叠n型氧化物半导体层2020。在此，由于能使氧化物导电体层2030及n型氧化物半导体层2020透明，就能够防止因光引起的误工作。 
再有，在本实施方式中，使用蚀刻液(A：草酸水溶液)，一批地蚀刻氧化物导电体层2030及n型半导体层2020，使n型氧化物半导体层2020结晶，在具有对草酸水溶液的耐蚀性的后，使用蚀刻液(A：草酸水溶液)，选择蚀刻沟道部2021上的氧化物导电体层2030。 
接着，如图18所示，在玻璃基板2010、n型氧化物半导体层2020及氧化物导电体层2030上顺序层叠栅绝缘膜2040、作为栅电极布线层的金属层2050及第二抗蚀剂2051，利用第二半色调掩模2052及半色调曝光，以规定的形状形成第二抗蚀剂2051(步骤S2006)。 
接着，参照附图说明使用第二半色调掩模2052的处理。 
(使用第二半色调掩模的处理) 
图21是用于说明本发明的第四实施方式相关的TFT基板的制造方法的、使用第二半色调掩模的处理的示意图，(a)表示栅绝缘膜成膜/金属层成膜/第二抗蚀剂涂敷/半色调曝光/显影的剖面图，(b)表示第三蚀刻/第二抗蚀剂的再形成的剖面图，(c)表示第四蚀刻/第二抗蚀剂剥离的剖面图。 
在同一图(a)中，首先，利用辉光放电CVD(化学蒸发法)，在玻璃基板2010、n型氧化物半导体层2020及氧化物导电体层2030上堆积膜厚约300nm的氮化硅(SiNX)膜即栅绝缘膜2040。再有，在本实施方式中，作为放电气体使用SiH4-NH3-N2类的混合气体。 
接着，使用Al靶，利用高频溅射法，在氩100％的条件下，形成用于形成栅电极2053及栅布线2054的厚度约150nm的金属层(Al薄膜层)2050。再有，金属层2050不限于Al，例如也可以使用Cr、Mo(钼)、Cu(铜)、Ag(银)、Au(金)等金属和合金。 
接着，层叠第二抗蚀剂2051。 
接着，利用第二半色调掩模2052及半色调曝光，以规定的形状形成第二抗蚀剂2051(步骤S2006)。除像素电极2037及漏布线焊盘2038的上方外，在金属层2050上形成第二抗蚀剂2051，并且，栅电极2053及栅布线2054的上方比其它部分形成得厚。 
接着，如同一图(b)所示，作为第三蚀刻，使用第二抗蚀剂2051及蚀刻液(B：混合酸(通常也称为PAN))，蚀刻像素电极2037及漏布线焊 盘2038的上方的金属层2050。再有，在本实施方式中，由于金属层2050由Al形成，所以作为蚀刻液虽然使用PAN，但在金属层2050由Cr形成的情况下，作为蚀刻液(B)，就使用由硝酸铈氨及过氧化氢水制成的水溶液(硝酸铈氨氢氧化物水溶液(通常也称为CAN)。 
接着，作为第三蚀刻，使用第二抗蚀剂2051及蚀刻气体(CHF(CF4，CHF3气体等))，蚀刻像素电极2037及漏布线焊盘2038的上方的栅绝缘膜2040，使像素电极2037及漏布线焊盘2038露出(步骤S2007)。此时，由于CHF中的氧化物(氧化物导电体层2030)的蚀刻速度极其慢，所以基本上仅蚀刻栅绝缘膜2040。 
接着，灰化第二抗蚀剂2051中、薄薄地形成的部分(除栅电极2053及栅布线2054之外的部分)，再形成第二抗蚀剂2051，接着，作为第四蚀刻，使用再形成的第二抗蚀剂2051及蚀刻液(B：混合酸)，选择地蚀刻由Al形成的金属层2050，形成栅电极2053及栅布线2054(步骤S2008)。在此，露出的像素电极2037及漏布线焊盘2038的氧化物导电体层2030，由于具有上述的耐PAN性(及耐CAN性)，所以就能够确实地选择蚀刻金属层2050。即，通过上述第四蚀刻，就能够避免蚀刻露出的像素电极2037及漏布线焊盘2038，受损伤这样的不合格。 
接着，灰化再形成的第二抗蚀剂2051时，就如图22所示，在玻璃基板2010上露出栅绝缘膜2040、和栅电极2053、栅布线2054、像素电极2037及漏布线焊盘2038。 
图21(c)所示的漏电极2034、沟道部2021、栅电极2053、源电极2033、源布线2035及像素电极2037代表图22中的C-C剖面。漏布线焊盘2038代表D-D剖面，栅布线2054代表E-E剖面。 
接着，如图18所示，在形成栅电极2053及栅布线2054的、并且灰化了再形成的第二抗蚀剂2051的玻璃基板2010的上方顺序层叠保护用绝缘膜2070及第三抗蚀剂2071，使用第三掩模2072，以规定的形状形成第三抗蚀剂2071(步骤S2009)。 
接着，参照附图，说明使用第三掩模2072的处理。 
(使用第三掩模的处理) 
图23是用于说明本发明的第四实施方式相关的TFT基板的制造方法的、使用第三掩模的处理的示意图，(a)表示保护用绝缘膜成膜/第三抗蚀剂涂敷/曝光/显影的剖面图，(b)表示第五蚀刻/第三抗蚀剂剥离的剖面图。 
在同一图(a)中，首先，利用辉光放电CVD(化学蒸发法)，在玻璃基板2010的上方露出的栅绝缘膜2040、氧化物导电体层2030及作为栅电极布线层的金属层2050上堆积膜厚约200nm的氮化硅(SiNX)膜即保护用绝缘膜2070。再有，在本实施方式中，作为放电气体使用SiH4-NH3-N2类的混合气体。接着，层叠第三抗蚀剂。再有，本实施方式中，由于保护用绝缘膜2070使用与栅绝缘膜2040相同的材料，所以为了便于理解，设保护用绝缘膜2070的阴影为与栅绝缘膜2040相同的阴影，用点线表示与栅绝缘膜2040的边界。 
接着，使用第三掩模2072，以规定的形状形成第三抗蚀剂2071(步骤S2009)。即，除像素电极2037、漏布线焊盘2038及栅布线焊盘2058的上方外，在保护用绝缘膜2070上形成第三抗蚀剂2071。 
接着，使用第三抗蚀剂2071及蚀刻气体(CHF(CF4，CHF3气体等))，蚀刻像素电极2037、漏布线焊盘2038及栅布线焊盘2058的上方的保护用绝缘膜2070，使像素电极2037、漏布线焊盘2038及栅布线焊盘2058露出(步骤S2010)。此时，由于CHF中的氧化物(氧化物导电体层2030)的蚀刻速度极其慢，所以基本上仅蚀刻保护用绝缘膜2070。 
接着，灰化第三抗蚀剂2071时，就如图24所示，在玻璃基板2010上露出(在像素电极2037、漏布线焊盘2038及栅布线焊盘2058上分别具有像素电极用开口部2371、漏布线焊盘用开口部2381及栅布线焊盘用开口部2581的)保护用绝缘膜2070。 
图23(b)所示的漏电极2034、沟道部2021、栅电极2053、源电极2033、源布线2035及像素电极2037代表图24中的F-F剖面。漏布线焊盘2038代表G-G剖面。栅布线焊盘2058代表H-H剖面。 
但是，使用第三抗蚀剂2071及蚀刻气体(CHF(CF4，CHF3气体等))，蚀刻像素电极2037、漏布线焊盘2038及栅布线焊盘2058的上方的保护用绝缘膜2070时，存在露出栅布线焊盘2058的金属层2050受损伤的情形。为了防止这些，也可以在金属层2050上设置导电性的金属氧化物层(未图示)作为导电性保护膜。如此这样，就能够降低蚀刻气体(CHF(CF4，CHF3气体等))等引起的损伤。 
作为上述导电性保护膜，例如可使用由氧化铟-氧化锌形成的透明导电膜。此情况下，导电性保护膜可以为用金属层(Al薄膜层)2050的蚀刻液即PAN能够同时蚀刻的导电性的金属氧化物，并不限于上述氧化铟-氧化锌。即，作为氧化铟-氧化锌的组成，如果是利用PAN，能够与Al同时蚀刻的组成的话就能够使用，但最好为In/(In+Zn)＝约0.5～0.95(重量比)，优选约0.7～0.9(重量比)。其理由是因为，当低于约0.5(重量比)时，存在导电性的金属氧化物本身的耐久性低的情形，当超过约0.95(重量比)时，就会存在难以与Al同时蚀刻的情形。此外，在与Al同时蚀刻的情况下，优选导电性的金属氧化物为非晶质的。其理由是因为，为结晶化的膜的情况下，存在与Al同时蚀刻变困难的情形。 
此外，这些导电性保护膜的厚度为约10～200nm即可。优选为约15～150nm，更优选20～100nm。其理由是因为，在小于等于约10nm时，存在作为保护膜的效应小的情形，当超过约200nm时，就会不经济。 
此外，当在金属层2050和导电性保护膜之间，接触电阻大的情况下，也可以在金属层2050和导电性保护膜之间形成Mo、Ti、Cr等的金属薄膜。特别地，如果是Mo，由于能够与由Al形成的金属层2050和导电性保护膜一样用PAN蚀刻，所以不增加工序就能够进行加工，因此优选。上述Mo、Ti、Cr等的金属薄膜的厚度可以为约10～200nm。优选为15～100nm，更优选为约20～50nm。其理由是因为，当小于等于约10nm时，存在接触电阻的降低效应小的情形，当超过约200nm时，就会不经济。 
像这样，根据本实施方式的TFT基板的制造方法，使用三片掩模2032、2052、2072，就能够在有源半导体层上制造使用氧化物半导体层(n型氧化物半导体层2020)的顶栅型TFT基板2001。此外，能够削减制造工序，实现制造成本的成本降低。此外，由于作为TFT的有源层使用n型氧化物半导体层2020，所以即便流过电流也是稳定的。因此，在使制造合格率提高的同时，对于靠电流控制进行工作的有机电场发光装置是有用的。并且，由于TFT基板2001本身具备保护用绝缘膜2070，所以能够提供一种能够容易制造利用液晶和有机EL材料等的显示单元和发光单元的TFT基板 2001。 
[TFT基板的制造方法中的第五实施方式] 
本实施方式的TFT基板的制造方法对应于权利要求22。 
图25示出了用于说明本发明的第五实施方式相关的TFT基板的制造方法的示意性流程图。 
在同一图所示的本实施方式相关的TFT基板的制造方法，与上述第四实施方式比较时，替代第四实施方式的步骤S2006、2007、2008(参照图18)，层叠栅绝缘膜2040、作为栅电极布线层的金属层2050及第二抗蚀剂2051a，利用第二掩模2052a，形成第二抗蚀剂2051a(步骤S2006a)，接着，使用第二抗蚀剂2051a，形成栅电极2053及栅布线2054(步骤S2008a)这点不同。 
因此，其它的工序与第四实施方式几乎相同，对于相同的工序，在图中赋予与第四实施方式相同的符号，省略详细的说明。 
(使用第一半色调掩模的处理) 
如图25所示，使用本实施方式的第一半色调掩模的处理与第四实施方式中的处理(参照图18步骤S2001、2002、2003、2004、2005)相同。 
接着，如图25所示，在玻璃基板2010、n型氧化物半导体层2020及氧化物导电体层2030上顺序层叠栅绝缘膜2040、作为栅电极布线层的金属层2050及第二抗蚀剂2051a，利用第二掩模2052a，以规定的形状形成第二抗蚀剂2051a(步骤S2006a)。 
接着，参照附图说明使用第二掩模2052a的处理。 
(使用第二掩模的处理) 
图26是用于说明本发明的第五实施方式相关的TFT基板的制造方法的、使用第二掩模的处理的示意图，(a)表示栅绝缘膜成膜/金属层成膜/第二抗蚀剂涂敷/曝光/显影的剖面图，(b)表示第三蚀刻/第二抗蚀剂剥离的剖面图。 
在同一图(a)中，与第四实施方式相同，层叠栅绝缘膜2040、用于形成栅电极2053及栅布线2054的金属层(Al薄膜层)2050及第二抗蚀剂2051a。 
接着，利用第二掩模2052a，以规定的形状形成第二抗蚀剂2051a(步 骤S2006a)。即，在漏电极2034、沟道部2021及源电极2033的上方的成为栅电极2053的金属层2050上以及成为栅布线2054的金属层2050上形成第二抗蚀剂2051a。 
接着，如同一图(b)所示，作为第三蚀刻，使用第二抗蚀剂2051a及蚀刻液(B：混合酸(通常也称为PAN))，蚀刻露出的金属层2050，形成栅电极2053及栅布线2054。即，在本实施方式中，由于金属层2050由Al形成，所以作为蚀刻液使用PAN，但在金属层2050由Cr形成的情况下，作为蚀刻液(B)，就使用硝酸铈氨氢氧化物水溶液(通常为CAN)。 
接着，灰化第二抗蚀剂2051a时，就如图27所示，在玻璃基板2010上露出栅绝缘膜2040、和栅电极2053及栅布线2054。 
图26(b)所示的漏电极2034、沟道部2021、栅电极2053、源电极2033、源布线2035及像素电极2037代表图27中的I-I剖面。漏布线焊盘2038代表J-J剖面，栅布线2054代表K-K剖面。 
接着，如图25所示，在形成栅电极2053及栅布线2054的、并且灰化了第二抗蚀剂2051a的玻璃基板2010的上方顺序层叠保护用绝缘膜2070及第三抗蚀剂2071，使用第三掩模2072，以规定的形状形成第三抗蚀剂2071(步骤S2009)。 
接着，参照附图，说明使用第三掩模2072的处理。 
(使用第三掩模的处理) 
图28是用于说明本发明的第五实施方式相关的TFT基板的制造方法的、使用第三掩模的处理的示意图，(a)表示保护用绝缘膜成膜/第三抗蚀剂涂敷/曝光/显影的剖面图，(b)表示第四蚀刻/第三抗蚀剂剥离的剖面图。 
在同一图(a)中，与第四实施方式相同，层叠保护用绝缘膜2070及第三抗蚀剂2071，使用第三掩模2072以规定的形状形成第三抗蚀剂2071(步骤S2009)。 
接着，与第四实施方式基本相同，作为第四蚀刻，使用第三抗蚀剂2071及蚀刻气体(CHF(CF4，CHF3气体等))，蚀刻像素电极2037、漏布线焊盘2038及栅布线焊盘2058的上方的保护用绝缘膜2070及栅绝缘膜2040，使像素电极2037、漏布线焊盘2038及栅布线焊盘2058露出(步骤 S2010)。 
接着，灰化第三抗蚀剂2071时，就如图24所示，在玻璃基板2010上露出(在像素电极2037、漏布线焊盘2038及栅布线焊盘2058上分别具有像素电极用开口部2371、漏布线焊盘用开口部2381及栅布线焊盘用开口部2581的)保护用绝缘膜2070。 
图28(b)所示的漏电极2034、沟道部2021、栅电极2053、源电极2033、源布线2035及像素电极2037代表图24中的F-F剖面。漏布线焊盘2038代表G-G剖面。栅布线焊盘2058代表H-H剖面。 
像这样，根据本实施方式的TFT基板的制造方法，使用三片掩模2032、2052a、2072，就能够在有源半导体层上制造使用氧化物半导体层(n型氧化物半导体层2020)的顶栅型TFT基板2001a。此外，能够削减制造工序，实现制造成本的成本降低。即，具有与上述第四实施方式几乎相同的效果，并且，与第四实施方式相比时，由于能够削减蚀刻次数，所以能够进一步实现制造成本的成本降低。 
[TFT基板的制造方法中的第六实施方式] 
本实施方式的TFT基板的制造方法对应于权利要求23。 
图29表示用于说明本发明的第六实施方式相关的TFT基板的制造方法的示意性流程图。 
在同一图所示的本实施方式相关的TFT基板的制造方法，与上述第四实施方式比较时，替代第四实施方式的步骤S2001、2008(参照图18)，分别在玻璃基板2010上层叠n型氧化物半导体层2020b、氧化物导电体层2030、2060以及第一抗蚀剂2031，利用第一半色调掩模2032，以规定的形状形成第一抗蚀剂2031(步骤S2001b)这点，及使用再形成的第二抗蚀剂2051，在形成栅电极2053及栅布线2054的同时，去除像素电极2037及漏布线焊盘2038上的辅助导电层2060(步骤S2008b)这点不同。 
因此，其它的工序与第四实施方式几乎相同，对于相同的工序，在图中赋予与第四实施方式相同的符号，省略详细的说明。 
在同一图中，首先，在玻璃基板2010上顺序层叠作为第一氧化物层的n型氧化物半导体层2020、作为第二氧化物层的氧化物导电体层2030、辅助导电层2060及第一抗蚀剂2031，利用第一半色调掩模2032及半色调 曝光，以规定的形状形成第一抗蚀剂2031(步骤S2001b)。 
接着，参照附图说明使用第一半色调掩模2032的处理。 
(使用第一半色调掩模的处理) 
图30是用于说明本发明的第六实施方式相关的TFT基板的制造方法的、使用第一半色调掩模的处理的示意图，(a)表示n型氧化物半导体层成膜/氧化物导电体层成膜/辅助导电层成膜/第一抗蚀剂涂敷/半色调曝光/显影的剖面图，(b)表示第一蚀刻/第一抗蚀剂的再形成的剖面图，(c)表示第二蚀刻/第一抗蚀剂剥离的剖面图。 
在同一图(a)中，首先制备透光性玻璃基板2010。 
接着，在玻璃基板2010上，与第四实施方式相同，成膜n型氧化物半导体层2020及氧化物导电体层2030。 
接着，在氧化物导电体层2030上成膜辅助导电层2060。即，使用Al靶，利用高频溅射法，在氩100％的条件下，形成用于形成栅电极及栅布线的由厚度约150nm的Al薄膜层形成的辅助导电层2060。再有，此辅助导电层2060不限于Al，例如也可以使用Cr、Mo、Cu、Ag、Au等金属和合金。 
此外，当在氧化物导电体层2030和辅助导电层2060之间，接触电阻大的情况下，也可以在氧化物导电体层2030和辅助导电层2060之间形成Mo、Ti、Cr等的金属薄膜。特别地，如果是Mo，由于与Al一样能够用混合酸(PAN)蚀刻，所以不增加工序就能够进行加工，因此优选。上述Mo、Ti、Cr等的金属薄膜的厚度可以为约10～200nm。优选为15～100nm，更优选为约20～50nm。其理由是因为，当小于等于约10nm时，存在接触电阻的降低效应小的情形，当超过约200nm时，就会不经济。 
接着，如同一图(a)所示，在辅助导电层2060上涂敷第一抗蚀剂2031，利用第一半色调掩模2032及半色调曝光，以规定的形状成型第一抗蚀剂2031(步骤S2001b)。即，第一抗蚀剂2031覆盖漏电极2034、沟道部2021、源电极2033、源布线2035、漏布线2036及像素电极2037，并且用半色调掩模部2321，以覆盖沟道部2021的部分比其它部分薄的形状形成第一抗蚀剂2031。 
接着，作为第一蚀刻，首先，使用第一抗蚀剂2031及蚀刻液(B)，蚀刻辅助导电层2060，接着，与第四实施方式相同，使用第一抗蚀剂2031 及蚀刻液(A)一批地蚀刻氧化物导电体层2030及n型氧化物半导体层2020，形成源布线2035、漏布线2036、源电极2033、漏电极2034及像素电极2037(图29的步骤S2002)。再有，蚀刻液(A)是草酸水溶液，蚀刻液(B)是混合酸。 
接着，与第四实施方式相同，加热n型氧化物半导体层2020使其结晶，由此使n型氧化物半导体层2020的耐蚀刻性变化(图29的步骤S2003)。 
接着，如图30(b)所示，灰化上述第一抗蚀剂2031，以露出沟道部2021上方的氧化物导电层2030的形状，再形成第一抗蚀剂2031(图29的步骤S2004)，接着，作为第二蚀刻，如图30(c)所示，使用再形成的第一抗蚀剂2031及蚀刻液(A：草酸水溶液)，通过选择蚀刻去除沟道部2021上的氧化物导电体层2030，形成沟道部2021(图29步骤S2005)。 
接着，灰化再形成的第一抗蚀剂2031时，虽然未图示出，但在玻璃基板2010上，在上部层叠辅助辅助导电层2060，露出源电极2033、漏电极2034、源布线2035、漏布线2036及像素电极2037。再有，源电极2033、漏电极2034及漏布线2036上的辅助导电层2060，通过后述的工序，成为源电极用辅助电极2331、漏电极用辅助电极2341、源布线用辅助布线2351及漏布线用辅助布线2361。 
接着，如图29所示，在玻璃基板2010、n型氧化物半导体层2020及辅助导电层2060上顺序层叠栅绝缘膜2040、作为栅电极布线层的金属层2050及第二抗蚀剂2051，利用第二半色调掩模2052及半色调曝光，以规定的形状形成第二抗蚀剂2051(步骤S2006)。 
接着，参照附图说明使用第二半色调掩模2052的处理。 
(使用第二半色调掩模的处理) 
图31是用于说明本发明的第六实施方式相关的TFT基板的制造方法的、使用第二半色调掩模的处理的示意图，(a)表示栅绝缘膜成膜/金属层成膜/第二抗蚀剂涂敷/半色调曝光/显影的剖面图，(b)表示第三蚀刻/第二抗蚀剂的再形成的剖面图，(c)表示第四蚀刻/第二抗蚀剂剥离的剖面图。 
在同一图(a)中，首先，在玻璃基板2010、n型氧化物半导体层2020及辅助导电层2060上，与第四实施方式相同，堆积栅绝缘膜2040。接着，形成金属层(Al薄膜层)2050。接着，层叠第二抗蚀剂2051。 
接着，利用第二半色调掩模2052及半色调曝光，以规定的形状形成第二抗蚀剂2051(步骤S2006)。除像素电极2037及漏布线焊盘2038的上方外，在金属层2050上形成第二抗蚀剂2051，并且，栅电极2053及栅布线2054的上方比其它部分形成得更厚。 
接着，如同一图(b)所示，与第四实施方式相同，作为第三蚀刻，使用第二抗蚀剂2051及蚀刻液(B：混合酸)，蚀刻像素电极2037及漏布线焊盘2038的上方的金属层2050。 
接着，同样的作为第三蚀刻，使用第二抗蚀剂2051及蚀刻气体(CHF(CF4，CHF3气体等))，蚀刻像素电极2037及漏布线焊盘2038的上的栅绝缘膜2040，使像素电极2037及漏布线焊盘2038露出(步骤S2007)。此时，由于CHF中的辅助导电层2060(本实施例中为Al层)的蚀刻速度极其慢，所以基本上仅蚀刻栅绝缘膜2040。此外，由于辅助导电层2060在下一工序中会被去除，需所以就不必特别关心对辅助导电层2060的损伤。 
接着，灰化第二抗蚀剂2051中、薄薄地形成的部分(除栅电极2053及栅布线2054之外的部分)，再形成第二抗蚀剂2051，接着，作为第四蚀刻，使用再形成的第二抗蚀剂2051及蚀刻液(B：混合酸)，选择地蚀刻由Al形成的金属层2050，形成栅电极2053及栅布线2054。此外，此时，还选择地蚀刻(去除)像素电极2037及漏布线焊盘2038上的辅助导电层2060，使像素电极2037及漏布线焊盘2038露出(步骤S2008b)。 
在此，露出的像素电极2037及漏布线焊盘2038的氧化物导电体层2030由于具有上述的耐PAN性，所以就能够确实地选择蚀刻辅助导电层2060。即，通过上述第四蚀刻，就能够避免蚀刻露出的像素电极2037及漏布线焊盘2038，受损伤这样的不合格。 
接着，灰化再形成的第二抗蚀剂2051时，虽然未图示出，但在玻璃基板2010上露出栅绝缘膜2040、和栅电极2053、栅布线2054、像素电极2037及漏布线焊盘2038。 
接着，与第四实施方式相同，在玻璃基板2010的上方层叠保护用绝缘膜2070及第三抗蚀剂2071，使用第三掩模2072，以规定的形状形成第三抗蚀剂2071(图29的步骤S2009)，接着，使用第三抗蚀剂2071使像素电极2037、漏布线焊盘2038及栅布线焊盘2058露出(步骤S2010)。 
接着，参照附图，说明使用第三掩模2072的处理。 
(使用第三掩模的处理) 
图32是用于说明本发明的第六实施方式相关的TFT基板的制造方法的、使用第三半色调掩模的处理的示意图，(a)表示保护用绝缘膜成膜/第三抗蚀剂涂敷/曝光/显影的剖面图，(b)表示第五蚀刻/第三抗蚀剂剥离的剖面图。 
在同一图(a)中，首先，与第四实施方式相同，在玻璃基板2010的上方露出的栅绝缘膜2040、氧化物导电体层2030及作为栅电极布线层的金属层2050上堆积保护用绝缘膜2070，接着，层叠第三抗蚀剂2071。 
接着，使用第三掩模2072，以规定的形状形成第三抗蚀剂2071(步骤S2009)。即，除像素电极2037、漏布线焊盘2038及栅布线焊盘2058的上方外，在保护用绝缘膜2070上形成第三抗蚀剂2071。 
接着，使用第三抗蚀剂2071及蚀刻气体(CHF(CF4，CHF3气体等))，蚀刻像素电极2037、漏布线焊盘2038及栅布线焊盘2058的上方的保护用绝缘膜2070，使像素电极2037、漏布线焊盘2038及栅布线焊盘2058露出(步骤S2010)。 
接着，灰化第三抗蚀剂2071时，就如图33所示，在玻璃基板2010上除像素电极2037、漏布线焊盘2038及栅布线焊盘2058上外露出保护用绝缘膜2070。 
图23(b)所示的漏电极2034、沟道部2021、栅电极2053、源电极2033、源布线2035及像素电极2037代表图33中的L-L剖面。漏布线焊盘2038代表M-M剖面。栅布线焊盘2058代表N-N剖面。 
像这样，根据本实施方式的TFT基板的制造方法，使用三片掩模2032、2052、2072，就能够在有源半导体层上制造使用氧化物半导体层(n型氧化物半导体层2020)的顶栅型TFT基板2001b。此外，能够削减制造工序，实现制造成本的成本降低。即，能够具有与上述第四实施方式几乎相同的效果，并且，与第四实施方式相比，由于在源电极2033、漏电极2034、源布线2035及漏布线2036上形成由辅助导电层2060形成的源电极用辅 助电极2331、漏电极用辅助电极2341、源布线用辅助布线2351及漏布线用辅助布线2361，所以能够降低电阻，能够提高可靠性。此外，能够抑制能效的下降。 
[TFT基板的制造方法中的第七实施方式] 
本实施方式的TFT基板的制造方法对应于权利要求24。 
图34表示用于说明本发明的第七实施方式相关的TFT基板的制造方法的示意性流程图。 
在同一图所示的本实施方式相关的TFT基板的制造方法，与上述第六实施方式比较时，替代第六实施方式的步骤S2006、2007、2008b(参照图29)，以下三点不同。第一为，层叠栅绝缘膜2040、作为栅电极布线层的金属层2050及第二抗蚀剂2051c，利用第二半色调掩模2052c，形成第二抗蚀剂2051c(步骤S2006c)。第二为，(不使漏布线焊盘2038露出)使像素电极2037露出(步骤S2007c)。第三为，使用再形成的第二抗蚀剂2051c，形成栅电极2053及栅布线2054的同时，去除像素电极2037上的辅助导电层2060及漏布线焊盘2038上的作为栅电极布线层的金属层2050(步骤S2008c)。 
因此，其它的工序与第六实施方式几乎相同，对于相同的工序，在图中赋予与第六实施方式相同的符号，省略详细的说明。 
(使用第一半色调掩模的处理) 
如图34所示，使用本实施方式的第一半色调掩模的处理与第六实施方式中的处理(参照图29步骤S2001b、2002、2003、2004、2005)相同。 
接着，如图34所示，在玻璃基板2010、n型氧化物半导体层2020及氧化物导电体层2030上顺序层叠栅绝缘膜2040、作为栅电极布线层的金属层2050及第二抗蚀剂2051c，利用第二半色调掩模2052c，以规定的形状形成第二抗蚀剂2051c(步骤S2006c)。 
接着，参照附图说明使用第二半色调掩模2052c的处理。 
(使用第二半色调掩模的处理) 
图35是用于说明本发明的第七实施方式相关的TFT基板的制造方法的、使用第二半色调掩模的处理的示意图，(a)表示栅绝缘膜成膜/金属层成膜/第二抗蚀剂涂敷/半色调曝光/显影的剖面图，(b)表示第三蚀刻/ 第二抗蚀剂的再形成的剖面图，(c)表示第四蚀刻/第二抗蚀剂剥离的剖面图。 
在同一图(a)中，首先，在玻璃基板2010、n型氧化物半导体层2020及辅助导电层2060上，与第六实施方式相同，堆积栅绝缘膜2040，接着，形成金属层(Al薄膜层)2050，接着，层叠第二抗蚀剂2051c。 
接着，利用第二半色调掩模2052c及半色调曝光，以规定的形状形成第二抗蚀剂2051c(步骤S2006c)。除像素电极2037的上方外，在金属层2050上形成第二抗蚀剂2051c，并且，栅电极2053及栅布线2054的上方比其它部分形成得厚。 
接着，如同一图(b)所示，与第六实施方式相同，作为第三蚀刻，使用第二抗蚀剂2051c及蚀刻液(B：混合酸)，蚀刻像素电极2037的上方的金属层2050。接着，同样的作为第三蚀刻，使用第二抗蚀剂2051c及蚀刻气体(CHF(CF4，CHF3气体等))，蚀刻像素电极2037上的栅绝缘膜2040，使像素电极2037露出(步骤S2007c)。 
接着，如同一图(b)所示，灰化第二抗蚀剂2051c中、薄薄地形成的部分(除栅电极2053及栅布线2054之外的部分)，再形成第二抗蚀剂2051c。接着，作为第四蚀刻，使用再形成的第二抗蚀剂2051c及蚀刻液(B：混合酸)，选择地蚀刻由Al形成的金属层2050，形成栅电极2053及栅布线2054(步骤S2008b)。再有，此时，在漏布线焊盘2038上层叠栅绝缘膜2040，不露出漏布线焊盘2038。 
接着，灰化再形成的第二抗蚀剂2051c时，虽然未图示出，但在玻璃基板2010上露出栅绝缘膜2040、和栅电极2053、栅布线2054及像素电极2037。 
接着，与第六实施方式相同，在玻璃基板2010的上方层叠保护用绝缘膜2070及第三抗蚀剂2071，使用第三掩模2072，以规定的形状形成第三抗蚀剂2071(图34的步骤S2009)，接着，使用第三抗蚀剂2071使像素电极2037、漏布线焊盘2038及栅布线焊盘2058露出(步骤S2010)。 
接着，参照附图，说明使用第三掩模2072的处理。 
(使用第三掩模的处理) 
图36是用于说明本发明的第七实施方式相关的TFT基板的制造方法 的、使用第三掩模的处理的示意图，(a)表示保护用绝缘膜成膜/第三抗蚀剂涂敷/曝光/显影的剖面图，(b)表示第五蚀刻/第三抗蚀剂剥离的剖面图。 
在同一图(a)中，首先，与第六实施方式相同，在玻璃基板2010的上方露出的栅绝缘膜2040、氧化物导电体层2030及作为栅电极布线层的金属层2050上堆积保护用绝缘膜2070，接着，层叠第三抗蚀剂2071。 
接着，使用第三掩模2072，以规定的形状形成第三抗蚀剂2071(步骤S2009)。即，除像素电极2037、漏布线焊盘2038及栅布线焊盘2058的上方外，在保护用绝缘膜2070上形成第三抗蚀剂2071。 
接着，使用第三抗蚀剂2071及蚀刻气体(CHF(CF4，CHF3气体等))，蚀刻像素电极2037及栅布线焊盘2058上的保护用绝缘膜2070，以及漏布线焊盘2038上的保护用绝缘膜2070及栅绝缘膜2040，使像素电极2037、由辅助导电层2060形成漏布线焊盘2038及栅布线焊盘2058露出(步骤S2010)。 
接着，灰化第三抗蚀剂2071时，就如图37所示，在玻璃基板2010上露出(在像素电极2037、漏布线焊盘2038及栅布线焊盘2058上分别具有像素电极用开口部2371、漏布线焊盘用开口部2381及栅布线焊盘用开口部2581的)保护用绝缘膜2070。 
图36(b)所示的漏电极2034、沟道部2021、栅电极2053、源电极2033、源布线2035及像素电极2037代表图37中的P-P剖面。漏布线焊盘2038代表Q-Q剖面。栅布线焊盘2058代表R-R剖面。 
但是，使用第三抗蚀剂2071及蚀刻气体(CHF(CF4，CHF3气体等))，蚀刻漏布线焊盘2038上的保护用绝缘膜2070及栅绝缘膜2040时，存在露出漏布线焊盘2038的辅助导电层2060受损伤的情形。为了防止这些，也可以在辅助导电层2060上设置上述的导电性保护膜(未图示)。如此这样，就能够降低蚀刻气体(CHF(CF4，CHF3气体等))等引起的损伤。 
像这样，根据本实施方式的TFT基板的制造方法，使用三片掩模2032、2052c、2072，就能够在有源半导体层上制造使用氧化物半导体层(n型氧化物半导体层2020)的顶栅型TFT基板2001c。此外，能够削减制造工序，实现制造成本的成本降低。即，具有与上述第六实施方式几乎相同的效果，并且，与第六实施方式相比，由于作为漏布线焊盘2038，露出辅助导电层2060，所以能够降低电阻，能够提高可靠性。 
[TFT基板的制造方法中的第八实施方式] 
本实施方式的TFT基板的制造方法对应于权利要求25。 
图38表示用于说明本发明的第八实施方式相关的TFT基板的制造方法的示意性流程图。 
在同一图所示的本实施方式相关的TFT基板的制造方法，与上述第七实施方式比较时，替代第七实施方式的步骤S2006c、2007c、2008c(参照图34)，层叠栅绝缘膜2040、作为栅电极布线层的金属层2050及第二抗蚀剂2051d，利用第二掩模2052d，形成第二抗蚀剂2051d(步骤S2006d)；接着，形成栅电极2053及栅布线2054(步骤S2007d)这点不同。此外，代替第七实施方式的步骤S2009、2010(参照图34)，层叠保护用绝缘膜2070及第三抗蚀剂2071d，使用第三半色调掩模2072d，以规定的形状形成第三抗蚀剂2071d(步骤S2009d)，接着，使像素电极2037露出(步骤S2010d)，接着，使用再形成的第三抗蚀剂2071d，使漏布线焊盘2038及栅布线焊盘2058露出(步骤S2011)这点不同。 
因此，其它的工序与第七实施方式几乎相同，对于相同的工序，在图中赋予与第七实施方式相同的符号，省略详细的说明。 
(使用第一半色调掩模的处理) 
如图38所示，使用本实施方式的第一半色调掩模的处理与第七实施方式中的处理(参照图34的步骤S2001b、2002、2003、2004、2005)相同。 
接着，如图38所示，在玻璃基板2010、n型氧化物半导体层2020及辅助导电层2060上顺序层叠栅绝缘膜2040、作为栅电极布线层的金属层2050及第二抗蚀剂2051d，利用第二掩模2052d，以规定的形状形成第二抗蚀剂2051d(步骤S2006d)。 
接着，参照附图，说明使用第二掩模2052d的处理。 
(使用第二掩模的处理) 
图39是用于说明本发明的第八实施方式相关的TFT基板的制造方法的、使用第二掩模的处理的示意图，(a)表示栅绝缘膜成膜/金属层成膜/ 第二抗蚀剂涂敷/曝光/显影的剖面图，(b)表示第三蚀刻/第二抗蚀剂剥离的剖面图。 
在同一图(a)中，首先，在玻璃基板2010、n型氧化物半导体层2020及辅助导电层2060上，与第七实施方式相同，堆积栅绝缘膜2040，接着，形成金属层(Al薄膜层)2050，接着，层叠第二抗蚀剂2051d。 
接着，利用第二掩模2052d及曝光，以规定的形状形成第二抗蚀剂2051d(步骤S2006d)。在栅电极2053及栅布线2054上形成第二抗蚀剂2051d。 
接着，如同一图(b)所示，与第七实施方式相同，作为第三蚀刻，使用第二抗蚀剂2051d及蚀刻液(B：混合酸)，蚀刻金属层2050，形成栅电极2053及栅布线2054。接着，灰化第二抗蚀剂2051d时，虽然未图示，但在玻璃基板2010上露出保护用绝缘膜2070、栅电极2053及栅布线2054(步骤S2007d)。 
接着，在玻璃基板2010的上方层叠保护用绝缘膜2070及第三抗蚀剂2071d，利用第三半色调掩模2072及半色调曝光，以规定的形状形成第三抗蚀剂2071d(步骤S2009d)。除像素电极2037的上方外，在保护用绝缘膜2070上形成第三抗蚀剂2071d，并且，漏布线焊盘2038及栅布线焊盘2058的上方比其它部分形成得薄。 
接着，参照附图，说明使用第三半色调掩模2072d的处理。 
(使用第三半色调掩模的处理) 
图40是用于说明本发明的第八实施方式相关的TFT基板的制造方法的、使用第三半色调掩模的处理的示意图，(a)表示保护用绝缘膜成膜/第三抗蚀剂涂敷/半色调曝光/显影的剖面图，(b)表示第四蚀刻/第三抗蚀剂的再形成的剖面图。 
在同一图(a)中，首先，与第七实施方式相同，在玻璃基板2010的上方露出的栅绝缘膜2040及作为栅电极布线层的金属层2050上堆积保护用绝缘膜2070，接着，层叠第三抗蚀剂2071d。 
接着，使用第三半色调掩模2072d，以规定的形状形成第三抗蚀剂2071d(步骤S2009d)。即，除像素电极2037外，在保护用绝缘膜2070上形成第三抗蚀剂2071d，并且，漏布线焊盘2038及栅布线焊盘2058的 上方比其它部分形成得薄。 
接着，作为第四蚀刻，使用第三抗蚀剂2071d及蚀刻气体(CHF(CF4，CHF3气体等))，蚀刻像素电极2037上的保护用绝缘膜2070及栅绝缘膜2040，并且，利用蚀刻液(B：混合液)选择地蚀刻露出的辅助导电层2060，使像素电极2037露出(步骤S2010d)。 
接着，灰化第三抗蚀剂2071d中、薄薄地形成的部分(漏布线焊盘2038及栅布线焊盘2058上的部分)，再形成第三抗蚀剂2071d(步骤S2011)。 
图41是用于说明本发明的第八实施方式相关的TFT基板的制造方法的、使用第三半色调掩模的处理的示意图，(a)表示第五蚀刻的剖面图，(b)表示第三抗蚀剂剥离的剖面图。 
在同一图(a)中，使用再形成的第三抗蚀剂2071d(参照图40(b))及蚀刻气体(CHF(CF4，CHF3气体等))，蚀刻漏布线焊盘2038及栅布线焊盘2058上的保护用绝缘膜2070及栅绝缘膜2040，使由辅助导电层2060形成的漏布线焊盘2038及栅布线焊盘2058露出(步骤S2011)。此时，CHF中的(露出的像素电极2037的)氧化物导电体层2030，由于其蚀刻速度极其慢，所以在蚀刻保护用绝缘膜2070及栅绝缘膜2040期间，不会受损伤。 
接着，灰化第三抗蚀剂2071d时，就如图37所示，在玻璃基板2010上露出(在像素电极2037、漏布线焊盘2038及栅布线焊盘2058上分别具有像素电极用开口部2371、漏布线焊盘用开口部2381及栅布线焊盘用开口部2581的)保护用绝缘膜2070。 
图41(b)所示的漏电极2034、沟道部2021、栅电极2053、源电极2033、源布线2035及像素电极2037代表图37中的P-P剖面。漏布线焊盘2038代表Q-Q剖面。栅布线焊盘2058代表R-R剖面。 
但是，使用第三抗蚀剂2071d及蚀刻气体(CHF(CF4，CHF3气体等))，蚀刻漏布线焊盘2038及栅布线焊盘2058上的保护用绝缘膜2070及栅绝缘膜2040时，存在露出漏布线焊盘2038的辅助导电层2060或栅布线焊盘2058的金属层2050受损伤的情形。为了防止这些，也可以在辅助导电层2060及金属层2050上设置上述的导电性保护膜(未图示)。如此这样， 就能够降低蚀刻气体(CHF(CF4，CHF3气体等))等引起的损伤。 
像这样，根据本实施方式的TFT基板的制造方法，使用三片掩模2032、2052d、2072d，就能够在有源半导体层上制造使用氧化物半导体层(n型氧化物半导体层2020)的顶栅型TFT基板2001d。此外，能够削减制造工序，实现制造成本的成本降低。此外，根据本实施方式，由于作为漏布线焊盘2038，露出辅助导电层2060，所以能够降低电阻，能够提高可靠性。 
再有，在本实施方式中，虽然在栅绝缘膜2040中使用SiNX等氮化硅膜，但也可以在绝缘膜中使用氧化物绝缘体。此情况下，氧化物绝缘膜的介电常数大的，有利于薄膜晶体管的工作。此外，优选绝缘性高的。作为满足这些的例子，具有氧化物的超晶格结构的氧化物是优选的氧化物绝缘膜。并且，还可以使用非晶质的氧化物绝缘膜。由于非晶质氧化物绝缘膜的情形，能够将成膜温度维持在低温，所以在塑料基板等缺乏耐热性的基板的情况下是有利的。 
例如，能够使用ScAlMgO4、ScAlZnO4、ScAlCoO4、ScAlMnO4、ScGaZnO4、ScGaMgO4、或ScAlZn3O6、ScAlZn4O7、ScAlZn7O10、或ScGaZn3O6、ScGaZn5O8、ScGaZn7O10、或ScFeZn2O5、ScFeZn3O6、ScFeZn6O9等。 
此外，也能够使用氧化铝、氧化钛、氧化铪、氧化镧系元素等氧化物及超晶格结构的复合氧化物。 
再有，在本实施方式中，作为n型氧化物半导体层2020能够使用氧化铟-氧化铈类、氧化铟-氧化镓-氧化锌类、和氧化铟-氧化钐、氧化锌-氧化镁等氧化物半导体。此外，它们不限于结晶类，也可以使用非晶质类。并且，根据与氧化物导电体层2030的组合，蚀刻特性的选择等，能够进行适当选择。 
[TFT基板中的第四实施方式] 
此外，本发明即便作为TFT基板2001的发明也是有效的。 
如图23(b)及图24所示，第四实施方式相关的TFT基板2001结构为包括：玻璃基板2010，在此玻璃基板2010上形成的作为第一氧化物层的n型氧化物半导体层2020，在此第一氧化物层上被沟道部2021隔离而形成的作为第二氧化物层的氧化物导电体层2030，在玻璃基板2010、n型氧化物半导体层2020及氧化物导电体层2030上形成的栅绝缘膜2040， 在此栅绝缘膜2040上形成的栅布线2054及栅电极2053，在栅绝缘膜2040、栅布线2054及栅电极2053上形成的、具有栅布线焊盘用开口部2581、漏布线焊盘用开口部2381及像素电极用开口部2371的保护用绝缘膜2070。 
如此这样，作为有源半导体层，就能够提供设置n型氧化物半导体层2020的顶栅型TFT基板2001。此外，由于作为TFT的有源层使用氧化物半导体，所以即便流过电流也是稳定的，能够提高制造合格率，同时对于靠电流控制进行工作的有机电场发光装置是有用的。并且，由于TFT基板2001本身为具备保护用绝缘膜的结构，所以能够提供一种能够容易制造利用液晶和有机EL材料等的显示单元和发光单元的TFT基板。 
此外，在本发明中，在玻璃基板2010的规定的位置形成作为第一氧化物层的n型氧化物半导体层2020。在此，规定的位置是指栅电极2053、源布线2035、漏布线2036、源电极2033、漏电极2034及像素电极2037的下方的位置。如此这样，使用第一半色调掩模2032能够有效地形成沟道部2021、源布线2035、漏布线2036、源电极2033、漏电极2034及像素电极2037。 
此外，TFT基板2001，第一氧化物层是n型氧化物半导体层2020，并且，第二氧化物层是氧化物导电体层2030。由此，能够容易地形成沟道部2021、源电极2033及漏电极2034。 
并且，TFT基板2001，用氧化物导电体层2030，形成源布线2035、漏布线2036、源电极2033、漏电极2034及像素电极2037。如此这样，能够削减使用的掩模数、削减制造工序。因此，能够提高生产效率，实现制造成本的成本降低。 
此外，TFT基板2001，n型氧化物半导体层2020及氧化物导电体层2030的能隙是3.0eV以上。如此这样，能够抑制因光引起的误工作，能够提高品质(工作可靠性)。此外，能够使用由氧化物半导体层2030形成的电极，由n型氧化物半导体层2020和氧化物导电体层2030的叠层膜形成的电极作为像素电极2037。 
并且，TFT基板2001的结构为：像素电极2037由n型氧化物半导体层2020和氧化物导电体层2030的叠层膜形成。如此这样，能够削减使用的掩模数、削减制造工序。因此，能够提高生产效率，实现制造成本的成 本降低。并且，由于能够使叠层膜透明，所以能够防止因光引起的误工作。 
此外，在氧化物导电体层2030的玻璃基板2010侧，形成n型氧化物半导体层2020。如此这样，由于氧化物导电体层2030及n型氧化物半导体层2020是透明氧化物，所以能够防止因光引起的误工作。此外，利用半色调曝光能够削减使用的掩模数，削减制造工序。因此，能够提高生产效率，实现制造成本的成本降低。 
此外，TFT基板2001结构为：n型氧化物半导体层2020的材料，由在未结晶的状态下溶解于规定的蚀刻液(A：草酸水溶液)、且在结晶的状态下对蚀刻液(A：草酸水溶液)具有耐蚀刻性的材料形成；氧化物导电体层2030的材料由溶解于蚀刻液(A：草酸水溶液)的材料形成。 
如此这样，由于能够确实且容易地形成沟道部2021，就能够提高品质。 
并且，TFT基板2001结构为，氧化物导电体层2030的材料，由对规定的蚀刻液(B：例如PAN)具有耐蚀刻性的材料形成；作为栅电极布线层的金属层2050的材料由溶解于规定的蚀刻液(B：例如PAN)的材料形成。如此这样，能够使像素电极2037的氧化物导电体层2030不受损伤，形成栅电极2053及栅布线2054。 
像这样，根据本实施方式的TFT基板2001，作为有源半导体层能够提供设置n型氧化物半导体层2020的顶栅型TFT基板2001。此外，由于作为TFT的有源层使用n型氧化物半导体层2020，所以即便流过电流也是稳定的，对于靠电流控制进行工作的有机电场发光装置是有用的。 
[TFT基板中的第五实施方式] 
此外，本发明即便作为TFT基板2001b的发明也是有效的。 
本实施方式相关的TFT基板2001b，与TFT基板2001(或2001a)相比时，如图32(b)、图33所示，由于在源电极2033、漏电极2034、源布线2035及漏布线2036上形成由辅助导电层2060形成的源电极用辅助电极2331、漏电极用辅助电极2341、源布线用辅助布线2351及漏布线用辅助布线2361，所以能够降低电阻，能够提高可靠性。此外，能够抑制能效的下降。 
此外，TFT基板2001b的结构为：在源电极2033、漏电极2034、源布线2035及漏布线2036的上方具备栅绝缘膜2040。如此这样，通过在TFT基板2001b上设置有机EL材料、电极及保护膜，就能够容易地得到有机电场发光装置。 
并且，TFT基板2001b，作为栅绝缘膜2040，如上所述，也可以使用氧化物绝缘体。如此这样，就能够增大栅绝缘膜2040的介电常数，薄膜晶体管变得容易工作，能够提高可靠性。 
此外，TFT基板2001b结构为：氧化物导电体层2030的材料，由对规定的蚀刻液(B：例如PAN)具有耐蚀刻性的材料形成；辅助导电层2060的材料由溶解于规定的蚀刻液(B：例如PAN)的材料形成。如此这样，相对于氧化物导电体层2030，就变得能够选择地蚀刻辅助导电层2060，能够削减使用的掩模数，削减制造工序。因此，能够提高生产效率，实现制造成本的成本下降。此外，与干式蚀刻相比，能够减少各布线和电极的形成工艺，能够有效地制造栅电极2053及栅布线2054和辅助导电层2060。 
并且，TFT基板2001b结构为：在栅布线2054上形成导电性保护膜(未图示)。如此这样，在防止栅布线2054的腐蚀的同时，能够提高耐久性。 
像这样，根据本实施方式的TFT基板2001b，就能够降低各布线和电极的电阻，能够提高可靠性。此外，能够抑制能效的下降。此外，TFT基板2001b，在玻璃基板2010的上部具备栅绝缘膜2040，例如通过在此TFT基板2001b上设置有机EL材料、电极及保护膜，就能够容易地得到有机电场发光装置。此外，由于利用上述第六实施方式的制造方法用三片掩模2032、2052、2072制造TFT基板200b，所以就能够削减制造工序，提高生产效率，实现制造成本的成本下降。 
[TFT基板中的第六实施方式] 
此外，本发明即便作为TFT基板2001c的发明也是有效的。 
本实施方式相关的TFT基板2001c，与TFT基板2001b相比时，如图36(b)、图37所示，结构为露出由辅助导电层2060形成的漏布线焊盘2038。如此这样，TFT基板2001c，由于作为漏布线焊盘2038露出辅助导电层2060，就能够降低电阻，提高可靠性。 
[TFT基板的制造方法中的第九实施方式] 
本实施方式的TFT基板的制造方法对应于权利要求28。 
图42表示用于说明本发明的第九实施方式相关的TFT基板的制造方法的示意性流程图。 
在同一图中，首先，在基板3010上顺序层叠作为第一氧化物层的n型氧化物半导体层3020、作为第二氧化物层的氧化物导电体层3030、辅助导电层3060及第一抗蚀剂3031，利用第一半色调掩模3032及半色调曝光，以规定的形状形成第一抗蚀剂3031(步骤S3001)。 
接着，参照附图说明使用第一半色调掩模3032的处理。 
(使用第一半色调掩模的处理) 
图43是用于说明本发明的第九实施方式相关的TFT基板的制造方法的、使用第一半色调掩模的处理的示意图，(a)表示n型氧化物半导体层成膜/氧化物导电体层成膜/辅助导电层成膜/第一抗蚀剂涂敷/半色调曝光/显影的剖面图，(b)表示第一蚀刻/第一抗蚀剂的再形成的剖面图，(c)表示第二蚀刻/第一抗蚀剂剥离的剖面图。 
在同一图(a)中，首先，制备透光性的玻璃基板3010。 
再有，成为TFT基板3001的基材的板状部件，不限于上述玻璃基板3010，例如，也可以是树脂制的板状部件和片状部件等。 
接着，使用氧化铟-氧化锌(In2O3∶ZnO＝约97∶3wt％)的靶，在玻璃基板3010上成膜膜厚约150nm的n型氧化物半导体层3020。此时的条件，氧∶氩比为约10∶90vol.％，且基板温度为约250℃。在此条件下，得到n型氧化物半导体层3020作为结晶质膜。此外，在低温下成膜的情况下，通过热处理使其结晶。通过这种结晶化处理，得到对蚀刻液(A′：草酸水溶液)及蚀刻液(B′混合酸(通常也称为PAN))具有耐蚀刻性的n型氧化物半导体层3020。 
再有，n型氧化物半导体层3020不限于由上述氧化铟-氧化锌形成的氧化物半导体层。例如也可以是由氧化铟-氧化铈-氧化锌类、和氧化铟-氧化钐、氧化锌-氧化镁等形成的氧化物半导体层。 
此外，上述氧化铟-氧化锌薄膜，载流子密度为10+16cm-3以下，是作为半导体充分地进行工作的区域。此外，空穴迁移率为25cm2/V·sec。通常，如果载流子密度低于约10+17cm-3的话，就完全成为工作区域，并且迁移率与非晶硅的迁移率相比大10倍以上，因此，n型氧化物半导体层3020是非常有用的半导体薄膜。 
此外，由于n型氧化物半导体层3020透明性是必需的，所以使用能隙约3.0eV以上的氧化物即可。优选约3.2eV以上，更优选约3.4eV以上。由上述氧化铟-氧化锌类、氧化铟-氧化铈-氧化锌类、和氧化铟-氧化钐、氧化锌-氧化镁等形成的n型氧化物半导体层的能隙为3.2eV以上，优选使用。此外，这些薄膜(n型氧化物半导体层)，为非晶质的情况下，能够溶解在草酸水溶液、和由磷酸、醋酸及硝酸制成的混合酸(适当地简称为混合酸。)中，但通过加热结晶化，就会变得不溶于草酸水溶液和混合酸中，表现出耐蚀性。此外，结晶的温度能够通过添加的氧化锌的量来控制。由此，能够体现第一氧化物层和第二氧化物的选择蚀刻性。 
此外，通过适当选择组成，就能够选择第一氧化物层和第二氧化物层的选择蚀刻性。并且，在相关的情况下，根据选择出的选择蚀刻性适当选择蚀刻液。 
接着，如同一图(a)所示，使用氧化铟-氧化锡-氧化锌(In2O3∶SnO2∶ZnO＝约60∶20∶20wt％)的靶，在n型氧化物半导体层3020上成膜膜厚约110nm的氧化物导电体层3030。此时的条件，氧∶氩比为约99∶1vol.％，且基板温度为约150℃。氧化铟-氧化锡-氧化锌薄膜，为非晶质，能够用草酸水溶液来蚀刻，但在混合酸中表现出耐蚀性，不被蚀刻。此外，通过约300℃以下的热处理其不会结晶。由此，能够控制n型氧化物半导体层3020和氧化物导电体层3030的选择蚀刻性。 
氧化物导电体层3030不限于由上述氧化铟-氧化锡-氧化锌形成的氧化物半导体层。例如，也可以为由氧化铟-氧化锡、氧化铟-氧化锌、氧化铟-氧化锡-氧化钐等形成氧化物导电体层，或者为在氧化铟-氧化锡、氧化铟-氧化锌、氧化铟-氧化锡-氧化钐等中添加了镧系元素的氧化物导电体层。此外，在本实施方式中，由于氧化物导电体层3030还兼作像素电极3037，所以可以使用导电性优良的物质。此外，由于氧化物导电体层3030透明性是必需的，所以最好使用能隙约3.0eV以上的氧化物。优选约3.2eV以上，更优选约3.4eV以上。由上述氧化铟-氧化锡、氧化铟-氧化锌、氧化铟-氧化锡-氧化钐等形成的氧化物导电体层，或在氧化铟-氧化 锡、氧化铟-氧化锌、氧化铟-氧化锡-氧化钐等中添加了镧系元素的氧化物导电体层，任何一个的能隙都为约3.2eV以上，优选使用。 
此外，如果由氧化铟-氧化锡-氧化锌形成的氧化物导电体层3030为非晶质的，就能够溶解在草酸水溶液中，但由于不溶于混合酸中，所以是有用的。 
在此，氧化锡的含有量为约10～40重量％，氧化锌为约10～40重量％，剩余的为氧化铟也是可以的。其理由，当氧化锡、氧化锌都小于等于约10重量％时，丧失对混合酸的耐蚀性，就会溶解。此外，当氧化锡超过约40重量％时，就不溶解于草酸水溶液中，电阻率增大。并且因为，当氧化锌超过约40重量％时，就存在丧失对混合酸的耐蚀性的情形。再有，也可以适当选择氧化锡、氧化锌之比。 
此外，含氧化铟-氧化锡-氧化钐等镧系元素的氧化物导电体层，经室温成膜后为非晶质的，溶解于草酸水溶液和混合酸，但通过加热等结晶化，就变得不溶于草酸水溶液和混合酸中，能够适当地使用。 
接着，在氧化物导电体层3030上成膜辅助导电层3060。即，使用Al靶，利用高频溅射法，在氩100％的条件下，形成用于形成栅电极及栅布线的由厚度约150nm的Al薄膜层形成的辅助导电层3060。再有，此辅助导电层3060不限于Al，例如也可以使用Cr、Mo、Cu、Ag、Au等金属和合金。 
此外，当在氧化物导电体层3030和辅助导电层3060之间，接触电阻大的情况下，也可以在氧化物导电体层3030和辅助导电层3060之间形成Mo、Ti、Cr等的金属薄膜。特别地，如果是Mo，由于与Al一样能够用混合酸(PAN)蚀刻，所以不增加工序就能够进行加工，因此优选。上述Mo、Ti、Cr等的金属薄膜的厚度可以为约10～200nm。优选为15～100nm，更优选为约20～50nm。其理由是因为，当小于等于约10nm时，存在接触电阻的降低效应小的情形，当超过约200nm时，就会不经济。 
但是，使用后述的第三抗蚀剂3071及蚀刻气体(CHF(CF4，CHF3气体等))，蚀刻漏布线焊盘3038的上方的保护用绝缘膜3070及栅绝缘膜3040时，存在露出漏布线焊盘3038的辅助导电层3060受损伤的情形。为了防止这些，也可以在辅助导电层3060上设置导电性的金属氧化物层(未图示)作为导电性保护膜。如此这样，就能够降低蚀刻气体(CHF(CF4，CHF3 气体等))等引起的损伤。 
作为上述导电性保护膜，例如可使用由氧化铟-氧化锌形成的透明导电膜。此情况下，导电性保护膜可以为用金属层(Al薄膜层)3050的蚀刻液即PAN能够同时蚀刻的导电性的金属氧化物，并不限于上述氧化铟-氧化锌。即，作为氧化铟-氧化锌的组成，如果是利用PAN，能够与Al同时蚀刻的组成的话就能够使用，但最好为In/(In+Zn)＝约0.5～0.95(重量比)，优选约0.7～0.9(重量比)。其理由是因为，当低于约0.5(重量比)时，存在导电性的金属氧化物本身的耐久性低的情形，当超过约0.95(重量比)时，就会存在难以与Al同时蚀刻的情形。此外，在与Al同时蚀刻的情况下，优选导电性的金属氧化物为非晶质的。其理由是因为，为结晶化的膜的情况下，存在与Al同时蚀刻变困难的情形。 
此外，这些导电性保护膜的厚度为约10～200nm即可。优选为约15～150nm，更优选20～100nm。其理由是因为，在小于等于约10nm时，存在作为保护膜的效应小的情形，当超过约200nm时，不经济。 
此外，当在金属层3050和导电性保护膜之间，接触电阻大的情况下，也可以在金属层3050和导电性保护膜之间形成Mo、Ti、Cr等的金属薄膜。特别地，如果是Mo，由于能够与由Al形成的金属层3050和导电性保护膜一氧用PAN来蚀刻，所以不增加工序就能够进行加工，因此优选。上述Mo、Ti、Cr等的金属薄膜的厚度可以为约10～200nm。优选为15～100nm，更优选为约20～50nm。其理由是因为，当小于等于约10nm时，存在接触电阻的降低效应小的情形，当超过约200nm时，就会不经济。 
接着，如同一图(a)所示，在辅助导电层3060上涂敷第一抗蚀剂3031，利用第一半色调掩模3032及半色调曝光，以规定的形状成型第一抗蚀剂3031(步骤S3001)。即，第一抗蚀剂3031覆盖漏电极3034、源电极3033、源布线3035、漏布线3036及像素电极3037，并且用半色调掩模部3321，以覆盖像素电极3037的部分比其它部分薄的形状形成第一抗蚀剂3031。再有，在本实施方式中，虽然为像素电极3037和源电极3033通过源布线3035连接的结构，但也可以为像素电极3037和漏电极通过漏布线连接的结构。 
接着，如同一图(b)所示，作为第一蚀刻，首先，使用第一抗蚀剂 3031及蚀刻液(B′：混合酸)，蚀刻辅助导电层3060，接着，使用第一抗蚀剂3031及蚀刻液(A′：草酸水溶液)选择地蚀刻氧化物导电体层3030，形成沟道部3021、源布线3035、漏布线3036、源电极3033、漏电极3034及像素电极3037(图42的步骤S3002)。此外，由于n型氧化物半导体层3020经加热而结晶，所以对草酸水溶液具有耐蚀刻性，利用蚀刻液(A′：草酸水溶液)就不会对n型氧化物半导体层3020造成损伤，能够确实地选择蚀刻氧化物导电体层3030，能够容易地形成沟道部3021。 
接着，灰化上述第一抗蚀剂3031，以露出像素电极3037上方的辅助导电层3060的形状，再形成第一抗蚀剂3031(图42的步骤S3003)。 
接着，如同一图(c)所示，作为第二蚀刻，使用再形成的第一抗蚀剂3031及蚀刻液(A′：草酸水溶液)，通过选择蚀刻去除像素电极3037上的氧化物导电体层3030，使像素电极3037露出(图42步骤S3004)。 
接着，灰化再形成的第一抗蚀剂3031时，就如图44所示，在玻璃基板3010上，露出层叠了辅助导电层3060的源电极3033、漏电极3034、源布线3035及漏布线3036，以及由n型氧化物半导体层3020形成的沟道部3021、由氧化物导电体层3030形成的像素电极3037。 
图43(c)所示的漏电极3034、沟道部3021、源电极3033、源布线3035及像素电极3037代表图44中的A-A剖面。漏布线3036代表B-B剖面。 
再有，源电极3033、漏电极3034、源布线3035及漏布线3036上的辅助导电层3060，成为源电极用辅助电极3331、漏电极用辅助电极3341、源布线用辅助布线3351及漏布线用辅助布线3361。 
此外，用氧化物导电层3030形成源电极3033、漏电极3034、源布线3035、漏布线3036及像素电极3037。如此这样，能够削减使用的掩模数，削减制造工序，因此，能够提高生产效率，实现制造成本的成本下降。 
并且，由于氧化物导电体层3030使用对于草酸溶解的氧化物，并且，n型氧化物半导体层3020使用结晶后具有耐草酸性的氧化物，所以就不对n型氧化物半导体层3020造成损伤，能够确实地选择蚀刻氧化物导电体层3030。此外，作为第一氧化物层形成n型氧化物半导体层3020，并且，作为第二氧化物层形成氧化物导电体层3030，由此就能够容易地形成沟道部3021、像素电极3037、源电极3033及漏电极3034。 
此外，由于像素电极3037是由n型氧化物半导体层3020和氧化物导电体层3030的叠层膜形成，可使叠层膜透明，因此，能够防止因光引起的误工作。 
此外，如图42所示，在n型氧化物半导体层3020、氧化物导电体层3030及辅助导电层3060上顺序层叠栅绝缘膜3040、作为栅电极布线层的金属层3050及第二抗蚀剂3051，利用第二半色调掩模3052及半色调曝光，以规定的形状形成第二抗蚀剂3051(步骤S3005)。 
接着，参照附图，说明使用第二半色调掩模3052的处理。 
(使用第二半色调掩模的处理) 
图45是用于说明本发明的第九实施方式相关的TFT基板的制造方法的、使用第二半色调掩模的处理的示意图，(a)表示栅绝缘膜成膜/金属层成膜/第二抗蚀剂涂敷/半色调曝光/显影的剖面图，(b)表示第三蚀刻/第二抗蚀剂的再形成的剖面图，(c)表示第四蚀刻/第二抗蚀剂剥离的剖面图。 
在同一图(a)中，首先，利用辉光放电CVD(化学蒸发法)法，在用于覆盖玻璃基板3010(玻璃基板3010的几乎整面上)层叠的n型氧化物半导体层3020、氧化物半导体层3030及辅助导电层3060上堆积膜厚约300nm的氮化硅(SiNX)膜即栅绝缘膜3040。再有，在本实施方式中，作为放电气体使用SiH4-NH3-N2类的混合气体。 
接着，使用Al靶，利用高频溅射法，在氩100％的条件下，形成用于形成栅电极3053及栅布线3054的厚度约150nm的金属层(Al薄膜层)3050。再有，金属层3050不限于Al，例如也可以使用Cr、Mo(钼)、Cu(铜)、Ag(银)、Au(金)等金属和合金。 
接着，层叠第二抗蚀剂3051。 
接着，利用第二半色调掩模3052及半色调曝光，以规定的形状形成第二抗蚀剂3051(步骤S3005)。除像素电极3037的上方外，在金属层3050上形成第二抗蚀剂3051，并且，栅电极3053及栅布线3054的上方比其它部分形成得厚。 
接着，如同一图(b)所示，作为第三蚀刻，使用第二抗蚀剂3051及 蚀刻液(B′：混合酸)，蚀刻像素电极3037的上方的金属层3050。再有，在本实施方式中，由于金属层3050由Al形成，所以作为蚀刻液虽然使用PAN，但在金属层3050由Cr形成的情况下，作为蚀刻液(B′)，就使用由硝酸铈氨及过氧化氢水制成的水溶液(硝酸铈氨氢氧化物水溶液(通常也称为CAN))。 
接着，作为第三蚀刻，使用第二抗蚀剂3051及蚀刻气体(CHF(CF4，CHF3气体等))，蚀刻像素电极3037上的栅绝缘膜3040，使像素电极3037露出(步骤S3006)。此时，由于CHF中的氧化物(氧化物导电体层3030)的蚀刻速度极其慢，所以基本上仅蚀刻栅绝缘膜3040。 
接着，灰化第二抗蚀剂3051中、薄薄地形成的部分(除栅电极3053及栅布线3054之外的部分)，再形成第二抗蚀剂3051，接着，作为第四蚀刻，使用再形成的第二抗蚀剂3051及蚀刻液(B′：混合酸)，选择地蚀刻由Al形成的金属层3050，形成栅电极3053及栅布线3054(步骤S3007)。在此，露出的像素电极3037的氧化物导电体层3030，由于具有上述的耐PAN性(及耐CAN性)，所以就能够确实地选择蚀刻金属层3050。即，通过上述第四蚀刻，就能够避免蚀刻露出的像素电极3037受损伤这样的不合格。 
接着，灰化再形成的第二抗蚀剂3051时，就如图46所示，在玻璃基板3010上露出栅绝缘膜3040、和栅电极3053、栅布线3054及像素电极3037。 
图45(c)所示的漏电极3034、沟道部3021、栅电极3053、源电极3033、源布线3035及像素电极3037代表图46中的C-C剖面。漏布线3036代表D-D剖面，栅布线3054代表E-E剖面。 
接着，如图42所示，在形成栅电极3053及栅布线3054的、露出像素电极3037的玻璃基板3010的上方顺序层叠保护用绝缘膜3070及第三抗蚀剂3071，使用第三掩模3072，以规定的形状形成第三抗蚀剂3071(步骤S3008)。 
接着，参照附图，说明使用第三掩模3072的处理。 
(使用第三掩模的处理) 
图47是用于说明本发明的第九实施方式相关的TFT基板的制造方法的、使用第三掩模的处理的示意图，(a)表示保护用绝缘膜成膜/第三抗蚀剂涂敷/曝光/显影的剖面图，(b)表示第五蚀刻/第三抗蚀剂剥离的剖面图。 
在同一图(a)中，首先，利用辉光放电CVD(化学蒸发法)，在玻璃基板3010的上方露出的栅绝缘膜3040、氧化物导电体层3030及作为栅电极布线层的金属层3050上堆积膜厚约200nm的氮化硅(SiNX)膜即保护用绝缘膜3070。再有，在本实施方式中，作为放电气体使用SiH4-NH3-N2类的混合气体。接着，层叠第三抗蚀剂3071。再有，本实施方式中，由于保护用绝缘膜3070使用与栅绝缘膜3040相同的材料，所以为了便于理解，设保护用绝缘膜3070的阴影为与栅绝缘膜3040相同的阴影，用点线表示与栅绝缘膜3040的边界。 
接着，使用第三掩模3072，以规定的形状形成第三抗蚀剂3071(步骤S3008)。即，除像素电极3037、漏布线焊盘3038及栅布线焊盘3058的上方外，在保护用绝缘膜3070上形成第三抗蚀剂3071。 
接着，使用第三抗蚀剂3071及蚀刻气体(CHF(CF4，CHF3气体等))，蚀刻像素电极3037及栅布线焊盘3058的上方的保护用绝缘膜3070，使像素电极3037及栅布线焊盘3058露出的同时，蚀刻漏布线焊盘3038上的保护用绝缘膜3070及栅绝缘膜3040，使漏布线焊盘3038露出(步骤S3009)。此时，由于CHF中的氧化物(氧化物导电体层3030)的蚀刻速度极其慢，所以氧化物导电体层3030不受损伤。 
接着，灰化第三抗蚀剂3071时，就如图48所示，在玻璃基板3010的上方露出(在像素电极3037、漏布线焊盘3038及栅布线焊盘3058上分别具有像素电极用开口部3371、漏布线焊盘用开口部3381及栅布线焊盘用开口部3581的)保护用绝缘膜3070。 
图47(b)所示的漏电极3034、沟道部3021、栅电极3053、源电极3033、源布线3035及像素电极3037代表图48中的F-F剖面。漏布线焊盘3038代表G-G剖面。栅布线焊盘3058代表H-H剖面。 
但是，使用第三抗蚀剂3071及蚀刻气体(CHF(CF4，CHF3气体等))，蚀刻像素电极3037、漏布线焊盘3038及栅布线焊盘3058的上方的保护用绝缘膜3070时，存在露出栅布线焊盘3058的金属层3050受损伤的情形。 为了防止这些，也可以在金属层3050上设置导电性的金属氧化物层(未图示)作为导电性保护膜。如此这样，就能够降低蚀刻气体(CHF(CF4，CHF3气体等))等引起的损伤。 
作为上述导电性保护膜，例如可使用由氧化铟-氧化锌形成的透明导电膜。此情况下，导电性保护膜可以为用金属层(Al薄膜层)3050的蚀刻液即PAN能够同时蚀刻的导电性的金属氧化物，并不限于上述氧化铟-氧化锌。即，作为氧化铟-氧化锌的组成，如果是利用PAN，能够与Al同时蚀刻的组成的话就能够使用，但最好为In/(In+Zn)＝约0.5～0.95(重量比)，优选约0.7～0.9(重量比)。其理由是因为，当低于约0.5(重量比)时，存在导电性的金属氧化物本身的耐久性低的情形，当超过约0.95(重量比)时，就会存在难以与Al同时蚀刻的情形。此外，在与Al同时蚀刻的情况下，优选导电性的金属氧化物为非晶质的。其理由是因为，为结晶化的膜的情况下，存在与Al同时蚀刻变困难的情形。 
此外，这些导电性保护膜的厚度为约10～200nm即可。优选为约15～150nm，更优选20～100nm。其理由是因为，在小于等于约10nm时，存在作为保护膜的效应小的情形，当超过约200nm时，不经济。 
此外，当在金属层3050和导电性保护膜之间，接触电阻大的情况下，也可以在金属层3050和导电性保护膜之间形成Mo、Ti、Cr等的金属薄膜。特别地，如果是Mo，由于能够与由A1形成的金属层3050和导电性保护膜一样用PAN蚀刻，所以不增加工序就能够进行加工，因此优选。上述Mo、Ti、Cr等的金属薄膜的厚度可以为约10～200nm。优选为约15～100nm，更优选为约20～50nm。其理由是因为，当小于等于约10nm时，存在接触电阻的降低效应小的情形，当超过约200nm时，就会不经济。 
像这样，根据本实施方式的TFT基板的制造方法，使用三片掩模3032、3052、3072，就能够在有源半导体层上制造使用氧化物半导体层(n型氧化物半导体层3020)的顶栅型TFT基板3001。此外，由于能够削减制造工序，所以能够实现制造成本的成本降低。此外，由于作为TFT的有源层使用n型氧化物半导体层3020，所以即便流过电流也是稳定的。因此，在使制造合格率提高的同时，对于靠电流控制进行工作的有机电场发光装置是有用的。并且，由于TFT基板3001本身具备保护用绝缘膜3070，所以能够提供一种能够容易制造利用液晶和有机EL材料等的显示单元和发光单元的TFT基板3001。 
[TFT基板的制造方法中的第十实施方式] 
本实施方式的TFT基板的制造方法对应于权利要求29。 
图49表示用于说明本发明的第十实施方式相关的TFT基板的制造方法的示意性流程图。 
同一图所示的本实施方式的TFT基板的制造方法，与上述第九实施方式相比，替代第九实施方式的步骤S3005、3006、3007(参照图42)，层叠栅绝缘膜3040、作为栅电极布线层的金属层3050及第二抗蚀剂3051a，利用第二掩模3052a，形成第二抗蚀剂3051a(步骤S3005a)，接着，使用第二抗蚀剂3051a，形成栅电极3053及栅布线3054(步骤S3007a)这点不同。 
因此，其它的工序与第九实施方式几乎相同，对于相同的工序，在图中赋予与第九实施方式相同的符号，省略详细的说明。 
(使用第一半色调掩模的处理) 
如图49所示，使用本实施方式的第一半色调掩模的处理与第九实施方式中的处理(参照图42的步骤S3001、3002、3003、3004、3005)相同。 
接着，如图49所示，在n型氧化物半导体层3020、氧化物导电体层3030及辅助导电层3060上顺序层叠栅绝缘膜3040、作为栅电极布线层的金属层3050及第二抗蚀剂3051a，利用第二掩模3052a，以规定的形状形成第二抗蚀剂3051a(步骤S3005a)。 
接着，参照附图说明使用第二掩模3052a的处理。 
(使用第二掩模的处理) 
图50是用于说明本发明的第十实施方式相关的TFT基板的制造方法的、使用第二掩模的处理的示意图，(a)表示栅绝缘膜成膜/金属层成膜/第二抗蚀剂涂敷/曝光/显影的剖面图，(b)表示第三蚀刻/第二抗蚀剂剥离的剖面图。 
在同一图(a)中，与第十实施方式相同，层叠栅绝缘膜3040、用于形成栅电极3053及栅布线3054的金属层(Al薄膜层)3050及第二抗蚀剂3051a。 
接着，利用第二掩模3052a，以规定的形状形成第二抗蚀剂3051a(步骤S3005a)。即，在漏电极3034、沟道部3021及源电极3033的上方的成为栅电极3053的金属层3050上以及成为栅布线3054的金属层3050上形成第二抗蚀剂3051a。 
接着，如同一图(b)所示，作为第三蚀刻，使用第二抗蚀剂3051a及蚀刻液(B′：混合酸)，蚀刻露出的金属层3050，形成栅电极3053及栅布线3054(步骤S3007a)。再有，在本实施方式中，由于金属层3050由A1形成，所以作为蚀刻液使用PAN，但在金属层3050由Cr形成的情况下，作为蚀刻液(B′)，就使用硝酸铈氨氢氧化物水溶液(通常为CAN)。 
接着，灰化第二抗蚀剂3051a时，就如图51所示，在玻璃基板3010上露出栅绝缘膜3040、和栅电极3053及栅布线3054。 
图50(b)所示的漏电极3034、沟道部3021、栅电极3053、源电极3033、源布线3035及像素电极3037代表图51中的I-I剖面。漏布线焊盘3038代表J-J剖面，栅布线3054代表K-K剖面。 
接着，如图49所示，在形成栅电极3053及栅布线3054的、并且灰化了第二抗蚀剂3051a的玻璃基板3010的上方顺序层叠保护用绝缘膜3070及第三抗蚀剂3071，使用第三掩模3072，以规定的形状形成第三抗蚀剂3071(步骤S3008)。 
接着，参照附图，说明使用第三掩模3072的处理。 
(使用第三掩模的处理) 
图52是用于说明本发明的第十实施方式相关的TFT基板的制造方法的、使用第三掩模的处理的示意图，(a)表示保护用绝缘膜成膜/第三抗蚀剂涂敷/曝光/显影的剖面图，(b)表示第四蚀刻/第三抗蚀剂剥离的剖面图。 
在同一图(a)中，与第九实施方式相同，层叠保护用绝缘膜3070及第三抗蚀剂3071，使用第三掩模3072以规定的形状形成第三抗蚀剂3071(步骤S3008)。 
接着，与第九实施方式基本相同，作为第四蚀刻，使用第三抗蚀剂3071及蚀刻气体(CHF(CF4，CHF3气体等))，蚀刻保护用绝缘膜3070，使栅布线焊盘3058露出的同时，蚀刻漏布线焊盘3038及像素电极3037上的保护用绝缘膜3070及栅绝缘膜3040，使漏布线焊盘3038及像素电极3037露出(步骤S3009)。 
接着，灰化第三抗蚀剂3071时，就如图48所示，在玻璃基板3010的上方露出(在像素电极3037、漏布线焊盘3038及栅布线焊盘3058上分别具有像素电极用开口部3371、漏布线焊盘用开口部3381及栅布线焊盘用开口部3581的)保护用绝缘膜3070。 
图52(b)所示的漏电极3034、沟道部3021、栅电极3053、源电极3033、源布线3035及像素电极3037代表图48中的F-F剖面。漏布线焊盘3038代表G-G剖面。栅布线焊盘3058代表H-H剖面。 
像这样，根据本实施方式的TFT基板的制造方法，使用三片掩模3032、3052a、3072，就能够在有源半导体层上制造使用氧化物半导体层(n型氧化物半导体层3020)的顶栅型TFT基板3001a。此外，由于能够削减制造工序，所以能够实现制造成本的成本降低。即，具有与上述第九实施方式几乎相同的效果，并且，与第九实施方式相比时，由于能够削减蚀刻次数，所以能够进一步实现制造成本的成本降低。 
[TFT基板的制造方法中的第十一实施方式] 
图53表示用于说明本发明的第十一实施方式相关的TFT基板的制造方法的示意性流程图。 
同一图所示的本实施方式相关的TFT基板的制造方法，与上述的第十实施方式相比，在使用由不同的材料形成的氧化物导电体层3030，在第十实施方式的步骤S3003和步骤S3004之间使氧化物导电体层3030的耐蚀刻性变化(步骤S3003b)这点不同。 
因此，其它工序与第十实施方式几乎相同，对于相同的工序，在图中赋予与第十实施方式相同的符号，省略详细的说明。 
(使用第一半色调掩模的处理) 
如图53所示，使用本实施方式的第一半色调掩模的处理，与第十实施方式相同，首先使用氧化铟-氧化锌(In2O3∶ZnO＝约97∶3wt％)的靶，在玻璃基板3010上成膜膜厚约150nm的n型氧化物半导体层3020(参照图43)。此时的条件，氧∶氩比为约10∶90vol.％，且基板温度为约250℃。在此条件下，得到n型氧化物半导体层3020作为结晶质膜。通过这 种结晶化处理，得到对蚀刻液(A′：草酸水溶液)及蚀刻液(B′：混合酸)具有耐蚀刻性的n型氧化物半导体层3020。 
接着，如图43(a)所示，使用氧化铟-氧化锡-氧化钐(In2O3∶SnO2∶Sm2O3＝约90∶7∶3wt％)的靶在n型氧化物半导体层3020上成膜膜厚约110nm的氧化物导电体层3030。此时的条件，氧∶氩比为约1∶99vol.％，且基板温度为约150℃。氧化铟-氧化锡-氧化钐薄膜，为非晶质的，能够用草酸水溶液和混合酸(PAN)来蚀刻。此外，通过约200℃以上的热处理进行结晶，就不被草酸水溶液及混合酸(PAN)所蚀刻。能够控制n型氧化物半导体层3020和氧化物导电体层3030及辅助导电层3060的选择蚀刻性。 
再有，氧化物导电体层3030不限于由上述氧化铟-氧化锡-氧化钐形成的氧化物导电体层。例如，也可以在氧化铟-氧化锡、氧化铟-氧化锌、氧化铟-氧化锡-氧化钐等中添加了镧系元素的氧化物导电体层。此外，在本实施方式中，由于用氧化物导电体层3030形成像素电极3037，所以可以使用导电性优良的物质。此外，由于氧化物导电层3030透明性是必需的，所以最好使用能隙约3.0eV以上的氧化物。优选约3.2eV以上，更优选约3.4eV以上。在上述氧化铟-氧化锡、氧化铟-氧化锌、氧化铟-氧化锡-氧化钐等中添加了镧系元素的氧化物导电体层，任何一个的能隙都为约3.2eV以上，优选使用。 
此外，在氧化铟-氧化锡-氧化钐等中添加镧系元素的氧化物导电体层，经室温成膜后为非晶质的，溶解于草酸水溶液、混合酸(PAN)中。但通过加热等结晶化后，就变得不溶于草酸水溶液、混合酸(PAN)中，能够适当地使用。 
接着，与第十实施方式相同，在氧化物导电体层3030上成膜辅助导电层3060。即，使用Al靶，利用高频溅射法，在氩100％的条件下，形成用于形成栅电极及栅布线的由厚度约150nm的Al薄膜层形成的辅助导电层3060。 
接着，如图43(a)所示，在辅助导电层3060上涂敷第一抗蚀剂3031，利用第一半色调掩模3032及半色调曝光，以规定的形状成型第一抗蚀剂3031(步骤S3001)。 
接着，如图43(b)所示，作为第一蚀刻，首先，使用第一抗蚀剂3031 及蚀刻液(B′：混合酸)，蚀刻辅助导电层3060，接着，使用第一抗蚀剂3031及蚀刻液(A′：草酸水溶液)选择地蚀刻氧化物导电体层3030，形成沟道部3021、源布线3035、漏布线3036、源电极3033、漏电极3034及像素电极3037(步骤S3002)。 
接着，与第十实施方式相同，灰化上述第一抗蚀剂3031，以露出像素电极3037上方的辅助导电层3060的形状，再形成第一抗蚀剂3031(步骤S3003)。 
此外，由氧化铟-氧化锡-氧化钐形成的氧化物导电体层3030为非晶质的情况下，既溶解于草酸水溶液，也溶解于混合酸中。如果通过热处理等，使氧化铟-氧化锡-氧化钐膜结晶化的话，就会变得不溶解于草酸水溶液和混合酸中。 
接着，使氧化物导电层3030的耐蚀刻性变化(步骤S3003b)。在此，使氧化物导电层3030的耐蚀刻性变化的同时，还具有降低辅助导电层3060的电阻的效果。此外，作为处理温度，如果是结晶化的温度以上的话就没有问题，但优选约180～300℃，更优选约200～250℃。其理由为，在低于约180℃时未完全进行结晶，存在不产生耐蚀刻性的情形，当超过约300℃时，存在对n型氧化物半导体层3020和第一抗蚀剂3031等有损伤的情形。 
此外，氧化锡的含有量为约3～20重量％，氧化钐为约1～10重量％，剩余的为氧化铟。其理由为，当氧化锡、氧化钐都小于等于约3重量％时，丧失对混合酸的耐蚀性，就会溶解。此外，当氧化锡超过约20重量％时，就变得不溶解于草酸水溶液中，电阻率变大。此外，当氧化钐超过约10重量％时，就存在结晶化变慢，丧失对混合酸的耐蚀性的情形。适当选择氧化锡、氧化钐之比即可。 
接着，如图43(c)所示，作为第二蚀刻，使用再形成的第一抗蚀剂3031及蚀刻液(A′：草酸水溶液)，通过选择蚀刻去除像素电极3037上的氧化物导电体层3030，使像素电极3037露出(步骤S3004)。 
此外，由于用氧化物导电层形成源电极、漏电极、源布线、漏布线及像素电极，就能够削减使用的掩模数，削减制造工序，因此，能够提高生产效率，实现制造成本的成本下降。 
并且，由于氧化物导电体层3030使用对于草酸溶解的氧化物，并且，n型氧化物半导体层3020使用结晶后具有耐草酸性的氧化物，所以就不对n型氧化物半导体层3020造成损伤，能够确实地选择蚀刻氧化物导电体层3030。此外，作为第一氧化物层形成n型氧化物半导体层3020，并且，作为第二氧化物层形成氧化物导电体层3030，由此就能够容易地形成沟道部3021、像素电极3037、源电极3033及漏电极3034。 
此外，由于像素电极3037是由n型氧化物半导体层3020和氧化物导电体层3030的叠层膜形成，可使叠层膜透明，因此，能够防止因光引起的误工作。此外，由于氧化物导电层3030透明性是必需的，所以最好使用能隙约3.0eV以上的氧化物。优选约3.2eV以上，更优选约3.4eV以上。上述n型氧化物半导体层3020即氧化铟-氧化锌，及氧化物导电体层3030即氧化铟-氧化锡-氧化锌，任何一个的能隙都为3.2eV以上，优选使用。 
(使用第二掩模的处理) 
如图53所示，使用本实施方式的第二掩模3052a的处理与第十实施方式中的处理(参照图49的步骤S3005a、3007a)相同。 
即如图50(a)所示，在n型氧化物半导体层3020、氧化物导电体层3030及辅助导电层3060上顺序层叠栅绝缘膜3040、作为栅电极布线层的金属层3050及第二抗蚀剂3051a，利用第二掩模3052a，以规定的形状形成第二抗蚀剂3051a(步骤S3005a)。 
接着，如图50(b)所示，作为第三蚀刻，使用第二抗蚀剂3051a及蚀刻液(B′：混合酸)，蚀刻露出的金属层3050，形成栅电极3053及栅布线3054(步骤S3007a)。 
(使用第三掩模的处理) 
接着，如图53所示，在形成栅电极3053及栅布线3054的、并且灰化了第二抗蚀剂3051a的玻璃基板3010的上方顺序层叠保护用绝缘膜3070及第三抗蚀剂3071，使用第三掩模3072，以规定的形状形成第三抗蚀剂3071(步骤S3008)。 
接着，与第九实施方式基本相同，作为第四蚀刻，使用第三抗蚀剂3071及蚀刻气体(CHF(CF4，CHF3气体等))，蚀刻保护用绝缘膜3070，使栅布线焊盘3058露出的同时，蚀刻漏布线焊盘3038及像素电极3037上的保护用绝缘膜3070及栅绝缘膜3040，使漏布线焊盘3038及像素电极3037露出(步骤S3009)。 
接着，灰化第三抗蚀剂3071时，就如图48所示，在玻璃基板3010的上方露出(在像素电极3037、漏布线焊盘3038及栅布线焊盘3058上分别具有像素电极用开口部3371、漏布线焊盘用开口部3381及栅布线焊盘用开口部3581的)保护用绝缘膜3070。 
图52(b)所示的漏电极3034、沟道部3021、栅电极3053、源电极3033、源布线3035及像素电极3037代表图48中的F-F剖面。漏布线焊盘3038代表G-G剖面。栅布线焊盘3058代表H-H剖面。 
像这样，根据本实施方式的TFT基板的制造方法，使用三片掩模3032、3052a、3072，就能够在有源半导体层上制造使用氧化物半导体层(n型氧化物半导体层3020)的顶栅型TFT基板3001a。此外，能够削减制造工序，实现制造成本的成本降低。即，具有与上述第九实施方式几乎相同的效果。此外，与第九实施方式相比时，由于能够削减蚀刻次数，所以能够进一步实现制造成本的成本降低。此外，由于通过使氧化物导电体层3030结晶化增大选择蚀刻的自由度，所以能够削减使用的掩模数，削减制造工序。因此，能够提高生产效率实现制造成本的成本降低。 
再有，在本实施方式中，虽然在栅绝缘膜3040中使用SiNX等氮化硅膜，但也可以在绝缘膜中使用氧化物绝缘体。此情况下，氧化物绝缘膜的介电常数大的，有利于薄膜晶体管的工作。此外，优选绝缘性高的。作为满足这些的例子，具有氧化物的超晶格结构的氧化物是优选的氧化物绝缘膜。并且，还可以使用非晶质的氧化物绝缘膜。由于非晶质氧化物绝缘膜的情形，能够将成膜温度维持在低温，所以在塑料基板等缺乏耐热性的基板的情况下是有利的。 
例如，能够使用ScAlMgO4、ScAlZnO4、ScAlCoO4、ScAlMnO4、ScGaZnO4、ScGaMgO4、或ScAlZn3O6、ScAlZn4O7、ScAlZn7O10、或ScGaZn3O6、ScGaZn5O8、ScGaZn7O10、或ScFeZn2O6、ScFeZn3O6、ScFeZn6O9等。 
此外，也能够使用氧化铝、氧化钛、氧化铪、氧化镧系元素等氧化物及超晶格结构的复合氧化物。 
再有，在本实施方式中，作为n型氧化物半导体层3020能够使用氧 化铟-氧化铈类、氧化铟-氧化镓-氧化锌类、和氧化铟-氧化钐、氧化锌-氧化镁等氧化物半导体。此外，它们不限于结晶类，也可以使用非晶质类。并且，根据与氧化物导电体层3030的组合，蚀刻特性的选择等，就能够进行适当选择。 
[TFT基板中的第七实施方式] 
此外，本发明即便作为TFT基板3001的发明也是有效的。 
如图47(b)及图48所示，第七实施方式相关的TFT基板3001结构为包括：玻璃基板3010，覆盖该玻璃基板3010、在该玻璃基板3010上形成的作为第一氧化物层的n型氧化物半导体层3020，在此第一氧化物层上被沟道部3021隔离而形成的作为第二氧化物层的氧化物导电体层3030，在玻璃基板3010、n型氧化物半导体层3020及氧化物导电体层3030上形成的栅绝缘膜3040，在此栅绝缘膜3040上形成的栅布线3054及栅电极3053，在栅绝缘膜3040、栅布线3054及栅电极3053上形成的、具有栅布线焊盘用开口部3581、漏布线焊盘用开口部3381及像素电极用开口部3371的保护用绝缘膜3070。 
如此这样，作为有源半导体层，就能够提供设置n型氧化物半导体层3020的顶栅型TFT基板3001。此外，由于作为TFT的有源层使用氧化物半导体，所以即便流过电流也是稳定的。因此，在提高制造合格率的同时，对于靠电流控制进行工作的有机电场发光装置是有用的。并且，由于TFT基板3001本身为具备保护用绝缘膜的结构，所以能够提供一种能够容易制造利用液晶和有机EL材料等的显示单元和发光单元的TFT基板。 
此外，TFT基板3001，第一氧化物层是n型氧化物半导体层3020，并且，第二氧化物层是氧化物导电体层3030。由此，能够容易地形成沟道部3021、源电极3033及漏电极3034。 
并且，TFT基板3001，用氧化物导电体层3030，形成源布线3035、漏布线3036、源电极3033、漏电极3034及像素电极3037。如此这样，能够削减使用的掩模数、削减制造工序。因此，能够提高生产效率，实现制造成本的成本降低。 
此外，TFT基板3001，n型氧化物半导体层3020及氧化物导电体层3030的能隙是约3.0eV以上。如此这样，能够抑制因光引起的误工作，提高品质(工作可靠性)。此外，能够使用由氧化物半导体层3030形成的电极，由n型氧化物半导体层3020和氧化物导电体层3030的叠层膜形成的电极作为像素电极3037。 
并且，TFT基板3001的结构为：像素电极3037由n型氧化物半导体层3020和氧化物导电体层3030的叠层膜形成。如此这样，能够削减使用的掩模数、削减制造工序，由此，就能够提高生产效率，实现制造成本的成本降低。并且，由于能够使叠层膜透明，所以能够防止因光引起的误工作。 
此外，在氧化物导电体层3030的玻璃基板3010侧，形成n型氧化物半导体层3020。如此这样，由于氧化物导电体层3030及n型氧化物半导体层3020是透明氧化物，所以能够防止因光引起的误工作。此外，利用半色调曝光能够削减使用的掩模数，削减制造工序。因此，能够提高生产效率，实现制造成本的成本降低。 
此外，TFT基板3001结构为：n型氧化物半导体层3020的材料，由在未结晶的状态下溶解于规定的蚀刻液(A′：草酸水溶液)、且在结晶的状态下对蚀刻液(A′：草酸水溶液)具有耐蚀刻性的材料形成；氧化物导电体层3030的材料由溶解于蚀刻液(A′：草酸水溶液)的材料形成。 
如此这样，由于能够确实且容易地形成沟道部3021，就能够提高品质。 
并且，TFT基板3001结构为：氧化物导电体层3030的材料，由对规定的蚀刻液(B′：例如PAN)具有耐蚀刻性的材料形成；作为栅电极布线层的金属层3050的材料由溶解于规定的蚀刻液(B′：例如PAN)的材料形成。如此这样，能够使像素电极3037的氧化物导电体层3030不受损伤，形成栅电极3053及栅布线3054。 
此外，由于TFT基板3001在源电极3033、漏电极3034、源布线3035及漏布线3036上形成由辅助导电层3060形成的源电极用辅助电极3331、漏电极用辅助电极3341、源布线用辅助布线3351及漏布线用辅助布线3361，所以能够降低电阻，能够提高可靠性。此外，能够抑制能效的下降。 
此外，TFT基板3001的结构为：在源电极3033、漏电极3034、源布线3035及漏布线3036的上方具备栅绝缘膜3040和保护用绝缘膜3070。 如此这样，通过在TFT基板3001上设置有机EL材料、电极及保护膜，就能够容易地得到有机电场发光装置。 
并且，TFT基板3001，作为栅绝缘膜3040，如上所述，也可以使用氧化物绝缘体。如此这样，就能够增大栅绝缘膜3040的介电常数，薄膜晶体管变得容易工作，能够提高可靠性。 
此外，TFT基板3001结构为：氧化物导电体层3030的材料，由对规定的蚀刻液(B′：例如PAN)具有耐蚀刻性的材料形成；辅助导电层3060的材料由溶解于规定的蚀刻液(B′：例如PAN)的材料形成。如此这样，相对于氧化物导电体层3030，就变得能够选择地蚀刻辅助导电层3060，能够削减使用的掩模数，削减制造工序。因此，能够提高生产效率，实现制造成本的成本下降。此外，与干式蚀刻相比，能够减少各布线和电极的形成工艺，能够有效地制造栅电极3053及栅布线3054和辅助导电层3060。 
并且，TFT基板3001结构为，在栅布线3054上形成导电性保护膜(未图示)。如此这样，在防止栅布线3054的腐蚀的同时，能够提高耐久性。 
像这样，根据本实施方式的TFT基板3001，作为有源半导体层，就能够提供设置n型氧化物半导体层3020的顶栅型TFT基板3001。此外，由于作为TFT的有源层使用n型氧化物半导体层3020，所以即便流过电流也是稳定的。因此，对于靠电流控制进行工作的有机电场发光装置是有用的。 
以上，对于本发明的TFT基板及TFT基板的制造方法示出并说明了优选实施方式，但本发明相关的TFT基板及TFT基板的制造方法不只限于上述的实施方式，毫无疑问能够在本发明的范围内实施各种变更。 
例如，TFT基板2001、2001a、2001b、2001c、2001d，通过加热n型氧化物半导体层2020使其结晶，改变对蚀刻液(A：草酸水溶液)的耐蚀刻性，对氧化物导电体层2030进行选择的蚀刻。由此，确实且容易地形成沟道部2021，提高品质。但是，不限于此方法及结构。即，通过使用规定的蚀刻液体的蚀刻形成沟道部2021时，n型氧化物半导体层2020的材料由对规定的蚀刻液体具有耐蚀刻性的材料形成，氧化物导电体层2030的材料由溶解于规定蚀刻液体的材料形成也是可以的。如此这样，由于，在形成沟道部2021时能够选择地蚀刻氧化物导电体层2030，就能够避免成为沟道部2021的n型氧化物半导体层2020受到损伤这样的不合格，能够提高品质(制造合格率)。 
此外，结构也可以为：n型氧化物半导体层2020的材料由溶解于规定蚀刻液(A：草酸水溶液)且对规定的蚀刻液(B：混合酸)具有耐蚀刻性的材料形成，氧化物导电体层2030的材料由溶解于规定的蚀刻液(A：草酸水溶液)且溶解于规定蚀刻液(B：混合酸)的材料形成。例如，作为n型氧化物半导体层2020，在氧约10％以上优选约15％以上的环境下，成膜IZTO(Indium-Zinc-Tin-Oxide)膜时，此IZTO薄膜作为TFT有源层起作用，同时还溶解于蚀刻液(A：草酸水溶液)，且对规定的蚀刻液(B：混合酸)具有耐蚀刻性。此外，作为氧化物导电体层2030，成膜ITO(Indium-Tin-Oxide)膜时，此ITO薄膜作为透明电极起作用，同时还溶解于蚀刻液(A：草酸水溶液)，且溶解于蚀刻液(B：混合酸)。即，使用蚀刻液(B：混合酸)，能够选择地蚀刻由ITO形成的氧化物导电体层2030，能够确实且容易地形成沟道部2021。 
此外，例如TFT基板3001、3001a，通过加热n型氧化物半导体层3020使其结晶，改变对蚀刻液(A′：草酸水溶液)的耐蚀刻性，对氧化物导电体层3030进行选择的蚀刻。由此，确实且容易地形成沟道部3021，提高品质。但是，不限于此方法及结构。即，通过使用规定的蚀刻液体的蚀刻形成沟道部3021时，n型氧化物半导体层3020的材料由对规定的蚀刻液体具有耐蚀刻性的材料形成，氧化物导电体层3030的材料由溶解于规定蚀刻液体的材料形成也是可以的。如此这样，由于在形成沟道部3021时能够选择地蚀刻氧化物导电体层3030，就能够避免成为沟道部3021的n型氧化物半导体层3020受到损伤这样的不合格，能够提高品质(制造合格率)。 
此外，结构也可以为：n型氧化物半导体层3020的材料由溶解于规定蚀刻液(A′：草酸水溶液)且对规定的蚀刻液(B′：混合酸)具有耐蚀刻性的材料形成，氧化物导电体层3030的材料由溶解于规定的蚀刻液(A′：草酸水溶液)且溶解于规定蚀刻液(B′：混合酸)的材料形成。例如，作为n型氧化物半导体层3020，在氧约10％以上优选约15％以上的环境下，成膜IZTO(Indium-Zinic-Tin-Oxide)膜时，此IZTO薄膜作为TFT有源 层起作用，同时还溶解于蚀刻液(A′：草酸水溶液)，且对规定的蚀刻液(B′：混合酸)具有耐蚀刻性。此外，作为氧化物导电体层3030，成膜ITO(Indium-Tin-Oxide)膜时，此ITO薄膜作为透明电极起作用，同时还溶解于蚀刻液(A′：草酸水溶液)，且溶解于蚀刻液(B′：混合酸)。即，使用蚀刻液(B′：混合酸)，能够选择地蚀刻由ITO形成的氧化物导电体层3030，能够确实且容易地形成沟道部3021。 
工业上的可利用性 
本发明的TFT基板及TFT基板的制造方法，不限于在LCD(液晶显示装置)和有机EL显示装置中使用的TFT基板及TFT基板的制造方法，例如作为LCD(液晶显示装置)和有机EL显示装置以外的显示装置，或者在其他用途中使用的TFT基板及TFT基板的制造方法，也能够应用本发明。 

Claims (30)

1.一种TFT基板，其特征在于，包括：
基板；
在此基板上形成的由n型氧化物半导体层构成的第一氧化物层；
在此第一氧化物层上形成的由氧化物导电体层构成的第二氧化物层；
在上述基板、上述第一氧化物层及上述第二氧化物层上形成的栅绝缘膜；
在此栅绝缘膜上形成的栅布线及栅电极；和
由上述第一氧化物层和第二氧化物层的叠层膜构成的源电极、漏电极、源布线、漏布线和像素电极，其中，使用第一抗蚀剂及第一蚀刻液一批地蚀刻上述第二氧化物层和第一氧化物层，保留成为沟道部的部分以及成为上述源电极、漏电极、源布线、漏布线以及像素电极的部分进行蚀刻，然后使用再形成的上述第一抗蚀剂及第二蚀刻液选择地蚀刻上述第二氧化物层来形成上述沟道部；或者，使用第一抗蚀剂及第一蚀刻液选择地蚀刻上述第二氧化物层，来形成成为沟道部的部分以及上述源电极、漏电极、源布线、漏布线及像素电极。
2.根据权利要求1所述的TFT基板，其特征在于，包括形成在上述栅绝缘膜、栅布线及栅电极上，且具有栅布线焊盘用开口部、源漏布线焊盘用开口部及像素电极用开口部的保护用绝缘膜。
3.根据权利要求2所述的TFT基板，其特征在于，在上述基板上以覆盖上述基板的方式形成上述第一氧化物层。
4.根据权利要求1～3中任意一项所述的TFT基板，其特征在于，在至少上述第二氧化物层的基板侧形成上述第一氧化物层。
5.根据权利要求1～3中任意一项所述的TFT基板，其特征在于，上述第二氧化物层的材料相对于上述第一氧化物层的材料具有选择蚀刻性。
6.根据权利要求1～3中任意一项所述的TFT基板，其特征在于，通过使上述第二氧化物层的材料及上述第一氧化物层的材料中的至少一个结晶化，而使上述第二氧化物层的材料相对于上述第一氧化物层的材料具有选择蚀刻性。
7.根据权利要求1～3中任意一项所述的TFT基板，其特征在于，上述第一氧化物层及上述第二氧化物层的能隙是3.0eV以上。
8.根据权利要求1～3中任意一项所述的TFT基板，其特征在于，使用氧化物绝缘体作为上述栅绝缘膜。
9.根据权利要求1～3中任意一项所述的TFT基板，其特征在于，在源布线、漏布线、源电极、漏电极及像素电极的至少一个上形成辅助导电层。
10.根据权利要求9所述的TFT基板，其特征在于，上述辅助导电层的材料相对于上述第二氧化物层的材料具有选择蚀刻性。
11.根据权利要求9所述的TFT基板，其特征在于，通过使上述辅助导电层的材料及上述第二氧化物层的材料至少一个结晶化，从而使得上述辅助导电层的材料相对于上述第二氧化物层的材料具有选择蚀刻性。
12.根据权利要求9所述的TFT基板，其特征在于，在上述辅助导电层的上方形成有导电性保护膜。
13.根据权利要求1～3中任意一项所述的TFT基板，其特征在于，在上述栅电极或栅布线的至少一个的上方形成导电性保护膜。
14.根据权利要求1～3中任意一项所述的TFT基板，其特征在于，在源布线、漏布线、源电极及漏电极的至少一个的上方具备绝缘膜。
15.一种TFT基板的制造方法，其特征在于，包括：
在基板上依次层叠第一氧化物层、第二氧化物层及第一抗蚀剂，并通过半色调曝光，将上述第一抗蚀剂形成为规定的形状的工序；
使用上述第一抗蚀剂，蚀刻上述第二氧化物层及第一氧化物层，并形成源布线、漏布线、源电极、漏电极及像素电极的工序；
再形成上述第一抗蚀剂后，使用该第一抗蚀剂选择地蚀刻上述第二氧化物层，形成沟道部的工序；
在上述基板、第一氧化物层及第二氧化物层上依次层叠栅绝缘膜、栅电极布线层及第二抗蚀剂，通过半色调曝光，将上述第二抗蚀剂形成为规定的形状的工序；
使用上述第二抗蚀剂，蚀刻上述栅电极布线层及栅绝缘膜，并使源漏布线焊盘及上述像素电极露出的工序；以及
再形成上述第二抗蚀剂后，使用该第二抗蚀剂，选择地蚀刻上述栅电极布线层，形成栅电极及栅布线的工序。
16.一种TFT基板的制造方法，其特征在于，包括：
在基板上依次层叠第一氧化物层、第二氧化物层及第一抗蚀剂，通过半色调曝光，将上述第一抗蚀剂形成为规定的形状的工序；
使用上述第一抗蚀剂，蚀刻上述第二氧化物层及第一氧化物层，并形成源布线、漏布线、源电极、漏电极及像素电极的工序；
再形成上述第一抗蚀剂后，使用该第一抗蚀剂，选择地蚀刻上述第二氧化物层，形成沟道部的工序；
在上述基板、第一氧化物层及第二氧化物层上依次层叠辅助导电层及第二抗蚀剂，使用第二掩模，在上述源布线、漏布线、源电极及漏电极的至少一个以上上形成由上述辅助导电层构成的辅助布线及/或辅助电极的工序；
在上述基板、第一氧化物层、第二氧化物层及辅助导电层上，依次层叠栅绝缘膜、栅电极布线层及第三抗蚀剂，并通过半色调曝光，将上述第三抗蚀剂形成为规定的形状的工序；
使用上述第三抗蚀剂，蚀刻上述栅电极布线层及栅绝缘膜，使源漏布线焊盘及上述像素电极露出的工序；以及
再形成上述第三抗蚀剂后，使用该第三抗蚀剂，选择地蚀刻上述栅电极布线层，形成栅电极及栅布线的工序。
17.一种TFT基板的制造方法，其特征在于，包括：
在基板上依次层叠第一氧化物层、第二氧化物层、辅助导电层及第一抗蚀剂，并通过半色调曝光，将上述第一抗蚀剂形成为规定的形状的工序；
使用上述第一抗蚀剂，蚀刻上述辅助导电层，接着，使用上述第一抗蚀剂，蚀刻上述第二氧化物层及第一氧化物层，形成层叠了上述辅助导电层的源布线、漏布线、源电极、漏电极及像素电极的工序；
再形成上述第一抗蚀剂后，使用该第一抗蚀剂，选择地蚀刻上述辅助导电层及上述第二氧化物层，形成沟道部的工序；
在上述基板、第一氧化物层及辅助导电层上依次层叠栅绝缘膜、栅电极布线层及第二抗蚀剂，并通过半色调曝光，将上述第二抗蚀剂形成为规定的形状的工序；
使用上述第二抗蚀剂，蚀刻源漏布线焊盘及上述像素电极上的上述栅电极布线层及栅绝缘膜的工序；以及
再形成上述第二抗蚀剂后，使用该第二抗蚀剂，选择地蚀刻上述栅电极布线层，形成栅电极及栅布线，同时使由上述源布线或漏布线形成的上述源漏布线焊盘及上述像素电极露出的工序。
18.一种TFT基板的制造方法，其特征在于，包括：
在基板上依次层叠第一氧化物层、第二氧化物层及第一抗蚀剂，并通过半色调曝光，将上述第一抗蚀剂形成为规定的形状的工序；
使用上述第一抗蚀剂，用规定的蚀刻液A蚀刻上述第二氧化物层及第一氧化物层，形成源布线、漏布线、源电极、漏电极及像素电极的工序；
再形成上述第一抗蚀剂，使用该再形成的第一抗蚀剂，选择地蚀刻上述第二氧化物层，形成沟道部的工序；
在上述基板、第一氧化物层及第二氧化物层上依次层叠栅绝缘膜、栅电极布线层及第二抗蚀剂，并通过半色调曝光，将上述第二抗蚀剂形成为规定的形状的工序；
使用上述第二抗蚀剂，蚀刻上述栅电极布线层及栅绝缘膜，使由上述源布线或漏布线形成的源漏布线焊盘及上述像素电极露出的工序；
再形成上述第二抗蚀剂，使用该再形成的第二抗蚀剂，用规定的蚀刻液B选择地蚀刻上述栅电极布线层，形成栅电极及栅布线的工序；
在形成有上述栅电极及栅布线的上述基板的上方，依次层叠保护用绝缘膜及第三抗蚀剂，将上述第三抗蚀剂形成为规定的形状的工序；以及
使用上述第三抗蚀剂，蚀刻保护用绝缘膜，使上述像素电极、上述源漏布线焊盘及栅布线焊盘露出的工序。
19.一种TFT基板的制造方法，其特征在于，包括：
在基板上依次层叠第一氧化物层、第二氧化物层及第一抗蚀剂，并通过半色调曝光，将上述第一抗蚀剂形成为规定的形状的工序；
使用上述第一抗蚀剂，用规定的蚀刻液A蚀刻上述第二氧化物层及第一氧化物层，形成源布线、漏布线、源电极、漏电极及像素电极的工序；
再形成上述第一抗蚀剂，使用该再形成的第一抗蚀剂，选择地蚀刻上述第二氧化物层，形成沟道部的工序；
在上述基板、第一氧化物层及第二氧化物层上依次层叠栅绝缘膜、栅电极布线层及第二抗蚀剂，将上述第二抗蚀剂形成为规定的形状的工序；
使用上述第二抗蚀剂，用规定的蚀刻液B蚀刻上述栅电极布线层，形成栅电极及栅布线的工序；
在形成有上述栅电极及栅布线的上述基板的上方，依次层叠保护用绝缘膜及第三抗蚀剂，将上述第三抗蚀剂形成为规定的形状的工序；以及
使用上述第三抗蚀剂，蚀刻上述保护用绝缘膜及栅绝缘膜，使上述像素电极、源漏布线焊盘及栅布线焊盘露出的工序。
20.一种TFT基板的制造方法，其特征在于，包括：
在基板上依次层叠第一氧化物层、第二氧化物层、辅助导电层及第一抗蚀剂，并通过半色调曝光，将上述第一抗蚀剂形成为规定的形状的工序；
使用上述第一抗蚀剂，用规定的蚀刻液B蚀刻上述辅助导电层，进一步用规定的蚀刻液A蚀刻上述第二氧化物层及第一氧化物层，形成源布线、漏布线、源电极、漏电极及像素电极的工序；
再形成上述第一抗蚀剂，使用该再形成的第一抗蚀剂，用上述规定的蚀刻液B蚀刻上述辅助导电层，进一步选择地蚀刻上述第二氧化物层，形成沟道部的工序；
在上述基板、第一氧化物层及辅助导电层上依次层叠栅绝缘膜、栅电极布线层及第二抗蚀剂，并通过半色调曝光，将上述第二抗蚀剂形成为规定的形状的工序；
使用上述第二抗蚀剂，蚀刻上述栅电极布线层及栅绝缘膜，并使由上述源布线或漏布线形成的源漏布线焊盘及上述像素电极上的上述辅助导电层露出的工序；
再形成上述第二抗蚀剂，使用该再形成的第二抗蚀剂及上述规定的蚀刻液B，蚀刻上述栅电极布线层，形成栅电极及栅布线的同时，选择蚀刻露出的上述辅助导电层，使上述源漏布线焊盘及像素电极露出的工序；
在形成有上述栅电极及栅布线并且露出了上述源漏布线焊盘及像素电极的上述基板的上方，依次层叠保护用绝缘膜及第三抗蚀剂，将上述第三抗蚀剂形成为规定的形状的工序；以及
使用上述第三抗蚀剂，蚀刻保护用绝缘膜，并使上述像素电极、上述源漏布线焊盘及由上述栅布线形成的栅布线焊盘露出的工序。
21.一种TFT基板的制造方法，其特征在于，包括：
在基板上依次层叠第一氧化物层、第二氧化物层、辅助导电层及第一抗蚀剂，并通过半色调曝光，将上述第一抗蚀剂形成为规定的形状的工序；
使用上述第一抗蚀剂，用规定的蚀刻液B蚀刻上述辅助导电层，进一步用规定的蚀刻液A蚀刻上述第二氧化物层及第一氧化物层，形成源布线、漏布线、源电极、漏电极及像素电极的工序；
再形成上述第一抗蚀剂，使用该再形成的第一抗蚀剂，用上述规定的蚀刻液B蚀刻上述辅助导电层，进一步选择地蚀刻上述第二氧化物层，形成沟道部的工序；
在上述基板、第一氧化物层及辅助导电层上依次层叠栅绝缘膜、栅电极布线层及第二抗蚀剂，并通过半色调曝光，将上述第二抗蚀剂形成为规定的形状的工序；
使用上述第二抗蚀剂，蚀刻上述栅电极布线层及栅绝缘膜，使上述像素电极上的上述辅助导电层露出的工序；
再形成上述第二抗蚀剂，使用该再形成的第二抗蚀剂及上述规定的蚀刻液B，蚀刻上述栅电极布线层，形成栅电极及栅布线，同时选择蚀刻露出的上述辅助导电层，使上述像素电极露出的工序；
在露出上述像素电极的上述基板的上方，依次层叠保护用绝缘膜及第三抗蚀剂，将上述第三抗蚀剂形成为规定的形状的工序；以及
使用上述第三抗蚀剂，蚀刻上述保护用绝缘膜，使栅布线焊盘及上述像素电极露出，同时蚀刻源漏布线焊盘上的上述保护用绝缘膜及栅绝缘膜，使由上述辅助导电层形成的上述源漏布线焊盘露出的工序。
22.一种TFT基板的制造方法，其特征在于，包括：
在基板上依次层叠第一氧化物层、第二氧化物层、辅助导电层及第一抗蚀剂，并通过半色调曝光，将上述第一抗蚀剂形成为规定的形状的工序；
使用上述第一抗蚀剂，用规定的蚀刻液B蚀刻上述辅助导电层，进一步用规定的蚀刻液A蚀刻上述第二氧化物层及第一氧化物层，形成源布线、漏布线、源电极、漏电极及像素电极的工序；
再形成上述第一抗蚀剂，使用该再形成的第一抗蚀剂，用上述规定的蚀刻液B蚀刻上述辅助导电层，进一步选择地蚀刻上述第二氧化物层，形成沟道部的工序；
在上述基板、第一氧化物层及辅助导电层上依次层叠栅绝缘膜、栅电极布线层及第二抗蚀剂，将上述第二抗蚀剂形成为规定的形状的工序；
使用上述第二抗蚀剂，蚀刻上述栅电极布线层，形成栅电极及栅布线的工序；
在形成有上述栅电极及栅布线的上述基板的上方，依次层叠保护用绝缘膜及第三抗蚀剂，并通过半色调曝光，将上述第三抗蚀剂形成为规定的形状的工序；
使用上述第三抗蚀剂，蚀刻上述保护用绝缘膜、栅绝缘膜及辅助导电层，使上述像素电极露出的工序；以及
再形成上述第三抗蚀剂，使用该再形成的第三抗蚀剂，蚀刻上述保护用绝缘膜及栅绝缘膜，使由上述栅布线形成的栅布线焊盘及由上述辅助导电层形成的源漏布线焊盘露出的工序。
23.根据权利要求18或19所述的TFT基板的制造方法，其特征在于，在上述栅电极、栅布线的至少一个的上方形成导电性保护膜。
24.根据权利要求20～22中任意一项所述的TFT基板的制造方法，其特征在于，在上述栅电极、栅布线或辅助导电层的至少一个的上方形成导电性保护膜。
25.根据权利要求18～22中任意一项所述的TFT基板的制造方法，其特征在于，上述规定的蚀刻液A为草酸水溶液，上述规定蚀刻液B为由磷酸、醋酸及硝酸制成的混合酸，或由硝酸铈氨及过氧化氢水制成的水溶液。
26.一种TFT基板的制造方法，其特征在于，包括：
在基板上依次层叠第一氧化物层、第二氧化物层、辅助导电层及第一抗蚀剂，通过半色调曝光，将上述第一抗蚀剂形成为规定的形状的工序；
使用上述第一抗蚀剂，用规定的蚀刻液B蚀刻上述辅助导电层，进一步用规定的蚀刻液A蚀刻上述第二氧化物层，形成沟道部、源布线、漏布线、源电极、漏电极及像素电极的工序；
再形成上述第一抗蚀剂，使用该再形成的第一抗蚀剂，用上述规定的蚀刻液B选择地蚀刻上述像素电极上的上述辅助导电层，使上述像素电极露出的工序；
在上述第一氧化物层、第二氧化物层及辅助导电层上依次层叠栅绝缘膜、栅电极布线层及第二抗蚀剂，并通过半色调曝光，将上述第二抗蚀剂形成为规定的形状的工序；
使用上述第二抗蚀剂，蚀刻上述栅电极布线层及栅绝缘膜，使上述像素电极露出的工序；
再形成上述第二抗蚀剂，使用该再形成的第二抗蚀剂及上述规定的蚀刻液B，选择地蚀刻上述栅电极布线层，形成栅电极及栅布线的工序；
在形成有上述栅电极及栅布线并且露出了上述像素电极的上述基板的上方，依次层叠保护用绝缘膜及第三抗蚀剂，并将上述第三抗蚀剂形成为规定的形状的工序；以及
使用上述第三抗蚀剂，蚀刻上述保护用绝缘膜，使由上述栅布线形成的栅布线焊盘及上述像素电极露出，同时蚀刻由上述辅助导电层形成的源漏布线焊盘上的上述保护用绝缘膜及栅绝缘膜，使上述源漏布线焊盘露出的工序。
27.一种TFT基板的制造方法，其特征在于，包括：
在基板上依次层叠第一氧化物层、第二氧化物层、辅助导电层及第一抗蚀剂，通过半色调曝光，将上述第一抗蚀剂形成为规定的形状的工序；
使用上述第一抗蚀剂，用规定的蚀刻液B蚀刻上述辅助导电层，进一步用规定的蚀刻液A蚀刻上述第二氧化物层，并形成沟道部、源布线、漏布线、源电极、漏电极及像素电极的工序；
再形成上述第一抗蚀剂，使用该再形成的第一抗蚀剂，用上述规定的蚀刻液B选择地蚀刻上述像素电极上的上述辅助导电层，使上述像素电极露出的工序；
在上述第一氧化物层、第二氧化物层及辅助导电层上依次层叠栅绝缘膜、栅电极布线层及第二抗蚀剂，并将上述第二抗蚀剂形成为规定的形状的工序；
使用上述第二抗蚀剂，用规定的蚀刻液B蚀刻上述栅电极布线层，形成栅电极及栅布线的工序；
在形成有上述栅电极及栅布线的上述基板的上方，依次层叠保护用绝缘膜及第三抗蚀剂，并将上述第三抗蚀剂形成为规定的形状的工序；以及
使用上述第三抗蚀剂，蚀刻上述保护用绝缘膜，使由上述栅布线形成的栅布线焊盘露出，同时蚀刻由上述辅助导电层形成的源漏布线焊盘及上述像素电极上的上述保护用绝缘膜及栅绝缘膜，并使上述源漏布线焊盘及像素电极露出的工序。
28.根据权利要求26或27所述的TFT基板的制造方法，其特征在于，通过热处理使层叠的上述第一氧化物层及/或第二氧化物层的耐蚀刻性改变。
29.根据权利要求26或27所述的TFT基板的制造方法，其特征在于，包括在上述栅电极、栅布线或辅助导电层的至少一个的上方形成导电性保护膜的工序。
30.根据权利要求26或27所述的TFT基板的制造方法，其特征在于，上述规定的蚀刻液A为草酸水溶液，上述规定的蚀刻液B为由磷酸、醋酸及硝酸制成的混合酸，或由硝酸铈氨及过氧化氢水制成的水溶液。
CN2006800522630A 2005-12-02 2006-11-30 Tft基板及tft基板的制造方法 Expired - Fee Related CN101336485B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2005349403 2005-12-02
JP349403/2005 2005-12-02
JP378901/2005 2005-12-28
JP378902/2005 2005-12-28
JP2005378902 2005-12-28
JP2005378901 2005-12-28
PCT/JP2006/324002 WO2007063966A1 (ja) 2005-12-02 2006-11-30 Ｔｆｔ基板及びｔｆｔ基板の製造方法

Publications (2)

Publication Number Publication Date
CN101336485A CN101336485A (zh) 2008-12-31
CN101336485B true CN101336485B (zh) 2012-09-26

Family

ID=38092299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800522630A Expired - Fee Related CN101336485B (zh) 2005-12-02 2006-11-30 Tft基板及tft基板的制造方法

Country Status (6)

Country Link
US (2) US8263977B2 (zh)
JP (1) JP5171258B2 (zh)
KR (1) KR101345527B1 (zh)
CN (1) CN101336485B (zh)
TW (1) TWI456766B (zh)
WO (1) WO2007063966A1 (zh)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101092483B1 (ko) * 2007-05-31 2011-12-13 캐논 가부시끼가이샤 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
KR101376073B1 (ko) * 2007-06-14 2014-03-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
JPWO2009034953A1 (ja) * 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
KR20090075554A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 액정 표시 장치와 그 제조 방법
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP5244439B2 (ja) * 2008-04-08 2013-07-24 三菱電機株式会社 透明導電膜、表示装置、及びこれらの製造方法
KR101767864B1 (ko) * 2008-09-12 2017-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 생산 방법
KR101889287B1 (ko) 2008-09-19 2018-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
EP2172804B1 (en) * 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US7691701B1 (en) 2009-01-05 2010-04-06 International Business Machines Corporation Method of forming gate stack and structure thereof
TW201044088A (en) 2009-06-15 2010-12-16 Chunghwa Picture Tubes Ltd Pixel structure and manufacturing method thereof and display panel
KR20210131462A (ko) * 2009-07-10 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103489871B (zh) 2009-07-31 2016-03-23 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011048923A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
KR102162746B1 (ko) 2009-10-21 2020-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101825345B1 (ko) 2009-11-28 2018-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
KR101895080B1 (ko) * 2009-11-28 2018-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102268217B1 (ko) * 2010-03-05 2021-06-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011108346A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
WO2011108374A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8558960B2 (en) * 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8664097B2 (en) * 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2012256012A (ja) * 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置
JP5658978B2 (ja) * 2010-11-10 2015-01-28 株式会社ジャパンディスプレイ 薄膜トランジスタ回路基板及びその製造方法
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
CN102487041B (zh) * 2010-12-02 2014-07-23 京东方科技集团股份有限公司 阵列基板及其制造方法和电子纸显示器
CN102487043A (zh) * 2010-12-03 2012-06-06 京东方科技集团股份有限公司 阵列基板及其制造方法和电子纸显示器
JP5743064B2 (ja) * 2011-02-17 2015-07-01 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012178493A (ja) * 2011-02-28 2012-09-13 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP5788701B2 (ja) * 2011-04-11 2015-10-07 関東化学株式会社 透明導電膜用エッチング液組成物
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5981711B2 (ja) 2011-12-16 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN102629590B (zh) * 2012-02-23 2014-10-22 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制作方法
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5779161B2 (ja) 2012-09-26 2015-09-16 株式会社東芝 薄膜トランジスタおよび表示装置
DE102013004940A1 (de) 2012-10-15 2014-04-17 Voxeljet Ag Verfahren und Vorrichtung zum Herstellen von dreidimensionalen Modellen mit temperiertem Druckkopf
JP6017695B2 (ja) 2012-11-30 2016-11-02 エルジー ディスプレイ カンパニー リミテッド 伝導性基板およびその製造方法
CN103021942B (zh) * 2012-12-14 2015-08-12 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US9806198B2 (en) * 2013-06-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2015012048A (ja) 2013-06-27 2015-01-19 三菱電機株式会社 アクティブマトリクス基板およびその製造方法
CN103489828B (zh) * 2013-09-30 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板的制造方法
CN103489894B (zh) * 2013-10-09 2016-08-17 合肥京东方光电科技有限公司 有源矩阵有机电致发光显示器件、显示装置及其制作方法
CN103545378B (zh) * 2013-11-05 2016-09-07 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置
JP6252903B2 (ja) * 2014-01-31 2017-12-27 国立研究開発法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
WO2015115330A1 (ja) * 2014-01-31 2015-08-06 独立行政法人物質・材料研究機構 薄膜トランジスタ、酸化物半導体、およびその製造方法
KR20160021943A (ko) 2014-08-18 2016-02-29 충북대학교 산학협력단 산화물 박막 트랜지스터 및 그 제조 방법
CN107077807B (zh) * 2014-12-05 2019-11-08 凸版印刷株式会社 显示装置基板、显示装置基板的制造方法及使用其的显示装置
KR101753974B1 (ko) 2015-08-26 2017-07-19 충북대학교 산학협력단 프리어닐링 공정을 이용한 산화물 트랜지스터 및 그 제조 방법
JP6907512B2 (ja) * 2015-12-15 2021-07-21 株式会社リコー 電界効果型トランジスタの製造方法
KR101872421B1 (ko) 2016-04-12 2018-06-28 충북대학교 산학협력단 산화물 반도체 기반의 트랜지스터 및 그 제조 방법
JP2018098313A (ja) * 2016-12-12 2018-06-21 株式会社ブイ・テクノロジー 酸化物半導体装置の製造方法
KR102154477B1 (ko) 2018-12-07 2020-09-10 충북대학교 산학협력단 용액 공정 기반의 다층 채널 구조 izo 저항 변화형 메모리 및 그 제작 방법
KR102174384B1 (ko) 2018-12-10 2020-11-04 충북대학교 산학협력단 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법
KR102290124B1 (ko) 2019-06-20 2021-08-31 충북대학교 산학협력단 Rf 파워 기반의 플라즈마 처리를 이용한 용액공정형 다채널 izo 산화물 박막 트랜지스터 및 그 제조 방법
KR102245154B1 (ko) 2019-06-20 2021-04-26 충북대학교 산학협력단 다적층 구조 izo 박막 트랜지스터 및 그 제조 방법
TWI717820B (zh) * 2019-09-03 2021-02-01 友達光電股份有限公司 元件基板及其製造方法
KR102431921B1 (ko) 2020-08-12 2022-08-11 김성진 산소 플라즈마 처리 기반의 산화물 박막 트랜지스터 및 그 제작 방법
KR102431924B1 (ko) 2020-08-12 2022-08-11 김성진 패시베이션층을 구비하는 박막 트랜지스터 및 그 제조 방법
KR102431925B1 (ko) 2020-08-12 2022-08-11 김성진 전기적 성능을 개선하기 위한 펨토초 레이저 공정을 이용한 tft 제작 방법
KR102439996B1 (ko) 2020-10-28 2022-09-05 충북대학교 산학협력단 산화물 반도체에서 산화물층 제조 장치 및 방법
KR102439998B1 (ko) 2020-10-28 2022-09-05 충북대학교 산학협력단 후 열처리 공정을 이용한 저항 변화형 메모리 제조 방법
KR102439997B1 (ko) 2020-10-28 2022-09-05 충북대학교 산학협력단 산화물 반도체에서 상부 전극 제조 장치 및 방법
KR102439995B1 (ko) 2020-10-28 2022-09-05 충북대학교 산학협력단 ReRAM 제조 방법
KR102439994B1 (ko) 2020-10-28 2022-09-14 충북대학교 산학협력단 비정질 산화물 박막을 갖는 저항 변화형 메모리
KR102431927B1 (ko) 2020-11-23 2022-08-11 김성진 패시베이션막을 구비하는 박막 트랜지스터
KR102431926B1 (ko) 2020-11-23 2022-08-11 김성진 산화물 박막 트랜지스터
KR102431923B1 (ko) 2020-11-30 2022-08-11 김성진 Tft 제작 방법
KR102431922B1 (ko) 2020-11-30 2022-08-11 김성진 펨토초 레이저를 이용한 트랜지스터 제작 방법
KR20220080408A (ko) 2020-12-07 2022-06-14 충북대학교 산학협력단 전도성 고분자를 이용한 저항성 랜덤 액세스 메모리 및 그 제조 방법
KR102592055B1 (ko) 2021-08-23 2023-10-23 충북대학교 산학협력단 투명 산화물 비휘발성 저항 변화형 메모리 제작 방법
KR102574530B1 (ko) 2021-08-23 2023-09-06 충북대학교 산학협력단 투명 산화물 멤리스터
KR102537632B1 (ko) 2021-09-17 2023-05-26 충북대학교 산학협력단 전류 어닐링 공정을 포함하는 전계효과 트랜지스터 제조 방법
KR102501386B1 (ko) 2021-10-21 2023-02-17 충북대학교 산학협력단 소비전력 감소를 위한 나노시트 fet 소자 및 그 제조 방법
KR20230105013A (ko) 2022-01-03 2023-07-11 충북대학교 산학협력단 인클로즈드 게이트 fet 및 그 구동 방법
KR102651185B1 (ko) 2022-03-22 2024-03-25 충북대학교 산학협력단 기생채널에 의한 누설전류를 개선하기 위한 나노시트 반도체 소자

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07159806A (ja) * 1993-12-03 1995-06-23 Hitachi Ltd アクティブマトリックス型液晶表示装置
KR100479000B1 (ko) 1996-05-15 2005-08-01 세이코 엡슨 가부시키가이샤 박막디바이스,액정패널및전자기기및박막디바이스의제조방법
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2002190598A (ja) * 2000-12-20 2002-07-05 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板およびその製造方法
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP4522660B2 (ja) * 2003-03-14 2010-08-11 シャープ株式会社 薄膜トランジスタ基板の製造方法
JP2004317685A (ja) 2003-04-15 2004-11-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2004319655A (ja) 2003-04-15 2004-11-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005017669A (ja) 2003-06-26 2005-01-20 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005019664A (ja) 2003-06-26 2005-01-20 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005049667A (ja) 2003-07-30 2005-02-24 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005108912A (ja) 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005106881A (ja) 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP3923462B2 (ja) 2003-10-02 2007-05-30 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5093985B2 (ja) 2004-01-16 2012-12-12 株式会社半導体エネルギー研究所 膜パターンの形成方法
JP2005302808A (ja) * 2004-04-07 2005-10-27 Sharp Corp 薄膜トランジスタアレイ基板の製造方法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits

Also Published As

Publication number Publication date
US8263977B2 (en) 2012-09-11
US8778722B2 (en) 2014-07-15
US20120009725A1 (en) 2012-01-12
JP5171258B2 (ja) 2013-03-27
JPWO2007063966A1 (ja) 2009-05-07
WO2007063966A1 (ja) 2007-06-07
TWI456766B (zh) 2014-10-11
TW200735371A (en) 2007-09-16
KR101345527B1 (ko) 2013-12-27
KR20080082616A (ko) 2008-09-11
US20100283055A1 (en) 2010-11-11
CN101336485A (zh) 2008-12-31

Similar Documents

Publication Publication Date Title
CN101336485B (zh) Tft基板及tft基板的制造方法
JP4166105B2 (ja) 半導体装置およびその製造方法
JP4404881B2 (ja) 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
CN101416320B (zh) Tft基板及反射型tft基板以及其制造方法
US20200243566A1 (en) Array substrate and manufacturing method thereof, display panel and display device
KR101980196B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN106876327B (zh) 一种阵列基板及其制备方法、显示装置
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN103208506A (zh) 阵列基板、显示装置及制作方法
US11355571B2 (en) OLED display panel having storage capacitor and manufacturing method thereof
CN110867458A (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
KR20120065854A (ko) 산화물 박막 트랜지스터의 제조방법
CN106935658A (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN110148601A (zh) 一种阵列基板、其制作方法及显示装置
EP3261127B1 (en) Thin-film transistor and manufacturing method therefor, array substrate and display device
US11664460B2 (en) Thin-film transistor and method for preparing the same, display substrate and display device
WO2013179837A1 (ja) 半導体装置およびその製造方法
CN112635495B (zh) 一种阵列基板及其制备方法、显示装置
EP3480853A1 (en) Method for manufacturing thin-film transistor and thin-film transistor
US20180175178A1 (en) Method of manufacturing oxide thin film transistor
JP2011209756A (ja) 表示デバイスおよびその製法、ならびにスパッタリングターゲット
CN203118952U (zh) 阵列基板、显示装置
US20210217978A1 (en) Transistor array
KR20070095549A (ko) 박막 트랜지스터 어레이 기판의 제조 방법
CN114678427A (zh) 金属氧化物薄膜晶体管及其制作方法、阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120926

Termination date: 20181130

CF01 Termination of patent right due to non-payment of annual fee