CN106935658A - 一种薄膜晶体管及其制备方法、阵列基板 - Google Patents

一种薄膜晶体管及其制备方法、阵列基板 Download PDF

Info

Publication number
CN106935658A
CN106935658A CN201710313626.1A CN201710313626A CN106935658A CN 106935658 A CN106935658 A CN 106935658A CN 201710313626 A CN201710313626 A CN 201710313626A CN 106935658 A CN106935658 A CN 106935658A
Authority
CN
China
Prior art keywords
layer
substrate
metal
active
gate insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710313626.1A
Other languages
English (en)
Other versions
CN106935658B (zh
Inventor
王国英
孙宏达
宋振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710313626.1A priority Critical patent/CN106935658B/zh
Publication of CN106935658A publication Critical patent/CN106935658A/zh
Priority to US16/325,981 priority patent/US11075288B2/en
Priority to PCT/CN2018/084627 priority patent/WO2018201963A1/zh
Application granted granted Critical
Publication of CN106935658B publication Critical patent/CN106935658B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428

Abstract

本发明提供一种薄膜晶体管及其制备方法、阵列基板，涉及显示技术领域，可以降低源极和漏极与有源区之间的寄生电阻。所述薄膜晶体管，包括设置在衬底上的有源层、源极、漏极、栅极、以及栅绝缘层，所述有源层包括源极区、漏极区、以及有源区，所述源极区和所述漏极区的材料主要由金属构成，所述有源区为半导体材料，所述半导体材料由所述金属的氧化物构成。

Description

一种薄膜晶体管及其制备方法、阵列基板
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板。
背景技术
近年来，随着各种显示技术，如LCD(Liquid Crystal Display，液晶显示器)显示、OLED(Organic Light-Emitting Diode，有机发光二极管)显示、柔性显示等的不断发展，采用大尺寸、高分辨率显示面板的产品层出不穷。传统的硅基薄膜晶体管因迁移率低已不能满足实际需求，金属氧化物薄膜晶体管以其迁移率高、均匀性好、制备工艺简单等优点引起广泛的关注。
现有技术中，制备金属氧化物薄膜晶体管时，一般先形成高电阻的金属氧化物有源层，之后对金属氧化物有源层中与源极和漏极接触的区域进行导体化。通常本领域技术人员通过Ar(氩)、He(氦)等气体对有源层上与源极和漏极接触的区域进行等离子体处理，实现对有源层的导体化。如图1所示，由于导体化的效果不好，会导致有源层与源极和漏极之间的接触电阻RC，以及有源层低电流漏端区域(LDD区)的电阻RLDD都比较大，即源极和漏极与有源区之间存在较大的寄生电阻RP，其中，RP＝2RC+2RLDD。
发明内容
本发明的实施例提供一种薄膜晶体管及其制备方法、阵列基板，可以降低源极和漏极与有源区之间的寄生电阻。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种薄膜晶体管，包括设置在衬底上的有源层、源极、漏极、栅极、以及栅绝缘层，所述有源层包括源极区、漏极区、以及有源区，所述源极区和所述漏极区的材料主要由金属构成，所述有源区为半导体材料，所述半导体材料由所述源极区和所述漏极区的金属材料的氧化物构成。
优选的，所述有源层、所述栅绝缘层、所述栅极、钝化层、以及所述源极和所述漏极从下到上依次设置在所述衬底上；所述源极和所述漏极通过所述钝化层上的过孔分别与所述源极区和所述漏极区接触；其中，所述栅极和所述栅绝缘层的图案相同。
进一步优选的，所述有源层与所述钝化层之间还设置有金属层，所述金属层在衬底上的正投影与所述源极区和漏极区在衬底上的正投影重合。
进一步优选的，所述栅绝缘层为绝缘体材料，所述绝缘体材料由所述金属层的金属材料的氧化物构成。
第二方面，提供一种薄膜晶体管的制备方法，包括：在衬底上形成第一金属层，对所述第一金属层上待形成有源区进行氧化处理，使待形成有源区的材料为半导体，形成有源层；在衬底上形成栅绝缘层、栅极、源极和漏极。
优选的，在衬底上形成所述有源层的步骤包括：在衬底上形成所述第一金属层；在形成有所述第一金属层的衬底上形成露出待形成有源区的光刻胶层；采用阳极氧化工艺对待形成有源区进行处理，使待形成有源区的材料为半导体，形成所述有源层。
优选的，在衬底上形成所述栅绝缘层和所述栅极的步骤包括：在形成有所述光刻胶层的衬底上依次形成绝缘薄膜和金属薄膜；将所述光刻胶层剥离，形成图案相同的所述栅绝缘层和所述栅极。
优选的，在衬底上形成所述有源层和所述栅绝缘层的步骤包括：在衬底上通过同一次构图工艺形成层叠设置的第一金属层和第二金属层；对所述第一金属层上的待形成有源区和所述第二金属层上的待形成栅绝缘层进行氧化处理，使待形成有源区的材料为半导体，形成所述有源层，使待形成栅绝缘层的材料为绝缘体，形成所述栅绝缘层。
优选的，对所述第一金属层上的待形成有源区和所述第二金属层上的待形成栅绝缘层进行氧化处理的步骤包括：在形成有所述第一金属层和所述第二金属层的衬底上形成露出待形成栅绝缘层的光刻胶层；采用阳极氧化工艺对待形成栅绝缘层和待形成有源区进行处理。
第三方面，提供一种阵列基板，包括第一方面所述的薄膜晶体管。
本发明的实施例提供一种薄膜晶体管及其制备方法、阵列基板，通过将薄膜晶体管有源层的源极区和漏极区的材料主要由金属构成，使得源极区和漏极区的导电性能较好。这样一来，有源层与源极和漏极之间的接触电阻RC，以及有源层低电流漏端区域(LDD区)的电阻RLDD都较小，几乎为零，有效的减小了源极和漏极与有源区之间的寄生电阻RP。
此外，本发明通过将有源层的源极区和漏极区用金属制备形成，与现有技术相比，既省略了对源极区和漏极区导体化的工艺，简化工艺、节省成本、提高器件迁移率和稳定性；又可以避免因对源极区和漏极区导体化效果不好而影响薄膜晶体管性能的情况，提高产品良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种薄膜晶体管的结构示意图；
图2(a)为本发明实施例提供的一种薄膜晶体管的结构示意图一；
图2(b)为本发明实施例提供的一种薄膜晶体管的结构示意图二；
图2(c)为本发明实施例提供的一种薄膜晶体管的结构示意图三；
图2(d)为本发明实施例提供的一种薄膜晶体管的结构示意图四；
图3为本发明实施例提供的一种薄膜晶体管的结构示意图五；
图4为本发明实施例提供的一种制备薄膜晶体管的过程示意图一；
图5为本发明实施例提供的一种薄膜晶体管的制备方法的流程图一；
图6(a)-图6(e)为本发明实施例提供的一种制备薄膜晶体管的过程示意图二；
图7为本发明实施例提供的一种制备薄膜晶体管的过程示意图二；
图8(a)-图8(e)为本发明实施例提供的一种制备薄膜晶体管的过程示意图三。
附图标记
10-衬底；20-有源层；21-源极区；22-漏极区；23-有源区；24-第一金属层；25-光刻胶层；30-源极；40-漏极；50-栅极；51-金属薄膜；60-栅绝缘层；61-绝缘薄膜；70-钝化层；80-金属层；81-第二金属层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提到“上方”是以形成薄膜晶体管过程中的先后顺序而言的，对于任意两层，后形成的一层，则位于在先形成的一层的上方。
本发明实施例提供一种薄膜晶体管，如图2(a)-2(d)所示，包括设置在衬底10上的有源层20、源极30、漏极40、栅极50、以及栅绝缘层60，有源层20包括源极区21、漏极区22、以及有源区23，源极区21和漏极区22的材料主要由金属构成，有源区23为半导体材料，所述半导体材料由源极区21和漏极区22的金属材料的氧化物构成。
需要说明的是，第一，本发明实施例不对衬底10上各膜层的具体结构及形状进行限定，可以是图2(a)-2(d)中任意一种。
即，可以如图2(a)-2(c)所示，源极30和漏极40同层设置，源极30和漏极40之间通过绝缘层隔开，源极30和漏极40通过绝缘层上的过孔分别与源极区21和漏极区22接触。其中，绝缘层可以如图2(a)所述为钝化层70；也可以如图2(c)所示为栅绝缘层60；还可以如图2(b)所示包括钝化层70和栅绝缘层60。也可以如图2(d)所示，源极30和漏极40同层设置，源极30和漏极40直接与源极区21和漏极区22接触。当然还可以是其他能够保证薄膜晶体管性能的结构。
其中，有源层20的源极区21和漏极区22的材料主要由金属构成，有源区23主要由所述金属的氧化物构成。
第二，本发明实施例不对有源层20的厚度进行限定，例如可以但不限于是20nm-100nm。
第三，有缘层20的源极区21和漏极区22主要由金属构成，此处，金属可以为单质金属、合金材料、或者掺杂后的金属。其中，上述金属的氧化物为半导体材料，有源区23的材料为半导体，即为上述金属的氧化物。
第四，对于衬底10的材料，可以是柔性衬底、玻璃衬底、或者其他衬底。当为柔性衬底时，该柔性衬底需设置在承载基板上。
本发明实施例提供一种薄膜晶体管，薄膜晶体管有源层20的源极区21和漏极区22的材料主要由金属构成，使得源极区21和漏极区22的导电性能较好。这样一来，有源层20与源极30和漏极40之间的接触电阻RC，以及有源层20低电流漏端区域(LDD区)的电阻RLDD都较小，几乎为零，有效的减小了源极30和漏极40与有源区之间的寄生电阻RP。
此外，本发明通过将有源层20的源极区21和漏极区22用金属材料制备形成，与现有技术相比，既省略了对源极区21和漏极区22导体化的工艺，简化工艺、节省成本、提高器件迁移率和稳定性；又可以避免因对源极区21和漏极区22导体化效果不好而影响薄膜晶体管性能的情况，提高产品良率。
优选的，如图2(a)所示，有源层20、栅绝缘层60、栅极50、钝化层70、以及源极30和漏极40从下到上依次设置在衬底10上；源极30和漏极40通过钝化层70上的过孔分别与源极区21和漏极区22接触；其中，栅极50和栅绝缘层60的图案相同。
其中，源极区21和漏极区22的材料可以为铟(In)、锌(Zn)、锡(Sn)、铜(Cu)、镍(Ni)、钛(Ti)、钨(W)、铟锡、铟锌、锌锡、铟锌锡等。有源区23的材料可以为氧化锌(ZnO)、氧化铟(In2O3)、IZO(Indium Zinc Oxide，铟锌氧化物)、ZTO(Zinc Tin Oxide，铟锡氧化物)、ITO(Indium Tin Oxide，氧化铟锡)、IGZO(indium gallium zinc oxide，铟镓锌氧化物)等。
此外，栅绝缘层60的材料可以为氧化硅、氮化硅、氮氧化硅等绝缘材料。栅极50、源极30和漏极40的材料可以为钼(Mo)、铝(Al)、Ti、金(Au)、Cu、铪(Hf)、钽(Ta)等常用金属。钝化层70的材料可以为氧化硅、氮化硅、氮氧化硅等绝缘材料。
本发明实施例通过使栅极50和栅绝缘层60的图案相同，使得栅极50和有源层20中低电阻区(源极区21和漏极区22)没有交叠，使栅极50与有源层20之间具有较小的寄生电容，可减小有源层20的电阻，从而可减小信号延迟，提高显示效果。
进一步优选的，如图3所示，有源层20与钝化层70之间还设置有金属层80，金属层80在衬底10上的正投影与源极区21和漏极区22在衬底10上的正投影重合。
其中，不对金属层80的厚度进行限定，例如可以但不限于为100nm-200nm。
此外，此处金属可以为单质金属、合金材料、掺杂后的金属。金属层80的材料可以是Al、Ti、Ta、Hf、Zr(锆)等金属。
再者，金属层80在衬底10上的正投影与源极区21和漏极区22在衬底10上的正投影重合，即金属层80包括两部分，一部分与源极区21对应，另一部分与漏极区22对应。
本发明实施例提供的薄膜晶体管，通过在有源层20与源极30和漏极40之间设置金属层80，使得电流在流动时无需经过源极区21和漏极区22，而是直接选择电阻低的金属层80，从而可以忽略对有源层20材料的限制，减少工艺步骤。
进一步优选的，栅绝缘层60为绝缘体材料，所述绝缘体材料由金属层80的金属材料的氧化物构成。
即，金属层80的材料可以是Al、Ti、Ta、Hf、Zr等金属。栅绝缘层60的材料可以为氧化铝、氧化钛、氧化氮、氧化铪、氧化锆等高电阻(K)的金属氧化物。
本发明实施例还提供一种薄膜晶体管的制备方法，包括：
S10、如图4所示，在衬底10上形成第一金属层，对第一金属层上待形成有源区进行氧化处理，使待形成有源区的材料为半导体，形成有源层20。
其中，对第一金属层的待形成有源区进行氧化处理后，第一金属层上被氧化为半导体的部分作为有源层20的有源区23，未被氧化的部分作为有源层20的源极区21和漏极区22。
此处，不对氧化处理的方式进行限定，能够使第一金属层的待形成有源区完全被氧化即可。
S20、如图2(a)-2(d)所示，在衬底10上形成栅绝缘层60、栅极50、源极30和漏极40。
其中，不对位于有源层20远离衬底10一侧的各膜层的形成工艺进行限定，能够形成薄膜晶体管各层图案即可。
本发明实施例提供一种薄膜晶体管的制备方法，通过对第一金属层进行氧化处理形成金属氧化物半导体即为有源区23，源极区21和漏极区22为未经氧化处理的低阻金属，位于有源区23的两端且与有源区23直接相连，既避免了有源层20导体化的过程，同时也保证了源极区21和漏极区22为低阻的金属，既简化了器件的工艺，节省了生产成本，又有效的减少了源漏接触电阻RC，以及LDD区的电阻RLDD，有效的减小了源极和漏极与有源区之间的寄生电阻RP。
下面通过具体的实施例，对本发明提供的薄膜晶体管的制备方法进行说明：
需要说明的是，本发明中的构图工艺，可指包括光刻工艺，或，包括光刻工艺以及刻蚀步骤(刻蚀步骤可以是干法刻蚀Dry Etch，也可以是湿法刻蚀Wet Etch)，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
实施例一
提供一种薄膜晶体管的制备方法，如图5所示，具体包括如下步骤：
S100、如图6(a)所示，在衬底10上形成第一金属层24。
示例的，可以依次在衬底10上形成具有第一金属薄膜以及覆盖所述第一金属薄膜的光刻胶层，对光刻胶层进行曝光显影后，可使光刻胶完全保留部分覆盖待形成有第一金属层图案的区域。之后通过对第一金属薄膜进行刻蚀，形成第一金属层24。
其中，可以通过可通过磁控溅射、直流溅射、蒸镀等方法来形成厚度为20nm-100nm的第一金属薄膜，其材料可以为铟、锌、锡、铜、镍、钛、钨、铟锡、铟锌、锌锡、铟锌锡等。
S110、如图6(b)所示，在S100的基础上，在形成有第一金属层24的衬底10上形成露出待形成有源区的光刻胶层25。
示例的，可以在制备完第一金属层24后，不剥离保留的光刻胶，而是对光刻胶进行曝光显影，形成光刻胶层25，使第一金属层24上的待形成有源区露出。也可以另外形成光刻胶，进行曝光显影形成露出待形成有源区的光刻胶层25。
S120、如图6(c)所示，采用阳极氧化工艺对待形成有源区进行处理，使待形成有源区的材料为半导体，形成有源层20。
其中，为了可以使薄膜晶体管应用于柔性显示面板中，增大了薄膜晶体管的适用范围，此处优选的，在常压和室温下采用阳极氧化工艺对第一金属层24露出的部分进行处理。阳极氧化处理可采用柠檬酸溶液，采用恒流恒压模式，利用电解的方法使金属被氧化形成金属氧化物。
有源区23的材料可以为ZnO、In2O3、IZO、ZTO、ITO、IGZO等。
S130、如图6(d)所示，在S300的基础上，在形成有光刻胶层24的衬底10上依次形成绝缘薄膜61和金属薄膜51。
具体的，可通过PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法)、CVD(Chemical Vapor Deposition，化学气相沉积法)、等来形成厚度为100nm～400nm的绝缘薄膜61，其材料可以为氧化硅、氮化硅、氮氧化硅等绝缘材料中至少一种。
可通过直流溅射等方法来形成厚度为100nm～200nm的金属薄膜51，其材料可以为Mo、Al、Ti、Au、Cu、Hf、Ta等。
S140、如图6(e)所示，将光刻胶层24剥离，形成图案相同的栅绝缘层60和栅极50。
S150、如图2(a)所示，在S140的基础上，依次形成钝化层70和源电极30、漏电极40。源电极30、漏电极40通过设置在钝化层70上的过孔，分别与源极区21和漏极区22接触。
其中，钝化层70可以采用与栅绝缘层60相同工艺以及相同的材料制备。
源电极30和漏电极40可以采用与栅极50相同工艺及相同的材料制备。
此处，通过在有源层20的衬底10上形成露出待形成有源区的光刻胶层25，在对待形成有源区进行处理的过程中光刻胶层25可保护待形成源极区和待形成漏极区，避免待形成源极区和待形成漏极区被氧化处理，方法简单，成本较低。
此外，通过在形成有光刻胶层25的衬底10上依次形成绝缘薄膜61和金属薄膜51，通过直接将光刻胶层25剥离，形成顶栅自对准型薄膜晶体管的栅绝缘层60和栅极50，相对现有技术既可以简化制备工艺，又可以避免采用湿法刻蚀形成栅绝缘层60和栅极50的过程中，产生offset(横向钻蚀)的问题，从而有效的减小了源漏寄生电阻，提高了薄膜晶体管的性能。
实施例二
提供一种薄膜晶体管的制备方法，如图7所示，具体包括如下步骤：
S200、如图8(a)所示，在衬底10上通过同一次构图工艺形成层叠设置的第一金属层24和第二金属层81。
其中，可以通过磁控溅射、直流溅射、蒸镀等方法来形成厚度为20nm-100nm的第一金属层，其材料可以为铟、锌、锡、铜、镍、钛、钨、铟锡、铟锌、锌锡、铟锌锡等。
可以通过同样的工艺形成厚度为100nm-200nm的第二金属层，其材料可以为Al、Ti、Ta、Hf、Zr等。
S210、如图8(b)所示，对所述第一金属层24上的待形成有源区和所述第二金属层81上的待形成栅绝缘层进行氧化处理，使待形成有源区的材料为半导体，形成所述有源层20，使待形成栅绝缘层的材料为绝缘体，形成所述栅绝缘层60。
其中，第一金属层24上被氧化为半导体的部分作为有源层20的有源区23，未被氧化的部分作为有源层20的源极区21和漏极区22。
第二金属层81上被氧化为绝缘体的部分作为栅绝缘层60，未被氧化的部分作为金属层80，用于与源极30和漏极40接触。
具体的，形成有源层20和栅绝缘层60的步骤包括：
S211、如图8(c)所示，在形成有第一金属层34和第二金属层81的衬底上形成露出待形成栅绝缘层的光刻胶层25。
S212、如图8(b)所示，采用阳极氧化工艺对待形成栅绝缘层和待形成有源区进行处理，形成有源层20和栅绝缘层60。
S220、如图8(d)所示，在S212步骤的基础上，在形成有光刻胶层25的衬底10上形成金属薄膜51。
可通过直流溅射等方法来形成厚度为100nm～200nm的金属薄膜51，其材料可以为Mo、Al、Ti、Au、Cu、Hf、Ta等。
S230、如图8(e)所示，将光刻胶层25剥离，形成栅极50。
S240、如图3所示，在S230的基础上，依次形成钝化层70和源电极30、漏电极40。源电极30、漏电极40通过设置在钝化层70上的过孔，分别与源极区21和漏极区22接触。
其中，钝化层70可通过PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法)、CVD(Chemical Vapor Deposition，化学气相沉积法)、等来形成厚度为100nm～400nm的绝缘薄膜61，其材料可以为氧化硅、氮化硅、氮氧化硅等绝缘材料中至少一种。
源电极30和漏电极40可以采用与栅极50相同工艺及相同的材料制备。
此处，通过在衬底10上依次形成第一金属层24和第二金属层81，再对第一金属层24和第二金属层81进行氧化处理，形成有源层20和栅绝缘层60，可以避免利用等离子体化学气相淀积在有源层20上淀积栅介质的过程中对背沟道造成的等离子体轰击，有效的保护了有源层的背有源区，同时提高了栅控能力，提高了器件性能。
此外，通过在衬底10上形成露出待形成栅绝缘层的光刻胶层25，在对待形成栅绝缘层和待形成有源区进行氧化处理的过程中光刻胶层25可保护待形成源极区和待形成漏极区，避免待形成源极区和待形成漏极区被氧化处理，方法简单，成本较低。
本发明实施例还提供一种阵列基板，包括上述薄膜晶体管。
本发明实施例提供的阵列基板的有益效果与上述阵列基板的有益效果相同，此处不再赘述。
优选的，所述阵列基板的衬底10为柔性衬底。
本发明实施例提供的阵列基板中的薄膜晶体管使在低温环境下制备，因此，阵列基板的衬底可以为柔性衬底，从而可将阵列基板应用于柔性显示面板中，提高阵列基板的适用范围。
本发明实施例还提供一种显示面板，包括上述阵列基板。
该显示面板可以应用至液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件中。
本发明实施例提供的显示面板的有益效果与上述阵列基板的有益效果相同，此处不再赘述。
优选的，所述显示面板为液晶显示面板或有机电致发光二极管显示面板。
当显示面板为液晶显示面板(Liquid Crystal Display，LCD)时，其包括阵列基板、对盒基板以及设置在二者之间的液晶层。其中，阵列基板包括上述薄膜晶体管，与薄膜晶体管的漏电极40电连接的像素电极；进一步的还可以包括公共电极。对盒基板可以包括黑矩阵和彩膜。此处，彩膜可以设置在对盒基板上，也可设置在阵列基板上；公共电极可以设置在阵列基板上，也可设置在对盒基板上。
当显示面板为有机电致发光二极管(Organic Light Emitting Diode，简称OLED)显示面板时，其包括阵列基板和封装基板。其中，阵列基板包括上述薄膜晶体管，与薄膜晶体管的漏电极40电连接的阳极、阴极、以及位于阳极和阴极之间的有机材料功能层。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种薄膜晶体管，包括设置在衬底上的有源层、源极、漏极、栅极、以及栅绝缘层，所述有源层包括源极区、漏极区、以及有源区，其特征在于，所述源极区和所述漏极区的材料主要由金属构成，所述有源区为半导体材料，所述半导体材料由所述源极区和所述漏极区的金属材料的氧化物构成。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层、所述栅绝缘层、所述栅极、钝化层、以及所述源极和所述漏极从下到上依次设置在所述衬底上；所述源极和所述漏极通过所述钝化层上的过孔分别与所述源极区和所述漏极区接触；
其中，所述栅极和所述栅绝缘层的图案相同。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述有源层与所述钝化层之间还设置有金属层，所述金属层在衬底上的正投影与所述源极区和漏极区在衬底上的正投影重合。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述栅绝缘层为绝缘体材料，所述绝缘体材料由所述金属层的金属材料的氧化物构成。
5.一种薄膜晶体管的制备方法，其特征在于，包括：
在衬底上形成第一金属层，对所述第一金属层上待形成有源区进行氧化处理，使待形成有源区的材料为半导体，形成有源层；
在衬底上形成栅绝缘层、栅极、源极和漏极。
6.根据权利要求5所述的制备方法，其特征在于，在衬底上形成所述有源层的步骤包括：
在衬底上形成所述第一金属层；
在形成有所述第一金属层的衬底上形成露出待形成有源区的光刻胶层；
采用阳极氧化工艺对待形成有源区进行处理，使待形成有源区的材料为半导体，形成所述有源层。
7.根据权利要求6所述的制备方法，其特征在于，在衬底上形成所述栅绝缘层和所述栅极的步骤包括：
在形成有所述光刻胶层的衬底上依次形成绝缘薄膜和金属薄膜；
将所述光刻胶层剥离，形成图案相同的所述栅绝缘层和所述栅极。
8.根据权利要求5所述的制备方法，其特征在于，在衬底上形成所述有源层和所述栅绝缘层的步骤包括：
在衬底上通过同一次构图工艺形成层叠设置的第一金属层和第二金属层；
对所述第一金属层上的待形成有源区和所述第二金属层上的待形成栅绝缘层进行氧化处理，使待形成有源区的材料为半导体，形成所述有源层，使待形成栅绝缘层的材料为绝缘体，形成所述栅绝缘层。
9.根据权利要求8所述的制备方法，其特征在于，对所述第一金属层上的待形成有源区和所述第二金属层上的待形成栅绝缘层进行氧化处理的步骤包括：
在形成有所述第一金属层和所述第二金属层的衬底上形成露出待形成栅绝缘层的光刻胶层；
采用阳极氧化工艺对待形成栅绝缘层和待形成有源区进行处理。
10.一种阵列基板，其特征在于，包括权利要求1-4任一项所述的薄膜晶体管。
CN201710313626.1A 2017-05-05 2017-05-05 一种薄膜晶体管及其制备方法、阵列基板 Active CN106935658B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710313626.1A CN106935658B (zh) 2017-05-05 2017-05-05 一种薄膜晶体管及其制备方法、阵列基板
US16/325,981 US11075288B2 (en) 2017-05-05 2018-04-26 Thin film transistor, manufacturing method therefor, array substrate and display panel
PCT/CN2018/084627 WO2018201963A1 (zh) 2017-05-05 2018-04-26 薄膜晶体管及其制备方法、阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710313626.1A CN106935658B (zh) 2017-05-05 2017-05-05 一种薄膜晶体管及其制备方法、阵列基板

Publications (2)

Publication Number Publication Date
CN106935658A true CN106935658A (zh) 2017-07-07
CN106935658B CN106935658B (zh) 2021-03-26

Family

ID=59429441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710313626.1A Active CN106935658B (zh) 2017-05-05 2017-05-05 一种薄膜晶体管及其制备方法、阵列基板

Country Status (3)

Country Link
US (1) US11075288B2 (zh)
CN (1) CN106935658B (zh)
WO (1) WO2018201963A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170807A (zh) * 2017-05-11 2017-09-15 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
WO2018201963A1 (zh) * 2017-05-05 2018-11-08 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN110676265A (zh) * 2019-09-25 2020-01-10 南京中电熊猫平板显示科技有限公司 一种显示面板的制造方法
CN112002763A (zh) * 2020-08-10 2020-11-27 深圳市华星光电半导体显示技术有限公司 一种tft基板及其制造方法、显示面板
CN113451333A (zh) * 2021-06-25 2021-09-28 Oppo广东移动通信有限公司 驱动基板、其制备方法、显示面板组件及电子设备
CN114883343A (zh) * 2022-04-21 2022-08-09 北海惠科光电技术有限公司 薄膜晶体管、显示基板和薄膜晶体管的制备方法
CN116230775A (zh) * 2021-12-08 2023-06-06 北京超弦存储器研究院 薄膜晶体管及制备方法、存储单元及制备方法、存储器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111564453B (zh) * 2020-05-14 2023-10-31 Tcl华星光电技术有限公司 背板、背板的制备方法和背光模组
CN112038216A (zh) * 2020-09-08 2020-12-04 重庆邮电大学 一种p型非晶态半导体薄膜及其薄膜晶体管制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050158906A1 (en) * 2000-04-28 2005-07-21 Shimadzu Corporation Radiation detector
US20090224267A1 (en) * 2003-09-17 2009-09-10 Sony Corporation Process for fabricating a thin film semiconductor device, thin film semiconductor device, and liquid crystal display
CN104282576A (zh) * 2014-10-21 2015-01-14 北京大学深圳研究生院 一种金属氧化物薄膜晶体管制作方法
CN105529275A (zh) * 2016-02-03 2016-04-27 京东方科技集团股份有限公司 薄膜晶体管及其制造方法
CN106128963A (zh) * 2016-09-23 2016-11-16 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101478005B (zh) 2009-02-13 2010-06-09 北京大学深圳研究生院 一种金属氧化物薄膜晶体管及其制作方法
CN102122620A (zh) * 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
KR102494732B1 (ko) * 2015-10-16 2023-02-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN106129123B (zh) * 2016-09-26 2019-09-17 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示面板
CN106935658B (zh) * 2017-05-05 2021-03-26 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050158906A1 (en) * 2000-04-28 2005-07-21 Shimadzu Corporation Radiation detector
US20090224267A1 (en) * 2003-09-17 2009-09-10 Sony Corporation Process for fabricating a thin film semiconductor device, thin film semiconductor device, and liquid crystal display
CN104282576A (zh) * 2014-10-21 2015-01-14 北京大学深圳研究生院 一种金属氧化物薄膜晶体管制作方法
CN105529275A (zh) * 2016-02-03 2016-04-27 京东方科技集团股份有限公司 薄膜晶体管及其制造方法
CN106128963A (zh) * 2016-09-23 2016-11-16 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018201963A1 (zh) * 2017-05-05 2018-11-08 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
US11075288B2 (en) 2017-05-05 2021-07-27 Boe Technology Group Co., Ltd. Thin film transistor, manufacturing method therefor, array substrate and display panel
CN107170807A (zh) * 2017-05-11 2017-09-15 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
WO2018205794A1 (zh) * 2017-05-11 2018-11-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN107170807B (zh) * 2017-05-11 2020-07-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN110676265A (zh) * 2019-09-25 2020-01-10 南京中电熊猫平板显示科技有限公司 一种显示面板的制造方法
CN110676265B (zh) * 2019-09-25 2022-02-08 南京京东方显示技术有限公司 一种显示面板的制造方法
CN112002763A (zh) * 2020-08-10 2020-11-27 深圳市华星光电半导体显示技术有限公司 一种tft基板及其制造方法、显示面板
CN113451333A (zh) * 2021-06-25 2021-09-28 Oppo广东移动通信有限公司 驱动基板、其制备方法、显示面板组件及电子设备
CN116230775A (zh) * 2021-12-08 2023-06-06 北京超弦存储器研究院 薄膜晶体管及制备方法、存储单元及制备方法、存储器
CN114883343A (zh) * 2022-04-21 2022-08-09 北海惠科光电技术有限公司 薄膜晶体管、显示基板和薄膜晶体管的制备方法
CN114883343B (zh) * 2022-04-21 2024-03-26 北海惠科光电技术有限公司 薄膜晶体管、显示基板和薄膜晶体管的制备方法

Also Published As

Publication number Publication date
WO2018201963A1 (zh) 2018-11-08
CN106935658B (zh) 2021-03-26
US11075288B2 (en) 2021-07-27
US20190181248A1 (en) 2019-06-13

Similar Documents

Publication Publication Date Title
CN106935658A (zh) 一种薄膜晶体管及其制备方法、阵列基板
US9818775B2 (en) Array substrate, manufacturing method thereof, display device, thin-film transistor (TFT) and manufacturing method thereof
US9236405B2 (en) Array substrate, manufacturing method and the display device thereof
CN106128963B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
WO2019071725A1 (zh) 顶栅自对准金属氧化物半导体tft及其制作方法
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
CN102646699B (zh) 一种氧化物薄膜晶体管及其制备方法
US11817462B2 (en) Thin film transistor, array substrate, and method for fabricating array substrate
US20150295092A1 (en) Semiconductor device
US20120009725A1 (en) Tft substrate and method for producing tft substrate
US10658446B2 (en) Method for manufacturing OLED backplane comprising active layer formed of first, second, and third oxide semiconductor layers
EP2506308A1 (en) Amorphous oxide thin film transistor, method for manufacturing the same, and display panel
CN102651339B (zh) 一种tft阵列基板及其制造方法和显示装置
US9748276B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
CN104253159A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
JP2004273614A (ja) 半導体装置およびその製造方法
CN106898551A (zh) 制造薄膜晶体管的方法、薄膜晶体管基板和平板显示装置
US10236388B2 (en) Dual gate oxide thin-film transistor and manufacturing method for the same
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN104091810A (zh) 阵列基板及其制作方法、显示装置
JP2007258675A (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
JP2015521383A (ja) 薄膜トランジスタアレイ基板及びその製造方法、表示パネル、表示装置
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
US20160343739A1 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
CN107170807A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant