CN102646699B - 一种氧化物薄膜晶体管及其制备方法 - Google Patents

一种氧化物薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN102646699B
CN102646699B CN201210011025.2A CN201210011025A CN102646699B CN 102646699 B CN102646699 B CN 102646699B CN 201210011025 A CN201210011025 A CN 201210011025A CN 102646699 B CN102646699 B CN 102646699B
Authority
CN
China
Prior art keywords
layer
raceway groove
thin film
metal
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210011025.2A
Other languages
English (en)
Other versions
CN102646699A (zh
Inventor
王祖强
金原奭
熊正平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210011025.2A priority Critical patent/CN102646699B/zh
Publication of CN102646699A publication Critical patent/CN102646699A/zh
Priority to US13/880,823 priority patent/US9355838B2/en
Priority to PCT/CN2012/084469 priority patent/WO2013104209A1/zh
Application granted granted Critical
Publication of CN102646699B publication Critical patent/CN102646699B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种氧化物薄膜晶体管，所述刻蚀阻挡层为金属层；所述薄膜晶体管还包括沟道保护层，所述沟道保护层为通过氧化处理后由所述金属层转变形成的非导电的氧化层。本发明还公开了一种氧化物薄膜晶体管制备方法，包括：由两层金属组成电极；对远离沟道的上层金属薄膜通过构图工艺形成源极和漏极，并保留紧邻沟道的下层金属薄膜，所述下层金属薄膜所在的金属层作为刻蚀阻挡层；通过氧化处理后由所述金属层转变形成的非导电的氧化层作为沟道保护层；形成覆盖整个所述薄膜晶体管表面的钝化层后制得所述薄膜晶体管。采用本发明，避免了由沟道损伤所导致的TFT电学性能的下降。

Description

一种氧化物薄膜晶体管及其制备方法
技术领域
本发明涉及半导体薄膜晶体管技术，尤其涉及一种高稳定性的具有刻蚀阻挡层和沟道保护层的氧化物薄膜晶体管及其制备方法。
背景技术
非晶硅薄膜晶体管(a-Si TFT)显示技术已经比较成熟，但是很难满足人们越来越高的显示要求。有源矩阵有机发光二极管(AMOLED，ActiveMatrix/Organic Light Emitting Diode)是新一代显示技术，它具有电流驱动和高的载流子迁移率特点，需要寻求新的半导体材料，开发新的背板技术。
虽然，低温多晶硅(LTPS，Low Temperature Poly-silicon)技术因其高的载流子迁移率带来诸多优势，但是，LTPS存在漏电流较大，良率低、和成本相当高的缺点。金属氧化物作为新的半导体有源层材料应运而生，其优点是载流子迁移率较高、成本较低，与现有a-Si TFT生产线具有很高的兼容性，其最大缺点是TFT阈值电压稳定性欠佳，氧化物有源层材料对外界比较敏感等，通过优化TFT结构，增加刻蚀阻挡层、沟道保护层等方法，可以得到性能稳定的氧化物TFT器件。
当前，氧化物TFT，如氧化锌基TFT汇集了非晶硅和多晶硅薄膜晶体管的优点，已经成为最具潜力、竞争研发的热点。下面对现有氧化物TFT的典型结构分别阐述。
中国专利申请公开号为CN101884110A、CN101339954A、CN101572274A的专利申请中分别公布了几种现有的TFT结构：典型的氧化物TFT结构、以氧化锌等氧化物作有源层的TFT结构、具有刻蚀阻挡层的氧化物TFT。
如图1所示为现有的一种典型的背沟道刻蚀型氧化物TFT的结构示意图。图1中包括基板110、形成于基板上面的栅极120以及覆盖栅极120的绝缘层130、在绝缘层130上面覆盖有源层即半导体层，所述有源层包括沟道140和其两侧的源极151与漏极152，最后在有源层上面覆盖钝化层160。该TFT结构的缺点在于：在形成源极151与漏极152的过程中，沟道140的表面会遭到刻蚀损伤而使TFT的电学性能下降，并且由于沟道直接暴露在外，会在后续工艺中受到损伤。
如图2所示为现有的一种具有阻挡层的刻蚀型结构氧化物TFT的结构示意图。图2中包括基板210、覆盖于基板210上面的栅极220及其上面的绝缘层230、在绝缘层230上面设置沟道240、沟道240上面设置有刻蚀阻挡层250、源极261与漏极262设置于沟道240和刻蚀阻挡层250的两侧。钝化层270置于最上方，覆盖整个器件。区别于图1所示的TFT的结构，增加的刻蚀阻挡层的作用为：防止在形成源极261与漏极262的过程中，沟道240的表面遭到刻蚀的损伤。该TFT结构的缺点在于：在形成刻蚀阻挡层250的过程中，沟道240的表面会受到来自后续工艺的等离子体的轰击，从而导致沟道240的电学性能退化。此外，由于在沟道上增加了刻蚀阻挡层，还存在额外增加刻蚀阻挡层光刻板的问题。
如图3所示为现有的另一种具有阻挡层的刻蚀型结构氧化物TFT的结构示意图，图3中包括基板310、栅极320、绝缘层330、沟道340、阻挡层350、过孔351和352、源极361、漏极362，以及钝化层370。该TFT结构的缺点在于：阻挡层350对沟道有一定的保护作用，但是在形成阻挡层350时，沟道340仍然会受到损伤，且需要额外的光刻板，以便用以形成过孔351和352。
如图4所示为现有的一种避免刻蚀对沟道造成损伤的氧化物TFT的结构示意图，图4中在基板310′上依次形成栅极320′和栅绝缘层330′，先形成源极341′和漏极342′，再形成有源层350′所包括的沟道。这种共面型设计可避免刻蚀对沟道的损伤，然而，由于沟道直接暴露在外，无法避免后续工序对沟道造成的损伤。
发明内容
有鉴于此，本发明的主要目的在于提供一种氧化物薄膜晶体管及其制备方法，防止对沟道造成损伤所导致的TFT电学性能的下降。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例提供了一种氧化物薄膜晶体管，包括：基板，在基板上依次形成的栅极和覆盖栅极的栅绝缘层，覆盖于栅绝缘层上的包括源区、漏区和位于源区与漏区之间的沟道的有源层，将有源层和栅绝缘层表面全部覆盖的刻蚀阻挡层，在刻蚀阻挡层表面且分别设置于沟道两侧的源极、漏极；其中，
所述刻蚀阻挡层为金属层；
所述薄膜晶体管还包括沟道保护层，所述沟道保护层为通过氧化处理后由所述金属层转变形成的非导电的氧化层。
进一步地，所述氧化处理具体为氧等离子体氧化处理。
进一步地，所述金属层具体为金属钛、或其他通过氧等离子体氧化处理后能转变形成非导电性介质薄膜的金属。
进一步地，该氧化物薄膜晶体管还包括：缓冲层和/或钝化层；其中，
所述缓冲层形成于所述基板上并位于所述栅极的下方；
所述钝化层覆盖所述源极、漏极与沟道区表面。
其中，所述有源层为含有金属铟、镓和锌中至少一种的氧化物半导体。
进一步地，所述刻蚀阻挡层具体包括沟道刻蚀阻挡层，所述沟道刻蚀阻挡层位于所述沟道之上且与所述沟道的位置相对应；
所述沟道刻蚀阻挡层通过氧化处理后获得的非导电的氧化层作为所述沟道保护层。
本发明实施例还提供了一种氧化物薄膜晶体管制备方法，包括：在基板上形成导电薄膜，通过构图工艺形成栅极；在基板上形成绝缘薄膜，覆盖于栅极上，作为栅绝缘层；在栅绝缘层上形成金属氧化物半导体薄膜，并通过构图工艺形成有源层，有源层包括源区、漏区和沟道；
其中，该方法还包括：
在有源层上连续形成两层金属薄膜，对远离沟道的上层金属薄膜通过构图工艺形成源极和漏极，并保留紧邻沟道的下层金属薄膜，所述下层金属薄膜所在的金属层作为刻蚀阻挡层；通过氧化处理后由所述金属层转变形成的非导电的氧化层作为沟道保护层。
进一步地，所述氧化处理具体为氧等离子体氧化处理。
进一步地，所述下层金属薄膜具体为金属钛、或其他通过氧等离子体氧化处理后能转变形成非导电性介质薄膜的金属；所述上层金属薄膜为单质金属或合金。
进一步地，所述氧等离子体氧化处理中的氧等离子体由O2和BCl2混合气体组成，比例为O2/BCl2＝2～3，处理时间为100～300秒。
进一步地，所述氧化物薄膜晶体管制备方法还包括：在所述基板上形成导电薄膜，通过构图工艺形成栅极之前，在基板上形成缓冲层；
和/或，在所述通过氧化处理后由所述金属层转变形成的非导电的氧化层作为沟道保护层之后，形成钝化层。
本发明的刻蚀阻挡层为金属层，通过氧化处理后将金属层转变为非导电的氧化层，将得到的该氧化层作为沟道保护层，对沟道进行保护。
由于本发明通过氧化处理直接将金属层的刻蚀阻挡层转变为氧化层，进而将获得的非导电的氧化层作为沟道保护层对沟道进行保护，防止对沟道造成损伤，从而避免了由沟道损伤所导致的TFT电学性能的下降。
附图说明
图1为现有典型的背沟道刻蚀型型氧化物TFT的结构示意图；
图2为现有具有阻挡层的刻蚀型结构氧化物TFT的一结构示意图；
图3为现有具有刻蚀阻挡层的氧化物TFT的另一结构示意图；
图4为现有避免刻蚀对沟道造成损伤的氧化物TFT的结构示意图；
图5为本发明的TFT结构示意图；
图6为本发明的TFT的制备方法的工艺装配示意图；
图7为本发明的TFT的制备方法的工艺装配示意图；
图8为本发明的TFT的制备方法的工艺装配示意图；
图9为本发明的TFT的制备方法的工艺装配示意图。
附图标记说明
110、210、310、310′、410基板；120、220、320、320′、430栅极；130、230、330、330′绝缘层；140、240、340、452沟道；151、261、361、341′、471源极；152、262、362、342′、472漏极；160、270、370、480钝化层；250、350阻挡层；351、352过孔；350′、450有源层；420缓冲层；440栅绝缘层；451源区；453漏区；460刻蚀阻挡层；461沟道刻蚀阻挡层；461′沟道保护层；470电极。
具体实施方式
本发明的基本思想是：刻蚀阻挡层为金属层，通过氧化处理后将金属层转变为非导电的氧化层，将得到的该氧化层作为沟道保护层，对沟道进行保护。由于采用了金属层作为刻蚀阻挡层，对沟道进行保护，对刻蚀阻挡层进行氧化，可转变成非导电的氧化物介质层，避免了由沟道损伤所导致的TFT电学性能的下降，从而保证了TFT的电学性能的稳定性。
一种氧化物TFT，包括：基板上的缓冲层，在缓冲层上依次形成的栅极和覆盖栅极的栅绝缘层，覆盖于栅绝缘层上的有源层中的源区、漏区和沟道，将有源层和绝缘层表面全部覆盖的刻蚀阻挡层，在刻蚀阻挡层表面且分别设置于沟道两侧的源极、漏极，覆盖整个所述薄膜晶体管表面的钝化层，所述刻蚀阻挡层为金属层；所述薄膜晶体管还包括沟道保护层，所述沟道保护层为通过氧化处理后由所述金属层转变形成的非导电的氧化层，对沟道进行保护。
进一步的，所述氧化处理具体是以氧等离子体氧化处理为主，也可以采用其它类似的氧化方法。
进一步的，所述金属层具体为金属钛、或其他通过氧等离子体氧化处理后能转变形成非导电性介质薄膜的金属。
进一步的，所述沟道具体为氧化物半导体材料。
进一步的，所述氧化物半导体材料具体为含有金属铟、镓和锌等金属中至少一种的氧化物半导体。
进一步的，所述刻蚀阻挡层具体包括沟道刻蚀阻挡层，所述沟道刻蚀阻挡层位于所述沟道之上且与所述沟道的位置相对应；所述沟道刻蚀阻挡层通过氧化处理后获得的非导电的氧化层作为所述沟道保护层。
一种氧化物TFT制备方法，包括：形成基板；在基板上形成缓冲层；在缓冲层上形成导电薄膜，通过构图工艺形成栅极；在基板上形成绝缘薄膜，覆盖于栅极上，作为栅绝缘层；在栅绝缘层上形成金属氧化物半导体薄膜，并通过构图工艺形成有源层，有源层包括源区、漏区和沟道；
该方法还包括：在有源层上连续形成两层金属薄膜，即由两层金属组成电极；对远离沟道的上层金属薄膜通过构图工艺形成源极和漏极，并保留紧邻沟道的下层金属薄膜，所述下层金属薄膜所在的金属层作为刻蚀阻挡层；通过氧化处理后由所述金属层转变形成的非导电的氧化层作为沟道保护层，对沟道进行保护；形成覆盖整个所述薄膜晶体管表面的钝化层后制得所述薄膜晶体管。
其中，所述构图工艺包括光刻、刻蚀和剥离等步骤。
进一步的，所述氧化处理具体是以氧等离子体氧化处理为主，也可以采用其它类似的氧化方法。
进一步的，所述下层金属薄膜具体为金属钛、或其他通过氧等离子体氧化处理后能转变形成非导电性介质薄膜的金属；所述上层金属薄膜为钼等单质金属或合金。当下层金属薄膜为金属钛时，在进行形成源极、漏极的过程中，该下层金属薄膜所在的金属层充当刻蚀阻挡层，避免刻蚀液H3PO4等对沟道的损伤，并且位于沟道上面的金属层如钛经过氧等离子体处理后会转变成为氧化物介质层如氧化钛，且该氧化物介质层在后续工序中作为沟道保护层；而上层金属薄膜，位于沟道上方的部分被去除，以形成源极、漏极。
进一步的，所述氧等离子体氧化处理中的氧等离子体由O2和BCl2混合气体组成，比例为O2/BCl2＝2～3，处理时间为100～300秒。
当氧等离子体满足上述比例和处理时间时，将获得比较好的处理效果，即：沟道上面的金属层转变成为氧化物介质层更充分。当比例为O2/BCl2＝2.5，处理时间为200秒时，将获得更优的处理效果，沟道上面的金属层可以更加充分的转变成为氧化物介质层。
综上所述，本发明在不增加光刻板的前提下，采用更方便的方法制备性能稳定的TFT。一方面，利用金属层作为刻蚀阻挡层，阻止刻蚀过程中水气等进入沟道；利用氧等离子体处理把沟道上面的金属层转化成非导电的氧化层。从而能够解决刻蚀工艺中刻蚀液等对TFT的沟道的损伤；另一方面，沟道上面的非导电的氧化层阻止了后续形成钝化层时氧(O)、氢(H)等对沟道的影响，从而避免了后续镀膜工艺中等离子体对沟道的损伤。所以，是对沟道的双重保护。由于是对沟道的双重保护，从而提高了TFT的电学性能的稳定性。相比传统的具有刻蚀阻挡层的氧化物TFT，本发明具有光刻板少、工艺简单以及能对沟道双重保护等优势。
下面结合附图对技术方案的实施作进一步的详细描述。
图5为本发明的TFT结构示意图，包括：基板410、缓冲层420，缓冲层420覆盖于基板410上面；栅极430，栅极430覆盖在缓冲层420上表面；栅绝缘层440，将栅极430表面全部覆盖；有源层450，置于栅绝缘层440上面，包括沟道452、源区451和漏区453；刻蚀阻挡层460，刻蚀阻挡层460是特殊的金属薄膜，将沟道452、源区451和漏区453和栅绝缘层440的表面全部覆盖，其中位于沟道452正上方的部分称为沟道刻蚀阻挡层461，沟道刻蚀阻挡层461在氧等离子体处理后转变成非导电的介质层，称为沟道保护层461′；电极470，包括源极471、漏极472，由金属薄膜组成；钝化层480，覆盖于整个器件上方。
当然，本实施例所述的TFT结构，也可以不包括缓冲层420，使栅极直接形成在基板410上；并且，同样可以不形成钝化层480。
图6～9为本发明的TFT的一种制备方法的一系列工艺装配示意图，所述构图工艺包括光刻、刻蚀和剥离等步骤。
如图6所示，在基板410上形成厚的氧化硅形成缓冲层420，在缓冲层420上形成的金属钼薄膜，经过构图工艺后形成栅极430。如图7所示，在栅极430所在平面上形成氮化硅，形成栅绝缘层440，覆盖整个栅极430所在平面，然后沉积形成厚度的铟镓锌氧化物(InGaZnOx)半导体层，经过构图工艺后形成有源层450。如图8所示，紧接着先后顺序形成金属钛和金属钼薄膜，厚度为的金属钛薄膜作为刻蚀阻挡层460，刻蚀阻挡层460中包括沟道刻蚀阻挡层461；厚度为的金属钼薄膜，覆盖有源层450和栅绝缘层440，经过构图工艺在上层金属所在平面形成电极470，电极470包括源极471和漏极472。如图9所示，置于氧等离子体中处理100～300秒，将暴露在外的沟道刻蚀阻挡层461氧化转变成对应的氧化物介质层氧化钛，作为沟道保护层461′。所述氧等离子体为O2/BCl2混合气体，比例为2～3。
本领域的技术人员可以理解，本实施例中，也可以省略形成缓冲层420的步骤；并且，在形成沟道保护层461′之后，还可以形成钝化层，如图5中标号480所示。
本发明实施例所述的氧化物薄膜晶体管，可以用于液晶显示用阵列基板、OLED显示用阵列基板、以及其他阵列基板之中。本发明实施例所述的氧化物薄膜晶体管的制备方法，也可以用于液晶显示用阵列基板、OLED显示用阵列基板、以及其他阵列基板的制备方法之中。相应的，制备的阵列基板，可以防止对沟道造成损伤所导致的TFT电学性能的下降，因而具有更好的显示效果。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (8)

1.一种氧化物薄膜晶体管，包括：基板，在基板上依次形成的栅极和覆盖栅极的栅绝缘层，覆盖于栅绝缘层上的包括源区、漏区和位于源区与漏区之间的沟道的有源层，将有源层和栅绝缘层表面全部覆盖的刻蚀阻挡层，在刻蚀阻挡层表面且分别设置于沟道两侧的源极、漏极；其特征在于，
在有源层上连续形成两层金属薄膜，保留紧邻沟道的下层金属薄膜，所述下层金属薄膜所在的金属层作为刻蚀阻挡层；
所述薄膜晶体管还包括沟道保护层，所述沟道保护层为通过氧等离子氧化处理后由所述金属层转变形成的非导电的氧化层，所述氧等离子体氧化处理中的氧等离子体由O2和BCl2混合气体组成，比例为O2/BCl2＝2～3，处理时间为100～300秒。
2.根据权利要求1所述的氧化物薄膜晶体管，其特征在于，所述金属层具体为金属钛、或其他通过氧等离子体氧化处理后能转变形成非导电性介质薄膜的金属。
3.根据权利要求1所述的氧化物薄膜晶体管，其特征在于，所述氧化物薄膜晶体管还包括：缓冲层和/或钝化层；其中，
所述缓冲层形成于所述基板上并位于所述栅极的下方；
所述钝化层覆盖所述源极、漏极与沟道区表面。
4.根据权利要求1至3任一项所述的氧化物薄膜晶体管，其特征在于，所述有源层为含有金属铟、镓和锌中至少一种的氧化物半导体。
5.根据权利要求1至3任一项所述的氧化物薄膜晶体管，其特征在于，所述刻蚀阻挡层具体包括沟道刻蚀阻挡层，所述沟道刻蚀阻挡层位于所述沟道之上且与所述沟道的位置相对应；
所述沟道刻蚀阻挡层通过氧化处理后获得的非导电的氧化层作为所述沟道保护层。
6.一种氧化物薄膜晶体管制备方法，包括：在基板上形成导电薄膜，通过构图工艺形成栅极；在基板上形成绝缘薄膜，覆盖于栅极上，作为栅绝缘层；在栅绝缘层上形成金属氧化物半导体薄膜，并通过构图工艺形成有源层，有源层包括源区、漏区和沟道；
其特征在于，该方法还包括：
在有源层上连续形成两层金属薄膜，对远离沟道的上层金属薄膜通过构图工艺形成源极和漏极，并保留紧邻沟道的下层金属薄膜，所述下层金属薄膜所在的金属层作为刻蚀阻挡层；通过氧等离子氧化处理后由所述金属层转变形成的非导电的氧化层作为沟道保护层，所述氧等离子氧化处理中的氧等离子体由O2和BCl2混合气体组成，比例为O2/BCl2＝2～3，处理时间为100～300秒。
7.根据权利要求6所述的氧化物薄膜晶体管制备方法，其特征在于，所述下层金属薄膜具体为金属钛、或其他通过氧等离子体氧化处理后能转变形成非导电性介质薄膜的金属；所述上层金属薄膜为单质金属或合金。
8.根据权利要求6所述的氧化物薄膜晶体管制备方法，其特征在于，所述方法还包括：在所述基板上形成导电薄膜，通过构图工艺形成栅极之前，在基板上形成缓冲层；
和/或，在所述通过氧化处理后由所述金属层转变形成的非导电的氧化层作为沟道保护层之后，形成钝化层。
CN201210011025.2A 2012-01-13 2012-01-13 一种氧化物薄膜晶体管及其制备方法 Active CN102646699B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210011025.2A CN102646699B (zh) 2012-01-13 2012-01-13 一种氧化物薄膜晶体管及其制备方法
US13/880,823 US9355838B2 (en) 2012-01-13 2012-11-12 Oxide TFT and manufacturing method thereof
PCT/CN2012/084469 WO2013104209A1 (zh) 2012-01-13 2012-11-12 氧化物薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210011025.2A CN102646699B (zh) 2012-01-13 2012-01-13 一种氧化物薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN102646699A CN102646699A (zh) 2012-08-22
CN102646699B true CN102646699B (zh) 2014-12-10

Family

ID=46659412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210011025.2A Active CN102646699B (zh) 2012-01-13 2012-01-13 一种氧化物薄膜晶体管及其制备方法

Country Status (3)

Country Link
US (1) US9355838B2 (zh)
CN (1) CN102646699B (zh)
WO (1) WO2013104209A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646699B (zh) * 2012-01-13 2014-12-10 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
CN102956713B (zh) 2012-10-19 2016-03-09 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103050441B (zh) * 2012-12-10 2014-09-24 华映视讯（吴江）有限公司 氧化物薄膜晶体管制程方法
CN103236402B (zh) * 2013-04-27 2016-02-03 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
US9362413B2 (en) * 2013-11-15 2016-06-07 Cbrite Inc. MOTFT with un-patterned etch-stop
CN103715264A (zh) * 2013-12-23 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置
KR102188690B1 (ko) * 2014-01-20 2020-12-09 삼성디스플레이 주식회사 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
CN104091782B (zh) * 2014-06-23 2017-03-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、以及显示装置
US9698173B2 (en) 2014-08-24 2017-07-04 Royole Corporation Thin film transistor, display, and method for fabricating the same
CN104241394A (zh) * 2014-08-29 2014-12-24 京东方科技集团股份有限公司 一种薄膜晶体管及相应的制备方法、显示基板和显示装置
CN104300004A (zh) * 2014-09-01 2015-01-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN104299915B (zh) * 2014-10-21 2017-03-22 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
CN104409515A (zh) * 2014-11-26 2015-03-11 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN104617152A (zh) * 2015-01-27 2015-05-13 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制作方法
CN104576760A (zh) * 2015-02-02 2015-04-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104867985A (zh) * 2015-05-18 2015-08-26 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示装置
CN104952935B (zh) * 2015-07-14 2018-06-22 深圳市华星光电技术有限公司 一种薄膜晶体管结构及其制备方法
CN105609567A (zh) * 2016-03-29 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板、显示装置
US9881956B2 (en) * 2016-05-06 2018-01-30 International Business Machines Corporation Heterogeneous integration using wafer-to-wafer stacking with die size adjustment
CN106298954B (zh) * 2016-08-31 2020-02-04 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN106601689B (zh) * 2016-12-08 2019-04-09 惠科股份有限公司 主动开关阵列基板及其制备方法
CN107346789A (zh) * 2016-12-27 2017-11-14 广东聚华印刷显示技术有限公司 氧化物薄膜晶体管及其制备方法
KR102556021B1 (ko) * 2017-10-13 2023-07-17 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
WO2019104484A1 (zh) * 2017-11-28 2019-06-06 深圳市柔宇科技有限公司 薄膜晶体管及其制备方法、显示基板和显示装置
CN108198824B (zh) * 2018-01-17 2020-06-16 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN108615735B (zh) 2018-05-03 2021-01-22 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制作方法
CN109103113B (zh) * 2018-08-17 2022-05-31 京东方科技集团股份有限公司 薄膜晶体管制造方法、薄膜晶体管、显示基板及显示面板
CN109166869A (zh) * 2018-09-05 2019-01-08 合肥鑫晟光电科技有限公司 阵列基板及其制备方法、显示装置
CN109192739B (zh) * 2018-09-17 2020-12-18 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN109346412B (zh) * 2018-09-30 2022-05-06 南京京东方显示技术有限公司 一种薄膜晶体管的制造方法及薄膜晶体管
CN110729250A (zh) * 2019-10-23 2020-01-24 成都中电熊猫显示科技有限公司 阵列基板的制造方法及阵列基板
CN111223939A (zh) * 2019-10-31 2020-06-02 福建华佳彩有限公司 双通道的氧化物薄膜晶体管
CN111799281A (zh) * 2020-08-12 2020-10-20 成都中电熊猫显示科技有限公司 金属氧化物阵列基板的制造方法、阵列基板及显示面板
CN114846623A (zh) * 2020-12-01 2022-08-02 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、显示装置
CN113594181A (zh) * 2021-07-23 2021-11-02 惠州华星光电显示有限公司 阵列基板及其制备方法
CN113972138B (zh) * 2021-10-09 2023-11-28 Tcl华星光电技术有限公司 一种薄膜晶体管的制作方法及薄膜晶体管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814529A (zh) * 2009-02-20 2010-08-25 株式会社半导体能源研究所 薄膜晶体管及其制造方法,以及半导体装置
CN101826558A (zh) * 2009-03-06 2010-09-08 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001107272A (ja) * 1999-10-08 2001-04-17 Hitachi Ltd 試料の処理方法および処理装置並びに磁気ヘッドの製作方法
CN100339957C (zh) * 2003-10-24 2007-09-26 上海宏力半导体制造有限公司 在金属层蚀刻后移除光阻的方法
DE102005048366A1 (de) * 2005-10-10 2007-04-19 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von defektarmen selbstorganisierten nadelartigen Strukturen mit Nano-Dimensionen im Bereich unterhalb der üblichen Lichtwellenlängen mit großem Aspektverhältnis
US8722547B2 (en) * 2006-04-20 2014-05-13 Applied Materials, Inc. Etching high K dielectrics with high selectivity to oxide containing layers at elevated temperatures with BC13 based etch chemistries
KR100759086B1 (ko) * 2007-02-23 2007-09-19 실리콘 디스플레이 (주) 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터
US8759228B2 (en) * 2007-10-09 2014-06-24 Micron Technology, Inc. Chemistry and compositions for manufacturing integrated circuits
JP2010123595A (ja) * 2008-11-17 2010-06-03 Sony Corp 薄膜トランジスタおよび表示装置
KR101064402B1 (ko) * 2009-01-12 2011-09-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR102063214B1 (ko) * 2009-12-28 2020-01-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
KR101084183B1 (ko) * 2010-01-06 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조방법
CN102812555B (zh) * 2010-03-11 2013-07-24 夏普株式会社 半导体装置及其制造方法
TWI471946B (zh) * 2010-11-17 2015-02-01 Innolux Corp 薄膜電晶體
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9111795B2 (en) * 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
CN102629628B (zh) 2011-09-29 2016-06-01 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和液晶显示器
US8728861B2 (en) * 2011-10-12 2014-05-20 The United States Of America As Represented By The Secretary Of The Air Force Fabrication method for ZnO thin film transistors using etch-stop layer
CN102646699B (zh) 2012-01-13 2014-12-10 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814529A (zh) * 2009-02-20 2010-08-25 株式会社半导体能源研究所 薄膜晶体管及其制造方法,以及半导体装置
CN101826558A (zh) * 2009-03-06 2010-09-08 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Kye Hyun Baek, et al..Role of O2 in aluminum etching with BCl3/Cl2/O2 plasma in high density plasma reactor.《Japanese journal of applied physics》.1999,第38卷(第10期), *
Role of O2 in aluminum etching with BCl3/Cl2/O2 plasma in high density plasma reactor;Kye Hyun Baek, et al.;《Japanese journal of applied physics》;19991031;第38卷(第10期);Experiment及Results and Discussion 部分 *

Also Published As

Publication number Publication date
WO2013104209A1 (zh) 2013-07-18
CN102646699A (zh) 2012-08-22
US9355838B2 (en) 2016-05-31
US20140061633A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
CN102646699B (zh) 一种氧化物薄膜晶体管及其制备方法
US10446711B2 (en) Thin film transistor array substrate and method for manufacturing the same
CN103745978B (zh) 显示装置、阵列基板及其制作方法
KR101345376B1 (ko) ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
CN109166896A (zh) 显示面板及其制作方法
KR101980196B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
WO2019071725A1 (zh) 顶栅自对准金属氧化物半导体tft及其制作方法
JP6004308B2 (ja) 薄膜デバイス
US9685461B2 (en) Display device, array substrate and method for manufacturing the same
US20160343739A1 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
CN102651339B (zh) 一种tft阵列基板及其制造方法和显示装置
CN106935658A (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN103208526B (zh) 一种半导体器件及其制造方法
KR20090126813A (ko) 산화물 반도체 박막 트랜지스터의 제조방법
TWI443829B (zh) 電晶體及其製造方法
CN103094205B (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN109378326A (zh) 显示面板及其制作方法
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN102945828A (zh) 一种主动矩阵有机发光二极体驱动背板及其制备方法
TWI497689B (zh) 半導體元件及其製造方法
KR102232539B1 (ko) 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN107293493A (zh) 铟镓锌氧化物薄膜晶体管的制作方法
CN109427820A (zh) 一种基板及其制备方法、显示面板
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant