CN102956713B - 一种薄膜晶体管及其制作方法、阵列基板和显示装置 - Google Patents

一种薄膜晶体管及其制作方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN102956713B
CN102956713B CN201210401275.7A CN201210401275A CN102956713B CN 102956713 B CN102956713 B CN 102956713B CN 201210401275 A CN201210401275 A CN 201210401275A CN 102956713 B CN102956713 B CN 102956713B
Authority
CN
China
Prior art keywords
grid
protective layer
semiconductor layer
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210401275.7A
Other languages
English (en)
Other versions
CN102956713A (zh
Inventor
刘翔
王刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210401275.7A priority Critical patent/CN102956713B/zh
Publication of CN102956713A publication Critical patent/CN102956713A/zh
Priority to US14/057,728 priority patent/US9502570B2/en
Priority to EP13189461.0A priority patent/EP2722891B1/en
Application granted granted Critical
Publication of CN102956713B publication Critical patent/CN102956713B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制作方法、阵列基板和显示装置，用以提高薄膜晶体管的电学性能，提高显示装置显示图像的画质。本发明提供的薄膜晶体管包括：基板、形成在所述基板上的栅极、源极、漏极、半导体层和半导体层保护层；以及形成在所述基板上位于所述栅极和半导体层之间的第一栅极保护层，和位于所述第一栅极保护层和所述半导体层之间的栅极隔离层；半导体层保护层位于半导体层与源极和漏极之间；所述源极和漏极通过过孔与所述半导体层相连。

Description

一种薄膜晶体管及其制作方法、阵列基板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、阵列基板和显示装置。
背景技术
在显示技术领域，平板显示装置，如液晶显示器（LiquidCrystalDisplay，LCD）和有机电致发光显示器（OrganicLightEmittingDisplay，OLED），因其轻、薄、低功耗、高亮度，以及高画质等优点，在平板显示领域占据重要的地位。
尤其是高分辨率及高画质的平板显示装置受人们青睐。目前，图像信号的延迟成为制约高分辨率及高画质平板显示装置的关键因素之一。具体地，图像信号的延迟主要由阵列基板上的栅极和栅极线决定的信号电阻和相关电容决定。在栅极扫描线打开时，像素充电，由于图像信号的延迟，某些像素充电不充分，导致图像显示画面的亮度不均匀，严重影响图像的显示质量。降低栅极和栅极线的电阻可以减小图像信号的延迟，改善图像的画质。
目前，降低栅极和栅极线的电阻的方法为：采用电阻较低的金属Cu制作栅极和扫描线（也即栅极线）。但是存在以下缺点：
Cu金属易扩散，很容易扩散到栅极保护层、半导体层、或钝化层中，严重地影响了薄膜晶体管（ThinFilmTransistor，TFT）的性能。现有在沉积Cu金属栅极和栅极线薄膜之前先沉积一层绝缘阻挡层，阻止Cu离子向栅极绝缘层和半导体层扩散,但在后续加热工艺中，Cu离子的活性增加，可以穿越绝缘阻挡层渗透到半导体层，严重影响TFT性能，使得图像的画质更差，甚至破坏TFT的正常工作。
现有阵列基板上的TFT以及制作方法会引起TFT性能下降，图像画质较差的问题。
发明内容
本发明实施例提供一种薄膜晶体管及其制作方法、阵列基板和显示装置，用以提高TFT的性能，提高图像的画质。
为实现上述目的，本发明实施例提供的阵列基板，包括：
基板、形成在所述基板上的栅极、源极、漏极、半导体层和半导体层保护层；以及
形成在所述基板上位于所述栅极和半导体层之间的第一栅极保护层，和位于所述第一栅极保护层和所述半导体层之间的栅极隔离层；半导体层保护层位于半导体层与源极和漏极之间。
本发明实施例提供一种阵列基板，包括上述薄膜晶体管。
本发明实施例提供一种显示装置，包括所述阵列基板。
本发明实施例提供的薄膜晶体管的制作方法，包括：
形成栅极、源极、漏极和半导体层的过程，以及形成第一栅极保护层、栅极隔离层和半导体层保护层的过程；
所述第一栅极保护层位于所述栅极和半导体层之间，所述栅极隔离层位于所述第一栅极保护层和所述半导体层之间，所述半导体层保护层位于半导体层与源极和漏极之间。
本发明实施例提供的薄膜晶体管，栅极和半导体层之间设置有第一栅极保护层和栅极隔离层，由金属形成的栅极，金属离子被栅极隔离层阻挡，不会进入半导体层，半导体层的性能不会受到影响，并且，由金属制作而成的栅极电阻较小，图像信号延迟较小，图像画质较高。
附图说明
图1为本发明第一实施例提供的底栅型阵列基板结构俯视示意图；
图2为图1所示的TFT在结构在A-B向的截面示意图；
图3为图2所示的TFT具有第二栅极保护层的结构示意图；
图4为图2所示的TFT具有第一过孔和第二过孔结构示意图；
图5为图2所示的阵列基板具有像素电极的结构示意图；
图6为图5所示的TFT具有第三过孔的结构示意图；
图7为图6所示的TFT具有钝化层的结构示意图；
图8为图7所示的阵列基板具有公共电极和缓冲层的结构示意图；
图9为本发明第二实施例提供的顶栅型TFT结构示意图；
图10为本发明实第一实施例所示的底栅型TFT的制作方法流程示意图；
图11为本发明第二实施例提供的顶栅型TFT的制作方法流程示意图。
具体实施方式
本发明实施例提供了一种薄膜晶体管及其制作方法、阵列基板和显示装置，用以提高TFT的性能，提高图像的画质。
本发明实施例提供的薄膜晶体管包括：
基板、形成在基板上的栅极、源极、漏极、半导体层和半导体层保护层；以及
形成在基板上位于栅极和半导体层之间的第一栅极保护层，位于所述第一栅极保护层和半导体层之间的栅极隔离层；
半导体层保护层位于半导体层与源极和漏极之间，源极和漏极分别通过半导体层保护层上的过孔与半导体层相连。
所述栅极由铜金属制作而成，为了避免铜离子扩散到半导体层，对半导体层造成污染，导致TFT性能下降，在半导体层和栅极之间形成栅极隔离层，栅极隔离层可以阻挡铜金属的栅极的铜离子进入半导体层，提高图像的画质。
本发明实施例提供的薄膜晶体管TFT可以是底栅型或顶栅型结构，下面通过附图具体说明本发明实施例提供的底栅型或顶栅型TFT。
实施例一：底栅型TFT。
图1为TFT俯视示意图，图2为图1所示的TFT在A-B向的截面图。
参见图2，本发明实施例提供的TFT，包括：
基板1、形成在基板1上的栅极2；
形成在基板1上位于栅极2上的第一栅极保护层4；
形成在基板1上位于第一栅极保护层4上的栅极隔离层5；
形成在基板1上位于栅极隔离层5上的半导体层7；
形成在基板1上位于半导体层7上的半导体层保护层13；
形成在基板1上位于半导体层保护层13上的源极8和漏极9。
较佳地，参见图3，本发明实施例提供的TFT，还包括：第二栅极保护层6，第二栅极保护层6位于栅极隔离层5和半导体层7之间。第二栅极保护层6起到绝缘栅极2和半导体层7的作用。
参见图4，源极8和漏极9分别通过半导体层保护层13上的第一过孔14和第二过孔15相连。
在具体制作TFT的过程中，如图1，可以在制作栅2的过程中，同时将与栅极相连的栅极线3制作出来。在制作源极8和漏极9的过程中，可以同时将与源极8相连的数据线10制作出来，节约工艺流程。
其中，栅极2和栅极线3由铜金属制作而成。相应地，可以在制作栅极隔离层的同时，在栅极线上也制作相应的栅极线隔离层，具体在后面会详细说明。
栅极线3和数据线10体现在图1中，未体现在图2和图3中。第一过孔14和第二过孔15在图4中体现。
本发明实施例提供的栅极隔离层5可以是绝缘层如氧化硅或氮化硅膜层，也可以是导电层，如透明金属氧化物ITO膜层。较佳地，以导电层作为栅极隔离层的隔离效果优于以绝缘层作为栅极隔离层的效果。
本发明实施例提供的半导体层保护层13可以是单层结构如金属氧化物膜层或金属氮化物膜层，或者也可以是双层结构，如金属氧化物膜层和金属氮化物膜层的叠加。
较佳地，栅极隔离层5为导电层，例如可以是透明导电层ITO，导电层阻挡铜离子的能力远远高于绝缘层阻挡铜离子的能力。
本发明实施例提供的薄膜晶体管可以但不限于适用于阵列基板中。
以阵列基板为例，本发明实施例提供的阵列基板，包括：多个TFT以及与每一TFT相连的栅极线和数据线。
所述阵列基板还包括：像素电极；像素电极11与TFT的关系如图5所示，
在具体实施过程中，像素电极11与栅极隔离层5同层设置。
如图6所示，阵列基板还包括：连接像素电极11和漏极9的第三过孔12，第三过孔12。
较佳地，像素电极11和栅极隔离层5的制作材料相同，可以为透明导电层铟锡氧化物ITO膜层。
在具体实施过程中，像素电极11和栅极隔离层5使用同一种材料制作而成，这样可以在同一次构图工艺中形成像素电极11和栅极隔离层5，也就是说，相对于现有技术，在制作像素电极11的同时制作栅极隔离层5，不增加工艺流程。
较佳地，为了使得阵列基板上的TFT以及栅极线和数据线等不受外界因素的影响或破坏，参见图7，所述TFT还包括：钝化层16；
钝化层16形成在TFT上位于最外层的源极8和漏极9上。
钝化层16可以是无机材料形成的绝缘层或有机材料形成的绝缘层。
较佳地，钝化层16由有机树脂材料制作而成。有机树脂可以是苯并环丁烯（BCB），也可以是其他有机感光材料。有机树脂相比较无机材料硬度较小，更有利于对阵列基板最外层起到平坦作用，有利于彩膜基板和阵列基板之间的液晶分子的理想排列。
第一栅极保护层起到的是绝缘栅极和栅极隔离层的作用，在具体实施过程中，第一栅极保护层的厚度相比较第二栅极保护层要尽量做厚一些，第一栅极保护层和第二栅极保护层起到绝缘栅极和半导体层的作用，为了提高半导体层和第二栅极保护层之间的接触界面质量，第二栅极保护层的厚度要做的更薄一些，保证成膜质量，提高TFT的性能。
也就是说，第二栅极保护层的厚度小于第一栅极保护层的厚度。
较佳地，所述基板为玻璃基板、石英或者塑料基板。
为了提高基板与各膜层的附着性，参见图8，本发明实施例提供的TFT还包括：
缓冲层17，位于基板1和栅极2之间。
优选的，缓冲层17，位于基板1和栅极2之间，且覆盖整个基板。
较佳地本发明实施例提供的阵列基板还包括：公共电极，参见图8，为公共电极18与TFT的位置关系，公共电极18位于钝化层16上与像素电极11相对应的区域。
公共电极18可以是板状或狭缝状，所谓狭缝状即在与像素单元显示区域对应的位置设置有多条狭缝，以提高光线的透过率，实现较佳的图像显示效果。
狭缝状公共电极较佳地适用于高级超维场开关（ADS，AdvancedSuperDimensionSwitch）技术，以及高开口率-高级超维场开关（H-ADS）技术相应的显示面板等。本发明实施例提供的公共电极可以但不限于集成在ADSLCD或H-ADSLCD中。
具体地，在ADS模式下，通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。
实施例二：顶栅型TFT。
与上述底栅型TFT结构类似，不同之处在于，栅极和半导体层所处的位置不同，参见图9，所述阵列基板包括：
基板1；
形成在基板1上的源极8和漏极9；
形成在基板1上位于源极8和漏极9上的半导体层保护层13；
形成在基板1上位于半导体层保护层13上的半导体层7；
形成在基板1上位于半导体层7上的栅极隔离层5；
形成在基板1上位于栅极隔离层5上的第一栅极保护层4；
形成在基板1上位于第一栅极保护层4上的栅极2；
其中，栅极2由铜金属制作而成。
较佳地，所述TFT还包括：形成在基板1上位于半导体层7和栅极隔离层5之间的第二栅极保护层6。
需要说明的是，在形成栅极的过程中，同时形成栅极线；在形成源极和漏极的过程中，同时形成与源极相连的数据线，栅极线和数据线在图8中未体现。
较佳地，参见图9，实施例二提供的顶栅型TFT的阵列基板还包括：像素电极11，像素电极11和栅极隔离层5同层设置，像素电极11通过过孔与漏极9相连。
参见图9，实施例二提供的顶栅型TFT还包括：钝化层16和缓冲层17；钝化层16形成在基板上位于栅极上，用于保护TFT不受外界破坏；缓冲层17位于源极和漏极所在层与基板之间。
其他结构与底栅型TFT的阵列基板结构类似，这里不再赘述。
下面从工艺流程方面说明本发明实施例提供的阵列基板的制作方法。
本发明实施例提供的阵列基板的制作方法整体包括：
形成栅极和栅极线、源极和数据线、漏极和半导体层的过程，以及形成第一栅极保护层、栅极隔离层、第二栅极保护层和半导体层保护层的过程；
所述栅极和栅极线由铜金属制作而成；
所述第一栅极保护层、第二栅极保护层和栅极隔离层位于所述栅极和半导体层之间，所述栅极隔离层位于所述第一栅极保护层和第二栅极保护层之间，且在垂直方向与栅极和栅极线所在的区域对应，所述半导体层保护层位于半导体层与源极和漏极之间。
参见图10，制作底栅型TFT的阵列基板的方法包括：
S11、采用构图工艺在基板上形成栅极；
S12、采用构图工艺在所述栅极上形成第一栅极保护层；
S13、采用构图工艺在所述第一栅极保护层上形成栅极隔离层；
S14、采用构图工艺在所述栅极隔离层上形成半导体层；
S15、采用构图工艺在所述半导体层上形成半导体层保护层；
S16、采用构图工艺在所述半导体层保护层上形成源极和漏极。
所述构图工艺指制作图形的掩膜、曝光、显影、光刻，刻蚀等过程。
举例来说，采用构图工艺在基板上形成栅电极，具体为：首先在基板上沉积栅电极层，然后涂布光刻胶，利用掩膜板对光刻胶进行曝光和显影处理来形成光刻胶图案，接着利用该光刻胶图案作为蚀刻掩模，通过刻蚀等工艺去除相应的电极层，并且去除剩余的光刻胶，最终在基板上形成栅电极图形。
在步骤S13和步骤S14之间还包括：采用构图工艺在所述栅极隔离层上形成第二栅极保护层；步骤S14所述半导体层形成在所述第二栅极保护层上。
较佳地，在步骤S11之前，还包括：在所述基板上形成一层缓冲层。
较佳地，步骤S13还包括：在所述采用构图工艺形成栅极隔离层的同时，还形成与该栅极隔离层位于同一层的像素电极，所述栅极隔离层和像素电极采用一次构图工艺制作而成。
较佳地，在步骤S16之后，还包括：采用构图工艺形成位于薄膜晶体管最外层的源极和漏极上的钝化层。
参见图11，制作顶栅型TFT方法包括：
S21、采用构图工艺在基板上形成源极和漏极；
S22、采用构图工艺在形成有所述源极和漏极的基板上形成半导体层保护层；
S23、采用构图工艺在所述形成有半导体层保护层的基板上形成半导体层；
S24、采用构图工艺在所述形成有半导体层的基板上形成栅极隔离层；
S25、采用构图工艺在所述形成有栅极隔离层的基板上形成第一栅极保护层；
S26、采用构图工艺在所述形成有第一栅极保护层的基板上形成栅极。
在步骤S23和步骤S24之间还包括：采用构图工艺在所述半导体层上形成第二栅极保护层；步骤S24所述栅极隔离层形成在所述第二栅极保护层上。
较佳地，在步骤S21之前，还包括：在所述基板上形成一层缓冲层。
较佳地，步骤S24还包括：在所述采用构图工艺形成栅极隔离层的同时，还形成与该栅极隔离层位于同一层的像素电极，所述栅极隔离层和像素电极采用一次构图工艺制作而成。
较佳地，在步骤S26之后，还包括：采用构图工艺形成位于薄膜晶体管最外层的栅极上的钝化层。
需要说明的是，本发明实施例提供的TFT可以是非晶硅TFT也可以是金属氧化物TFT。
下面以制作图8所示的底栅型金属氧化物TFT的阵列基板为例，说明具体工艺流程；
本发明实施例所示的阵列基板制作方法包括：
步骤一：基板上缓冲层、栅极和栅极线的形成过程。
首先为了增加Cu和玻璃的附着力，首先在透明玻璃基板或者石英基板上采用溅射或热蒸发的方法，形成一层覆盖整个基板的缓冲层，该缓冲层可以是由钼Mo、钛Ti、Mo合金、Ti合金、Cu合金等金属形成，其厚度约为然后，在形成有缓冲层的基板上采用溅射或热蒸发的方法，沉积厚度为的铜Cu金属层，通过一次曝光显影、光刻和刻蚀工艺形成栅极和栅极线。形成的栅极和栅极线的图案和位置与现有技术相同这里不再赘述。
步骤二：基板上第一栅极保护层的形成过程。
在完成步骤一的基板上通过化学气相沉积法（PECVD）连续沉积厚度为的绝缘层，该绝缘层为待形成第一栅极保护层的绝缘层；具体地，该第一栅极保护层可以为氧化硅或者氮化硅层。氧化硅或者氮化硅层可以是氧化物、氮化物或者氧氮化合物与反应气体通过化学气相沉积法形成。所述反应气体可以是硅烷SiH4，氨气NH3，氮气N2的混合物，或者为二氯化硅SiH2Cl2，氨气NH3，和氮气N2的混合物。例如：可以控制沉积第一栅极保护层的功率为2300W~2500W，SiH4气体流量为2200sccm~2600sccm，氨气NH3和氮气N2的气体流量分别为12000sccm~15000sccm；沉积气压为2500mtorr~2700mtorr。
步骤三：基板上栅极隔离层和像素电极的形成过程。
在形成有第一栅极保护层的基板上，通过溅射方法连续沉积厚度为 透明导电层，通过一次曝光显影光刻刻蚀工艺形成栅极隔离层和像素电极；
栅极隔离层位于与栅极和栅极线对应的位置，栅极隔离层在垂直方向上的投影面积不小于栅极投影面积。
优选的，栅极隔离层在垂直方向上的投影面积不小于栅极和栅极线在垂直方向上的投影面积。
像素电极与栅极隔离层同层设置，与现有技术相同，这里不再赘述。
附图中所示的阵列基板，仅为示意图，并不代表栅极和栅极线以及栅极隔离层的相对大小。
所述透明导电层可以是ITO或者铟锌氧化物IZO，或者为其他透明金属氧化物。
该步骤通过一次图形化工艺形成像素电极和栅极隔离层，相对于现有技术没有增加工艺流程，但实现了Cu离子的隔离功能，该栅极隔离层对Cu离子的阻隔作用优于栅极保护层，该结构可以很好地阻止Cu离子的扩散，尤其是高温工艺下Cu离子的扩散，提高了TFT的性能。
步骤四：第二栅极保护层的形成过程。
和形成所述第一栅极保护层的过程类似，在完成步骤三的基板上通过PECVD方法连续沉积而形成第二栅极保护层。
优选的，为了提升TFT的性能，第二栅极保护层的沉积速率较低、薄膜的质量好，可以与半导体层形成很好的界面，第二栅极保护层的厚度小于第一栅极保护层厚度，第二栅极保护层厚度约为
可以通过如下方式实现，例如，相比较实现第一栅极保护层，本发明第二栅极保护层实现如下：
通过PECVD方法连续沉积厚度为的第二栅极保护层，沉积功率为550W～750W；SiH4气体流量为1400sccm~1600sccm；氨气NH3和氮气N2的气体流量分别为7000sccm~8500sccm；沉积气压为2500mtorr~2700mtorr。第二栅极保护层的沉积速率小于第一栅极保护层的沉积速率。第二栅极保护层的厚度为相当于或小于第一栅极保护层厚度。
上述实现第一栅极保护层和第二栅极保护层的各参数的比例仅是想说明第二栅极保护层的沉积速率低于第一栅极保护层的沉积速率，在具体实施过程中，不限于采用上述沉积功率或沉积气压等参数。
步骤五：基板上半导体层的形成过程。
通过溅射方法连续沉积厚度为金属氧化物膜层，通过一次曝光显影、光刻，刻蚀工艺形成半导体层。
所述金属氧化物可以是铟镓锌氧化物IGZO、铪铟锌氧化物HIZO、铟锌氧化物IZO、非晶铟锌氧化物a-InZnO、非晶氧化锌掺杂氟氧化物ZnO:F、氧化铟掺杂锡氧化物In2O3:Sn、非晶氧化铟掺杂钼氧化物In2O3:Mo、铬锡氧化物Cd2SnO4、非晶氧化锌掺杂铝氧化物ZnO:Al、非晶氧化钛掺杂铌氧化物TiO2:Nb、铬锡氧化物Cd-Sn-O或其他金属氧化物。
步骤六：基板上半导体层保护层的形成过程。
在完成步骤五的基板上，通过化学气象沉积法PECVD方法沉积厚度为 的金属氧化物膜层，通过一次曝光显影、光刻，刻蚀工艺形成覆盖半导体层的半导体层保护层。
所述半导体层保护层可以为氧化硅或氮化硅。所述氧化硅或氮化硅可以是由氧化物、氮化物或者氧氮化合物与反应气体形成，硅的氧化物对应的反应气体为SiH4，N2O，氮化物或者氧氮化合物对应的反应气体为SiH4，NH3，N2的混合物或SiH2Cl2，NH3，N2的混合物。
半导体层保护层也可以使用三氧化二铝Al2O3，或者为氧化硅或氮化硅或三氧化二铝Al2O3组成的多层的阻挡结构。
步骤七：基板上第一过孔、第二过孔，第三过孔的形成过程。
在形成有半导体层保护层的基板上，通过曝光显影、光刻刻蚀工艺，形成连接源极和半导体层的第二过孔，形成连接漏极和半导体层的第三过孔，形成连接栅极隔离层和漏极的第一过孔。
步骤八：基板上源极、漏极，以及数据线的形成过程。
通过溅射或热蒸发的方法在形成有第一过孔、第二过孔，第三过孔的基板上，形成一层厚度为金属膜层，通过一次曝光显影、光刻刻蚀工艺形成源极、漏极，以及与源极相连的数据线。
所述金属膜层可以为金属铬Cr、金属钨W、金属钛Ti、金属钽Ta、金属钼Mo等，或者是上述至少两种金属的合金。可以是单层金属层也可以是多层金属层。
形成所述源极、漏极，以及数据线之后，源极通过第二过孔与半导体层连接，所述漏极通过第三过孔与半导体连接，所述漏极通过第一过孔与像素电极连接。
步骤九：基板上钝化层的形成过程。
在完成步骤八的基板上通过PECVD方法沉积厚度为的钝化层，钝化层可以选用氧化物、氮化物或者氧氮化合物，硅的氧化对应的反应气体可以为SiH4，N2O；氮化物或者氧氮化合物对应反应气体是SiH4，NH3，N2或SiH2Cl2，NH3，N2；钝化层可以使用Al2O3膜层，或者双层或多层的阻挡结构。
此外，在该过程中还可以通过曝光显影、光刻刻蚀工艺形成栅极焊接区域GatePAD和源极和漏极焊接区域SDPAD区域，便于后续电路板与栅极线和数据线相连。
具体地，钝化层的形成过程为：通过在形成有源极、漏极，以及数据线的基板上涂覆一层厚度约为的有机树脂，有机树脂可以是苯并环丁烯（BCB），也可以是其他的有机感光材料，
涂覆一层厚度约为的有机树脂，通过一次曝光显影，以及光刻刻蚀工艺后，形成阵列基板上外围区域的GatePAD和SDPAD。
步骤十：基板上公共电极的形成过程。
在完成步骤九的基板上通过溅射或热蒸发的方法沉积上厚度约为 的透明导电层膜层。
通过一次曝光显影，以及光刻刻蚀工艺后形成公共电极。所述公共电极可以是ITO或者IZO，或者其他的透明金属氧化物。
形成顶栅型金属氧化物TFT的阵列基板工艺流程和上述步骤一至步骤十为形成底栅型金属氧化物TFT的阵列基板工艺流程类似，这里不再赘述。
本发明实施例还提供一种显示装置，包括上述阵列基板，该显示装置可以为液晶面板、液晶显示器、液晶电视、OLED面板、OLED显示器、OLED电视或电子纸等显示装置。
该显示装置的一个示例为液晶显示装置，其中，阵列基板与对置基板彼此对置以形成液晶盒，在液晶盒中填充有液晶材料。该对置基板例如为彩膜基板。阵列基板的每个像素单元的像素电极用于施加电场对液晶材料的旋转的程度进行控制从而进行显示操作。在一些示例中，该液晶显示器还包括为阵列基板提供背光的背光源。
该显示装置的另一个示例为有机电致发光（OLED）显示装置，其中，阵列基板的每个像素单元的薄膜晶体管连接有机电致发光装置的阳极或阴极，用于驱动有机发光材料发光以进行显示操作。
综上所述，本发明实施例提供了一种薄膜晶体管及其制作方法、阵列基板和显示装置，使用栅极隔离层隔离栅极铜离子进入半导体层，尤其是使用了导电层作为栅极隔离层，可以保证TFT的工作性能，提高图像的画质。并且，在制作栅极隔离层的同时制作像素电极层，节约阵列基板制作工艺流程。第二栅极保护层的厚度小于第一栅极保护层的厚度，第二栅极保护层的成膜质量高，改善第二栅极保护层与半导体层的接触界面，提高TFT性能。通过一次工艺形成第一过孔、第二过孔、第三过孔节约工艺流程。最后，钝化层使用有机树脂，起到平坦层作用，更利于其上的液晶分子排列，同时使用有机树脂形成GatePAD和SDPAD。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (19)

1.一种薄膜晶体管，其特征在于，包括：
基板、形成在所述基板上的栅极、源极、漏极、半导体层和半导体层保护层，其中所述源极、漏极分别通过所述半导体层保护层上的过孔与所述半导体层相连；以及
形成在所述基板上位于所述栅极和半导体层之间的第一栅极保护层，和位于所述第一栅极保护层和所述半导体层之间的栅极隔离层，其中，所述栅极隔离层为透明金属氧化物，所述栅极隔离层和像素电极位于同一层，且采用一次构图工艺制作而成；
半导体层保护层位于半导体层与源极和漏极之间，位于所述栅极隔离层和半导体层之间的第二栅极保护层，其中，所述第二栅极保护层的厚度小于第一栅极保护层的厚度。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极隔离层在基板上的垂直投影与所述栅极在基板上的垂直投影重叠。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极隔离层为导电层。
4.根据权利要求1所述的薄膜晶体管，其特征在于，
所述栅极位于所述基板上；
所述第一栅极保护层位于所述栅极上；
所述栅极隔离层位于所述第一栅极保护层上；
所述第二栅极保护层位于所述栅极隔离层上；
所述半导体层位于所述第二栅极保护层上；
所述半导体层保护层位于所述半导体层上；
所述源极和漏极位于所述半导体层保护层上。
5.根据权利要求1所述的薄膜晶体管，其特征在于，
所述源极和漏极位于所述基板上；
所述半导体层保护层位于所述源极和漏极上；
所述半导体层位于所述半导体层保护层上；
所述第二栅极保护层位于所述半导体层上；
所述栅极隔离层位于所述第二栅极保护层上；
所述第一栅极保护层位于所述栅极隔离层上；
所述栅极位于所述第一栅极保护层上。
6.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：缓冲层，所述缓冲层位于所述基板上待形成薄膜晶体管各膜层的一侧。
7.根据权利要求4所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：钝化层，所述钝化层位于所述源极和漏极上。
8.根据权利要求5所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：钝化层，所述钝化层位于所述栅极上。
9.一种阵列基板，其特征在于，包括权利要求1至8任一权项所述的薄膜晶体管。
10.根据权利要求9所述的阵列基板，其特征在于，所述阵列基板还包括：像素电极；所述像素电极与所述栅极隔离层同层设置，且通过过孔与所述漏极相连。
11.一种显示装置，其特征在于，包括权利要求9或10所述的阵列基板。
12.一种薄膜晶体管的制作方法，其特征在于，包括：
形成栅极、源极、漏极和半导体层的过程，以及形成第一栅极保护层、第二栅极保护层、栅极隔离层和半导体层保护层的过程，其中，所述源极、漏极分别通过所述半导体层保护层上的过孔与所述半导体层相连，所述第二栅极保护层的厚度小于第一栅极保护层的厚度；所述栅极隔离层为透明金属氧化物；在采用构图工艺形成所述栅极隔离层的同时，还形成与该栅极隔离层位于同一层的像素电极，所述栅极隔离层和像素电极采用一次构图工艺制作而成；
所述第一栅极保护层位于所述栅极和半导体层之间，所述第二栅极保护层位于所述栅极隔离层和半导体层之间，所述栅极隔离层位于所述第一栅极保护层和所述半导体层之间，所述半导体层保护层位于半导体层与源极和漏极之间。
13.根据权利要求12所述的方法，其特征在于，形成栅极、源极、漏极和半导体层的过程，以及形成第一栅极保护层和栅极隔离层的过程，具体为：
采用构图工艺在基板上形成栅极；
采用构图工艺在形成有所述栅极的基板上形成第一栅极保护层；
采用构图工艺在形成有所述第一栅极保护层的基板上形成栅极隔离层；
采用构图工艺在形成有所述栅极隔离层的基板上形成半导体层；
采用构图工艺在形成有所述半导体层的基板上形成半导体层保护层；
采用构图工艺在所述形成有半导体层保护层的基板上形成源极和漏极。
14.根据权利要求12所述的方法，其特征在于，形成栅极、源极、漏极和半导体层的过程，以及形成第一栅极保护层和栅极隔离层的过程，具体为：
采用构图工艺在基板上形成源极和漏极；
采用构图工艺在形成有所述源极和漏极的基板上形成半导体层保护层；
采用构图工艺在所述形成有半导体层保护层的基板上形成半导体层；
采用构图工艺在所述形成有半导体层的基板上形成栅极隔离层；
采用构图工艺在所述形成有栅极隔离层的基板上形成第一栅极保护层；
采用构图工艺在所述形成有第一栅极保护层的基板上形成栅极。
15.根据权利要求13所述的方法，其特征在于，形成第二栅极保护层的过程，具体为：
在形成栅极隔离层之后，形成半导体层之前，采用构图工艺在所述栅极隔离层上形成第二栅极保护层；所述半导体层形成在所述第二栅极保护层上。
16.根据权利要求14所述的方法，其特征在于，形成第二栅极保护层的过程，具体为：
在形成栅极隔离层之后，形成栅极之前，采用构图工艺在所述栅极隔离层上形成第二栅极保护层；所述栅极形成在所述第二栅极保护层上。
17.根据权利要求13所述的方法，其特征在于，在形成栅极、源极、漏极和半导体层的过程，以及形成第一栅极保护层、栅极隔离层和半导体层保护层的过程之前，还包括：在所述基板上形成一层缓冲层。
18.根据权利要求13所述的方法，其特征在于，还包括：
采用构图工艺在所述形成源极和漏极的基板上形成钝化层。
19.根据权利要求14所述的方法，其特征在于，还包括：
采用构图工艺在所述形成栅极的基板上形成钝化层。
CN201210401275.7A 2012-10-19 2012-10-19 一种薄膜晶体管及其制作方法、阵列基板和显示装置 Active CN102956713B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210401275.7A CN102956713B (zh) 2012-10-19 2012-10-19 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US14/057,728 US9502570B2 (en) 2012-10-19 2013-10-18 Thin film transistor and manufacturing method thereof, an array substrate and a display device
EP13189461.0A EP2722891B1 (en) 2012-10-19 2013-10-21 A thin film transistor and manufacturing method thereof, an array substrate and a display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210401275.7A CN102956713B (zh) 2012-10-19 2012-10-19 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN102956713A CN102956713A (zh) 2013-03-06
CN102956713B true CN102956713B (zh) 2016-03-09

Family

ID=47765248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210401275.7A Active CN102956713B (zh) 2012-10-19 2012-10-19 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Country Status (3)

Country Link
US (1) US9502570B2 (zh)
EP (1) EP2722891B1 (zh)
CN (1) CN102956713B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956715B (zh) * 2012-11-02 2015-04-01 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
WO2014067463A1 (zh) 2012-11-02 2014-05-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层
JP5948427B2 (ja) * 2013-03-18 2016-07-06 パナソニック株式会社 薄膜半導体基板、発光パネル及び薄膜半導体基板の製造方法
CN104393005B (zh) * 2014-11-24 2017-06-30 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN105097944A (zh) * 2015-06-25 2015-11-25 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN105679763A (zh) * 2016-01-05 2016-06-15 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、显示面板
CN106298546A (zh) * 2016-10-31 2017-01-04 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示面板
CN106711050A (zh) * 2016-12-19 2017-05-24 深圳市华星光电技术有限公司 一种薄膜晶体管的制备方法
CN107482019A (zh) * 2017-08-10 2017-12-15 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制备方法和液晶面板
CN107611181A (zh) * 2017-10-26 2018-01-19 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、显示装置
WO2019087784A1 (ja) * 2017-10-31 2019-05-09 株式会社アルバック 薄膜トランジスタ及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897269A (zh) * 2005-07-15 2007-01-17 三星电子株式会社 布线结构、布线形成方法、薄膜晶体管基板及其制造方法
CN102033343A (zh) * 2009-09-25 2011-04-27 北京京东方光电科技有限公司 阵列基板及其制造方法
CN102646699A (zh) * 2012-01-13 2012-08-22 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600878B1 (ko) 2004-06-29 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조방법
US8338278B2 (en) 2006-12-04 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device with crystallized semiconductor film
JP4626659B2 (ja) * 2008-03-13 2011-02-09 ソニー株式会社 表示装置
TWI487104B (zh) * 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法
WO2011058864A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Device including nonvolatile memory element
CN105097952B (zh) 2009-12-25 2018-12-21 株式会社理光 绝缘膜形成墨水、绝缘膜制造方法和半导体制造方法
US8569754B2 (en) * 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN202009000U (zh) * 2010-12-16 2011-10-12 京东方科技集团股份有限公司 阵列基板及液晶显示器
CN102654698B (zh) * 2011-06-15 2015-03-25 京东方科技集团股份有限公司 液晶显示器阵列基板及其制造方法、液晶显示器
CN102646676B (zh) * 2011-11-03 2015-06-10 京东方科技集团股份有限公司 一种tft阵列基板
CN202905721U (zh) * 2012-10-19 2013-04-24 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897269A (zh) * 2005-07-15 2007-01-17 三星电子株式会社 布线结构、布线形成方法、薄膜晶体管基板及其制造方法
CN102033343A (zh) * 2009-09-25 2011-04-27 北京京东方光电科技有限公司 阵列基板及其制造方法
CN102646699A (zh) * 2012-01-13 2012-08-22 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
EP2722891A1 (en) 2014-04-23
US20140110716A1 (en) 2014-04-24
CN102956713A (zh) 2013-03-06
EP2722891B1 (en) 2018-12-12
US9502570B2 (en) 2016-11-22

Similar Documents

Publication Publication Date Title
CN102956713B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103219389B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
CN102709239B (zh) 显示装置、阵列基板及其制造方法
CN102629585B (zh) 一种显示装置、薄膜晶体管、阵列基板及其制造方法
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
TW519763B (en) Active matrix LCD panel
CN102654698B (zh) 液晶显示器阵列基板及其制造方法、液晶显示器
WO2013056617A1 (zh) 像素单元、阵列基板、液晶面板及阵列基板的制造方法
US9331165B2 (en) Thin-film transistor (TFT), manufacturing method thereof, array substrate, display device and barrier layer
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
CN103765597A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层
WO2014117512A1 (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN102956715B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
EP2819155B1 (en) Thin film transistor array substrate and producing method thereof
WO2013181908A1 (zh) 阵列基板及其制作方法和显示装置
CN103456747A (zh) 阵列基板及其制作方法、显示装置
US20140138671A1 (en) Display substrate and method of manufacturing the same
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
CN102650783A (zh) 一种显示装置、tft-lcd像素结构及其制作方法
CN102709235B (zh) 阵列基板及其制造方法、显示装置
US8304772B2 (en) Thin-film transistor array panel and method of fabricating the same
CN202905721U (zh) 一种薄膜晶体管、阵列基板和显示装置
CN102931139A (zh) 阵列基板及其制造方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant