CN102709239B - 显示装置、阵列基板及其制造方法 - Google Patents

显示装置、阵列基板及其制造方法 Download PDF

Info

Publication number
CN102709239B
CN102709239B CN201210119036.2A CN201210119036A CN102709239B CN 102709239 B CN102709239 B CN 102709239B CN 201210119036 A CN201210119036 A CN 201210119036A CN 102709239 B CN102709239 B CN 102709239B
Authority
CN
China
Prior art keywords
layer
electrode
etching barrier
semiconductor layer
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210119036.2A
Other languages
English (en)
Other versions
CN102709239A (zh
Inventor
刘翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210119036.2A priority Critical patent/CN102709239B/zh
Publication of CN102709239A publication Critical patent/CN102709239A/zh
Priority to PCT/CN2012/085181 priority patent/WO2013155840A1/zh
Priority to US13/995,932 priority patent/US9236405B2/en
Application granted granted Critical
Publication of CN102709239B publication Critical patent/CN102709239B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种显示装置、阵列基板及其制造方法。本发明在所述制造方法中，仅通过三次光刻工艺，即可形成所需要的图案，其中，通过一次光刻工艺就形成了包括半导体层图案和刻蚀阻挡层图案，相比于现有技术采用两次光刻工艺分别形成半导体层图案和刻蚀阻挡层图案的方法，能够减少一次光刻工艺，从而可以大大降低成本并提高生产效率。

Description

显示装置、阵列基板及其制造方法
技术领域
本发明涉及液晶显示领域，尤其涉及一种显示装置、阵列基板及其制造方法。
背景技术
簿膜晶体管液晶显示器(TFT-LCD，Thin Film Transistor Liquid CrystalDisplay)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。
近年来TFT-LCD获得了飞速的发展，尤其是液晶电视发展的更为迅速，其尺寸和分辨率不断地提高，大尺寸、高分辨率的液晶电视成为TFT-LCD发展的一个主流，目前世界上最大的液晶电视已经超过100英寸。随着TFT-LCD尺寸的不断增大、分辨率的不断提高，为了提高显示质量，通常采用更高频率的驱动电路。
随着液晶显示器尺寸不断的增大、以及驱动电路的频率不断的提高，现有的非晶硅薄膜晶体管载流子迁移率已很难满足需求：非晶硅薄晶体管的迁移率一般在0.5cm2/VS左右，当液晶显示器面板尺寸超过80英寸，驱动频率为120Hz时需要1cm2/VS以上的迁移率，现在非晶硅的迁移率显然难以满足。虽然多晶硅薄膜晶体管具有较高的迁移率，但由于其均一性差，制作工艺复杂等原因，因此较少采用。
与此同时，金属氧化物薄膜晶体管具有高迁移率、良好均一性、透明性和制造工艺简单等优点，能够满足大尺寸液晶显示器和有源有机电致发光的电学性能及工艺制造等要求，受到人们关注，成为大尺寸、高刷新频率LCD及有机发光二极管(OLED)面板研究中的一个焦点。
发明内容
有鉴于此，本发明实施例的目的是提供一种显示装置、阵列基板及其制造方法，能够简化金属氧化物薄膜晶体管的制造过程，提高生产效率并降低制造成本。
为解决上述技术问题，本发明实施例提供方案如下：
一种阵列基板的制造方法，包括：
在基板上形成栅电极和栅极线的图案及栅绝缘层；
在形成有所述栅电极和栅极线的图案及栅绝缘层的基板上，形成金属氧化物半导体层，以及在所述金属氧化物半导体层上形成刻蚀阻挡层；
在所述刻蚀阻挡层上形成第一光刻胶层，并通过一次半色调或灰色调掩膜板曝光及显影处理，形成所述第一光刻胶层的完全保留区域、未保留区域以及部分保留区域；
刻蚀去除所述第一光刻胶层的未保留区域的刻蚀阻挡层和半导体层，以形成半导体层图案，以及，通过一次光刻胶灰化工艺，去除所述第一光刻胶层的部分保留区域的光刻胶以暴露刻蚀阻挡层，进而刻蚀所暴露的刻蚀阻挡层以形成半导体层与源、漏电极的接触区；
在形成有所述半导体层图案和接触区的基板上，继续形成包括源电极、漏电极、数据线和像素电极的图案。
优选地，上述方法中，
所述继续形成包括源电极、漏电极、数据线和像素电极的图案，包括：
在形成有所述半导体层图案和接触区的基板上，形成透明像素金属层，以及在所述透明像素金属层上形成源漏金属层；
在所述源漏金属层上形成第二光刻胶层，并通过一次半色调或灰色调掩膜板曝光及显影处理，形成所述第二光刻胶层的完全保留区域、未保留区域以及部分保留区域；
刻蚀去除所述第二光刻胶层的未保留区域的源漏金属层和透明像素金属层，以形成像素电极的图案；
通过一次光刻胶灰化工艺，去除所述第二光刻胶层的部分保留区域的光刻胶以暴露源漏金属层，进而刻蚀所暴露的源漏金属层，以形成包括源电极、漏电极和数据线的图案。
优选地，上述方法中，
所述继续形成包括源电极、漏电极、数据线和像素电极的图案，包括：
在形成有所述半导体层图案和接触区的基板上，形成源漏金属层；
通过光刻工艺对所述源漏金属层进行处理，形成包括数据线、源电极和漏电极的图形；
在形成有所述数据线、源电极和漏电极的图形的基板上，沉积形成钝化层，并通过光刻工艺形成钝化层图形，所述钝化层图形中包括有过孔；
在形成有所述钝化层图形的基板上，沉积形成透明像素金属层，并通过光刻工艺形成像素电极的图形，所述像素电极位于栅极线和数据线限定的像素区域内，且通过所述过孔与源电极连接。
优选地，上述方法中，所述在基板上形成栅电极和栅极线的图案及栅绝缘层包括：
在基板上形成栅金属层，并通过一次光刻工艺形成包括栅电极和栅极线的图案；
在经过所述光刻工艺处理的基板上形成栅绝缘层。
优选地，上述方法中，所述接触区为贯穿所述刻蚀阻挡层的过孔。
优选地，上述方法中，所述金属氧化物半导体层采用以下材料中的一种或两种以上：IGZO、HIZO、IZO、a-InZnO、a-InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb和Cd-Sn-O。
优选地，上述方法中，所述刻蚀阻挡层的材料为Al2O3、硅的氧化物、硅的氮化物或硅的氧氮化合物，刻蚀阻挡层可以是一层，也可以是多层结构。
本发明实施例还提供了一种阵列基板，所述阵列基板根据以上所述的任一方法制备，该阵列基板包括：
基板；
形成在所述基板上的栅电极和栅极线；
形成在所述栅极线和栅电极上并覆盖整个基板的栅绝缘层；
位于所述栅电极上方、且形成在所述栅绝缘层上的金属氧化物半导体层；
形成在所述金属氧化物半导体层上的刻蚀阻挡层，所述刻蚀阻挡层中形成有源、漏电极与半导体层的过孔；
在所述刻蚀阻挡层的上方形成有源电极和漏电极，所述源电极和漏电极各自通过对应的所述过孔，与所述半导体层形成电性连接。
优选地，上述阵列基板中：
在所述漏电极所述刻蚀阻挡层之间、以及在所述源电极与所述刻蚀阻挡层之间还设置有透明像素金属层，所述源电极和漏电极各自通过对应的所述过孔，经由所述透明像素金属层与所述半导体层形成电性连接；
所述栅绝缘层上还形成有像素电极，所述像素电极与设置在所述源电极与所述刻蚀阻挡层之间的透明像素金属层由同一层材料制成并连接在一起。
优选地，上述阵列基板中：
在所述源电极、漏电极、栅绝缘层、刻蚀阻挡层之上还形成有钝化层；
在所述钝化层上还形成有像素电极，所述像素电极通过设置在所述钝化层中的过孔与所述源电极连接。
本发明实施例还提供了一种显示装置，包括以上所述的任一阵列基板。
从以上所述可以看出，本发明实施例提供的显示装置、阵列基板及其制造方法，至少具有以下有益效果：
本发明实施例在阵列基板制造过程中，仅通过三次光刻工艺，即可形成所需要的图案，其中，通过一次光刻工艺就形成了包括半导体层图案和刻蚀阻挡层图案，相比于现有技术采用两次光刻工艺分别形成半导体层图案和刻蚀阻挡层图案的方法，能够减少一次光刻工艺，从而可以大大降低成本并提高生产效率；
本发明实施例在形成金属氧化物的半导体层之后，直接形成半导体层的刻蚀阻挡层，从而可以减少中间的工艺环节，避免这些工艺环节对半导体层的破坏，从而可以很好地保护半导体层；同时，直接在半导体层上形成刻蚀阻挡层，能够在半导体层和刻蚀阻挡层之间形成非常好的接触界面，有利于提高金属氧化物薄膜晶体管的电学性能；
本发明实施例通过一次光刻工艺，即可形成包括源电极、漏电极、数据线和透明像素电极的图案，并且，透明像素金属层位于在源、漏电极的下面，这样透明像素电极能够直接与金属氧化物半导体层相接触，从而可以减少源、漏电极与金属氧化物半导体层的接触电阻，有利于形成稳定的接触界面，提高金属氧化物薄膜晶体管的电学性能；
本发明实施例在形成半导体层与源、漏电极的接触区域时采用过孔状设计，能够减少对刻蚀阻挡层进行蚀刻时对半导体层的损伤，有利于提高薄膜晶体管的性能，此外，过孔状设计的结构还能够大大缩小了刻蚀阻挡层上需要刻蚀掉的面积，能够进一步大幅度提高生产效率。
附图说明
图1为本发明实施例提供的阵列基板的制造方法流程示意图；
图2为本发明实施例的阵列基板的制造方法中阵列基板的平面示意图；
图3～图10为本发明实施例的阵列基板的制造方法中阵列基板沿图11中的AB方向的截面示意图；
图11为本发明实施例提供的一种阵列基板的平面示意图；
图12为本发明实施例提供的一种阵列基板沿图11中的AB方向的截面示意图；
图13为本发明实施例提供的另一种阵列基板的截面示意图。
附图中的附图标记说明如下：
1：玻璃基板；
2：栅电极；
3：栅绝缘层；
4：半导体层；
5：刻蚀阻挡层；
7：透明像素金属层；
8：源电极；
9：漏电极；
10：源电极接触过孔；
11：漏电极接触过孔；
12：栅极线；
13：数据线；
14：透明像素电极；
15：第一光刻胶层；
16：钝化层；
17：过孔。
具体实施方式
金属氧化物薄膜晶体管已成为大尺寸、高刷新频率LCD及OLED面板研究中的一个焦点，在制作金属氧化物薄膜晶体管时，通常在金属氧化物半导体层上加设一层刻蚀阻挡层，用以在刻蚀形成源、漏金属电极时避免对金属氧化物半导体层的破坏。而形成该刻蚀阻挡层通常需要增加一次光刻工艺，显然，增加一次光刻工艺将会大大增加制造成本，同时还会严重影响生产效率。
为降低采用金属氧化物薄膜晶体管的阵列基板的制造成本，提高生产效率，本发明实施例利用一次光刻技术，同时形成金属氧化物半导体层图案和刻蚀阻挡层图案，从而节省了一次光刻工艺，提升了生产效率并降低制造成本。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明进行详细描述。
<实施例一>
本发明实施例提供了一种阵列基板的制造方法，图11示出了采用该方法最终得到的阵列基板的平面示意图，图1示出了该方法的流程图。请参照图1，本发明实施例提供的所述阵列基板的制造方法，包括步骤：
步骤S11，在基板上形成栅金属层，并通过第一次光刻工艺形成包括栅电极和栅极线的图案。
这里，所述基板可以为玻璃基板、石英基板或塑料基板等衬底基板。首先，可以采用溅射工艺、热蒸发工艺或其它成膜方法形成所述栅金属层，其厚度可以为其材料可以选用铬(Cr)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、铝(Al)或铜(Cu)等金属或合金，并且栅金属层可以为单层金属结构，还可以是由不同金属分别形成的二层以上的结构；然后，在栅金属层上涂布光刻胶；接着，采用设有图形的掩膜板对光刻胶进行曝光和显影，然后对暴露出的栅金属层进行刻蚀，形成栅极线和栅电极的图案；最后，剥离剩余的光刻胶。
图2示出了第一次光刻工艺后的阵列基板的平面图，其中仅示出了一行栅极线12、以及与栅极线连接的栅电极2。图3示出了第一次光刻工艺后的阵列基板沿图11中所示AB方向的截面图，其中，栅电极2形成在基板1上。
步骤S12，在经过所述第一次光刻工艺处理的基板上形成栅绝缘层。
这里，在完成步骤S11处理的基板上，可以通过等离子体增强化学气相沉积法(PECVD，Plasma Enhanced Chemical Vapor Deposition)等方法沉积栅绝缘层，栅绝缘层可以形成在栅极线和栅电极上并覆盖整个基板。栅绝缘层可以选用硅的氧化物(例如SiOx)、氮化物(例如SiNx)或氧氮化合物等材料，其厚度可以为在PECVD处理时，硅的氧化物对应的反应气体可以为SiH4或N2O；硅的氮化物对应的反应气体是SiH4、NH3或N2；硅的氧氮化合物对应气体是SiH2Cl2、NH3或N2，栅绝缘层可以是一层，也可以是多层结构。
图4示出了经过步骤S12处理后的阵列基板的截面示意图，其中栅绝缘层3覆盖栅电极2和基板1的上表面。
步骤S13，在完成步骤S12处理的基板上继续形成半导体层，以及在所述半导体层上形成刻蚀阻挡层，其中所述半导体层的材料为金属氧化物。
这里，可以通过溅射工艺，在基板上沉积金属氧化物薄膜，以形成半导体层。具体的，金属氧化物可以为氧化铟镓锌(IGZO)、HIZO、IZO、a-InZnO、a-InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb或Cd-Sn-O等金属氧化物，或者是上述两种以上氧化物的混合物。半导体层的厚度可以为
然后，再通过PECVD方法沉积刻蚀阻挡层，刻蚀阻挡层的厚度可以为厚度为其材料可以选用硅的氧化物、氮化物或者氧氮化合物。在PECVD处理时，硅的氧化物对应的反应气体可以为SiH4或N2O；硅的氮化物对应的反应气体是SiH4，NH3，N2；硅的氧氮化合物对应气体是SiH2Cl2、NH3或N2。本实施例中，刻蚀阻挡层的材料也可以使用Al2O3。刻蚀阻挡层可以是单层结构，还可以是二层以上的结构。
图5示出了经过步骤S13处理后的阵列基板的截面示意图，其中，在栅绝缘层3之上依次形成有半导体层4和刻蚀阻挡层5。
步骤S14，在所述刻蚀阻挡层上形成第一光刻胶层，并通过一次半色调或灰色调掩膜板曝光及显影处理，形成所述第一光刻胶层的完全保留区域、未保留区域以及部分保留区域。
如图6所示，首先，在刻蚀阻挡层5上涂布第一光刻胶层15；然后，采用设有图形的灰色调或半色调掩膜板对第一光刻胶层15进行曝光和显影，第一光刻胶层15上形成光刻胶完全保留区域151、光刻胶未保留区域152和光刻胶部分保留区域153，其中，完全保留区域151对应于刻蚀阻挡层图案，部分保留区域153对应于半导体层4与源漏电极的接触区域。图7示出了经上述曝光和显影处理后的基板截面图，其中，完全保留区域151的光刻胶层将完全保留，其厚度并没有发生变化；光刻胶未保留区域152的光刻胶层将全部去除；而光刻胶部分保留区域153的光刻胶层的厚度将变薄，但仍然覆盖有一层较薄一些的光刻胶。
步骤S15，去除所述第一光刻胶层的未保留区域的刻蚀阻挡层和半导体层，以形成半导体层图案，以及，通过一次光刻胶灰化工艺，去除所述第一光刻胶层的部分保留区域的光刻胶以暴露刻蚀阻挡层，进而刻蚀所暴露的刻蚀阻挡层，以形成半导体层与源、漏电极的接触区。
这里，对光刻胶未保留区域152暴露出的刻蚀阻挡层5和半导体层4进行刻蚀，去除该区域的刻蚀阻挡层5和半导体层4，这样剩余的半导体层4就形成了半导体层图案(如图8所示)。然后，通过一次灰化工艺完全去除光刻胶部分保留区域153的光刻胶，此时光刻胶完全保留区域151的光刻胶将变薄但仍存在。接着，刻蚀光刻胶部分保留区域153处暴露出的刻蚀阻挡层5，形成半导体层4与源、漏电极的接触区域，所述接触区域具体可以为在所暴露的刻蚀阻挡层5上刻蚀得到的接触过孔10和过孔11(如图11)，该过孔10和过孔11贯穿所述刻蚀阻挡层5，最后，剥离剩余的光刻胶，得到如图10所示截面结构，至此完成本次光刻工艺。
上述步骤S14～15通过一次光刻工艺(第二次光刻工艺)形成了包括半导体层图案和刻蚀阻挡层图案，相比于采用两次光刻工艺分别形成半导体层图案和刻蚀阻挡层图案的方法，本实施例能够减少一次光刻工艺，从而可以大大降低成本并提高生产效率。同时，半导体层4与源、漏电极的接触区域优选地采用过孔状设计，这样可以减少对刻蚀阻挡层进行蚀刻时对半导体层的损伤，有利于提高薄膜晶体管的性能。此外，过孔状设计的结构还能够大大缩小刻蚀阻挡层上需要刻蚀掉的面积，能够进一步提高生产效率。
此外，在形成金属氧化物的半导体层之后，本实施例直接形成半导体层的刻蚀阻挡层，从而可以减少中间的工艺环节，避免这些工艺环节对半导体层的破坏，从而可以很好地保护半导体层；同时，直接在半导体层上形成刻蚀阻挡层，能够在半导体层和刻蚀阻挡层之间形成非常好的接触界面，有利于提高金属氧化物薄膜晶体管的电学性能。
步骤S16，在形成有所述半导体层图案和接触区的基板上，继续形成包括源电极、漏电极、数据线和像素电极的图案。
这里，形成源电极、漏电极、数据线和像素电极的图案，也可以通过一次光刻工艺形成，此时步骤S16具体可以包括以下步骤：
步骤A，在完成步骤S15处理的基板上形成透明像素金属层，以及在所述透明像素金属层上形成源漏金属层。
具体的，在完成步骤S15处理的基板上，通过溅射或热蒸发等方法连续沉积透明像素金属层和源漏金属层。其中透明像素金属层的厚度可以为 其材料可以采用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等透明金属氧化物；源漏金属层的厚度可以为其材料可以采用Cr、W、Ti、Ta、Mo等金属或合金，并且源漏金属层可以是单层或者两层以上的结构。沉积的源漏金属层可以通过上述接触区域(如过孔)经由透明像素金属层与半导体层形成电性连接。
步骤B，在所述源漏金属层上形成第二光刻胶层，并通过一次半色调或灰色调掩膜板曝光及显影处理，形成所述第二光刻胶层的保留区域、未保留区域以及部分保留区域；
这里，通过设有图形的灰色调或者半色调掩模板对第二光刻胶层进行曝光显影，形成第二光刻胶层的保留区域、未保留区域以及部分保留区域。其中，保留区域对应于源电极、漏电极和数据线，部分保留区域对应于透明像素电极。
步骤C，刻蚀去除所述第二光刻胶层的未保留区域的源漏金属层和透明像素金属层，以形成像素电极的图案；
这里，刻蚀所述第二光刻胶层的未保留区域的源漏金属层和透明像素金属层，这样剩余的透明像素金属层将形成像素电极的图案。
步骤D，通过一次光刻胶灰化工艺，去除所述第二光刻胶层的部分保留区域的光刻胶以暴露源漏金属层，进而刻蚀所暴露的源漏金属层以形成包括源电极、漏电极和数据线的图案；最后，剥离剩余的光刻胶，形成如图11和图12所示的阵列基板，其中图11为阵列基板的平面图，图12为阵列基板的截面图。
可以看出，经过上述步骤A～D，本实施例通过一次光刻工艺(第三次光刻工艺)，即可形成包括源电极8、漏电极9、数据线13和透明像素电极14的图案。并且，透明像素金属层位于在源、漏电极的下面，这样透明像素电极14能够直接与半导体层4相接触，从而可以减少源、漏电极与半导体层的接触电阻，有利于形成稳定的接触界面，提高金属氧化物薄膜晶体管的电学性能。
综上，本实施例在阵列基板的制造过程中，仅仅通过三次光刻工艺，即可形成所需要的图案，相比于现有技术，本实施例能够减少光刻工艺的次数，简化生产流程，从而降低制造成本并提高生产效率。
作为一个可选步骤，在上述步骤S16之后，本实施例还可以进一步在完成步骤S16的基板上，沉积形成钝化层，然后，通过第四次光刻工艺形成钝化层图形。这里，可以通过化学气相沉积形成上述钝化层，钝化层为二氧化硅或氮化硅等材料的单层膜，或者是两层以上的复合膜，每层膜由二氧化硅或氮化硅等材料形成，不同层之间的材料可以相同，也可以不同。
<实施例二>
本实施例提供了阵列基板的另一种制造方法，该方法包括以下步骤：
步骤S21，在基板上形成栅金属层，并通过第一次光刻工艺形成包括栅电极和栅极线的图案。
步骤S22，在经过所述第一次光刻工艺处理的基板上形成栅绝缘层。
步骤S23，在完成步骤S22处理的基板上继续形成半导体层，以及在所述半导体层上形成刻蚀阻挡层，其中所述半导体层的材料为金属氧化物。
步骤S24，在所述刻蚀阻挡层上形成第一光刻胶层，并通过一次半色调或灰色调掩膜板曝光及显影处理，形成所述第一光刻胶层的完全保留区域、未保留区域以及部分保留区域。
步骤S25，刻蚀去除所述第一光刻胶层的未保留区域的刻蚀阻挡层和半导体层，以形成半导体层图案，以及，通过一次光刻胶灰化工艺，去除所述第一光刻胶层的部分保留区域的光刻胶以暴露刻蚀阻挡层，进而刻蚀所暴露的刻蚀阻挡层以形成半导体层与源、漏电极的接触区。
以上步骤S21～25，与实施例一中步骤S11～15相同，此处不再赘述。
步骤S26，在形成有所述半导体层图案和接触区的基板上，形成源漏金属层。源漏金属层可以通过溅射或热蒸发等方法沉积，其材料可以采用Cr、W、Ti、Ta、Mo等金属或合金，并且源漏金属层可以是单层或者两层以上的结构。沉积的源漏金属层可以通过上述接触区域(如过孔)与半导体层形成电性连接。
步骤S27，通过一次光刻工艺(第三次光刻工艺)对源漏金属层进行处理，形成包括数据线、源电极和漏电极的图形。
步骤S28，在经过所述第三次光刻工艺处理的基板上沉积形成钝化层，通过第四次光刻工艺形成钝化层图形。
这里，可以通过化学气相沉积形成钝化层，然后，通过光刻工艺在钝化层上做出用于连接像素电极和源电极的过孔。
步骤S29，在经过所述第四次光刻工艺处理的基板上沉积形成透明像素金属层，然后，通过第五次光刻工艺形成像素电极的图形，所述像素电极位于栅极线和数据线限定的像素区域内，且与源电极连接。
这里，可以通过溅射工艺沉积透明像素金属层，然后，通过光刻工艺得到像素电极的图形，像素电极通过钝化层的过孔与漏极连接。
经过以上步骤S21～29处理后得到的基板的截面图如图13所示，可以看出，钝化层16覆盖在源电极8、漏电极9、栅绝缘层3、刻蚀阻挡层5之上，像素电极14覆盖在钝化层16的上方，并通过过孔17与源电极8连接。
基于以上各个实施例所提供的阵列基板的制造方法，本发明实施例还进一步提供了一种阵列基板和显示装置，其中，该阵列基板可以采用以上任意实施例所述制造方法制备，该显示装置包括采用以上任意实施例所述制造方法制备阵列基板。该显示装置具体可以是液晶显示器或有机发光二极管显示器等等。
具体的，本发明实施例提供的一种阵列基板，如图11和图12所示，包括：
基板1，该基板可以是玻璃基板、石英基板或塑料基板等基底；
形成在所述基板1上的栅电极2和栅极线12，栅电极2和栅极线12的材料可以选用铬(Cr)、钨(W)、Ti、Ta、钼(Mo)、铝(Al)或铜(Cu)等金属或合金，并且其结构可以为单层金属结构，还可以是由二层以上的金属组成的复合结构；
形成在所述栅极线12和栅电极2上并覆盖整个基板1的栅绝缘层3，栅绝缘层可以选用硅的氧化物(例如SiOx)、氮化物(例如SiNx)或氧氮化合物等材料；
位于所述栅电极2上方、且形成在所述栅绝缘层3上的半导体层4，所述半导体层4由金属氧化物形成，所述金属氧化物可以为IGZO、HIZO、IZO、a-InZnO、a-InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb或Cd-Sn-O等金属氧化物；
形成在所述半导体层4上的刻蚀阻挡层5，所述刻蚀阻挡层5中形成有源、漏电极与半导体层的接触区域，具体的，所述刻蚀阻挡层5的材料为硅的氧化物、硅的氮化物或硅的氧氮化合物，所述刻蚀阻挡层的材料还可以为Al2O3，刻蚀阻挡层可以是单层，也可以是多层结构。
在所述刻蚀阻挡层5的上方，形成有源电极8和漏电极9，所述源电极8和所述漏电极9的材料可以采用Cr、W、Ti、Ta、Mo等金属或合金，并且源漏金属层可以是单层或者两层以上的复合结构。
并且，在所述漏电极9与所述刻蚀阻挡层5之间、以及在所述源电极8与所述刻蚀阻挡层5之间还设置有透明像素金属层7(其材料可以采用ITO、IZO或者其他的透明金属氧化物)，所述源电极和漏电极各自通过对应的所述接触区域，经由所述透明像素金属层7与所述半导体层4形成电性连接，其中，所述接触区域优选地为贯穿刻蚀阻挡层5的过孔10和过孔11，源电极8(或漏电极9)可以通过1个或2个以上的所述过孔与半导体层形成电性连接；
所述栅绝缘层上还形成有像素电极14，所述像素电极14与设置在所述源电极8与所述刻蚀阻挡层5之间的透明像素金属层7由同一层材料制成并连接在一起。
优选地，上述阵列基板中，所述栅金属层的厚度为所述栅绝缘层的厚度为所述半导体层的厚度为所述刻蚀阻挡层的厚度为所述透明像素金属层的厚度为 所述源漏金属层的厚度为
本发明实施例提供的另一种阵列基板，如图13所示，包括：
基板1；
形成在所述基板1上的栅电极2和栅极线(图13中未示出)；
形成在所述栅极线和栅电极2上并覆盖整个基板1的栅绝缘层3；
位于所述栅电极2上方、且形成在所述栅绝缘层3上的金属氧化物半导体层4；
形成在所述金属氧化物半导体层4上的刻蚀阻挡层5，所述刻蚀阻挡层中形成有源、漏电极与半导体层的接触区域，所述接触区域优选地为贯穿刻蚀阻挡层5的过孔；
在所述刻蚀阻挡层5的上方形成有源电极8和漏电极9，所述源电极8和漏电极9各自通过对应的所述接触区域，与所述半导体层4形成电性连接。
在所述源电极8、漏电极9、栅绝缘层3、刻蚀阻挡层5之上还形成有钝化层16；
在所述钝化层16上还形成有像素电极14，所述像素电极14通过设置在所述钝化层中的过孔17与所述源电极8连接。
以上所述仅是本发明的实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (11)

1.一种阵列基板的制造方法，其特征在于，包括：
在基板上形成栅电极和栅极线的图案及栅绝缘层；
在形成有所述栅电极和栅极线的图案及栅绝缘层的基板上，形成金属氧化物半导体层，以及在所述金属氧化物半导体层上形成刻蚀阻挡层；
在所述刻蚀阻挡层上形成第一光刻胶层，并通过一次半色调或灰色调掩膜板曝光及显影处理，形成所述第一光刻胶层的完全保留区域、未保留区域以及部分保留区域；
刻蚀去除所述第一光刻胶层的未保留区域的刻蚀阻挡层和半导体层，以形成半导体层图案，以及，通过一次光刻胶灰化工艺，去除所述第一光刻胶层的部分保留区域的光刻胶以暴露刻蚀阻挡层，进而刻蚀所暴露的刻蚀阻挡层以形成半导体层与源、漏电极的接触区；
在形成有所述半导体层图案和接触区的基板上，继续形成包括源电极、漏电极、数据线和像素电极的图案。
2.如权利要求1所述的方法，其特征在于，
所述继续形成包括源电极、漏电极、数据线和像素电极的图案，包括：
在形成有所述半导体层图案和接触区的基板上，形成透明像素金属层，以及在所述透明像素金属层上形成源漏金属层；
在所述源漏金属层上形成第二光刻胶层，并通过一次半色调或灰色调掩膜板曝光及显影处理，形成所述第二光刻胶层的完全保留区域、未保留区域以及部分保留区域；
刻蚀去除所述第二光刻胶层的未保留区域的源漏金属层和透明像素金属层，以形成像素电极的图案；
通过一次光刻胶灰化工艺，去除所述第二光刻胶层的部分保留区域的光刻胶以暴露源漏金属层，进而刻蚀所暴露的源漏金属层，以形成包括源电极、漏电极和数据线的图案。
3.如权利要求1所述的方法，其特征在于，
所述继续形成包括源电极、漏电极、数据线和像素电极的图案，包括： 
在形成有所述半导体层图案和接触区的基板上，形成源漏金属层；
通过光刻工艺对所述源漏金属层进行处理，形成包括数据线、源电极和漏电极的图形；
在形成有所述数据线、源电极和漏电极的图形的基板上，沉积形成钝化层，并通过光刻工艺形成钝化层图形，所述钝化层图形中包括有过孔；
在形成有所述钝化层图形的基板上，沉积形成透明像素金属层，并通过光刻工艺形成像素电极的图形，所述像素电极位于栅极线和数据线限定的像素区域内，且通过所述过孔与源电极连接。
4.如权利要求1至3任一项所述的方法，其特征在于，
所述在基板上形成栅电极和栅极线的图案及栅绝缘层包括：
在基板上形成栅金属层，并通过一次光刻工艺形成包括栅电极和栅极线的图案；
在经过所述光刻工艺处理的基板上形成栅绝缘层。
5.如权利要求4所述的方法，其特征在于，所述接触区为贯穿所述刻蚀阻挡层的过孔。
6.如权利要求4所述的方法，其特征在于，所述金属氧化物半导体层采用以下材料中的一种或两种以上：IGZO、HIZO、IZO、a-InZnO、a-InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb和Cd-Sn-O。
7.如权利要求4所述的方法，其特征在于，所述刻蚀阻挡层的材料为Al2O3、硅的氧化物、硅的氮化物或硅的氧氮化合物；所述刻蚀阻挡层为一层或多层结构。
8.一种阵列基板，其特征在于，所述阵列基板根据如权利要求1至7任一项所述的方法制备，该阵列基板包括：
基板；
形成在所述基板上的栅电极和栅极线；
形成在所述栅极线和栅电极上并覆盖整个基板的栅绝缘层；
位于所述栅电极上方、且形成在所述栅绝缘层上的金属氧化物半导体层；
形成在所述金属氧化物半导体层上的刻蚀阻挡层，所述刻蚀阻挡层中形成有源、漏电极与半导体层的过孔； 
在所述刻蚀阻挡层的上方形成有源电极和漏电极，所述源电极和漏电极各自通过对应的所述过孔，与所述半导体层形成电性连接。
9.如权利要求8所述的阵列基板，其特征在于， 
在所述漏电极与所述刻蚀阻挡层之间、以及在所述源电极与所述刻蚀阻挡层之间还设置有透明像素金属层，所述源电极和漏电极各自通过对应的所述过孔，经由所述透明像素金属层与所述半导体层形成电性连接； 
所述栅绝缘层上还形成有像素电极，所述像素电极与设置在所述源电极与所述刻蚀阻挡层之间的透明像素金属层由同一层材料制成并连接在一起。 
10.如权利要求8所述的阵列基板，其特征在于， 
在所述源电极、漏电极、栅绝缘层、刻蚀阻挡层之上还形成有钝化层； 
在所述钝化层上还形成有像素电极，所述像素电极通过设置在所述钝化层中的过孔与所述源电极连接。 
11.一种显示装置，其特征在于，包括如权利要求8至10任一项所述的阵列基板。 
CN201210119036.2A 2012-04-20 2012-04-20 显示装置、阵列基板及其制造方法 Expired - Fee Related CN102709239B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210119036.2A CN102709239B (zh) 2012-04-20 2012-04-20 显示装置、阵列基板及其制造方法
PCT/CN2012/085181 WO2013155840A1 (zh) 2012-04-20 2012-11-23 阵列基板及其制造方法和显示装置
US13/995,932 US9236405B2 (en) 2012-04-20 2012-11-23 Array substrate, manufacturing method and the display device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210119036.2A CN102709239B (zh) 2012-04-20 2012-04-20 显示装置、阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN102709239A CN102709239A (zh) 2012-10-03
CN102709239B true CN102709239B (zh) 2014-12-03

Family

ID=46901901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210119036.2A Expired - Fee Related CN102709239B (zh) 2012-04-20 2012-04-20 显示装置、阵列基板及其制造方法

Country Status (3)

Country Link
US (1) US9236405B2 (zh)
CN (1) CN102709239B (zh)
WO (1) WO2013155840A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709239B (zh) * 2012-04-20 2014-12-03 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
CN102944974B (zh) * 2012-10-26 2015-07-15 北京京东方光电科技有限公司 一种掩膜板及阵列基板的制造方法
CN103050441B (zh) * 2012-12-10 2014-09-24 华映视讯（吴江）有限公司 氧化物薄膜晶体管制程方法
CN103018990B (zh) 2012-12-14 2015-12-02 京东方科技集团股份有限公司 一种阵列基板和其制备方法、及液晶显示装置
US9012261B2 (en) * 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
CN103258827B (zh) * 2013-04-28 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103456745B (zh) * 2013-09-10 2016-09-07 北京京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
KR20150030034A (ko) * 2013-09-11 2015-03-19 삼성디스플레이 주식회사 표시장치 및 그 제조방법
CN103500764B (zh) * 2013-10-21 2016-03-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
CN103681696A (zh) * 2013-12-24 2014-03-26 京东方科技集团股份有限公司 一种电极引出结构、阵列基板以及显示装置
CN104020621B (zh) 2014-05-26 2017-03-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104091785A (zh) * 2014-07-22 2014-10-08 深圳市华星光电技术有限公司 Tft背板的制作方法及tft背板结构
CN104269413B (zh) 2014-09-22 2017-08-11 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶显示装置
CN104393001B (zh) * 2014-10-24 2017-10-31 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制作方法、显示装置
CN104362127A (zh) * 2014-11-21 2015-02-18 深圳市华星光电技术有限公司 薄膜晶体管基板的制作方法及制造设备
KR20160106848A (ko) * 2015-03-02 2016-09-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN104779203B (zh) * 2015-04-23 2017-11-28 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
JP6475646B2 (ja) * 2016-01-25 2019-02-27 株式会社イシダ 開函装置
CN105552133A (zh) * 2016-02-24 2016-05-04 深圳市华星光电技术有限公司 一种薄膜晶体管及其制备方法
CN106449519B (zh) * 2016-10-14 2019-05-24 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、显示装置
CN106340489A (zh) * 2016-11-29 2017-01-18 信利半导体有限公司 一种tft基板的制备方法
CN107425012B (zh) * 2017-05-10 2020-05-01 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN107579006B (zh) * 2017-09-13 2019-08-06 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法
CN107808886B (zh) * 2017-11-01 2020-11-06 京东方科技集团股份有限公司 过孔连接结构及制造方法、阵列基板及制造方法、显示装置
KR20200034889A (ko) 2018-09-21 2020-04-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
EP3991206A1 (en) * 2019-06-25 2022-05-04 BOE Technology Group Co., Ltd. Array substrate, display apparatus, and method of fabricating array substrate
CN110610949A (zh) * 2019-10-23 2019-12-24 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
CN110707104B (zh) * 2019-10-23 2021-07-09 成都中电熊猫显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板
CN115224072A (zh) * 2021-04-15 2022-10-21 京东方科技集团股份有限公司 显示面板及其显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1637593A (zh) * 2003-12-29 2005-07-13 Lg.菲利浦Lcd株式会社 掩模和使用该掩模制造液晶显示器件的方法
CN101416320A (zh) * 2006-01-31 2009-04-22 出光兴产株式会社 Tft基板及反射型tft基板以及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7636135B2 (en) * 2006-09-11 2009-12-22 Beijing Boe Optoelectronics Technology Co., Ltd TFT-LCD array substrate and method for manufacturing the same
TWI325638B (en) * 2007-01-22 2010-06-01 Au Optronics Corp Method for manufacturing pixel structure
KR101597214B1 (ko) * 2010-01-14 2016-02-25 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20110093113A (ko) * 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN102237305B (zh) * 2010-05-06 2013-10-16 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
KR101108178B1 (ko) * 2010-07-27 2012-01-31 삼성모바일디스플레이주식회사 박막 트랜지스터 센서 및 박막 트랜지스터 제조 방법
CN102148259B (zh) * 2010-10-12 2014-04-16 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和液晶显示器
CN102709239B (zh) 2012-04-20 2014-12-03 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1637593A (zh) * 2003-12-29 2005-07-13 Lg.菲利浦Lcd株式会社 掩模和使用该掩模制造液晶显示器件的方法
CN101416320A (zh) * 2006-01-31 2009-04-22 出光兴产株式会社 Tft基板及反射型tft基板以及其制造方法

Also Published As

Publication number Publication date
CN102709239A (zh) 2012-10-03
WO2013155840A1 (zh) 2013-10-24
US9236405B2 (en) 2016-01-12
US20140061635A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
CN102709239B (zh) 显示装置、阵列基板及其制造方法
CN102629585B (zh) 一种显示装置、薄膜晶体管、阵列基板及其制造方法
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101814315B1 (ko) 박막 트랜지스터 및 그 제조 방법, 어레이 기판, 및 디스플레이 디바이스
CN102651341B (zh) 一种tft阵列基板的制造方法
CN103000628B (zh) 显示装置、阵列基板及其制作方法
CN103700665B (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
CN102654698B (zh) 液晶显示器阵列基板及其制造方法、液晶显示器
CN102956713B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US20150318311A1 (en) Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device
CN102709234B (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
CN102034750A (zh) 阵列基板及其制造方法
CN101561604B (zh) 薄膜晶体管液晶显示器阵列基板结构及制造方法
US20140103333A1 (en) Thin film transistor array substrate, method for manufacturing the same, display panel and display device
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
CN102629592A (zh) 阵列基板及其制作方法、显示装置
US9048322B2 (en) Display substrate and method of manufacturing the same
CN210272363U (zh) 阵列基板及显示面板
CN104269413A (zh) 阵列基板及其制作方法、液晶显示装置
CN102956715B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN110620080A (zh) 阵列基板的制造方法、阵列基板及显示面板
CN103456747A (zh) 阵列基板及其制作方法、显示装置
CN102709235A (zh) 阵列基板及其制造方法、显示装置
CN102637631B (zh) 一种薄膜晶体管液晶显示器阵列基板的制造方法
CN102683277A (zh) 一种薄膜晶体管阵列基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141203

Termination date: 20210420

CF01 Termination of patent right due to non-payment of annual fee