CN106340489A - 一种tft基板的制备方法 - Google Patents
一种tft基板的制备方法 Download PDFInfo
- Publication number
- CN106340489A CN106340489A CN201611071208.8A CN201611071208A CN106340489A CN 106340489 A CN106340489 A CN 106340489A CN 201611071208 A CN201611071208 A CN 201611071208A CN 106340489 A CN106340489 A CN 106340489A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- region
- thickness
- insulating barrier
- data wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 29
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 238000001259 photo etching Methods 0.000 claims abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 81
- 230000004888 barrier function Effects 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 20
- 239000003795 chemical substances by application Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 238000005516 engineering process Methods 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- -1 low production cost Polymers 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种TFT基板的制备方法。该TFT基板的制备方法通过将数据线与栅电极、栅线设在同一层，通过第二绝缘层的第一过孔和第二过孔以及像素电极层的倒L形的第一连接线连接数据线和源电极。该TFT基板的制备方法在原来5次光刻工艺的基础上减少3次光刻，简化TFT制备工艺，降低生产成本提高生产效率，工艺步骤越少，产品的良品率越高，品质越容易控制。
Description
技术领域
本发明涉及液晶显示领域，尤其涉及一种TFT基板的制备方法。
背景技术
随着智能手机、平板电脑等产品的发展， TFT-LCD液晶显示器得到越来越广泛的应用。随着产业的竞争，高性价比的TFT-LCD屏也不断推入市场，竟而采用更为先进的工艺技术、对工艺的优化简化，降低生产成本成为在竞争激烈的市场中生存的有力保证。
TFT-LCD行业生产TFT主要为5次光刻技术，而部分厂商采用4次光刻技术。而对于TFT的生产目前采用的5次光刻和4光刻技术仍存在工艺技术复杂等问题。
发明内容
为了解决上述现有技术的不足，本发明提供提供一种TFT基板的制备方法。该TFT基板将数据线与栅电极、栅线设在同一层，通过第二绝缘层的第一过孔和第二过孔以及像素电极层的倒L形的第一连接线连接数据线和源电极，其制备方法在原来5次光刻工艺的基础上减少3次光刻，简化TFT制备工艺，降低生产成本，提高生产效率，工艺步骤越少，产品的良品率越高，品质越容易控制。
本发明所要解决的技术问题通过以下技术方案予以实现：
一种TFT基板的制备方法，包括如下步骤：
S1：在透明基板上依次沉积第一金属层、第一绝缘层、半导体层和第二金属层；
S2：在所述第二金属层上涂覆第一光刻胶，进行掩膜和刻蚀，形成数据线、栅线、栅电极、第一绝缘层、半导体沟道、源电极和漏电极；
S3：在S2所述的基板上沉积第二绝缘层；
S4：在所述第二绝缘层上涂覆第二光刻胶，进行掩膜和刻蚀，形成分别位于数据线、源电极和漏电极上方的第二绝缘层的第一过孔、第二过孔和第三过孔，以及像素电极、数据线和源电极的倒L形的第一连接线、漏电极和像素电极的第二连接线。
进一步地，在步骤S1之前，还包括步骤S0：提供一透明基板，清洁所述透明基板，去掉所述透明基板上的污物。
进一步地，所述步骤S2包括：
S21：对所述第一光刻胶进行灰阶掩膜工艺，形成第一光刻胶图案，其中，源电极区域、漏电极区域的第一光刻胶具有第一厚度，栅线区域、数据线区域和半导体沟道区域的第一光刻胶具有第二厚度，其它区域无第一光刻胶覆盖，所述第一厚度比第二厚度大；
S22：通过刻蚀工艺，去掉没有被第一光刻胶覆盖的所述其它区域的第二金属层、半导体层和第一绝缘层；
S23：对所述第一光刻胶进行灰化工艺，去掉第二厚度的第一光刻胶，暴露出栅线区域、数据线区域以及半导体沟道区域的第二金属层；
S24：通过刻蚀工艺，刻蚀暴露出的第二金属层及其下方半导体层、第一金属层，形成数据线、栅线、栅电极、第一绝缘层、半导体沟道、源电极和漏电极；
S25：对所述第一光刻胶进行脱膜，剥离剩余的第一光刻胶。
进一步地，所述步骤S4包括：
S4.1：对所述第二光刻胶进行双调掩膜工艺，形成第二光刻胶图案，其中，半导体沟道区域、栅极的边缘区域上的第二光刻胶具有第三厚度，源电极和漏电极的边缘区域上的第二光刻胶具有第四厚度，源电极区域、漏电极区域和栅线区域上的第二光刻胶具有第五厚度，数据线区域无第二光刻胶覆盖，所述第三厚度大于第四厚度，第四厚度大于第五厚度；
S4.2：通过刻蚀工艺，去掉数据线区域上的第二绝缘层，暴露出数据线区域上的第一绝缘层和半导体层；
S4.3：对所述第二光刻胶进行灰化工艺，去掉第五厚度的光刻胶，暴露出源电极区域、漏电极区域和栅线区域上的第二绝缘层；
S4.4：通过刻蚀工艺，去掉数据线区域上的第一绝缘层和半导体层形成数据线的第一过孔，源电极区域、漏电极区域上的第二绝缘层形成第二过孔和第三过孔，栅线区域上的第二绝缘层和源/楼金属层；
S4.5：对所述第二光刻胶进行灰化工艺，去电第四厚度的光刻胶，暴露出源电极区域和漏电极区域边缘的第二绝缘层；
S4.6：在步骤S4.5所述的基板上沉积一层像素电极层，形成像素电极、数据线和源电极的倒L形的第一连接线、漏电极和像素电极的第二连接线；
S4.7：对所述第二光刻胶进行脱膜，剥离剩余的第二光刻胶。
本发明具有如下有益效果：该TFT基板将数据线与栅电极、栅线设在同一层，通过第二绝缘层的第一过孔和第二过孔以及像素电极层的倒L形的第一连接线连接数据线和源电极，其制备方法在原来5次光刻工艺的基础上减少3次光刻，简化TFT制备工艺，降低生产成本，提高生产效率，工艺步骤越少，产品的良品率越高，品质越容易控制。
附图说明
图1为本发明提供的TFT基板的示意图；
图2为图1所示的TFT基板的A-A剖面图；
图3为图1所示的TFT基板的B-B剖面图；
图4为在透明基板上形成第一金属层、第一绝缘层、半导体层、第二金属层后的剖面图；
图5a-5b为图4的结构上涂覆第一光刻胶后，对第一光刻胶进行灰阶掩膜工艺后的剖面图；
图6a-6b为对图5a-5b的结构进行刻蚀工艺后的剖面图；
图7a-7b为对图6a-6b中的第一光刻胶进行灰化工艺后的剖面图；
图8a-8b为对图6a-6b的结构进行刻蚀工艺后的剖面图；
图9a-9b为对图8a-8b中的第一光刻胶脱膜剥离后的剖面图；
图10a-10b为对图9a-9b的结构形成第二绝缘层后的剖面图；
图11a-11b为对图10a-10b的结构涂覆第二光刻胶后，对第二光刻胶进行双调掩膜工艺后的剖面图；
图12a-12b为对图11a-11b的结构进行刻蚀工艺后的剖面图；
图13a-13b为对图12a-12b中的第二光刻胶进行灰化工艺后的剖面图；
图14a-14b为对图13a-13b的结构进行刻蚀工艺后的剖面图；
图15a-15b为对图14a-14b中的第二光刻胶进行灰化工艺后的剖面图；
图16a-16b为对图15a-15b的结构上沉积像素电极层后的剖面图；
图17a-17b为对图16a-16b中的第二光刻胶脱膜剥离后的剖面图。
具体实施方式
下面结合附图和实施例对本发明进行详细的说明。
如图4-17b所示，一种TFT基板1的制备方法，包括如下步骤：
S1：在透明基板1上依次沉积第一金属层2、第一绝缘层3、半导体层4和第二金属层5（如图4）。
本步骤中的第一金属层2和第二金属层5的材质优选但不限定为Al、Cu、Mo或Cr等，第一绝缘层3的材质优选但不限定为氮化硅、氧化硅或氮氧化硅等，半导体层4的材质优选但不限定为单晶硅、多晶硅或非晶硅等。
S2：在所述第二金属层5上涂覆第一光刻胶8，进行掩膜和刻蚀，形成数据线22、栅线23、栅电极21、半导体沟道41、源电极52和漏电极51；
其中，所述步骤S2包括：
S21：对所述第一光刻胶8进行灰阶掩膜工艺，形成第一光刻胶8图案，其中，源电极52区域、漏电极51区域和栅电极21区域的第一光刻胶8具有第一厚度，栅线23区域、数据线22区域和半导体沟道41区域的第一光刻胶8具有第二厚度，其它区域无第一光刻胶8覆盖，所述第一厚度比第二厚度大（如图5a和5b）；
S22：通过刻蚀工艺，去掉没有被第一光刻胶8覆盖的其它区域的第二金属层5、半导体层4和第一绝缘层3（如图6a和6b）；
S23：对所述第一光刻胶8进行灰化工艺，去掉第二厚度的第一光刻胶8，暴露出栅线23区域、数据线22区域以及半导体沟道41区域的第二金属层5（如图7a和7b）；
S24：通过刻蚀工艺，刻蚀暴露出的第二金属层5及其下方半导体层4、第一金属层2，形成数据线22、栅线23、栅电极21、第一绝缘层3、半导体沟道41、源电极52和漏电极51（如图8a和 8b）；
S25：对所述第一光刻胶8进行脱膜，剥离剩余的第一光刻胶8（如图9a和9b）；
S3：在S2所述的基板1上沉积第二绝缘层6（如图10a和10b）。
本步骤中的第二绝缘层6优选但不限定为氮化硅、氧化硅或氮氧化硅等。
S4：在所述第二绝缘层6上涂覆第二光刻胶9，进行掩膜和刻蚀，形成分别位于数据线22、源电极52和漏电极51上方的第二绝缘层6的第一过孔61、第二过孔62和第三过孔63，以及像素电极73，连接数据线22和源电极52的倒L形的第一连接线71，连接漏电极51和像素电极73的第二连接线72；
其中，所述步骤S4包括：
S4.1：对所述第二光刻胶9进行双调掩膜工艺，形成第二光刻胶9图案，其中，半导体沟道41区域、栅极的边缘区域上的第二光刻胶9具有第三厚度，源电极52区域边缘和漏电极51区域边缘上的第二光刻胶9具有第四厚度，源电极52区域、漏电极51区域和栅线23区域上的第二光刻胶9具有第五厚度，数据线22区域无第二光刻胶9覆盖，所述第三厚度大于第四厚度，第四厚度大于第五厚度（如图11a和11b）；
S4.2：通过刻蚀工艺，去掉数据线22区域上的第二绝缘层6，暴露出数据线22区域上的第一绝缘层3和半导体层4（如图12a和12b）；
S4.3：对所述第二光刻胶9进行灰化工艺，去掉第五厚度的光刻胶，暴露出源电极52区域、漏电极51区域和栅线23区域上的第二绝缘层6（如图13a和13b）；
S4.4：通过刻蚀工艺，去掉数据线22区域上的第一绝缘层3和半导体层4形成第一过孔61，源电极52区域、漏电极51区域上的第二绝缘层6形成第二过孔62和第三过孔63，栅线23区域上的第二绝缘层6和半导体层4（如图14a和14b）；
S4.5：对所述第二光刻胶9进行灰化工艺，去电第四厚度的光刻胶，暴露出源电极52区域边缘和漏电极51区域边缘的第二绝缘层6（如图15a和15b）；
S4.6：在步骤S4.5所述的基板1上沉积一层像素电极层7，形成像素电极73、连接数据线22和源电极52的倒L形的第一连接线71、漏电极51和像素电极73的第二连接线72（如图16a和16b）；
S4.7：对所述第二光刻胶9进行脱膜，剥离剩余的第二光刻胶9（如图17a和17b）。
该制备方法通过将数据线22与栅电极21、栅线23设在同一层，通过第二绝缘层6的第一过孔61和第二过孔62以及像素电极层7的倒L形的第一连接线71连接数据线22和源电极52，在原来5次光刻工艺的基础上减少3次光刻，简化TFT的制备工艺，降低生产成本，提高生产效率，工艺步骤越少，产品的良品率越高，品质越容易控制；采用灰阶掩膜板对光刻胶进行掩膜和刻蚀，操作性更强，不会在栅线23上残留半导体层4，其影响结构稳定性，产品的良品率高；光刻胶为常规的光刻胶，生产成本低，光刻胶在正常温度下即可进行刻蚀和剥离，不会对TFT玻璃基板1造成损坏，其产品的良品率更高。
优选地，在步骤S1之前，还包括步骤S0：提供一透明基板1，清洁所述透明基板1，去掉所述透明基板1上的污物。
本步骤中的透明基板11优选但不限定为玻璃基板1。
优选地，步骤S2.1中利用灰阶掩膜板进行掩膜时，数据线22区域、栅线23区域和半导体沟道41区域对应掩膜板的部分透光部位，源电极52区域和漏电极51区域对应掩膜板的不透光部位，其他区域对应掩膜板的完全透光部位。
以上所述实施例仅表达了本发明的实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制，但凡采用等同替换或等效变换的形式所获得的技术方案，均应落在本发明的保护范围之内。
Claims (4)
1.一种TFT基板的制备方法，其特征在于，包括如下步骤：
S1：在透明基板上依次沉积第一金属层、第一绝缘层、半导体层和第二金属层；
S2：在所述第二金属层上涂覆第一光刻胶，进行掩膜和刻蚀，形成数据线、栅线、栅电极、第一绝缘层、半导体沟道、源电极和漏电极；
S3：在S2所述的基板上沉积第二绝缘层；
S4：在所述第二绝缘层上涂覆第二光刻胶，进行掩膜和刻蚀，形成分别位于数据线、源电极和漏电极上方的第二绝缘层的第一过孔、第二过孔和第三过孔，以及像素电极、数据线和源电极的倒L形的第一连接线、漏电极和像素电极的第二连接线。
2.根据权利要求1所述的TFT基板的制备方法，其特征在于，包括如下步骤：在步骤S1之前，还包括步骤S0：提供一透明基板，清洁所述透明基板，去掉所述透明基板上的污物。
3.根据权利要求1所述的TFT基板的制备方法，其特征在于，所述步骤S2包括：
S21：对所述第一光刻胶进行灰阶掩膜工艺，形成第一光刻胶图案，其中，源电极区域、漏电极区域的第一光刻胶具有第一厚度，栅线区域、数据线区域和半导体沟道区域的第一光刻胶具有第二厚度，其它区域无第一光刻胶覆盖，所述第一厚度比第二厚度大；
S22：通过刻蚀工艺，去掉没有被第一光刻胶覆盖的其它区域的第二金属层、半导体层和第一绝缘层；
S23：对所述第一光刻胶进行灰化工艺，去掉第二厚度的第一光刻胶，暴露出栅线区域、数据线区域以及半导体沟道区域的第二金属层；
S24：通过刻蚀工艺，刻蚀暴露出的第二金属层及其下方半导体层、第一金属层，形成数据线、栅线、栅电极、栅绝缘层、半导体沟道、源电极和漏电极；
S25：对所述第一光刻胶进行脱膜，剥离剩余的第一光刻胶。
4.根据权利要求1所述的TFT基板的制备方法，其特征在于，所述步骤S4包括：
S4.1：对所述第二光刻胶进行双调掩膜工艺，形成第二光刻胶图案，其中，半导体沟道区域、栅极的边缘区域上的第二光刻胶具有第三厚度，源电极区域边缘和漏电极区域边缘上的第二光刻胶具有第四厚度，源电极区域、漏电极区域和栅线区域上的第二光刻胶具有第五厚度，数据线区域无第二光刻胶覆盖，所述第三厚度大于第四厚度，第四厚度大于第五厚度；
S4.2：通过刻蚀工艺，去掉数据线区域上的第二绝缘层，暴露出数据线区域上的第一绝缘层和半导体层；
S4.3：对所述第二光刻胶进行灰化工艺，去掉第五厚度的光刻胶，暴露出源电极区域、漏电极区域和栅线区域上的第二绝缘层；
S4.4：通过刻蚀工艺，去掉数据线区域上的第一绝缘层和半导体层形成数据线的第一过孔，源电极区域、漏电极区域上的第二绝缘层形成第二过孔和第三过孔，栅线区域上的第二绝缘层和源/楼金属层；
S4.5：对所述第二光刻胶进行灰化工艺，去电第四厚度的光刻胶，暴露出源电极区域和漏电极区域边缘的第二绝缘层；
S4.6：在步骤S4.5所述的基板上沉积一层像素电极层，形成像素电极、数据线和源电极的倒L形的第一连接线、漏电极和像素电极的第二连接线；
S4.7：对所述第二光刻胶进行脱膜，剥离剩余的第二光刻胶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611071208.8A CN106340489A (zh) | 2016-11-29 | 2016-11-29 | 一种tft基板的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611071208.8A CN106340489A (zh) | 2016-11-29 | 2016-11-29 | 一种tft基板的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106340489A true CN106340489A (zh) | 2017-01-18 |
Family
ID=57841912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611071208.8A Pending CN106340489A (zh) | 2016-11-29 | 2016-11-29 | 一种tft基板的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106340489A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018170973A1 (zh) * | 2017-03-22 | 2018-09-27 | 深圳市华星光电半导体显示技术有限公司 | 用于4m制程制备tft的光罩及4m制程tft阵列制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102023432A (zh) * | 2009-09-18 | 2011-04-20 | 北京京东方光电科技有限公司 | Ffs型tft-lcd阵列基板及其制造方法 |
| CN102709239A (zh) * | 2012-04-20 | 2012-10-03 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及其制造方法 |
| CN106057736A (zh) * | 2016-08-02 | 2016-10-26 | 信利半导体有限公司 | 一种tft基板的制备方法及tft基板 |
-
2016
- 2016-11-29 CN CN201611071208.8A patent/CN106340489A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102023432A (zh) * | 2009-09-18 | 2011-04-20 | 北京京东方光电科技有限公司 | Ffs型tft-lcd阵列基板及其制造方法 |
| CN102709239A (zh) * | 2012-04-20 | 2012-10-03 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及其制造方法 |
| CN106057736A (zh) * | 2016-08-02 | 2016-10-26 | 信利半导体有限公司 | 一种tft基板的制备方法及tft基板 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018170973A1 (zh) * | 2017-03-22 | 2018-09-27 | 深圳市华星光电半导体显示技术有限公司 | 用于4m制程制备tft的光罩及4m制程tft阵列制备方法 |
| US10403654B2 (en) | 2017-03-22 | 2019-09-03 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Mask for manufacturing TFT in 4M production process and TFT array manufacturing method of 4M production process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102655155B (zh) | 阵列基板及其制造方法和显示装置 | |
| CN105161505A (zh) | 一种阵列基板及其制作方法、显示面板 | |
| JP2014529099A (ja) | 有機薄膜トランジスタのアレイ基板及び、その製造方法、並びに表示装置 | |
| CN108538860A (zh) | 顶栅型非晶硅tft基板的制作方法 | |
| US20140084292A1 (en) | Connection to First Metal Layer in Thin Film Transistor Process | |
| CN111180471A (zh) | 阵列基板及其制造方法 | |
| CN102842587A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN105870169A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN109065551A (zh) | Tft阵列基板的制造方法及tft阵列基板 | |
| CN103474433A (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| CN102034751A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN208384312U (zh) | 显示面板以及显示装置 | |
| CN101330062B (zh) | 薄膜晶体管阵列基板的制作方法 | |
| CN101692439A (zh) | 薄膜晶体管数组基板的制作方法 | |
| CN106340489A (zh) | 一种tft基板的制备方法 | |
| WO2014005348A1 (zh) | 一种阵列基板的制作方法、阵列基板和液晶显示装置 | |
| CN106129071B (zh) | 一种阵列基板的制作方法及相应装置 | |
| CN107910351A (zh) | Tft基板的制作方法 | |
| CN109801929B (zh) | 一种阵列基板及其制造方法 | |
| CN109037151B (zh) | 一种阵列基板的制备方法 | |
| CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| CN205828364U (zh) | 一种tft基板 | |
| CN101409262B (zh) | 像素结构的制造方法 | |
| CN108198819A (zh) | 一种阵列基板及其制备方法 | |
| CN107482018A (zh) | 制备阵列基板的方法、阵列基板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170118 |