CN107482018A - 制备阵列基板的方法、阵列基板及显示装置 - Google Patents

制备阵列基板的方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN107482018A
CN107482018A CN201710657125.5A CN201710657125A CN107482018A CN 107482018 A CN107482018 A CN 107482018A CN 201710657125 A CN201710657125 A CN 201710657125A CN 107482018 A CN107482018 A CN 107482018A
Authority
CN
China
Prior art keywords
source
electrode
drain
layer
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710657125.5A
Other languages
English (en)
Inventor
田茂坤
谌伟
黄中浩
王兆君
毛大龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710657125.5A priority Critical patent/CN107482018A/zh
Publication of CN107482018A publication Critical patent/CN107482018A/zh
Priority to US16/023,840 priority patent/US20190043897A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了制备阵列基板的方法、阵列基板及显示装置。该方法包括：在基板上设置栅极；在所述栅极远离所述基板的一侧设置栅极绝缘层；在所述栅极绝缘层远离所述栅极的一侧设置有源层以及源漏金属；在所述有源层以及所述源漏金属远离所述栅极绝缘层的一侧，设置第一透明导电层，并基于所述第一透明导电层，形成像素电极以及源漏金属护层，所述源漏金属护层覆盖所述源漏金属的侧壁，且暴露所述有源层远离所述栅极绝缘层一侧的沟道区的表面；以及对所述沟道区处的所述源漏金属进行刻蚀，以便形成源极以及漏极。由此，可以利用简单的生产工艺减小阵列基板中源漏极两侧的刻蚀台阶，降低驱动功耗，实现源漏极的细线化，提升像素密度。

Description

制备阵列基板的方法、阵列基板及显示装置
技术领域
本发明涉及显示技术领域，具体地，涉及制备阵列基板的方法、阵列基板及显示装置。
背景技术
薄膜晶体管液晶显示器(TFT-LCD)具有体积小，功耗低，无辐射等特点，近年来得到迅速发展，在当前的平板显示器市场中占有主导地位。TFT-LCD的主体结构为液晶面板，液晶面板包括背光源、对盒的薄膜晶体管阵列基板和彩膜基板，液晶分子填充在阵列基板和彩膜基板之间。其中阵列基板包括交叉分布的多条栅极和数据线，用于限定多个像素区域，每个像素区域包括像素电极。薄膜晶体管的栅极与栅线连接，源电极与数据线连接，漏电级与像素电极连接。薄膜晶体管作为开关器件，用于控制像素电极和公共电极形成驱动液晶偏转电场，实现显示。
然而，目前的制备阵列基板的方法、阵列基板及显示装置仍有待改进。
发明内容
本发明是基于发明人的以下发现而作出的：
目前，薄膜晶体管液晶显示器多存在开口率低的问题。发明人经过深入研究以及大量实验发现，这主要是由于源漏极两侧的刻蚀台阶较大导致的。具体的，现有技术中通过两次湿刻工艺形成源漏极，由于湿刻工艺存在一定的误差，从而经过两次湿刻处理后的源漏极两侧会形成较大的刻蚀台阶，从而增加了非显示区域的面积，进而降低了开口率。此外，在形成有源层的过程中需要对有源层薄膜进行干法刻蚀，而位于有源层上表面的源漏极需要进行湿刻处理，由于刻蚀工艺的不同也会在源漏极两侧形成较大的刻蚀台阶，进而也会影响开口率。即便，在利用干法刻蚀形成有源层时，源漏极也采用干法刻蚀形成，也会因刻蚀工艺的误差在源漏极两侧形成较大的刻蚀台阶，影响开口率。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
有鉴于此，在本发明的一个方面，本发明提出了一种制备阵列基板的方法。该方法包括：在基板上设置栅极；在所述栅极远离所述基板的一侧设置栅极绝缘层；在所述栅极绝缘层远离所述栅极的一侧设置有源层以及源漏金属；在所述有源层以及所述源漏金属远离所述栅极绝缘层的一侧，设置第一透明导电层，并基于所述第一透明导电层，形成像素电极以及源漏金属护层，所述源漏金属护层覆盖所述源漏金属的侧壁，且暴露所述有源层远离所述栅极绝缘层一侧的沟道区的表面；以及对所述沟道区处的所述源漏金属进行刻蚀，以便形成源极以及漏极。由此，可以利用简单的生产工艺减小阵列基板中源漏极两侧的刻蚀台阶，降低驱动功耗，实现源漏极的细线化，提升像素密度。
根据本发明的实施例，所述栅极是通过以下步骤形成的：在基板上沉积第一金属层；通过第一构图工艺，基于所述第一金属层形成所述栅极，其中，所述第一构图工艺进一步包括：基于所述第一金属层，同步形成栅线以及公共电极线。由此，可以同步获得栅极、栅线以及公共电极线。
根据本发明的实施例，所述有源层以及所述源漏金属是通过以下步骤形成的：在所述栅极绝缘层远离所述栅极的一侧，依次沉积有源层薄膜以及第二金属层；基于所述有源层薄膜以及所述第二金属层，利用第二构图工艺形成所述有源层以及所述源漏金属，其中，所述第二构图工艺进一步包括：利用所述第二金属层，同步形成数据线。利用同一构图工艺获得有源层以及源漏金属，可以减少一张掩膜版的使用，进而简化生产工艺，节省成本。
根据本发明的实施例，所述像素电极以及所述源漏金属护层是通过以下步骤形成的：利用第三构图工艺，同步形成所述像素电极以及所述源漏金属护层。由此，可以同步获得像素电极以及源漏金属护层。
根据本发明的实施例，对所述沟道区处的所述源漏金属进行刻蚀时，利用所述源漏金属护层为掩膜，对所述源漏金属进行刻蚀时，同时对所述沟道区的所述有源层进行减薄处理。由此，可以利用源漏金属护层作掩膜可以形成源极、漏极以及沟道区。
根据本发明的实施例，该方法进一步包括：形成钝化层，所述钝化层覆盖所述源极、所述漏极以及所述沟道区的所述有源层，其中，所述钝化层是通过第四构图工艺形成的，所述第四构图工艺进一步包括：同步形成连接孔。由此，可以获得钝化层。
根据本发明的实施例，该方法进一步包括：沉积第二透明导电层，并通过第五构图工艺，形成公共电极。由此，可以获得公共电极。
在本发明的另一方面，本发明提出了一种阵列基板。根据本发明的实施例，该阵列基板包括：基板；栅极，所述栅极设置在所述基板上；栅极绝缘层，所述栅极绝缘层设置在所述栅极远离所述基板的一侧；有源层，所述有源层设置在所述栅极绝缘层远离所述栅极的一侧；源极以及漏极，所述源极以及所述漏极设置在所述有源层远离所述栅极绝缘层的一侧；以及像素电极以及源漏金属护层，所述像素电极以及所述源漏金属护层由第一透明导电层构成，所述源漏金属护层覆盖所述源极以及所述漏极的侧壁，且暴露所述有源层远离所述栅极绝缘层一侧的沟道区的表面。由此，可以减小该阵列基板的源漏极两侧的刻蚀台阶，实现源漏极的细线化，提升像素密度。
根据本发明的实施例，该阵列基板进一步包括：栅线以及公共电极线，所述栅线以及所述公共电极线与所述栅极均由第一金属构成，且所述栅线以及所述公共电极线与所述栅极同层设置；数据线，所述数据线与所述源极以及所述漏极均由第二金属构成，且所述数据线与所述源极以及所述漏极同层设置；钝化层，所述钝化层覆盖所述源极、所述漏极以及所述沟道区的所述有源层，且所述钝化层包括连接孔；以及公共电极，所述公共电极由第二透明导电层构成。由此，可以实现该阵列基板的使用功能。
在本发明的另一方面，本发明提出了一种显示装置。根据本发明的实施例，该显示装置包括前面所述的阵列基板。由此，该显示装置可以具有前面所述的阵列基板的全部特征以及优点，在此不再赘述。总的来说，该显示装置可以具有较高的开口率。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1显示了根据本发明一个实施例的制备阵列基板的方法的流程示意图；
图2显示了根据本发明一个实施例的阵列基板的部分结构示意图；
图3显示了现有技术中阵列基板的结构示意图；
图4显示了根据本发明一个实施例的阵列基板的部分结构示意图；
图5显示了根据本发明一个实施例的阵列基板的结构示意图；
图6显示了根据本发明另一个实施例的阵列基板的结构示意图；以及
图7显示了根据本发明另一个实施例的阵列基板的结构示意图。
附图标记说明：
100：基板；200：栅极；300：栅极绝缘层；400：有源层；410：沟道；500：源漏金属；510：源极；520：漏极；600：源漏金属护层；700：像素电极；800：钝化层；900：公共电极。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种制备阵列基板的方法。根据本发明的实施例，参考图1，该方法包括：
S100：在基板上设置栅极
根据本发明的实施例，在该步骤中，在基板上设置栅极。根据本发明的实施例，首先在基板上沉积一层第一金属层，随后通过第一构图工艺，基于第一金属层形成栅极。
根据本发明的实施，实现第一构图工艺的具体方式不受特别限制，只要能够形成栅极即可。例如，根据本发明的具体实施例，第一构图工艺可以是利用光刻技术，对第一金属层进行刻蚀，而形成栅极的。具体的，第一构图工艺可以包括：首先在第一金属层上涂覆一层光刻胶，随后利用预先定义的掩膜版对光刻胶进行曝光、显影处理，然后对第一金属层进行刻蚀处理，最后剥离光刻胶，形成栅极。
根据本发明的实施例，为了进一步简化该方法的制备步骤，还可以通过第一构图工艺，在形成栅极的过程中，基于第一金属层，同步形成栅线以及公共电极线。由此，仅需要对预先定义的掩膜版的形状进行设计即可。也即是说，第一构图工艺中使用的掩膜版包括栅极、栅线以及公共电极线的图案，经过曝光、显影以及刻蚀处理后，同时形成栅极、栅线以及公共电极线。
S200：在栅极远离基板的一侧设置栅极绝缘层
根据本发明的实施例，在该步骤中，在栅极远离基板的一侧设置栅极绝缘层。由此，可以有效的隔绝栅极以及后续步骤获得的有源层。
根据本发明的实施例，栅极绝缘层的具体材料以及设置方式不受特别限制，本领域技术人员可以根据实际需求进行选择。例如，可以采用氧化物形成栅极绝缘层，如金属氧化物或是硅的氧化物等。
S300：在栅极绝缘层远离栅极的一侧设置有源层以及源漏金属
根据本发明的实施例，在该步骤中，在栅极绝缘层远离栅极的一侧设置有源层以及源漏金属。根据本发明的实施例，首先在栅极绝缘层远离栅极的一侧，依次沉积有源层薄膜以及第二金属层，随后基于有源层薄膜以及第二金属层，利用第二构图工艺形成有源层以及源漏金属。
需要说明的是，第二构图工艺与第一构图工艺类似，实现第二构图工艺的具体方式不受特别限制。根据本发明的具体实施例，第二构图工艺也可以包括光刻胶的涂覆、曝光、显影、刻蚀以及光刻胶的剥离等工序。根据本发明的实施例，第二构图工艺中使用的掩膜版具有源漏金属的图案。需要说明的是，有源层以及源漏金属具有相同的结构，因此可以采用具有源漏金属图案的掩膜版来进行制备。具体的，参考图2，采用具有源漏金属图案的掩膜版制备的有源层400与源漏金属500具有相同的结构。现有技术中的有源层以及源漏极的制备，需要利用有源层掩膜版来制备有源层，然后再利用源漏极掩膜版制备源漏极。与现有技术相比，本发明可以减少一张掩膜版的使用，进而简化生产工艺，节省成本。
根据本发明的实施例，为了简化该方法的制备步骤，还可以在利用第二构图工艺制备有源层以及源漏金属的过程中，基于第二金属层，同步形成数据线。因此，只需要对预定义的掩膜版的形状进行设计即可。也即是说，第二构图工艺中使用的掩膜版具有源漏金属以及数据线的图案，从而同时形成有源层、源漏金属以及数据线，实现最终产品的使用功能。
根据本发明的实施例，在该步骤中，有源层、源漏金属以及数据线的制备过程中不采用半色调掩膜版实现，进而减少了半色调掩膜版灰化的步骤。由此，可以避免灰化光刻胶过程中对金属的氧化，从而可以使源漏金属的导电性能不受影响，进而能够保证后续利用源漏金属形成的源极、漏极的导电性，从而提高了最终产品的性能。
S400：在有源层以及源漏金属远离栅极绝缘层的一侧设置像素电极以及源漏金属护层
根据本发明的实施例，在该步骤中，在有源层以及源漏金属远离栅极绝缘层的一侧设置像素电极以及源漏金属护层。根据本发明的实施例，首先在源漏金属远离栅极绝缘层的一侧，沉积第一透明导电层，随后基于第一透明导电层，通过第三构图工艺，同步形成像素电极以及源漏金属护层。
根据本发明的实施例，第三构图工艺也可以与第一构图工艺类似，实现第三构图工艺的具体方式不受特别限制。也及是说，第三构图工艺也可以包括光刻胶的涂覆、曝光、显影、刻蚀以及光刻胶的剥离等工序。根据本发明的具体实施例，剥离光刻胶与刻蚀处理可以同步进行。由此，在后续制备源极以及漏极的步骤中可以直接利用源漏金属护层作为掩膜。根据本发明的实施例，第三构图工艺中使用的掩膜版具有像素电极以及源漏金属护层的图案，从而可以同时获得像素电极以及源漏金属护层。
如前所述，现有技术中，形成像素电极后对沟道区处的源漏金属进行刻蚀过程中，会对源漏金属两侧的金属产生二次刻蚀，从而会在源漏极两侧形成刻蚀台阶，进而影响开口率。具体的，参考图3，在像素电极700形成之后，对有源层400的沟道区处的源漏金属进行刻蚀形成源极510以及漏极520时，会再次对源漏金属两侧的金属进行刻蚀，从而形成刻蚀台阶(如图中圆内区域所示)，进而使非显示区域增大，降低开口率。
根据本发明的实施例，在形成像素电极时，同步形成源漏金属护层。该源漏金属护层作为源漏金属的保护层，在对沟道区处的源漏金属进行刻蚀时，可以保护源漏金属两侧的金属不被刻蚀。根据本发明的具体实施例，参考图4，源漏金属护层600覆盖源漏金属500的侧壁，并且暴露有源层远离栅极绝缘层一侧的沟道区的表面。也即是说，源漏金属护层600将源漏金属500的侧壁完全覆盖，在后续步骤中对源漏金属进行刻蚀时，可以保护源漏金属两侧的金属不被刻蚀，从而可以避免源漏极两侧刻蚀台阶的形成，进而提升最终产品的开口率。
根据本发明的实施例，源漏金属护层采用与像素电极相同的材料，可以在原本形成像素电极的过程中，同时制备源漏金属护层，由此，可以在不增加生产工序以及成本的情况下，减小源漏极两侧的刻蚀台阶。此外，虽然源漏金属两侧有源漏金属护层覆盖，占用了一定的空间，但是源漏金属护层采用透明导电材料形成，因此不会对开口率造成影响。总的来说，可以利用简单的生产工艺获得源漏极两侧刻蚀台阶减小的阵列基板，从而可以提升最终产品的开口率，同时源漏极两侧刻蚀台阶减小，还可以实现源漏极的细线化，提升像素密度。
根据本发明的实施例，在该步骤中，形成第一透明导电层时，有源层400上已经覆盖有源漏金属500的结构。也即是说，用于形成沟道区的有源层400，在设置第一透明导电层时，即已被源漏金属500覆盖。如前所述，第一透明导电层可以用于形成像素电极以及源漏金属护层，因此，第一透明导电层可以是ITO形成的。而如果首先形成具有沟道区的有源层以及源极、漏极，然后再沉积透明导电层，例如ITO，会导致沟道区有ITO微晶残留，进而影响TFT的性能。根据本发明的实施例，在沉积第一透明导电层时，有源层400的沟道区有源漏金属500覆盖，有效的保护了背沟道，提升了TFT的性能。
S500：对沟道区处的源漏金属进行刻蚀，以便形成源极以及漏极
根据本发明的实施例，在该步骤中，对沟道区处的源漏金属进行刻蚀，以便形成源极以及漏极。根据本发明的实施例，利用源漏金属护层作为掩膜，对源漏金属进行刻蚀，从而形成源极以及漏极，获得的阵列基板的结构如图5所示。
根据本发明的实施例，形成源极以及漏极之后，还可以利用源漏金属护层作为掩膜，对有源层的沟道区进行减薄处理，形成TFT沟道，提升TFT的性能。根据本发明的实施例，在该步骤中，对沟道区进行减薄处理的具体方式不受特别限制。例如，根据本发明的实施例，可以是通过干法刻蚀或是湿法刻蚀，对沟道区的有源层进行减薄处理。具体地，可以利用SF6、HCl、Cl2、He等气体对有源层的沟道区进行干法刻蚀形成TFT沟道。由于刻蚀气体不与源漏金属护层以及源漏金属反应，因此，在对沟道区进行减薄处理时，无需额外设置掩膜。
根据本发明的实施例，该方法还可以进一步包括：形成钝化层以及公共电极。根据本发明的实施例，钝化层可以通过第四构图工艺形成，且第四构图工艺可以进一步包括同步形成连接孔。根据本发明的实施例，第四构图工艺的具体方式不受特别限制，只要可以形成钝化层即可。例如，根据本发明的具体实施例，第四构图工艺也可以包括光刻工艺，光刻工艺过程中使用的掩膜版具有钝化层以及连接孔的图案。由此，可以同时获得钝化层以及连接孔。
根据本发明的实施例，公共电极可以通过第五构图工艺形成。根据本发明的实施例，第五构图工艺的具体实施方式也不受特别限制。例如，根据本发明的具体实施例，第五构图工艺也可以包括光刻工艺，光刻工艺中使用的掩膜版具有公共电极的图案。由此，可以利用简单的生产工艺获得公共电极。根据本发明的实施例，公共电极可以是由第二透明导电层形成的，具体的，公共电极可以是由ITO形成的。根据本发明的实施例，公共电极可以与上述步骤中形成的公共电极进行连接(图中未示出)。由此，可以实现公共电极的电连接。最终获得的阵列基板如图6或图7所示。需要说明的是，附图只是示意性的，不能理解为对本发明的限制。
综上所述，根据本发明的实施例，有源层以及源极、漏极形成过程中，首先有源层与源漏金属共用一张掩膜版，形成源漏金属覆盖有源层的结构，该结构可以避免后续步骤中透明导电层沉积对有源层沟道区的影响，然后利用已有的源漏金属护层结构作为掩膜，形成源极、漏极以及TFT沟道。由此，上述过程只采用了一张掩膜版来形成有源层以及源极、漏极。相比现有技术，减少了一张掩膜版的使用，从而简化了生产工艺，降低了生产成本。
需要说明的是，“第一构图工艺”、“第二构图工艺”、“第三构图工艺”、“第四构图工艺”以及“第五构图工艺”是对构图工艺的区分，而构图工艺的具体参数不受限制，本领域技术人员可以根据具体情况进行选择设计。例如，构图工艺可以为光刻工艺，也可以为喷墨打印工艺。光刻工艺中的光刻胶可以相同也可以不同，刻蚀方法可以为湿法刻蚀也可以为干法刻蚀，只要能形成对应的图案即可。
需要说明的是，针对Cu工艺产品，利用该方法还可以改善因干式剥离工艺造成的源漏极金属腐蚀或氧化的问题，进而可以改善TFT特性，提升产品良率。
在本发明的另一方面，本发明提出了一种阵列基板。根据本发明的实施例，该阵列基板可以为前面所述的方法制备的阵列基板。由此，该阵列基板可以具有与前面所述的方法制备的阵列基板相同的特征以及优点。根据本发明的实施例，参考图5，该阵列基板包括：基板100、栅极200、栅极绝缘层300、有源层400、源极510、漏极520、源漏金属护层600以及像素电极700。其中，栅极200设置在基板100上，栅极绝缘层300设置在栅极200远离基板100的一侧，有源层400设置在栅极绝缘层300远离栅极200的一侧，源极510以及漏极520设置在有源层400远离栅极绝缘层300的一侧，源漏金属护层600覆盖源极510以及漏极520的侧壁，且暴露有源层400远离栅极绝缘层300一侧的沟道区的表面。由此，可以减小该阵列基板的源漏极两侧的刻蚀台阶，降低驱动功耗，实现源漏极的细线化，提升像素密度。
下面根据本发明的具体实施例，对该阵列基板的各个结构进行详细说明：
根据本发明的实施例，栅极200可以是由第一金属构成的，源极510以及漏极520可以是由第二金属构成的，像素电极700以及源漏金属护层600可以是由第一透明导电层构成的，具体的，第一透明导电层可以为ITO。
根据本发明的实施例，源漏金属护层600覆盖源极510以及漏极520的侧壁，可以避免制备过程中源漏金属两侧金属的二次刻蚀，从而可以避免源极510以及漏极520两侧刻蚀台阶的形成。此外，源漏金属护层600为透明导电材料构成，虽然其占用一定的空间，但不会对开口率造成影响。由此，上述结构可以减小源漏极两侧的刻蚀台阶，实现源漏极的细线化，提升像素密度。
根据本发明的实施例，参考图6以及图7，该阵列基板还可以包括栅线、公共电极线、数据线(图中未示出)、钝化层800以及公共电极900。根据本发明的实施例，栅线以及公共电极线采用与栅极200相同的材料构成，也即是说，栅线以及公共电极性可以是由第一金属构成的，且栅线以及公共电极线与栅极200同层设置。根据本发明的实施例，数据线可以采用与源极510以及漏极520相同的材料构成，也即是说，数据线可以采用第二金属构成，且数据线与源极510以及漏极520同层设置。根据本发明的实施例，钝化层800覆盖源极510、漏极520以及沟道区的有源层400，且钝化层800包括连接孔。根据本发明的实施例，公共电极900可以是由第二透明导电层构成的。由此，可以实现该阵列基板的使用功能。
根据本发明的实施例，参考图7，该阵列基板还可以具有减薄处理之后的TFT沟道410。有源层400的沟道区减薄后有利于沟道的开启，提升TFT的性能。
在本发明的另一方面，本发明提出了一种显示装置。根据本发明的实施例，该显示装置包括前面所述的阵列基板。由此，该显示装置可以具有前面所述的阵列基板的全部特征以及优点，在此不再赘述。总的来说，该显示装置可以具有较高的开口率。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种制备阵列基板的方法，其特征在于，包括：
在基板上设置栅极；
在所述栅极远离所述基板的一侧设置栅极绝缘层；
在所述栅极绝缘层远离所述栅极的一侧设置有源层以及源漏金属；
在所述有源层以及所述源漏金属远离所述栅极绝缘层的一侧，设置第一透明导电层，并基于所述第一透明导电层，形成像素电极以及源漏金属护层，所述源漏金属护层覆盖所述源漏金属的侧壁，且暴露所述有源层远离所述栅极绝缘层一侧的沟道区的表面；以及
对所述沟道区处的所述源漏金属进行刻蚀，以便形成源极以及漏极。
2.根据权利要求1所述的方法，其特征在于，所述栅极是通过以下步骤形成的：
在基板上沉积第一金属层；
通过第一构图工艺，基于所述第一金属层形成所述栅极，
其中，所述第一构图工艺进一步包括：基于所述第一金属层，同步形成栅线以及公共电极线。
3.根据权利要求1所述的方法，其特征在于，所述有源层以及所述源漏金属是通过以下步骤形成的：
在所述栅极绝缘层远离所述栅极的一侧，依次沉积有源层薄膜以及第二金属层；
基于所述有源层薄膜以及所述第二金属层，利用第二构图工艺形成所述有源层以及所述源漏金属，
其中，所述第二构图工艺进一步包括：利用所述第二金属层，同步形成数据线。
4.根据权利要求1所述的方法，其特征在于，所述像素电极以及所述源漏金属护层是通过以下步骤形成的：
利用第三构图工艺，同步形成所述像素电极以及所述源漏金属护层。
5.根据权利要求4所述的方法，其特征在于，对所述沟道区处的所述源漏金属进行刻蚀时，利用所述源漏金属护层为掩膜，
对所述源漏金属进行刻蚀时，同时对所述沟道区的所述有源层进行减薄处理。
6.根据权利要求1所述的方法，其特征在于，进一步包括：
形成钝化层，所述钝化层覆盖所述源极、所述漏极以及所述沟道区的所述有源层，
其中，所述钝化层是通过第四构图工艺形成的，所述第四构图工艺进一步包括：同步形成连接孔。
7.根据权利要求1所述的方法，其特征在于，进一步包括：
沉积第二透明导电层，并通过第五构图工艺，形成公共电极。
8.一种阵列基板，其特征在于，包括：
基板；
栅极，所述栅极设置在所述基板上；
栅极绝缘层，所述栅极绝缘层设置在所述栅极远离所述基板的一侧；
有源层，所述有源层设置在所述栅极绝缘层远离所述栅极的一侧；
源极以及漏极，所述源极以及所述漏极设置在所述有源层远离所述栅极绝缘层的一侧；以及
像素电极以及源漏金属护层，所述像素电极以及所述源漏金属护层由第一透明导电层构成，所述源漏金属护层覆盖所述源极以及所述漏极的侧壁，且暴露所述有源层远离所述栅极绝缘层一侧的沟道区的表面。
9.根据权利要求8所述的阵列基板，其特征在于，进一步包括：
栅线以及公共电极线，所述栅线以及所述公共电极线与所述栅极均由第一金属构成，且所述栅线以及所述公共电极线与所述栅极同层设置；
数据线，所述数据线与所述源极以及所述漏极均由第二金属构成，且所述数据线与所述源极以及所述漏极同层设置；
钝化层，所述钝化层覆盖所述源极、所述漏极以及所述沟道区的所述有源层，且所述钝化层包括连接孔；以及
公共电极，所述公共电极由第二透明导电层构成。
10.一种显示装置，其特征在于，包括权利要求8或9所述的阵列基板。
CN201710657125.5A 2017-08-03 2017-08-03 制备阵列基板的方法、阵列基板及显示装置 Pending CN107482018A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710657125.5A CN107482018A (zh) 2017-08-03 2017-08-03 制备阵列基板的方法、阵列基板及显示装置
US16/023,840 US20190043897A1 (en) 2017-08-03 2018-06-29 Method for fabricating array substrate, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710657125.5A CN107482018A (zh) 2017-08-03 2017-08-03 制备阵列基板的方法、阵列基板及显示装置

Publications (1)

Publication Number Publication Date
CN107482018A true CN107482018A (zh) 2017-12-15

Family

ID=60598134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710657125.5A Pending CN107482018A (zh) 2017-08-03 2017-08-03 制备阵列基板的方法、阵列基板及显示装置

Country Status (2)

Country Link
US (1) US20190043897A1 (zh)
CN (1) CN107482018A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113917752A (zh) * 2021-09-30 2022-01-11 京东方科技集团股份有限公司 Tft像素结构及其制备方法、显示面板、电子设备
WO2023221782A1 (zh) * 2022-05-18 2023-11-23 京东方科技集团股份有限公司 显示面板、显示面板的制作方法及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101079429A (zh) * 2006-05-24 2007-11-28 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法
CN101122724A (zh) * 2007-08-31 2008-02-13 友达光电股份有限公司 液晶显示装置及其制造方法
CN102610564A (zh) * 2012-02-07 2012-07-25 深圳市华星光电技术有限公司 Tft阵列基板的制作方法
US20160268308A1 (en) * 2013-11-12 2016-09-15 Lg Display Co., Ltd. Array substrate for liquid crystal display devices and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100995020B1 (ko) * 2003-12-27 2010-11-19 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100978265B1 (ko) * 2006-12-29 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN101807586B (zh) * 2009-02-13 2013-07-31 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
US20180308876A1 (en) * 2017-04-20 2018-10-25 HKC Corporation Limited Active switch array substrate, manufacturing method therefor, and display panel using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101079429A (zh) * 2006-05-24 2007-11-28 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法
CN101122724A (zh) * 2007-08-31 2008-02-13 友达光电股份有限公司 液晶显示装置及其制造方法
CN102610564A (zh) * 2012-02-07 2012-07-25 深圳市华星光电技术有限公司 Tft阵列基板的制作方法
US20160268308A1 (en) * 2013-11-12 2016-09-15 Lg Display Co., Ltd. Array substrate for liquid crystal display devices and method of manufacturing the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
施敏，李明逵: "《半导体器件物理与工艺》", 30 April 2014 *
石庚辰，郝一龙: "《微机电系统技术基础》", 31 August 2006 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113917752A (zh) * 2021-09-30 2022-01-11 京东方科技集团股份有限公司 Tft像素结构及其制备方法、显示面板、电子设备
CN113917752B (zh) * 2021-09-30 2023-10-13 京东方科技集团股份有限公司 Tft像素结构及其制备方法、显示面板、电子设备
WO2023221782A1 (zh) * 2022-05-18 2023-11-23 京东方科技集团股份有限公司 显示面板、显示面板的制作方法及显示装置

Also Published As

Publication number Publication date
US20190043897A1 (en) 2019-02-07

Similar Documents

Publication Publication Date Title
JP5074625B2 (ja) 薄膜トランジスタ基板の製造方法
US8497147B2 (en) Array substrate and method of fabricating the same
CN102646632B (zh) 阵列基板及其制作方法和显示装置
CN102646633B (zh) 阵列基板及其制作方法
CN101907807A (zh) 具有氧化物薄膜晶体管的显示器及其制造方法
WO2017008497A1 (zh) 氧化物薄膜晶体管的制备方法
JP5568317B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板、及びその製造方法
TWI298951B (en) A method of forming a metal pattern and a method of fabricating tft array panel by using the same
CN105870169A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
WO2017202115A1 (zh) 薄膜晶体管及其制作方法、衬底基板及显示装置
CN110444567A (zh) 一种阵列基板及其制作方法
CN106847836A (zh) Tft基板及其制作方法
CN107482018A (zh) 制备阵列基板的方法、阵列基板及显示装置
CN112002636A (zh) 阵列基板、其制备方法以及显示面板
WO2013185454A1 (zh) 阵列基板及其制造方法和显示装置
CN104576526B (zh) 一种阵列基板及其制备方法和显示装置
CN113725157B (zh) 阵列基板及其制作方法
CN104617049B (zh) 一种阵列基板及其制作方法、显示装置
WO2019095562A1 (zh) Tft基板的制作方法
CN109801929B (zh) 一种阵列基板及其制造方法
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
CN106298813A (zh) 一种显示基板及其制作方法、显示装置
US7585712B2 (en) Methods of fabricating thin film transistor array substrate and forming metal layer of thin film transistor array substrate
CN105428368B (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
CN111128876B (zh) 一种阵列基板的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171215