JP5568317B2 - Tft−lcdアレイ基板、及びその製造方法 - Google Patents
Tft−lcdアレイ基板、及びその製造方法 Download PDFInfo
- Publication number
- JP5568317B2 JP5568317B2 JP2010000234A JP2010000234A JP5568317B2 JP 5568317 B2 JP5568317 B2 JP 5568317B2 JP 2010000234 A JP2010000234 A JP 2010000234A JP 2010000234 A JP2010000234 A JP 2010000234A JP 5568317 B2 JP5568317 B2 JP 5568317B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer thin
- pattern
- photoresist
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 118
- 238000004519 manufacturing process Methods 0.000 title claims description 60
- 239000010409 thin film Substances 0.000 claims description 137
- 229920002120 photoresistant polymer Polymers 0.000 claims description 85
- 238000000034 method Methods 0.000 claims description 75
- 238000000059 patterning Methods 0.000 claims description 69
- 239000004065 semiconductor Substances 0.000 claims description 62
- 229910052751 metal Inorganic materials 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 47
- 230000000903 blocking effect Effects 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 28
- 238000002161 passivation Methods 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 17
- 238000004380 ashing Methods 0.000 claims description 14
- 230000014759 maintenance of location Effects 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 182
- 239000007789 gas Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 239000012495 reaction gas Substances 0.000 description 5
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
Description
基板にゲート金属層薄膜を堆積し、パターニング工程により、ゲート電極とゲート・ラインとのパターンが含まれたパターンを形成するステップ1と、
前記ステップ1を完成した基板に、ゲート絶縁層薄膜と、半導体層薄膜と、TFTチャネル部分の半導体層がエッチングされることを防止する阻止層薄膜とを堆積し、パターニング工程により、ゲート絶縁層と、半導体層と、阻止層とのパターンが含まれたパターンを形成するステップ2と、
前記ステップ2を完成した基板に、オーミック接触層薄膜と、透明導電層薄膜と、ソース・ドレイン金属層薄膜と、パッシベーション層薄膜とを堆積し、パターニング工程により、オーミック接触層と、画素電極と、データ・ラインと、ソース電極と、ドレイン電極と、パッシベーション層のパターンが含まれたパターンを形成するステップ3と、を備える。
基板にゲート金属層薄膜を堆積し、パターニング工程により、ゲート電極とゲート・ラインとのパターンが含まれたパターンを形成するステップ1と、
前記ステップ1を完成した基板にゲート絶縁層薄膜と、半導体層薄膜と、TFTチャネル部分の半導体層がエッチングされることを防止する阻止層薄膜とを堆積し、パターニング工程により、ゲート絶縁層と、半導体層と、阻止層とのパターンが含まれたパターンを形成するステップ2と、
前記ステップ2を完成した基板にオーミック接触層薄膜と、透明導電層薄膜と、ソース・ドレイン金属層薄膜と、パッシベーション層薄膜とを堆積し、パターニング工程により、オーミック接触層と、画素電極と、データ・ラインと、ソース電極と、ドレイン電極と、パッシベーション層とのパターンが含まれたパターンを形成するステップ3と、を備える。
基板にゲート金属層薄膜を堆積し、第1回目パターニング工程により、ゲート電極とゲート・ラインとのパターンが含まれたパターンを形成するステップ101と、
前記ステップ101を完成した基板に、ゲート絶縁層薄膜と、半導体層薄膜と、TFTチャネル部分の半導体層がエッチングされることを防止する阻止層薄膜とを連続に堆積し、第2回目のパターニング工程により、ゲート絶縁層と、半導体層と、阻止層とのパターンが含まれたパターンを形成するステップ102と、
前記ステップ102を完成した基板に、オーミック接触層薄膜と、透明導電層薄膜と、ソース・ドレイン金属層薄膜とを連続に堆積し、第3回目パターニング工程により、オーミック接触層と、画素電極と、ソース電極と、ドレイン電極と、TFTチャネルと、データ・ラインとのパターンが含まれたパターンを形成するステップ103と、
前記ステップ103を完成した基板に、パッシベーション層薄膜を堆積し、第4回目パターニング工程を完成するステップ104と、を備える。
基板にゲート金属層薄膜を堆積し、第1回目パターニング工程により、ゲート電極とゲート・ラインとのパターンが含まれたパターンを形成するステップ201と、
前記ステップ201を完成した基板にゲート絶縁層薄膜と、半導体層薄膜と、TFTチャネル部分の半導体層がエッチングされることを防止する阻止層薄膜とを連続に堆積し、第2回目パターニング工程により、ゲート絶縁層と、半導体層と、阻止層とのパターンが含まれたパターンを形成するステップ202と、
前記ステップ202を完成した基板にオーミック接触層薄膜と、透明導電層薄膜と、ソース・ドレイン金属層薄膜とを連続に堆積し、第3回目パターニング工程により、オーミック接触層と、画素電極と、データ・ラインと、ソース・ドレイン金属層とのパターンが含まれたパターンを形成するステップ203と、
前記ステップ203を完成した基板にパッシベーション層薄膜を堆積し、第4回目パターニング工程により、ソース電極と、ドレイン電極と、TFTチャネルとのパターンが含まれたパターンを形成するステップ204と、を備える。
Claims (9)
- TFT−LCDアレイ基板の製造方法であって、
基板にゲート金属層薄膜を堆積し、パターニング工程により、ゲート電極とゲート・ラインとのパターンが含まれたパターンを形成するステップ1と、
前記ステップ1を完成した基板に、ゲート絶縁層薄膜と、半導体層薄膜と、TFTチャネル部分の半導体層がエッチングされることを防止するための阻止層薄膜とを堆積し、パターニング工程により、ゲート絶縁層と、半導体層と、阻止層とのパターンが含まれたパターンを形成するステップ2と、
前記ステップ2を完成した基板に、オーミック接触層薄膜と、透明導電層薄膜と、ソース・ドレイン金属層薄膜と、パッシべーション層薄膜とを堆積し、パターニング工程により、オーミック接触層と、画素電極と、データ・ラインと、ソース電極と、ドレイン電極と、パッシべーション層とのパターンが含まれたパターンを形成するステップ3と、を備え、
前記ステップ3は、
ステップ2を完成した基板に、オーミック接触層薄膜と、透明導電層薄膜と、ソース・ドレイン金属層薄膜とを連続に堆積し、パターニング工程により、オーミック接触層と、データ・ラインと、画素電極と、ソース・ドレイン金属層とのパターンが含まれたパターンを形成するステップ131と、
ステップ131を完成した基板に、パッシべーション層薄膜を堆積し、パターニング工程により、ソース電極と、ドレイン電極と、TFTチャネルとのパターンが含まれたパターンを形成するステップ132と、
を備えることを特徴とするTFT−LCDアレイ基板の製造方法。 - 前記ステップ2は、
前記ステップ1を完成した基板に、ゲート絶縁層薄膜と、半導体層薄膜と、阻止層薄膜とを連続に堆積するステップ121と、
前記ステップ121を完成した基板にホトレジストを塗布するステップ122と、
ハーフトーンマスク或いはグレートーンマスクにより、阻止層のパターンが形成される領域に対応するホトレジスト完全保留領域と、前記半導体層のパターンが形成される領域以外の基板上の領域に対応するホトレジスト完全除去領域と、前記ホトレジスト完全保留領域とホトレジスト完全除去領域以外の基板上の領域に対応するホトレジスト部分的保留領域とを形成するステップ123と、
露出した阻止層薄膜と、半導体層薄膜とをエッチングし、半導体層のパターンを形成するステップ124と、
ステップ124を経た後の残りのホトレジストに対してアッシング処理を行い、前記ホトレジスト部分的保留領域のホトレジストを除去するステップ125と、
露出した阻止層薄膜をエッチングし、半導体層薄膜を露出し、阻止層のパターンを形成するステップ126と、
残りのホトレジストを剥離するステップ127と、
を備えることを特徴とする請求項1に記載のTFT−LCDアレイ基板の製造方法。 - 前記ステップ131は、
ステップ127を完成した基板に、オーミック接触層薄膜と、透明導電層薄膜と、ソース・ドレイン金属層薄膜とを連続に堆積するステップ131aと、
前記ステップ131aを完成した基板に、ホトレジストを塗布するステップ131bと、
ハーフトーンマスク或いはグレートーンマスクにより、ソース・ドレイン金属層のパターンとデータ・ラインのパターンとが形成される領域に対応するホトレジスト完全保留領域と、画素電極のパターンが形成される領域に対応するホトレジスト部分的保留領域と、ホトレジスト完全保留領域とホトレジスト部分的保留領域以外の領域に対応するホトレジスト完全除去領域とを形成するステップ131cと、
露出したソース・ドレイン金属層薄膜と、透明導電層薄膜と、オーミック接触層薄膜とをエッチングし、データ・ラインとオーミック接触層とのパターンを形成するステップ131dと、
ステップ131dを経た後の残りのホトレジストに対してアッシング処理を行い、前記ホトレジスト部分的保留領域のホトレジストを除去するステップ131eと、
露出したソース・ドレイン金属層薄膜をエッチングし、透明導電層薄膜を露出し、画素電極のパターンを形成するステップ131fと、
残りのホトレジストを剥離するステップ131gと、
を備えることを特徴とする請求項1に記載のTFT−LCDアレイ基板の製造方法。 - 前記ステップ132は、
ステップ131gを完成した基板に、パッシべーション層薄膜を堆積するステップ132aと、
ステップ132aを完成した基板に、ホトレジストを堆積するステップ132bと、
一般的なマスクでTFTチャネルのパターンの所在領域にあるホトレジストを完全に露光するステップ132cと、
複数回のエッチングにより、露出したソース・ドレイン金属層薄膜と、透明導電層薄膜と、オーミック接触層薄膜とをそれぞれエッチングし、阻止層薄膜を露出することにより、ソース電極と、ドレイン電極と、TFTチャネルとのパターンを形成するステップ132dと、
を備えることを特徴とする請求項3に記載のTFT−LCDアレイ基板の製造方法。 - TFT−LCDアレイ基板の製造方法であって、
基板にゲート金属層薄膜を堆積し、パターニング工程により、ゲート電極とゲート・ラインとのパターンが含まれたパターンを形成するステップ1と、
前記ステップ1を完成した基板に、ゲート絶縁層薄膜と、半導体層薄膜と、TFTチャネル部分の半導体層がエッチングされることを防止するための阻止層薄膜とを堆積し、パターニング工程により、ゲート絶縁層と、半導体層と、阻止層とのパターンが含まれたパターンを形成するステップ2と、
前記ステップ2を完成した基板に、オーミック接触層薄膜と、透明導電層薄膜と、ソース・ドレイン金属層薄膜と、パッシべーション層薄膜とを堆積し、パターニング工程により、オーミック接触層と、画素電極と、データ・ラインと、ソース電極と、ドレイン電極と、パッシべーション層とのパターンが含まれたパターンを形成するステップ3と、
を備え、
前記ステップ3は、
ステップ2を完成した基板に、オーミック接触層薄膜と、透明導電層薄膜と、ソース・ドレイン金属層薄膜とを連続に堆積し、パターニング工程により、オーミック接触層と、画素電極と、ソース電極と、ドレイン電極と、TFTチャネルと、データ・ラインとのパターンを形成するステップ231と、
ステップ231を完成した基板に、パッシべーション層薄膜を堆積するステップ232と、
を備えることを特徴とするTFT−LCDアレイ基板の製造方法。 - 前記ステップ231は、
ステップ227を完成した基板に、オーミック接触層薄膜と、透明導電層薄膜と、ソース・ドレイン金属層薄膜とを連続に堆積するステップ231aと、
前記ステップ231aを完成した基板に、ホトレジストを塗布するステップ231bと、
ハーフトーンマスク或いはグレートーンマスクにより、ソース電極と、ドレイン電極と、データ・ラインとのパターンが形成される領域に対応するホトレジスト完全保留領域と、画素電極のパターンが形成される領域に対応するホトレジスト部分的保留領域と、ホトレジスト完全保留領域とホトレジスト部分的保留領域以外の領域に対応するホトレジスト完全除去領域とを形成するステップ231cと、
露出したソース・ドレイン金属層薄膜と、透明導電層薄膜と、オーミック接触層薄膜とをエッチングし、オーミック接触層と、データ・ラインと、TFTチャネルとのパターンを形成するステップ231dと、
ステップ231dを経た後の残りのホトレジストに対してアッシング処理を行い、前記ホトレジスト部分的保留領域のホトレジストを除去するステップ231eと、
露出したソース・ドレイン金属層薄膜をエッチングし、透明導電層薄膜を露出し、ソース電極と、ドレイン電極と、画素電極とのパターンを形成するステップ231fと、
残りのホトレジストを剥離するステップ231gと、
を備えることを特徴とする請求項5に記載のTFT−LCDアレイ基板の製造方法。 - 前記オーミック接触層と半導体層を接触させるように、阻止層パターンの面積を半導体層パターンの面積よりも小さくすることを特徴とする請求項1または請求項5に記載のTFT−LCDアレイ基板の製造方法。
- 前記阻止層の厚さは100〜300nmであることを特徴とする請求項7に記載のTFT−LCDアレイ基板の製造方法。
- 前記半導体層の厚さは40〜100nmであることを特徴とする請求項8に記載のTFT−LCDアレイ基板の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810247594.0A CN101770124B (zh) | 2008-12-30 | 2008-12-30 | Tft-lcd阵列基板及其制造方法 |
CN200810247594.0 | 2008-12-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010157740A JP2010157740A (ja) | 2010-07-15 |
JP5568317B2 true JP5568317B2 (ja) | 2014-08-06 |
Family
ID=42284505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010000234A Active JP5568317B2 (ja) | 2008-12-30 | 2010-01-04 | Tft−lcdアレイ基板、及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8199270B2 (ja) |
JP (1) | JP5568317B2 (ja) |
KR (1) | KR101118150B1 (ja) |
CN (1) | CN101770124B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102646631B (zh) * | 2011-10-28 | 2015-03-11 | 京东方科技集团股份有限公司 | Tft阵列基板的制造方法、tft阵列基板和液晶显示器 |
CN102651401B (zh) * | 2011-12-31 | 2015-03-18 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及其制造方法和显示器件 |
CN102651341B (zh) * | 2012-01-13 | 2014-06-11 | 京东方科技集团股份有限公司 | 一种tft阵列基板的制造方法 |
CN102779783B (zh) * | 2012-06-04 | 2014-09-17 | 北京京东方光电科技有限公司 | 一种像素结构及其制造方法、显示装置 |
CN103137558B (zh) * | 2013-02-06 | 2016-10-05 | 京东方科技集团股份有限公司 | 一种tn型阵列基板及其制作方法、显示装置 |
WO2014149682A1 (en) * | 2013-03-19 | 2014-09-25 | Applied Materials, Inc. | Multilayer passivation or etch stop tft |
CN103219389B (zh) | 2013-03-21 | 2016-03-16 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
CN103500730B (zh) * | 2013-10-17 | 2016-08-17 | 北京京东方光电科技有限公司 | 一种阵列基板及其制作方法、显示装置 |
KR20150142139A (ko) * | 2014-06-10 | 2015-12-22 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
CN105762112A (zh) * | 2016-04-28 | 2016-07-13 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制备方法、显示装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3284432B2 (ja) * | 1994-11-16 | 2002-05-20 | セイコーエプソン株式会社 | 液晶装置及びその製造方法 |
KR970011972A (ko) * | 1995-08-11 | 1997-03-29 | 쯔지 하루오 | 투과형 액정 표시 장치 및 그 제조 방법 |
CN1148600C (zh) * | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
JP2004157552A (ja) * | 1998-09-28 | 2004-06-03 | Sharp Corp | 液晶表示装置の製造方法 |
JP2006267877A (ja) * | 2005-03-25 | 2006-10-05 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
KR101267064B1 (ko) * | 2005-12-19 | 2013-05-23 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 |
US7952099B2 (en) | 2006-04-21 | 2011-05-31 | Beijing Boe Optoelectronics Technology Co., Ltd. | Thin film transistor liquid crystal display array substrate |
CN100544004C (zh) * | 2006-04-21 | 2009-09-23 | 北京京东方光电科技有限公司 | 一种tft lcd阵列基板及其制造方法 |
KR20080023475A (ko) * | 2006-09-11 | 2008-03-14 | 엘지전자 주식회사 | 포토리소그래피를 이용한 유기 박막 트랜지스터 제조 방법 |
US7636135B2 (en) | 2006-09-11 | 2009-12-22 | Beijing Boe Optoelectronics Technology Co., Ltd | TFT-LCD array substrate and method for manufacturing the same |
KR101375831B1 (ko) * | 2007-12-03 | 2014-04-02 | 삼성전자주식회사 | 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치 |
KR20090075554A (ko) * | 2008-01-04 | 2009-07-08 | 삼성전자주식회사 | 액정 표시 장치와 그 제조 방법 |
US8681307B2 (en) * | 2008-12-19 | 2014-03-25 | Sharp Kabushiki Kaisha | Insulated gate transistor, active matrix substrate, liquid crystal display device, and method for producing the same |
-
2008
- 2008-12-30 CN CN200810247594.0A patent/CN101770124B/zh not_active Expired - Fee Related
-
2009
- 2009-12-29 US US12/648,480 patent/US8199270B2/en not_active Expired - Fee Related
- 2009-12-30 KR KR1020090134044A patent/KR101118150B1/ko active IP Right Grant
-
2010
- 2010-01-04 JP JP2010000234A patent/JP5568317B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
KR101118150B1 (ko) | 2012-03-12 |
KR20100080465A (ko) | 2010-07-08 |
CN101770124B (zh) | 2014-09-10 |
CN101770124A (zh) | 2010-07-07 |
US8199270B2 (en) | 2012-06-12 |
JP2010157740A (ja) | 2010-07-15 |
US20100165227A1 (en) | 2010-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5568317B2 (ja) | Tft−lcdアレイ基板、及びその製造方法 | |
JP5804538B2 (ja) | フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法 | |
US7635616B2 (en) | TFT LCD array substrate and manufacturing method thereof | |
US9523895B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
JP5688909B2 (ja) | Tft−lcdアレイ基板及びその製造方法 | |
US7952099B2 (en) | Thin film transistor liquid crystal display array substrate | |
US9349760B2 (en) | Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer | |
US8324033B2 (en) | TFT array substrate and manufacturing method thereof | |
JP2008010810A (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
JP5741992B2 (ja) | Tft−lcdアレイ基板及びその製造方法 | |
US8223312B2 (en) | Method of manufacturing a display device using a barrier layer to form an ohmic contact layer | |
JP2008040502A (ja) | 薄膜トランジスタlcd画素ユニットおよびその製造方法 | |
WO2014194605A1 (zh) | 阵列基板、其制造方法及显示装置 | |
US8120032B2 (en) | Active device array substrate and fabrication method thereof | |
CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
US7575945B2 (en) | Method of forming a metal line and method of manufacturing a display substrate by using the same including etching and undercutting the channel layer | |
US7125756B2 (en) | Method for fabricating liquid crystal display device | |
US10497724B2 (en) | Manufacturing method of a thin film transistor and manufacturing method of an array substrate | |
CN111128876B (zh) | 一种阵列基板的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140623 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5568317 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |