CN100544004C - 一种tft lcd阵列基板及其制造方法 - Google Patents
一种tft lcd阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN100544004C CN100544004C CN 200610074457 CN200610074457A CN100544004C CN 100544004 C CN100544004 C CN 100544004C CN 200610074457 CN200610074457 CN 200610074457 CN 200610074457 A CN200610074457 A CN 200610074457A CN 100544004 C CN100544004 C CN 100544004C
- Authority
- CN
- China
- Prior art keywords
- layer
- array base
- base palte
- electrode
- tft lcd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000013081 microcrystal Substances 0.000 claims abstract description 12
- 239000002210 silicon-based material Substances 0.000 claims abstract description 11
- 238000002161 passivation Methods 0.000 claims abstract description 9
- 238000001755 magnetron sputter deposition Methods 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 17
- 239000002131 composite material Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 16
- 239000012528 membrane Substances 0.000 claims description 16
- 230000008021 deposition Effects 0.000 claims description 13
- 229910004205 SiNX Inorganic materials 0.000 claims description 11
- 229910020286 SiOxNy Inorganic materials 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- 229910052750 molybdenum Inorganic materials 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 229910052779 Neodymium Inorganic materials 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 abstract description 20
- 238000004062 sedimentation Methods 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 239000011521 glass Substances 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 description 25
- 229910016048 MoW Inorganic materials 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 230000002708 enhancing effect Effects 0.000 description 3
- 238000000427 thin-film deposition Methods 0.000 description 3
- 241001044684 Amadina fasciata Species 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种TFT LCD阵列基板，包括玻璃基板、形成于玻璃基板上的栅线和栅电极、形成于栅电极上的绝缘介质层、半导体层和欧姆接触层、透明像素电极、源漏电极、数据线、及钝化层，欧姆接触层由微晶硅材料构成，并与其上方透明像素电极欧姆接触；源漏电极形成于透明像素电极的上方。本发明同时也公开了相应的制造方法。本发明将5次光刻技术中的源漏电极光刻和像素电极层光刻合并在一个光刻中完成，与原有的5次光刻技术相比减少了一个光刻工艺即减少了一次曝光过程，提高了生产效率。同时还可将像素层和源漏电极层在同一台磁控溅射设备中进行连续沉积，从而提高了磁控溅射设备的利用率和降低工艺时间，达到提高产能和降低生产成本的目的。
Description
技术领域
本发明涉及一种薄膜晶体管液晶显示器(TFT LCD)阵列基板及其制造方法，尤其涉及一种用4次光刻(4Mask)工艺制造阵列基板的结构及方法。
背景技术
以TFT LCD为代表的液晶显示作为一种重要的平板显示方式，近十年里有了飞速的发展，受到人们的广泛关注。由于各厂商之间的剧烈竞争和TFT LCD制造技术的不断进步，显示质量优良，价格更加便宜的液晶显示器被不断推向市场。因此，采用更加先进的制造技术，简化生产工艺，降低生产成本成为TFT LCD生产厂商在剧烈竞争中得以生存的重要保证。
TFT LCD阵列基板的制造技术经历了从7次光刻技术(7Mask)到目前的5次光刻技术(5Mask)的发展过程，5Mask技术成为现在的TFT LCD阵列基板制造的主流。
部分厂商现在也开始在4Mask技术，4Mask技术是以5Mask技术为基准，利用灰色调光刻(Gray Tone Mask)工艺，将有源层光刻(ActiveMask)与源漏电极光刻(S/D Mask)合并成一个Mask，通过调整刻蚀(Etch)工艺，从而完成原来Active Mask和S/D Mask的功能，即通过一次Mask工艺达到两次Ma sk工艺的效果。
Gray Tone Mask技术是在Mask上使用带有条状(Slit)的图形，通过光线的干涉和衍射效应，在Mask上形成半透明的图形区域。在曝光过程中，光线只能部分透过半透明区域。通过控制曝光量，可以使光线通过Mask上的Gray Tone区域后照射到光刻胶上，使光刻胶只能部分曝光，而其他部分可以充分曝光。显影后，完全曝光区域没有光刻胶，未充分曝光的区域光刻胶的厚度就会小于完全未曝光的区域，从而在光刻胶上形成三维立体结构。通过控制Gray Tone区域的透过率，即线条区域与空白区域的“占空比”，可以控制光刻胶的厚度。这种在光刻掩膜板上使用半透明图形从而在光刻胶上形成厚度不同的三维图案的方法被统称为Gray Tone Mask技术。
5Mask技术包括5次光刻工艺，他们分别是栅电极光刻(Gate Mask)，有源层光刻(Active Mask)，源漏电极光刻(S/D Mask)，过孔光刻(ViaHole Mask)和像素电极光刻(Pixel Mask)。在每一个Mask工艺步骤中又分别包括一次或多次薄膜沉积(Thin Film Deposition)工艺和刻蚀工艺(包括干法刻蚀Dry Etch和湿法刻蚀Wet Etch)工艺，形成了5次薄膜沉积→光刻→刻蚀的循环过程。具体工艺过程如图2。
经过以上的5Mask工艺流程所得到的TFT LCD阵列基板的典型像素单元如图1所示。
发明内容
本发明目的是针对技术的发展趋势，提供一种减少光刻过程，从而减少工艺步骤，提高产能和降低成本；以及提高设备的利用率，降低工艺时间，提高生产效率的TFT LCD阵列基板及其制造方法。
为了实现上述目的，本发明提供一种TFT LCD阵列基板，一种TFT LCD阵列基板，包括：基板、形成于基板上栅线和栅电极、形成于栅电极上的绝缘介质层、有源层和欧姆接触层、透明像素电极层、源漏电极、数据线、及钝化层，其特征在于：所述欧姆接触层具体为微晶硅材料层，透明像素电极层位于微晶硅材料层的上方并与微晶硅材料层欧姆接触，数据线和源漏电极形成于透明像素电极层的上方。
其中，所述栅线和栅电极可为一层、两层或多层结构，如采用AlNd、Al、Cu、Mo、MoW或Cr的单层膜，或者为AlNd、Al、Cu Mo、MoW、Cr任意组合所构成的复合膜。所述绝缘介质层具体为SiNx、SiOx或SiOxNy的单层膜，或者为SiNx、SiOx、SiOxNy任意组合所构成的复合膜。所述源漏电极具体为Mo、MoW或Cr的单层膜，或者为Mo、MoW、Cr任意组合所构成的复合膜。
为了实现上述发明目的，本发明还同时提供一种TFT LCD阵列基板的制造方法，其特征在于，包括：
步骤一，采用磁控溅射工艺在基板上沉积一个栅极金属层，进行掩膜和刻蚀，得到栅线和栅电极；
步骤二，采用化学气相沉积法在完成步骤一的基板上沉积一个绝缘介质层，一个有源层，一个欧姆接触层，进行掩膜和刻蚀，形成薄膜晶体管部分；
步骤三，采用磁控溅射工艺在完成步骤二的基板上沉积一个透明像素电极层，一个源漏电极金属层，用灰色调掩膜板进行掩膜并刻蚀，形成透明像素电极、源漏电极和薄膜晶体管部分沟道部分；
步骤四，采用化学气相沉积法在完成步骤三的基板上沉积一个钝化层，进行掩膜和刻蚀，形成过孔并对沟道形成保护，同时露出绑定引线。
其中，所述步骤三中采用灰色调掩膜板进行掩模时，使掩膜板半透光部分对应透明像素电极部分，掩膜板不透光部分对应源漏电极及数据线部分，掩膜板完全透光部分对应其余部分。所述步骤二中沉积的欧姆接触层具体为微晶硅材料层。所述步骤三中所述透明像素电极层和源漏电极金属层是在相同或不同设备中连续进行沉积。所述步骤一中沉积栅极金属层具体为沉积AlNd、Al、Cu、Mo、MoW或Cr的单层膜，或者沉积AlNd、Al、Cu、Mo、MoW和Cr中的任意组合所构成的复合膜。所述步骤二中沉积绝缘介质层具体为沉积SiNx、SiOx或SiOxNy的单层膜，或者沉积SiNx、SiOx、SiOxNy任意组合所构成的复合膜。所述步骤三中沉积源漏电极金属层具体为沉积Mo、MoW或Cr的单层膜，或者沉积Mo、MoW、Cr之一或任意组合所构成的复合膜。
本发明与现有的5次光刻制造工艺比较主要有以下效果：提供了一种新的有别于现有的5Mask和4Mask技术的TFT LCD阵列基板及其制造方法；通过将原来的5Mask工艺简化为4Mask工艺，从而达到减少工艺步骤、提高生产效率和降低生产成本的目的；通过合并S/D Mask和ITO Mask，使得S/D金属层和ITO层可以在同一台Sputter设备中连续沉积，从而提高生产效率的同时，提高了Sputter设备的利用率。
下面将结合附图和具体实施例对本发明做进一步更为详细的说明。
附图说明
图1为TFT LCD阵列基板典型像素单元平面图形；
图2为传统的5Mask工艺流程；
图3为本发明的工艺流程；
图4为采用本发明得到的TFT LCD阵列基板典型像素单元平面图形；
图5为图4A-A截面图形；
图6为经过Gate Mask后得到的平面图形；
图7为图6A-A截面图形；
图8为经过Active Mask后得到的平面图形；
图9为图8A-A截面图形；
图10为经过G/TS/D Mask后得到的平面图形
图11为图10A-A截面图形；
图12为经过Via Hole Mask后所得到的平面及截面图形；
图13为图12A-A截面图形。
图中标识：
1、玻璃基板；2、栅电极；3、绝缘层；4、半导体层；5、透明像素电极层；6、源漏电极；7、钝化层。
具体实施方式
以下，参照附图来详细说明本发明的优选实施方式。为了实现本发明，采用的具体工艺过程见图3。
步骤一，在玻璃基板1上采用磁控溅射方法，沉积栅极金属层，Mo/AlND/Mo(400/4000/600
)。然后进行栅极金属层掩膜，并进行湿法刻蚀，形成栅线和栅电极2，如图6和图7.
作为可变通的方式，本步骤中沉积得到栅极金属层可为AlNd、Al、Cu、Mo、MoW或Cr的单层膜，也可以为AlNd、Al、Cu、Mo、MoW、Cr之一或任意组合所构成的复合膜，如Mo/AlNd/Mo或AlNd/Mo金属的复合膜。
步骤二，在完成栅极金属层刻蚀的基础上，采用PECVD依次沉积栅绝缘层3，半导体层4，欧姆接触层，即SiNx/a-Si/uc-Si(5000/2000/500)。此处为了保证后面的透明像素电极与半导体层的欧姆接触，欧姆接触层采用微晶硅(uc-Si)材料而不是n+a-Si；接下来进行有源层掩膜，经过有源层刻蚀得到TFT的有源层部分，如图8和图9所示(欧姆接触层uc-Si部分图中未明示)。
作为可变通的方式，本步骤中的栅绝缘层可为SiNx、SiOx或SiOxNy的单层膜或者SiNx、SiOx、SiOxNy之一或任意组合所构成的复合膜。
步骤三，采用磁控溅射方法，连续沉积透明像素电极层5，如ITO(500)，原漏电极层，如Mo(3000)，采用灰色调掩膜技术进行掩膜，透明像素电极部分的掩膜板为半透光部分，源漏电极及数据线部分的掩膜板为完全遮挡部分，其余部分的掩膜板为完全透光部分，经过G/TS/D Etch后，进行uc-Si刻蚀，最后得到透明像素电极与源漏和数据线，并形成TFT沟道，如图10和图11(图中沟道部分的uc-Si部分明示)；本步骤中S/D金属层和透明像素电极层可以在同一台Sputter设备连续沉积，从而提高生产效率的同时，提高Sputter设备的利用率。
作为可变通的方式，原漏电极层可以为Mo、MoW或Cr的单层膜或Mo、MoW、Cr之一或任意组合所构成的复合膜；源漏金属电极层和透明像素电极层可在不同Sputter设备中连续沉积。
步骤四，采用等离子增强化学气相沉积(PECVD)进行钝化层7沉积，厚度约为2600，进行钝化层掩膜和刻蚀，形成过孔并对沟道形成保护，同时露出绑定(Pad)引线，如图12和图13。
通过以上方法采用4Mask工艺的制造方法，得到了完整的TFT阵列基板，在减少工艺步骤，降低了生产成本和提高了生产效率，同时通过Sputter设备连续沉积S/D金属层和ITO层，提高了Sputter设备的生产效率和利用率，此外，本发明还提供了一种新的有别于现有5Mask技术和4Mask技术的TFT LCD阵列基板的制造方法。
通过上述工艺流程，得到如图4和图5所示的本发明的一种TFT LCD阵列基板。即基板1、形成于基板1上的栅线和栅电极2、形成于栅电极上的绝缘介质层3、半导体层4和欧姆接触层、透明像素电极5、源漏电极6数据线、及钝化层7，其中欧姆接触层由微晶硅材料构成，且透明像素电极5位于欧姆接触层的上方，并通过微晶硅材料实现欧姆接触，源漏电极6形成于透明像素电极5的上方。
本实施例仅给出了实现本发明特定的实施方案，但此方案中的器件结构以及工艺条件是可以变化的，如，采用负性光刻胶，沉积的各层材料结构及厚度，采用的基本沉积及蚀刻条件都可以根据液晶显示器的具体要求进行变化，但这种变化不能偏离透明像素电极层和S/D电极层连续沉积并采用灰色调掩膜技术在同一Mask下形成的精神和范畴，否则视为本发明的等同或替换。
Claims (11)
1、一种TFTLCD阵列基板，包括：基板、形成于基板上栅线和栅电极、形成于栅电极上的绝缘介质层、有源层和欧姆接触层、透明像素电极层、源漏电极、数据线、及钝化层，其特征在于：所述欧姆接触层具体为微晶硅材料层，透明像素电极层位于微晶硅材料层的上方并与微晶硅材料层欧姆接触，数据线和源漏电极形成于透明像素电极层的上方。
2、根据权利要求1所述的一种TFT LCD阵列基板，其特征在于：所述栅线和栅电极具体为AlNd、Al、Cu、Mo、MoW或Cr的单层膜，或者为AlNd、Al、Cu、Mo、MoW和Cr任意组合所构成的复合膜。
3、根据权利要求1所述的一种TFT LCD阵列基板，其特征在于：所述绝缘介质层具体为SiNx、SiOx或SiOxNy的单层膜，或者为SiNx、SiOx、SiOxNy任意组合所构成的复合膜。
4、根据权利要求1所述的一种TFT LCD阵列基板，其特征在于：所述源漏电极具体为Mo、MoW或Cr的单层膜，或者为Mo、MoW、Cr任意组合所构成的复合膜。
5、一种TFT LCD阵列基板的制造方法，其特征在于：包括：
步骤一，采用磁控溅射工艺在基板上沉积一个栅极金属层，进行掩膜和刻蚀，得到栅线和栅电极；
步骤二，采用化学气相沉积法在完成步骤一的基板上沉积一个绝缘介质层，一个有源层，一个欧姆接触层，进行掩膜和刻蚀，形成薄膜晶体管部分；
步骤三，采用磁控溅射工艺在完成步骤二的基板上沉积一个透明像素电极层，一个源漏电极金属层，用灰色调掩膜板进行掩膜并刻蚀，形成透明像素电极、源漏电极和薄膜晶体管部分沟道部分；
步骤四，采用化学气相沉积法在完成步骤三的基板上沉积一个钝化层，进行掩膜和刻蚀，形成过孔并对沟道形成保护，同时露出绑定引线。
6、根据权利要求5所述的一种TFT LCD阵列基板的制造方法，其特征在于：所述步骤三中采用灰色调掩膜板进行掩模时，使掩膜板半透光部分对应透明像素电极部分，掩膜板不透光部分对应源漏电极及数据线部分，掩膜板完全透光部分对应其余部分。
7、根据权利要求5所述的一种TFT LCD阵列基板的制造方法，其特征在于：所述步骤二中沉积的欧姆接触层具体为微晶硅材料层。
8、根据权利要求5所述的一种TFT LCD阵列基板的制造方法，其特征在于：所述步骤三中所述透明像素电极层和源漏电极金属层是在相同或不同设备中连续进行沉积。
9、根据权利要求5至8任一所述的一种TFT LCD阵列基板的制造方法，其特征在于：所述步骤一中沉积栅极金属层具体为沉积AlNd、Al、Cu、Mo、MoW或Cr的单层膜，或者沉积AlNd、Al、Cu、Mo、MoW和Cr中的任意组合所构成的复合膜。
10、根据权利要求5至8任一所述的一种TFT LCD阵列基板的制造方法，其特征在于：所述步骤二中沉积绝缘介质层具体为沉积SiNx、SiOx或SiOxNy的单层膜，或者沉积SiNx、SiOx、SiOxNy任意组合所构成的复合膜。
11、根据权利要求5至8任一所述的一种TFT LCD阵列基板的制造方法，其特征在于：所述步骤三中沉积源漏电极金属层具体为沉积Mo、MoW或Cr的单层膜，或者沉积Mo、MoW、Cr任意组合所构成的复合膜。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610074457 CN100544004C (zh) | 2006-04-21 | 2006-04-21 | 一种tft lcd阵列基板及其制造方法 |
| US11/737,954 US7952099B2 (en) | 2006-04-21 | 2007-04-20 | Thin film transistor liquid crystal display array substrate |
| KR1020070039430A KR100898694B1 (ko) | 2006-04-21 | 2007-04-23 | Ｔｆｔ ｌｃｄ 어레이 기판 및 이를 제조하는 방법 |
| JP2007113400A JP2007294970A (ja) | 2006-04-21 | 2007-04-23 | Ｔｆｔ−ｌｃｄアレー基板及びその製造方法 |
| US13/096,380 US8354305B2 (en) | 2006-04-21 | 2011-04-28 | Thin film transistor liquid crystal display array substrate and manufacturing method thereof |
| JP2011103041A JP5564464B2 (ja) | 2006-04-21 | 2011-05-02 | Ｔｆｔ−ｌｃｄアレー基板及びその製造方法 |
| US13/735,166 US8642404B2 (en) | 2006-04-21 | 2013-01-07 | Thin film transistor liquid crystal display array substrate and manufacturing method thereof |
| US14/056,199 US20140038371A1 (en) | 2006-04-21 | 2013-10-17 | Thin film transistor liquid crystal display array substrate and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610074457 CN100544004C (zh) | 2006-04-21 | 2006-04-21 | 一种tft lcd阵列基板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101060123A CN101060123A (zh) | 2007-10-24 |
| CN100544004C true CN100544004C (zh) | 2009-09-23 |
Family
ID=38866114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200610074457 Expired - Fee Related CN100544004C (zh) | 2006-04-21 | 2006-04-21 | 一种tft lcd阵列基板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100544004C (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101294235B1 (ko) * | 2008-02-15 | 2013-08-07 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| KR20100028367A (ko) * | 2008-09-04 | 2010-03-12 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN101770124B (zh) | 2008-12-30 | 2014-09-10 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| US8299466B2 (en) * | 2009-11-03 | 2012-10-30 | Applied Materials, Inc. | Thin film transistors having multiple doped silicon layers |
| TWI474487B (zh) * | 2010-11-30 | 2015-02-21 | Au Optronics Corp | 氧化物半導體薄膜電晶體結構與其製作方法 |
| CN102629578B (zh) * | 2011-09-29 | 2014-05-07 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制造方法和显示装置 |
| CN102709237B (zh) * | 2012-03-05 | 2014-06-25 | 京东方科技集团股份有限公司 | 薄膜场效应晶体管阵列基板及其制造方法、电子器件 |
| CN103199112B (zh) * | 2013-03-20 | 2017-02-15 | 北京京东方光电科技有限公司 | 一种阵列基板及其制备方法和显示面板 |
| CN103715137B (zh) * | 2013-12-26 | 2018-02-06 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN104635419B (zh) * | 2015-03-11 | 2019-05-24 | 京东方科技集团股份有限公司 | 一种阵列基板及其显示面板的制备方法、掩膜板 |
| CN105629598B (zh) * | 2016-03-11 | 2018-12-11 | 深圳市华星光电技术有限公司 | Ffs模式的阵列基板及制作方法 |
| CN109884830B (zh) * | 2019-02-28 | 2021-09-21 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置、掩模板 |
-
2006
- 2006-04-21 CN CN 200610074457 patent/CN100544004C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101060123A (zh) | 2007-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100544004C (zh) | 一种tft lcd阵列基板及其制造方法 | |
| CN100483232C (zh) | 一种tft lcd阵列基板结构及其制造方法 | |
| CN100466266C (zh) | 一种tft lcd阵列基板及制造方法 | |
| US7952099B2 (en) | Thin film transistor liquid crystal display array substrate | |
| CN100489631C (zh) | 一种tft lcd阵列基板结构及其制造方法 | |
| CN101656232B (zh) | 薄膜晶体管阵列基板制造方法 | |
| CN100524781C (zh) | 一种薄膜晶体管液晶显示器像素结构及其制造方法 | |
| CN101685229B (zh) | 液晶显示器阵列基板的制造方法 | |
| US9373701B2 (en) | Method for fabricating array substrate | |
| CN102890378B (zh) | 一种阵列基板及其制造方法 | |
| CN102709234B (zh) | 薄膜晶体管阵列基板及其制造方法和电子器件 | |
| CN102148196A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN103022056B (zh) | 一种阵列基板及制备方法、显示装置 | |
| CN104576526B (zh) | 一种阵列基板及其制备方法和显示装置 | |
| CN101364603A (zh) | 一种tft阵列基板结构及其制造方法 | |
| CN102637631A (zh) | 一种薄膜晶体管液晶显示器阵列基板及其制造方法 | |
| CN100449391C (zh) | 一种薄膜晶体管液晶显示器像素结构及其制造方法 | |
| CN100444012C (zh) | 一种薄膜晶体管液晶显示器像素结构及其制造方法 | |
| CN101364016B (zh) | 一种薄膜晶体管液晶显示器像素结构的制造方法 | |
| CN102637635B (zh) | 显示装置、液晶面板、阵列基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20071019 Address after: No. 8 West Central Road, Beijing economic and Technological Development Zone Applicant after: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd. Co-applicant after: BOE TECHNOLOGY GROUP Co.,Ltd. Address before: No. 10 Jiuxianqiao Road, Beijing, Chaoyang District Applicant before: BOE TECHNOLOGY GROUP Co.,Ltd. |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090923 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |