JP2007294970A - Ｔｆｔ−ｌｃｄアレー基板及びその製造方法 - Google Patents

Ｔｆｔ−ｌｃｄアレー基板及びその製造方法 Download PDF

Info

Publication number
JP2007294970A
JP2007294970A JP2007113400A JP2007113400A JP2007294970A JP 2007294970 A JP2007294970 A JP 2007294970A JP 2007113400 A JP2007113400 A JP 2007113400A JP 2007113400 A JP2007113400 A JP 2007113400A JP 2007294970 A JP2007294970 A JP 2007294970A
Authority
JP
Japan
Prior art keywords
layer
substrate
gate
electrode
ohmic contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007113400A
Other languages
English (en)
Inventor
朝勇 ▲デン▼
Chaoyong Deng
Seung Moo Lim
承武 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN 200610074457 external-priority patent/CN100544004C/zh
Priority claimed from CNB2006100806418A external-priority patent/CN100489631C/zh
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Publication of JP2007294970A publication Critical patent/JP2007294970A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ＴＦＴ−ＬＣＤアレー基板及びその製造方法を提供する。
【解決手段】ＴＦＴ−ＬＣＤアレー基板の製造方法は、基板にゲートライン及びそのゲートラインと接続するゲート電極を形成し、前記ゲート電極にゲート絶縁層と半導体層とを形成し、前記半導体層にオーム接触層を形成することにより、基板にトランジスタ部を形成する工程と、前記工程で作製された基板に、ゲートラインとゲート電極と電気的に絶縁し、オーム接触層を介して前記半導体層の両側にオーム接触する透明画素電極層とソース・ドレイン電極金属層と順次堆積する工程と、作製された基板に、グレートーンマスクでマスキング及びエッチングを行うことにより、透明画素電極及びソース・ドレイン電極が同時に形成する工程とを含む。
【選択図】図３

Description

本発明は、薄膜トランジスター液晶ディスプレー装置のアレー基板及びその製造方法に関し、特に、マスクの枚数が減少されたリソグラフィー工程で製造されたＴＦＴ−ＬＣＤアレー基板構造及びその製造方法に関する。
近年、ＴＦＴ−ＬＣＤが代表とする液晶ディスプレーは、重要なプレートディスプレー方法の一つとして、飛躍的に発展され、広く注目を集めっている。各メーカー間の激しい競争とＴＦＴ−ＬＣＤ製造技術の絶え間ない進歩により、ディスプレーの質が良好で、より安価な液晶ディスプレーが頻繁に市場に出されている。従って、より進歩な製造技術の採用、生産工程の簡素化及び生産コストの削減は、ＴＦＴ−ＬＣＤメーカーが激しい競争の中で生き残るための重要な保障となっている。
ＴＦＴ−ＬＣＤアレー基板の製造技術は、７マスク技術（7 mask）から現在の5マスク技術（5 mask）に発展してくる。５マスク技術は、現在、ＴＦＴ−ＬＣＤアレー基板を製造するための主流となっている。
４マスク技術を開発し始まるメーカーもいる。４マスク技術とは、５マスク技術を基にして、グレートーンマスク法（Gray Tone Mask）で、活性層マスク（Active Mask）とソース・ドレイン電極マスク（S/D Mask）とを一枚のマスクに合併し、エッチング工程を調整することで、元の活性層マスクとソース・ドレイン電極マスクの機能を実現する。すなわち、一回のマスキング工程により二回のマスキング工程の効果を奏でる。
グレートーンマスク（Gray Tone Mask）技術とは、マスク上にスリットを有するパターンが形成され、光の干渉及び回折により、マスク上に半透明のパターン領域（グレートーン領域）を形成することである。露光する際に、光の一部分のみ半透明領域を透過する。露光量をコントロールすることで、光がマスク上のグレートーン領域を通過する後フォトレジストに照射し、フォトレジストが部分的に露光され、他の領域が十分に露光される。現像した後、完全に露光された領域にフォトレジストがなくなり、露光が十分に行われていない領域のフォトレジストの厚さが完全に露光されていない領域より小さいため、フォトレジストには三次元の立体構造が形成される。グレートーン領域の光透過率をコントロールすることで、すなわち、スリット領域と空白領域との衝撃係数（デューティーファクター；duty factor）をコントロールことで、フォトレジストの厚さをコントロールできる。この半透明パターンが形成されたマスクを用いることで、フォトレジストに厚さが異なる三次元パターンを形成する方法が一般にグレートーンマスク技術と称する。
５マスク技術が5回のリソグラフィー工程を含む、それぞれゲートマスク（Gate Mask）、活性層マスク（Active Mask）、ソース・ドレインアスク（S/D Mask）、ビアーホールマスク（Via Hole Mask）、画素電極マスク（Pixel Mask）である。いずれの工程において、それぞれ一回又は複数回の薄膜堆積工程及びエッチング工程（ドライエッチング又はウェートエッチングを含む）を含むため、５マスク技術は、５回の薄膜の堆積→マスキング→エッチングのサイクルで構成される。具体的なフローチャートは図２に示される。
図１には上記５マスク技術により得られるＴＦＴ−ＬＣＤアレー基板の代表的な画素ユニットが示される。
本発明は、当該技術分野における技術発展の動向を鑑み、マスクの枚数を減少することにより、製造工程の簡素し、生産能力の向上し及びコストの削減を実現することを図り、更に、設備の利用可能度の向上、製造時間の短縮及び生産効率の改善が実現できるＴＦＴ−ＬＣＤアレー基板及びその製造方法を提供することを目的とする。
上記目的を実現するため、本発明の一つの方面では、基板と前記基板にある画素アレーとを含むＴＦＴ−ＬＣＤアレー基板であって、前記画素のいずれかは、前記基板に形成されたゲートライン及び前記ゲートラインに接続するゲート電極と、前記ゲート電極に形成されたゲート絶縁層と、前記ゲート絶縁層に形成された半導体層及び前記半導体層に形成されたオーム接触層と、前記半導体層及びオーム接触層に形成された透明画素電極と、前記透明画素電極に形成されたソース・ドレイン電極及び前記ソース・ドレイン電極に接続するデータラインと、前記ソース・ドレイン電極、データライン及び透明画素電極に形成されたパッシベーション層とを備え、前記透明画素電極は、前記半導体層の両側の上方に微結晶シリコン材料層を介して前記活性層にオーム接触することを特徴とするＴＦＴ−ＬＣＤアレー基板が提供される。
本発明の他の方面は、基板にゲート金属層が堆積され、マスキング及びエッチングを行うことにより、ゲートライン及び前記ゲートラインに接続するゲート電極が形成される第１の工程と、前記第１の工程が完了して得られた基板に、ゲート絶縁層と、半導体層と、オーム接触層とが順次堆積され、マスキング及びエッチングを行うことにより、薄膜トランジスタ部が形成される第２の工程と、前記第２の工程が完了して得られた基板に、透明画素電極層及びソース・ドレイン電極金属層が堆積され、グレートーンマスクでマスキング及びエッチングを行うことにより、透明画素電極、ソース・ドレイン電極及び薄膜トランジスタのチャンネル部分が形成される第３の工程と、前記第３の工程が完了して得られた基板に、パッシベーション層が堆積され、マスキング及びエッチングを行うことにより、ビアーホールが形成され、前記チャンネル部分が保護されると共に、パッドが露出させる第４の工程とを含むＴＦＴ−ＬＣＤアレー基板の製造方法が提供される。
上記製造方法によれば、４マスク技術でＴＦＴ−ＬＣＤアレー基板を実現でき、従来の５マスク技術と比較して、工程を簡素し、生産効率を向上し、生産コストを削減する目的が実現できる。また、ソースドレイン電極用マスク（Ｓ／Ｄマスク）と画素電極用マスク（ＩＴＯマスク）を合併することにより、ソース・ドレイン電極金属層と画素電極層が同一のスパッター（sputter）装置で連続的に堆積できるため、生産効率が向上されると共に、スパッター装置の利用可能度も向上される。
本発明の更なる他の方面では、基板と前記基板にある画素アレーとを含むＴＦＴ−ＬＣＤアレー基板であって、前記画素のいずれかは、前記基板に形成されたゲートライン及び前記ゲートラインに接続するゲート電極と、前記ゲート電極に形成されたゲート絶縁層及び前記ゲート絶縁層に形成された半導体層と、前記基板、ゲートライン、ゲート電極、ゲート絶縁層及び半導体層の上方を覆うように形成された隔離絶縁媒体層と、前記隔離絶縁媒体層に形成された透明画素電極と、前記透明画素電極の上方に形成されたソース電極、ドレイン電極及びデータラインとを備え、前記半導体層の上方に位置する隔離絶縁媒体層の両側に、その中にオーム接触層が堆積されたビアーホールが形成され、前記透明画素電極は、前記ビアーホール内のオーム接触層を介して前記半導体層にオーム接触することを特徴とするＴＦＴ−ＬＣＤアレー基板が提供される。
また、本発明の更なる他の方面では、基板に、ゲート金属層、ゲート絶縁媒体層及び半導体層が順次堆積され、グレートーンマスクでマスキング及びエッチングを行うことにより、ゲートライン、前記ゲートラインに接続するゲート電極、ゲート絶縁層及び薄膜トランジスタの半導体層部分が形成される第１の工程と、前記第１の工程が完了して得られた基板に、隔離絶縁媒体層が堆積され、前記隔離絶縁媒体層に対してビアーホールのマスキング及びエッチングを行うことにより、半導体層の上方に位置する隔離絶縁媒体層の両側にビアーホールが形成される第２の工程と、前記第２の工程が完了して得られたビアーホールに、オーム接触層が形成する第３の工程と、前記第３の工程が完了して得られた基板に、透明画素電極層、ソース・ドレイン電極金属層が堆積され、グレートーンマスクでマスキング及びエッチングを行うことにより、透明画素電極、ソース電極、ドレイン電極及び前記ドレイン電極に一体接続するデータラインが形成される第４の工程と含むＴＦＴ−ＬＣＤアレー基板の製造方法が提供される。
上記製造方法によれば、ＴＦＴ−ＬＣＤアレー基板の製造に用いるマスクの枚数がさらに減少でき、わずか３枚のマスクで、ＴＦＴ−ＬＣＤアレー基板を製造できるため、従来の製造方法と比較して、工程を簡素し、生産効率を向上し、生産コストを削減する目的が実現できる。また、ソースドレイン電極用マスク（Ｓ／Ｄマスク）と画素電極用マスク（ＩＴＯマスク）を合併することにより、ソース・ドレイン電極金属層と画素電極層が同一のスパッター（sputter）装置で連続的に堆積できるため、生産効率が向上されると共に、スパッター装置の利用可能度も向上される。
また、本発明の更なる他の方面では、基板と前記基板にある画素アレーとを含むＴＦＴ−ＬＣＤアレー基板であって、前記画素のいずれかは、前記基板に形成されたゲートライン及び前記ゲートラインに接続するゲート電極と、前記ゲート電極に形成されたゲート絶縁層及び半導体層と、前記半導体層の少なくとも両端に形成されたオーム接触層とを含む薄膜トランジスタ部分と、前記薄膜トランジスタ部分に形成され、前記ゲートライン及びゲート電極と電気的に絶縁し、前記オーム接触層を介して前記半導体層の両端にそれぞれ電気的に接触する透明画素電極と、前記透明画素電極に形成され、前記透明画素電極を介して前記半導体層に電気的に接触するソース・ドレイン電極及びデータラインとを備えるＴＦＴ−ＬＣＤアレー基板が提供される。
また、本発明の更なる他の方面では、基板上にゲートライン及び前記ゲートラインに接続するゲート電極が形成され、前記ゲート電極にゲート絶縁層及び半導体層が形成されると共に前記半導体層にオーム接触層が形成されることにより、基板に薄膜トランジスタ部分が形成される工程と、前記薄膜トランジスタ部分が形成された基板に、前記ゲートラインとゲート電極と電気的に絶縁し、前記オーム接触層を介して前記半導体層の両側にオーム接触する透明画素電極層及びソース・トレイン電極金属層が形成される工程と、前記ソース・ドレイン電極層及び透明画素電極層が形成された基板に、グレートーンマスクでマスキング及びエッチングを行うことにより、透明画素電極、ソース・ドレイン電極及びデータラインが同時に形成される工程とを含み、前記グレートーンマスクの半透光部分、不透光部分又は完全透光部分が、それぞれ前記基板の前記透明画素電極が形成すべき部分、ソース・ドレイン電極及びデータラインが形成すべき部分又はその他の部分に対応させるＴＦＴ−ＬＣＤアレー基板の製造方法が提供される。
以下、本発明の最良の実施形態を示す図面を参照しながら、本発明をより全面的に説明する。しかし、本発明は、様々な実施形態により実現でき、ここで本発明を完全に公開するため、かつ当業者に本発明の精神を伝えるために例示されたものに限定されることがない。
［第１の実施形態］
図３は本発明の第１の実施形態にかかるＴＦＴ−ＬＣＤアレー基板の製造方法のプローチャートである。具体的に、下記の工程を含む。
第１の工程（Ｓ１１）において、図６Ａ及び図６Ｂに示すように、グラス基板１に、マグネトロンスパッター蒸着法（magnetron sputtering）で、ゲート電極金属層であるＭｏ/ＡｌＮｄ/Ｍｏ（４００Å／４０００Å／６００Å）を堆積し、ゲート電極金属層に対してマスキング及びウェートエッチングを行うことで、ゲートライン及びゲート電極２を形成する。
この工程で堆積して得られたゲート電極金属層は、ＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ又はＣｒの単層膜であってもよく、ＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ又はＣｒの任意組み合わせで形成された積層膜、例えば、Ｍｏ/ＡｌＮｄ/Ｍｏ積層膜又はＡｌＮｄ/Ｍｏ積層膜であっても良い。
第２の工程（Ｓ１２）において、図７Ａ及び図７Ｂに示すように、ゲート電極金属層のエッチングが完了された基板に、プラズマ化学気相蒸着法（PECVD）により、ゲート絶縁層３、半導体層（活性層）４、オーム接触層を順次堆積し、例えば、ＳｉＮｘ/ａ−Ｓｉ/μｃ−Ｓｉ（５０００Å／２０００Å／５００Å）を形成する。ここで、後述する透明画素電極と半導体層とのオーム接触を確保するため、オーム接触層にｎ+ａ−Ｓｉの代わりに微結晶シリコン材料（μｃ−Ｓｉ）を用いる。続いて、活性層マスキング及び活性層エッチングを行うことにより、ＴＦＴの活性層部分を形成する（オーム接触層であるμｃ−Ｓｉ部分が図示せず）。この微結晶シリコン材料は、例えばリン（P）がドープされた微結晶シリコン材料であり、即ちｎ+μｃ−Ｓｉであることで、より良好な電気伝導性が得られる。
ここで、本発明のゲート絶縁層は、ＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの単層膜であってもよく、ＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの任意組み合わせで形成された積層膜であっても良い。
第３の工程（Ｓ１３）において、透明画素電極層、例えば、ＩＴＯ（５００Å）と、ソース・ドレイン電極層、例えば、Ｍｏ（３０００Å）をマグネトロンスパッター蒸着法で連続的に堆積し、グレートーンマスク技術によりマスキングを行う。ここで、透明画素電極が形成する部分に対応するマスクは、光が部分的に透過できる半透光部分であり、ソース・ドレイン電極及びデータラインが形成する部分に対応するマスクは、光が完全に遮蔽される不透光部分であり、その他のマスク部分は光が完全に透過できる完全透光部分である。露光及び現像により、三次元マスクが作製され、ソース・ドレイン電極及びチャンネル部分が形成するためのエッチングを行った後、オーム接触層μｃ−Ｓｉのエッチングを行い、最後に、図８Ａ及び図８Ｂに示すように、透明画素電極、ソース・ドレイン電極及びデータラインが形成されると共に、ＴＦＴチャンネルが形成される（チャネルにおけるオーム接触層μｃ−Ｓｉが図示せず）。この工程において、ソース・ドレイン電極金属層と透明画素電極層が同一のスパッター装置で連続的に堆積されることができるため、生産率が向上されると共に、スパッター装置の利用可能度が向上される。
ここで、ソース・ドレイン電極層が、Ｍｏ、ＭｏＷ、Ｃｒの単層膜からなってもよく、Ｍｏ、ＭｏＷ、Ｃｒの任意組み合わせで形成された積層膜からなっても良い。ソース・ドレイン電極と透明画素電極が異なるスパッター装置で連続的に堆積しても良い。
第４の工程（Ｓ１４）において、図９Ａ及び図９Ｂに示すように、ＰＥＣＶＤ法で厚さが２６００Åであるパッシベーション層を堆積し、パッシベーション層に対してマスキング及びエッチングを行い、ビアーホールを形成すると共に、チャンネルに対する保護も形成し、更に、パッドを露出させる。
本実施形態により、斬新な従来の５マスク技術及び４マスク技術と区別できるＴＦＴ−ＬＣＤアレー基板の製造方法が提供される。上記本発明に係る４マスク技術を採用することにより、ＴＦＴアレー基板が製造でき、工程の簡素化、生産コストの削減及び生産率の向上が実現すると共に、スパッター装置で連続的にＳ／Ｄ金属層及びＩＴＯ層を堆積することにより、スパッター装置の生産率及び利用可能度も向上できる。
また、本実施形態の上記工程により、図４及び図５に示されるＴＦＴ−ＬＣＤアレー基板が製造できる。このＴＦＴ−ＬＣＤアレー基板は、基板１と、基板１に形成されたゲートライン及びゲート電極２と、ゲート電極に形成されたゲート絶縁層３と、半導体層４及びオーム接触層と、透明画素電極５と、ソース・ドレイン電極６及びデータラインと、パッシベーション層７とを備える。ここで、オーム接触層は微結晶シリコン材からなり、透明画素電極５は半導体層の両側にあるソース・ドレイン領域内のオーム接触層の上方に位置し、その中の微結晶シリコン材によりオーム接触を実現する。ソース・ドレイン電極は透明画素電極５の上方に形成する。
本実施形態により、本発明を実現する特定的な例のみ提供される。実施形態におけるデバイスの構造やプロセス条件などが変更できることが言うまでも無い。例えば、ネガフォトレジストを採用しても良い。堆積された各層の材質又は厚さを変更しても良い。その他の堆積方法、例えば、蒸発（evaporation）、電子ビーム蒸発又はプラズマスプレー（plasma spray）のような物理気相蒸着法、及び常圧ＣＶＤ法のような化学蒸着法を採用することができる。また、例えば、プラズマエッチング、反応イオンエッチング（RIE）のようなドライエッチングを利用することもできる。実際の液晶ディスプレーの製造方法の要求に応じて上記方法の処理条件などが変更することがでるが、この変更は、透明画素電極層とＳ／Ｄ電極層が連続的に堆積され、グレートーンマスク技術を採用することにより、同一なマスクで透明画素電極及びソース・ドレイン電極が形成される要旨及び範囲を逸脱するものとみなさない。
［第２の実施形態］
図１０には本発明の第２の実施形態にかかるＴＦＴ−ＬＣＤアレー基板の製造方法のプローチャートが示され、具体的に下記工程を含む。
第１の工程（Ｓ２１）において、図１３Ａ及び図１３Ｂに示すように、まず清潔なグラス基板にスパッター法によりゲート金属層を堆積し、プラズマ化学気相蒸着法（PECVD）によりゲート絶縁媒体層及び半導体層を順次堆積し、ゲートライン及びゲート電極部が形成する部分、ＴＦＴ半導体層が形成する部分、又はその他の部分がそれぞれマスクの半透光部分、不透光部分又は完全透光部分に対応するようにグレートーンマスクでマスキングし、露光、現像及びエッチングなどを経て、ゲートライン及びゲート電極、さらにＴＦＴのゲート絶縁層及び半導体層部分を形成する。
ここで堆積されたゲート金属層は、ＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ又はＣｒの単層膜からなることもできるが、ＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ又はＣｒの任意組み合わせで形成された積層膜であっても良い。また、堆積されたゲート絶縁媒体層については、ＳｉＮｘ、ＳｉＯｘ或いはＳｉＯｘＮｙの単層膜からなっても良く、ＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの任意組合せで形成された積層膜からなっても良い。
第２の工程（Ｓ２２）において、図１４Ａ及び図１４Ｂに示すように、前記第１の工程で製造された基板に、プラズマ化学気相蒸着法により隔離絶縁媒体層を堆積する。後述する画素電極層と半導体層とのオーム接触を実現するため、ビアーホールのマスキング及びエッチング処理により、ＴＦＴの半導体層の両側にそれぞれビアーホールがエッチングされ形成する。
ここで堆積された隔離絶縁媒体層は、ＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの単層膜からなっても良く、ＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの任意組み合わせで形成された積層膜からなっても良い。
第３の工程（Ｓ２３）において、第２の工程（Ｓ２２）で形成されたビアーホールにオーム接触層を形成する。
画素電極及びソース・ドレイン電極と半導体層とのオーム接触を実現するため、ビアーホール内にオーム接触層が形成されることができれば、様々な方法が採用できる。図１５A〜Cにおいて、異なる方法が例示される。
（１）図１５Ａに示すように、プラズマ化学気相蒸着室内に所定の比率でＰＨ３及びＨ２が導入され、プラズマ状態にあるＰＨ３及びＨ２とビアーホール部分のａ−Ｓｉとの界面反応を起こさせ、反応条件（例えばガス比率、反応温度、プラズマエネルギーなど）をコントロールするのでアモルファスシリコンがＨ２プラズマの誘導で結晶化させられ、リンドープした微結晶シリコン層が形成する。さらに、ＰＨ３プラズマの存在により、リンの界面での界面拡散が起こられ、最終的にリンドープした微結晶シリコン（ｎ+μｃ−Ｓｉ）はオーム接触層として形成される。これで、次の工程に堆積する画素電極がリンドープした微結晶シリコン層を介して半導体層にオーム接触するための準備を整える。
（２）図１５Ｂに示すように、第２の工程に高温フォトレジストを用いてマスキングし、工程の最後にフォトレジストの剥離を行わずに、プラズマ化学気相蒸着法により直接リンドープした微結晶シリコンが堆積され、そしてフォトレジスト剥離処理で、フォトレジスト及びフォトレジスト上にあるリンドープした微結晶シリコン層が剥離され、上記（１）と同様な構成を実現でき、次の工程に堆積する画素電極がリンドープした微結晶シリコン層を介して半導体層にオーム接触するための準備を整える。
（３）図１５Ｃに示すように、第２の工程に高温フォトレジストを用いてマスキングし、工程の最後にフォトレジストの剥離を行わずに、プラズマ化学気相蒸着法によりn+ａ−Ｓｉ層が堆積されてから、薄いＭｏ（或いはＣｒ、Ｗ又はその合金）金属層が堆積され、フォトレジスト剥離処理で、フォトレジスト及びフォトレジスト上にあるｎ+ａ−Ｓｉ層及びＭｏ（或いはＣｒ、Ｗ又はその合金）金属層が剥離され、上記（１）と（２）と同様な構成を実現でき、次の工程に堆積する画素電極がＭｏ（或いはＣｒ、Ｗ又はその合金）金属層及びn+ａ−Ｓｉ層を介して半導体層にオーム接触するための準備を整える。
第４の工程（Ｓ２４）において、上記工程が完了された後、画素電極及びソース・ドレイン電極がスパッター法で連続的に堆積され、グレートーンマスクで、画素電極の形成する部分、ソース・ドレイン電極及びデータラインの形成する部分、又はその他の部分が、それぞれマスクの半透光部分、不透光部分又は完全透光部分に対応するようにマスキングし、露光、現像及びエッチングを経て、画素電極と、ソース・ドレイン電極とデータラインとが形成される。
ここで堆積されたソース・ドレイン電極金属層は、Ｍｏ、ＭｏＷ又はＣｒの単層膜からなることもできるが、Ｍｏ、ＭｏＷの任意組み合わせで形成された積層膜であっても良い。
上記工程により、図１１、図１２Ａ及び図１２Ｂに示すように、基板１に形成されたゲートライン及びゲート電極２と、ゲート絶縁層３及び半導体層４とを含むＴＦＴ−ＬＣＤアレー基板構造体が製造された。基板１、ゲートライン及びゲート電極２、ゲート絶縁層３及び半導体層４の上方を覆うように形成された隔離絶縁媒体層１７の両側に、その中にオーム接触層１５が堆積されたビアーホールが形成される。画素電極５は、ビアーホール内に堆積されたオーム接触層１５を介して半導体層４にオーム接触し、ソース電極及びドレイン電極が画素電極５の上方に位置し、データライン６とドレイン電極とが一体構造になっている。
オーム接触層１５は、リンドープした微結晶シリコン材からなる以外に、ｎ+ａ−Ｓｉ層とＭｏ、Ｃｒ、Ｗ又はそれらの合金金属層とで構成された複合層からなることもできる。ゲートライン及びゲート電極２は、ＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ又はＣｒの単層膜からなることもできるが、ＡｌＮｄ、Ａｌ、Ｃｕ、Ｍｏ、ＭｏＷ又はＣｒの任意組み合わせで形成された積層膜であっても良い。ゲート絶縁層３又は隔離絶縁媒体層１７は、ＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの単層膜からなっても良く、ＳｉＮｘ、ＳｉＯｘ又はＳｉＯｘＮｙの任意組み合わせで形成された積層膜からなっても良い。ソース・ドレイン電極又はデータライン６は、Ｍｏ、ＭｏＷ又はＣｒの単層膜からなることもできるが、Ｍｏ、ＭｏＷ又はＣｒの任意組み合わせで形成された積層膜であっても良い。
次に、図面を参照しながら本発明の第２の実施形態の好適な製造方法について説明する。
本発明に係る第２の実施形態のＴＦＴ−ＬＣＤアレー基板構造体の製造方法は、下記の工程を含む。
第1の工程（Ｓ２１）において、図１３Ａ及び図１３Ｂに示すように、基板（グラス又は石英など）１に、マグネトロンスパッター蒸着法（magnetron sputtering）により、Ｍｏ/ＡｌＮｄ/Ｍｏ（４００Å／４０００Å／６００Å）金属層を堆積し、プラズマ化学気相蒸着法（PECVD）により、ＳｉＮｘ／ａ−Ｓｉ（５０００Å／１０００Å）を順次堆積し、グレートーンマスクでマスキング、露光及び現像を行い、反応イオンエッチング法（RIE）などにより、ゲートライン及びゲート電極２、ＴＦＴ部分のゲート絶縁層３及び半導体層４を形成する。
第２の工程（Ｓ２２）において、図１４Ａ及び図１４Ｂに示すように、上記工程が完了された基板に、プラズマ化学気相蒸着法（PECVD）により、ＳｉＮｘ（２０００Å）である隔離絶縁媒体層１７を堆積し、ビアーホールのマスキング及びドライエッチングによりエッチングにより、半導体層の上方にある絶縁媒体層の両側に画素電極と半導体層とがオーム接触層を介して接続するビアーホールを形成する。
第３の工程（Ｓ２３）において、第２の工程により形成された基板に、下記方法でオーム接触層を形成する。
（１）図１５Ａに示すように、ＰＥＣＶＤの蒸着室内に所定の比率でＨ２（例えば１００００ｓｃｃｍ）及びＰＨ３（例えば５０００ｓｃｃｍ）が導入され、所定の温度（例えば３００℃）及び大気圧（例えば２５００ｍｔｏｒｒ）で、ＲＦパワーの出力値（例えば３０００ｗ）をコントロールすることで、プラズマ状態にあるＨ２及びＰＨ３と第２の工程で形成されたビアーホールのａ−Ｓｉ層との界面反応を起こさせ、微結晶シリコン層ｎ+μｃ−Ｓｉ（〜２００Å）を形成させる。
（２）図１５Ｂに示すように、第２の工程でビアーホールのマスキングするとき、高温フォトレジスト９を用い、露光及びエッチングなどによりビアーホールを形成した後、フォトレジストの剥離を行わずに、プラズマ化学気相蒸着法により微結晶シリコン層ｎ+μｃ−Ｓｉ (２００Å）が堆積され、そしてフォトレジスト剥離処理で、ｎ+μｃ−Ｓｉ層の不要とする部分及びフォトレジストが剥離され、ビアーホール内にのみｎ+μｃ−Ｓｉ層が残される構造となる。
（３）図１５Ｃに示すように、第２の工程でビアーホールのマスキングを行うとき、高温フォトレジスト９を用い、露光及びエッチングなどによりビアーホールを形成した後、フォトレジストの剥離を行わずに、プラズマ化学気相蒸着法でｎ+μｃ−Ｓｉ層(２００Å）が堆積され、スパッター法でＭｏ（或いはＣｒ、Ｗ又はその合金）金属層１０（２００Å）が堆積されてから、フォトレジスト剥離処理で、ｎ+ａ−Ｓｉ層及びＭｏ（又はＣｒ、Ｗ又はその合金）金属層の不要とする部分及びフォトレジストが剥離され、ビアーホール内にのみｎ+ａ−Ｓｉ層及びＭｏ（又はＣｒ、Ｗ又はその合金）金属層が残される構造となる。
第４の工程（Ｓ２４）において、図１１、図１２Ａ及び図１２Ｂに示すように、第３の工程が完了した基板に、ＩＴＯ層（５００Å）、Ｍｏ（或いはＣｒ、Ｗ又はその合金）金属層（３０００Å）がスパッター法で連続的に堆積され、グレートーンマスクでマスキング、露光、現像又はエッチングなどを行うことにより、画素電極５、ソース・ドレイン電極及びドレイン電極と一体化したデータライン６が形成される。
本発明に係る第２の実施形態により、従来の５マスク技術と４マスク技術と区別できる斬新なＴＦＴ−ＬＣＤアレー基板の製造方法が提供される。上記３マスク技術を採用することにより、ＴＦＴアレー基板が製造でき、工程の簡素化、生産コストの削減及び生産率の向上が実現すると共に、スパッター装置の生産率及び利用可能度も向上できる。
本実施形態により、本発明を実現する特定的な例のみ提供される。実施形態におけるデバイスの構造やプロセス条件などが変更できることが言うまでも無い。この変更は、ゲート電極とａ−ＳｉのＴＦＴ部分が同一なマスクで形成され、透明画素電極層とソース・ドレイン電極層とが連続的に堆積され、グレートーンマスク技術を採用することにより、同一なマスクで形成される本発明の要旨及び範囲を逸脱するものとみなさない。また、上記第１の実施形態と同様、当該分野に周知される方法で各層の堆積或いはエッチングを実現することができる。また、上述した微結晶接触層の形成する方法は、砒素（As）などの不純物をドープしてドープド微結晶シリコン層を形成することで導電性を実現することもできる。
本発明の要旨を逸脱しない範囲で、上述実施の形態について様様な変更を行うことが当業者にとって自明である。特許請求の範囲に属する変形や変更などが全て本発明の範囲内のものである。
ＴＦＴ−ＬＣＤアレー基板における画素ユニットの模式平面図である。 従来の５マスク工程のフローチャートである。 本発明の第１の実施形態のプローチャートである。 本発明の第１の実施形態により得られたＴＦＴ−ＬＣＤアレー基板における画素ユニットの模式平面図である。 図４のＡ―Ａ断面図である。 本発明の第１の実施形態における第１の工程（Ｓ１１）により、ゲート電極金属層のマスキングを行った後得られた基板の平面図である。 図６ＡのＡ―Ａ断面図である。 本発明の第１の実施形態における第２の工程（Ｓ１２）により、活性層のマスキングを行った後得られた基板の平面図である。 図７ＡのＡ―Ａ断面図である。 画素電極とソース・ドレイン電極のマスキングを行った後得られた基板の平面図である。 図８ＡのＡ―Ａ断面図である。 ビアーホールのマスキングを行った後得られた基板の平面図である。 図９ＡのＡ―Ａ断面図である。 本発明の第２の実施形態のプローチャートである。 本発明の第２の実施形態により得られたＴＦＴ−ＬＣＤアレー基板における画素ユニットの模式平面図である。 図１１のＡ―Ａ断面図である。 図１１のＢ―Ｂ断面図である。 本発明の第２の実施形態により、グレートーンマスクでマスキング及びエッチングなどを行った後得られた基板の平面図である。 図１３ＡのＣ―Ｃ断面図である。 本発明の第２の実施形態により、ビアーホールのマスキング及びエッチングなどを行った後得られた基板の平面図である。 図１４ＡのＤ―Ｄ断面図である。 本発明の第２の実施形態により、方法（１）に従いオーム接触層を形成する断面図である。 本発明の第２の実施形態により、方法（２）に従いオーム接触層を形成する断面図である。 本発明の第２の実施形態により、方法（３）に従いオーム接触層を形成する断面図である。
符号の説明
１基板
２ゲートライン及びゲート電極
３ゲート絶縁層
４半導体層
５画素電極
６ソース・ドレイン電極（データライン）
７パッシベーション層
９高温フォトレジスト
１０Ｍｏ（Ｗ又はＣｒ又はその合金）層
１５オーム接触層
１７隔離絶縁媒体層
フォトレジスト

Claims (27)

  1. 基板と前記基板にある画素アレーとを含むＴＦＴ−ＬＣＤアレー基板であって、
    前記画素のいずれかは、
    前記基板に形成されたゲートライン及び前記ゲートラインに接続するゲート電極と、
    前記ゲート電極に形成されたゲート絶縁層と、
    前記ゲート絶縁層に形成された半導体層及び前記半導体層に形成されたオーム接触層と、
    前記オーム接触層に形成された透明画素電極と、
    前記透明画素電極に形成されたソース・ドレイン電極及び前記ソース・ドレイン電極に接続するデータラインと、
    前記ソース・ドレイン電極、データライン及び透明画素電極に形成されたパッシベーション層とを備え、
    前記透明画素電極は、前記半導体層の両側の上方に前記オーム接触層を介して前記半導体層にオーム接触することを特徴とするＴＦＴ−ＬＣＤアレー基板。
  2. 前記オーム接触層は、微結晶シリコン材料層であることを特徴とする請求項１に記載のＴＦＴ−ＬＣＤアレー基板。
  3. 基板にゲート金属層が堆積され、マスキング及びエッチングを行うことにより、ゲートライン及び前記ゲートラインに接続するゲート電極が形成される第１の工程と、
    前記第１の工程が完了して得られた基板に、ゲート絶縁層と、半導体層と、オーム接触層とが順次堆積され、マスキング及びエッチングを行うことにより、薄膜トランジスタ部が形成される第２の工程と、
    前記第２の工程が完了して得られた基板に、透明画素電極層及びソース・ドレイン電極金属層が堆積され、グレートーンマスクでマスキング及びエッチングを行うことにより、透明画素電極、ソース・ドレイン電極及び薄膜トランジスタのチャンネル部分が形成される第３の工程と、
    前記第３の工程が完了して得られた基板に、パッシベーション層が堆積され、マスキング及びエッチングを行うことにより、ビアーホールが形成され、前記チャンネル部分が保護されると共に、パッドが露出させる第４の工程と
    を含むＴＦＴ−ＬＣＤアレー基板の製造方法。
  4. 前記第３の工程において、グレートーンマスクでマスキングを行うとき、前記グレートーンマスクの半透光部分、不透光部分又は完全透光部分がそれぞれ、前記基板の透明画素電極が形成すべき部分、ソース・ドレイン電極及びデータラインが形成すべき部分又はその他の部分に対応させることを特徴とする請求項３に記載の製造方法。
  5. 前記第２の工程において堆積されたオーム接触層が、微結晶シリコン材料層であることを特徴とする請求項３に記載の製造方法。
  6. 前記第３の工程において、前記透明画素電極層及びソース・ドレイン電極金属層は、同一又は異なる装置で連続的に堆積されることを特徴とする請求項３に記載の製造方法。
  7. 基板と前記基板にある画素アレーとを含むＴＦＴ−ＬＣＤアレー基板であって、
    前記画素のいずれかは、
    前記基板に形成されたゲートライン及び前記ゲートラインに接続するゲート電極と、
    前記ゲート電極に形成されたゲート絶縁層及び前記ゲート絶縁層に形成された半導体層と、
    前記基板、ゲートライン、ゲート電極、ゲート絶縁層及び半導体層の上方を覆うように形成された隔離絶縁媒体層と、
    前記隔離絶縁媒体層に形成された透明画素電極と、
    前記透明画素電極の上方に形成されたソース電極、ドレイン電極及びデータラインと
    を備え、
    前記半導体層の上方に位置する隔離絶縁媒体層の両側に、その中にオーム接触層が堆積されたビアーホールが形成され、
    前記透明画素電極は、前記ビアーホール内のオーム接触層を介して前記半導体層にオーム接触することを特徴とするＴＦＴ−ＬＣＤアレー基板。
  8. 前記オーム接触層は、微結晶シリコン材料層であることを特徴とする請求項７に記載のＴＦＴ−ＬＣＤアレー基板。
  9. 前記オーム接触層は、微結晶シリコン材料層、又はｎ+ａ−Ｓｉ層とＭｏ、Ｃｒ、Ｗ又はそれらの合金金属層とで構成された複合層であることを特徴とする請求項７に記載のＴＦＴ−ＬＣＤアレー基板。
  10. 前記データラインとドレイン電極とは一体構造になることを特徴とする請求項７に記載のＴＦＴ−ＬＣＤアレー基板。
  11. 基板に、ゲート金属層、ゲート絶縁媒体層及び半導体層が順次堆積され、グレートーンマスクでマスキング及びエッチングを行うことにより、ゲートライン、前記ゲートラインに接続するゲート電極、ゲート絶縁層及び薄膜トランジスタの半導体層部分が形成される第１の工程と、
    前記第１の工程が完了して得られた基板に、隔離絶縁媒体層が堆積され、前記隔離絶縁媒体層に対してマスキング及びエッチングを行うことにより、半導体層の上方に位置する隔離絶縁媒体層の両側にビアーホールが形成される第２の工程と、
    前記第２の工程が完了して得られたビアーホールに、オーム接触層が形成する第３の工程と、
    前記第３の工程が完了して得られた基板に、透明画素電極層、ソース・ドレイン電極金属層が堆積され、グレートーンマスクでマスキング及びエッチングを行うことにより、透明画素電極、ソース電極、ドレイン電極及び前記ドレイン電極に一体接続するデータラインが形成される第４の工程と
    を含むＴＦＴ−ＬＣＤアレー基板の製造方法。
  12. 前記第１の工程においてグレートーンマスクでマスキングを行うとき、前記グレートーンマスクの半透光部分、不透光部分又は完全透光部分が、それぞれ前記基板のゲートライン及びゲート電極が形成すべき部分、薄膜トランジスタの半導体部分が形成すべき部分又はその他の部分に対応させることを特徴とする請求項１１に記載の製造方法。
  13. 前記第４の工程においてグレートーンマスクでマスキングを行うとき、前記グレートーンマスクの半透光部分、不透光部分又は完全透光部分が、それぞれ前記基板の透明画素電極が形成すべき部分、ソース・ドレイン電極及びデータラインが形成すべき部分又はその他の部分に対応させることを特徴とする請求項１１に記載の製造方法。
  14. 前記第３の工程においてオーム接触層を形成するには、プラズマ化学気相蒸着室に所定の比率でＰＨ３及びＨ２が導入され、プラズマ状態にあるＰＨ３及びＨ２とビアーホール部分のａ−Ｓｉとの界面反応を起こさせ、反応条件を制御することで、微結晶シリコン層が形成されることを特徴とする請求項１１に記載の製造方法。
  15. 前記第３の工程においてオーム接触層を形成には、ビアーホールのマスキングに高温フォトレジストが採用され、工程が完了する際にフォトレジストの剥離が行わずに、化学気相蒸着法で直接微結晶シリコンを堆積し、フォトレジストの剥離処理でフォトレジスト及びその上の微結晶シリコン層を剥離することにより、ビアーホール内に微結晶シリコン層を形成することを特徴とする請求項１１に記載の製造方法。
  16. 前記第３の工程においてオーム接触層を形成するには、ビアーホールのマスキングに高温フォトレジストが採用、工程が完了する際にフォトレジストの剥離が行わずに、化学気相蒸着法により一層のｎ+ａ−Ｓｉ層を堆積してから、薄いＭｏ、Ｃｒ、Ｗ又はそれらの合金金属層を堆積し、フォトレジストの剥離処理でフォトレジスト及びその上のｎ+ａ−Ｓｉ層及びＭｏ、Ｃｒ、Ｗ又はそれらの合金金属層を剥離することにより、ビアーホール内にｎ+ａ−Ｓｉ層及びＭｏ、Ｃｒ、Ｗ又はそれらの合金金属層を形成することを特徴とする請求項１１に記載の製造方法。
  17. 前記第４の工程において、スパッター法で同一又は異なる装置で連続的に堆積することにより、透明画素電極層及びソース・トレイン電極金属層が堆積されることを特徴とする請求項１１に記載の製造方法。
  18. 基板上にゲートライン及び前記ゲートラインに接続するゲート電極が形成され、前記ゲート電極にゲート絶縁層及び半導体層が形成されると共に前記半導体層にオーム接触層が形成されることにより、基板に薄膜トランジスタ部分が形成される工程と、
    前記薄膜トランジスタ部分が形成された基板に、ソース・トレイン電極金属層と、前記ゲートライン及びゲート電極と電気的に絶縁し、前記オーム接触層を介して前記半導体層の両側にオーム接触する透明画素電極層とが形成される工程と、
    前記ソース・ドレイン電極層及び透明画素電極層が形成された基板に、グレートーンマスクでマスキング及びエッチングを行うことにより、透明画素電極、ソース・ドレイン電極及びデータラインが同時に形成される工程と
    を含み、
    前記グレートーンマスクの半透光部分、不透光部分又は完全透光部分が、それぞれ前記基板の前記透明画素電極が形成すべき部分、ソース・ドレイン電極及びデータラインが形成すべき部分又はその他の部分に対応させるＴＦＴ−ＬＣＤアレー基板の製造方法。
  19. 前記基板に薄膜トランジスタ部分が形成される工程は、
    前記基板にゲート金属層が堆積され、前記ゲート金属層に対してマスキング及びエッチングを行うことにより、ゲートライン及び前記ゲートラインに接続するゲート電極が形成されることと、
    得られた基板にゲート絶縁層、半導体層及びオーム接触層が堆積され、マスキング及びエッチングを行うことにより薄膜トランジスタ部分が形成されることと
    を含み、
    前記透明画素電極は前記ゲート絶縁層を介して前記ゲートライン及びゲート電極と電気的に絶縁することを特徴とする請求項１８に記載の製造方法。
  20. 前記透明画素電極、ソース・ドレイン電極及びデータラインが形成された基板にパッシベーション層が堆積され、マスキング及びエッチングを行うことにより、ビアーホールが形成され、チャネルが保護されると共に、パッドが露出させることを特徴とする請求項１９に記載の製造方法。
  21. 前記基板に薄膜トランジスタ部分が形成される工程は、
    ゲート金属層、ゲート絶縁媒体層及び半導体層が順次堆積され、グレートーンマスクでマスキング及びエッチングを行うことにより、ゲートライン、前記ゲートラインに接続するゲート電極、ゲート絶縁層及び半導体層が形成されたことと、
    得られた基板に、隔離絶縁媒体層が堆積され、マスキング及びエッチングを行うことにより、半導体層の上方に位置する隔離絶縁媒体層の両側にビアーホールが形成されことと、
    得られたビアーホール内にオーム接触層が形成されることと
    を含み、
    前記透明画素電極層は前記隔離絶縁媒体層を介して前記ゲートライン及びゲート電極と電気的に絶縁することを特徴とする請求項１８に記載の製造方法。
  22. 前記オーム接触層は、微結晶シリコン材料が堆積されることで形成されることを特徴とする請求項１８に記載の製造方法。
  23. 基板と前記基板にある画素アレーとを含むＴＦＴ−ＬＣＤアレー基板であって、
    前記画素のいずれかは、
    前記基板に形成されたゲートライン及び前記ゲートラインに接続するゲート電極と、前記ゲート電極に形成されたゲート絶縁層及び半導体層と、前記半導体層の少なくとも両端に形成されたオーム接触層とを含む薄膜トランジスタ部分と、
    前記薄膜トランジスタ部分に形成され、前記ゲートライン及びゲート電極と電気的に絶縁し、前記オーム接触層を介して前記半導体層の両端にそれぞれ電気的に接触する透明画素電極と、
    前記透明画素電極に形成され、前記透明画素電極を介して前記半導体層に電気的に接触するソース・ドレイン電極及びデータラインと
    を備えるＴＦＴ−ＬＣＤアレー基板。
  24. 前記オーム接触層は微結晶シリコン材料層であることを特徴とする請求項２３に記載のＴＦＴ−ＬＣＤアレー基板。
  25. 前記透明画素電極層は前記ゲート絶縁層を介して前記ゲートライン及びゲート電極と電気的に絶縁することを特徴とする請求項２３に記載のＴＦＴ−ＬＣＤアレー基板。
  26. 前記透明画素電極、ソース・ドレイン電極及びデータラインを覆うように形成されたパッシベーション層がさらに備えることを特徴とする請求項２５に記載のＴＦＴ−ＬＣＤアレー基板。
  27. 前記ゲート電極、ゲートライン、ゲート絶縁層及び半導体層の上方に形成された隔離絶縁媒体層がさらに備えられ、
    前記透明画素電極層は前記隔離絶縁媒体層を介して前記ゲートライン及びゲート電極と電気的に絶縁し、
    前記半導体層の上方に位置する隔離絶縁媒体層の両側にビアーホールが形成され、前記オーム接触層は前記ビアーホール内に堆積されることを特徴とする請求項２３に記載のＴＦＴ−ＬＣＤアレー基板。
JP2007113400A 2006-04-21 2007-04-23 Ｔｆｔ−ｌｃｄアレー基板及びその製造方法 Pending JP2007294970A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN 200610074457 CN100544004C (zh) 2006-04-21 2006-04-21 一种tft lcd阵列基板及其制造方法
CNB2006100806418A CN100489631C (zh) 2006-05-23 2006-05-23 一种tft lcd阵列基板结构及其制造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011103041A Division JP5564464B2 (ja) 2006-04-21 2011-05-02 Ｔｆｔ−ｌｃｄアレー基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007294970A true JP2007294970A (ja) 2007-11-08

Family

ID=38618639

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007113400A Pending JP2007294970A (ja) 2006-04-21 2007-04-23 Ｔｆｔ−ｌｃｄアレー基板及びその製造方法
JP2011103041A Expired - Fee Related JP5564464B2 (ja) 2006-04-21 2011-05-02 Ｔｆｔ−ｌｃｄアレー基板及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011103041A Expired - Fee Related JP5564464B2 (ja) 2006-04-21 2011-05-02 Ｔｆｔ−ｌｃｄアレー基板及びその製造方法

Country Status (3)

Country Link
US (4) US7952099B2 (ja)
JP (2) JP2007294970A (ja)
KR (1) KR100898694B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010079302A (ja) * 2008-09-25 2010-04-08 Beijing Boe Optoelectronics Technology Co Ltd 液晶表示装置のアレイ基板の製造方法
JP2015515125A (ja) * 2012-03-05 2015-05-21 京東方科技集團股▲ふん▼有限公司 薄膜トランジスタのアレイ基板及びその製造方法、並びに電子デバイス
JP2017017343A (ja) * 2008-11-28 2017-01-19 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100483232C (zh) 2006-05-23 2009-04-29 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
KR100846974B1 (ko) 2006-06-23 2008-07-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
JP4740203B2 (ja) 2006-08-04 2011-08-03 北京京東方光電科技有限公司 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法
KR100867866B1 (ko) 2006-09-11 2008-11-07 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법
CN100423082C (zh) 2006-11-03 2008-10-01 北京京东方光电科技有限公司 一种平板显示器系统内接口单元
CN100461432C (zh) 2006-11-03 2009-02-11 北京京东方光电科技有限公司 一种薄膜晶体管沟道结构
KR100917654B1 (ko) 2006-11-10 2009-09-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법
CN100442132C (zh) 2006-11-17 2008-12-10 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
CN100432770C (zh) * 2006-11-29 2008-11-12 北京京东方光电科技有限公司 一种液晶显示器装置
CN100462795C (zh) 2006-11-29 2009-02-18 北京京东方光电科技有限公司 取向液和隔垫物的制备方法
US9052550B2 (en) 2006-11-29 2015-06-09 Beijing Boe Optoelectronics Technology Co., Ltd Thin film transistor liquid crystal display
CN1996133A (zh) 2006-12-13 2007-07-11 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示器及其制造方法
CN100524781C (zh) 2006-12-13 2009-08-05 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法
KR20080060861A (ko) 2006-12-27 2008-07-02 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN100461433C (zh) 2007-01-04 2009-02-11 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
TWI481029B (zh) 2007-12-03 2015-04-11 半導體能源研究所股份有限公司 半導體裝置
CN101770124B (zh) * 2008-12-30 2014-09-10 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101807586B (zh) * 2009-02-13 2013-07-31 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101819363B (zh) * 2009-02-27 2011-12-28 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101957526B (zh) * 2009-07-13 2013-04-17 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR101876819B1 (ko) 2011-02-01 2018-08-10 삼성디스플레이 주식회사 박막트랜지스터 기판 및 그의 제조방법
US8599118B2 (en) * 2011-02-16 2013-12-03 Global Oled Technology Llc Chiplet display with electrode connectors
CN102738007B (zh) * 2012-07-02 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管的制造方法及阵列基板的制造方法
CN103123910B (zh) * 2012-10-31 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
JP6300589B2 (ja) 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9530808B2 (en) 2013-09-12 2016-12-27 Boe Technology Group Co., Ltd. TFT array substrate, manufacturing method thereof, and display device
CN106298523B (zh) * 2015-05-22 2019-12-17 鸿富锦精密工业（深圳）有限公司 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法
CN104850279B (zh) 2015-05-29 2017-11-28 京东方科技集团股份有限公司 一种声波触控装置及电子设备
CN105140181A (zh) * 2015-09-21 2015-12-09 京东方科技集团股份有限公司 Tft阵列基板的制造方法、tft阵列基板及显示装置
CN105304653B (zh) 2015-11-27 2018-07-03 深圳市华星光电技术有限公司 像素结构、阵列基板、液晶显示面板及像素结构制造方法
CN105632382B (zh) 2016-01-04 2018-05-18 京东方科技集团股份有限公司 显示装置及其检测绑定区域绑定情况的方法
US11397452B2 (en) * 2018-07-31 2022-07-26 Hewlett-Packard Development Company, L.P. Displays with partial transparent areas
CN109524356B (zh) * 2018-09-03 2021-08-31 重庆惠科金渝光电科技有限公司 一种阵列基板的制造方法、阵列基板及显示面板
CN109742158A (zh) 2019-01-31 2019-05-10 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管、阵列基板及制备方法、显示装置
DE112019007046T5 (de) * 2019-03-20 2022-01-05 Yamaha Hatsudoki Kabushiki Kaisha Linearförderer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03142842A (ja) * 1989-08-10 1991-06-18 Ind Technol Res Inst 反転共面薄膜トランジスタ及び製造法
JPH06326314A (ja) * 1993-05-12 1994-11-25 Hitachi Ltd 薄膜トランジスタおよびその製造方法
JPH09292629A (ja) * 1996-04-26 1997-11-11 Sharp Corp アクティブマトリクス基板およびその製造方法
JPH11326950A (ja) * 1998-05-18 1999-11-26 Sharp Corp アクティブマトリクス基板の製造方法
JP2001311965A (ja) * 2000-04-28 2001-11-09 Nec Corp アクティブマトリクス基板及びその製造方法
JP2005108912A (ja) * 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61203484A (ja) * 1985-03-06 1986-09-09 株式会社東芝 表示装置用駆動回路基板及びその製造方法
JPS63119577A (ja) 1986-11-07 1988-05-24 Toshiba Corp 薄膜トランジスタ
US5173753A (en) 1989-08-10 1992-12-22 Industrial Technology Research Institute Inverted coplanar amorphous silicon thin film transistor which provides small contact capacitance and resistance
JPH03159248A (ja) * 1989-11-17 1991-07-09 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JPH0562996A (ja) * 1991-03-06 1993-03-12 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
JPH04280637A (ja) * 1991-03-08 1992-10-06 Nippondenso Co Ltd 薄膜トランジスタの製造方法
US5473168A (en) 1993-04-30 1995-12-05 Sharp Kabushiki Kaisha Thin film transistor
JPH08313934A (ja) 1995-05-22 1996-11-29 Toshiba Corp アレイ基板、その製造方法、液晶表示装置およびその製造方法
JPH09113931A (ja) 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
KR100222961B1 (ko) * 1996-03-26 1999-10-01 윤종용 Tft-lcd 소자 및 그 제조 방법
JP2000101091A (ja) 1998-09-28 2000-04-07 Sharp Corp 薄膜トランジスタ
TW413949B (en) 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
KR100315914B1 (ko) * 1998-12-12 2002-12-26 삼성전자 주식회사 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
JP3391343B2 (ja) * 1999-10-26 2003-03-31 日本電気株式会社 アクティブマトリクス基板及びその製造方法
JP4118484B2 (ja) * 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
KR100397875B1 (ko) * 2000-05-18 2003-09-13 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
TW499605B (en) * 2000-10-27 2002-08-21 Acer Display Tech Inc Manufacture method of thin film transistor flat panel display
JP4802364B2 (ja) * 2000-12-07 2011-10-26 ソニー株式会社 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
JP2002202527A (ja) * 2000-12-28 2002-07-19 Nec Corp アクティブマトリクス型液晶表示装置
KR100795344B1 (ko) 2001-05-29 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
US6953934B2 (en) * 2002-03-06 2005-10-11 Canon Kabushiki Kaisha Radiation detection apparatus and system
KR100897505B1 (ko) * 2002-11-19 2009-05-15 삼성전자주식회사 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법
KR100951898B1 (ko) * 2002-12-09 2010-04-09 삼성전자주식회사 포토레지스트 제거용 스트리핑 조성물 및 이를 사용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법
KR100558985B1 (ko) 2003-06-27 2006-03-10 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판의 제조 방법
JP2005258387A (ja) * 2003-07-29 2005-09-22 Sony Corp 露光用マスクおよびマスクパターンの製造方法
US7629633B2 (en) * 2004-05-20 2009-12-08 Isaac Wing Tak Chan Vertical thin film transistor with short-channel effect suppression
GB0411968D0 (en) * 2004-05-28 2004-06-30 Koninkl Philips Electronics Nv Transflective liquid crystal display device
US7527994B2 (en) * 2004-09-01 2009-05-05 Honeywell International Inc. Amorphous silicon thin-film transistors and methods of making the same
KR101085137B1 (ko) * 2004-12-23 2011-11-21 엘지디스플레이 주식회사 액정 표시 패널 및 그 제조방법
KR101085132B1 (ko) * 2004-12-24 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR100919636B1 (ko) * 2005-06-30 2009-09-30 엘지디스플레이 주식회사 리프트 오프를 이용한 패턴 형성 방법과 이를 이용한액정표시장치용 어레이 기판의 제조방법
CN100483232C (zh) 2006-05-23 2009-04-29 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
KR100846974B1 (ko) 2006-06-23 2008-07-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
JP4740203B2 (ja) 2006-08-04 2011-08-03 北京京東方光電科技有限公司 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法
KR100867866B1 (ko) 2006-09-11 2008-11-07 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법
CN100499138C (zh) 2006-10-27 2009-06-10 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
CN100463193C (zh) 2006-11-03 2009-02-18 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
CN100461432C (zh) 2006-11-03 2009-02-11 北京京东方光电科技有限公司 一种薄膜晶体管沟道结构
KR100917654B1 (ko) 2006-11-10 2009-09-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법
CN1959508A (zh) 2006-11-10 2007-05-09 京东方科技集团股份有限公司 一种tft lcd阵列基板结构和制造方法
CN100442132C (zh) 2006-11-17 2008-12-10 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
CN100432770C (zh) 2006-11-29 2008-11-12 北京京东方光电科技有限公司 一种液晶显示器装置
US9052550B2 (en) 2006-11-29 2015-06-09 Beijing Boe Optoelectronics Technology Co., Ltd Thin film transistor liquid crystal display
CN1996133A (zh) 2006-12-13 2007-07-11 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示器及其制造方法
CN100524781C (zh) 2006-12-13 2009-08-05 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03142842A (ja) * 1989-08-10 1991-06-18 Ind Technol Res Inst 反転共面薄膜トランジスタ及び製造法
JPH06326314A (ja) * 1993-05-12 1994-11-25 Hitachi Ltd 薄膜トランジスタおよびその製造方法
JPH09292629A (ja) * 1996-04-26 1997-11-11 Sharp Corp アクティブマトリクス基板およびその製造方法
JPH11326950A (ja) * 1998-05-18 1999-11-26 Sharp Corp アクティブマトリクス基板の製造方法
JP2001311965A (ja) * 2000-04-28 2001-11-09 Nec Corp アクティブマトリクス基板及びその製造方法
JP2005108912A (ja) * 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010079302A (ja) * 2008-09-25 2010-04-08 Beijing Boe Optoelectronics Technology Co Ltd 液晶表示装置のアレイ基板の製造方法
JP2017017343A (ja) * 2008-11-28 2017-01-19 株式会社半導体エネルギー研究所 半導体装置
JP2015515125A (ja) * 2012-03-05 2015-05-21 京東方科技集團股▲ふん▼有限公司 薄膜トランジスタのアレイ基板及びその製造方法、並びに電子デバイス

Also Published As

Publication number Publication date
US8642404B2 (en) 2014-02-04
US20070246707A1 (en) 2007-10-25
US20140038371A1 (en) 2014-02-06
JP5564464B2 (ja) 2014-07-30
US20130122624A1 (en) 2013-05-16
US8354305B2 (en) 2013-01-15
JP2011155303A (ja) 2011-08-11
US7952099B2 (en) 2011-05-31
KR20070104296A (ko) 2007-10-25
KR100898694B1 (ko) 2009-05-22
US20110223700A1 (en) 2011-09-15

Similar Documents

Publication Publication Date Title
JP5564464B2 (ja) Ｔｆｔ−ｌｃｄアレー基板及びその製造方法
JP5079392B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板構造及びその製造方法
CN101656232B (zh) 薄膜晶体管阵列基板制造方法
US7636135B2 (en) TFT-LCD array substrate and method for manufacturing the same
CN102034750B (zh) 阵列基板及其制造方法
US8735888B2 (en) TFT-LCD array substrate and manufacturing method thereof
US9349760B2 (en) Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer
US9716110B2 (en) Array substrate, method for manufacturing the same, and display device
US7955911B2 (en) TFT-LCD pixel unit and method for manufacturing the same
US8223312B2 (en) Method of manufacturing a display device using a barrier layer to form an ohmic contact layer
CN100544004C (zh) 一种tft lcd阵列基板及其制造方法
CN100489631C (zh) 一种tft lcd阵列基板结构及其制造方法
CN102890378B (zh) 一种阵列基板及其制造方法
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
CN102655117B (zh) 阵列基板及制造方法、显示装置
CN102637631B (zh) 一种薄膜晶体管液晶显示器阵列基板的制造方法
KR20050066590A (ko) 액정표시장치용 어레이 기판 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110726