KR100222961B1 - Tft-lcd 소자 및 그 제조 방법 - Google Patents

Tft-lcd 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100222961B1
KR100222961B1 KR1019960008249A KR19960008249A KR100222961B1 KR 100222961 B1 KR100222961 B1 KR 100222961B1 KR 1019960008249 A KR1019960008249 A KR 1019960008249A KR 19960008249 A KR19960008249 A KR 19960008249A KR 100222961 B1 KR100222961 B1 KR 100222961B1
Authority
KR
South Korea
Prior art keywords
layer
source
conductive layer
electrode
drain
Prior art date
Application number
KR1019960008249A
Other languages
English (en)
Other versions
KR970066688A (ko
Inventor
공향식
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960008249A priority Critical patent/KR100222961B1/ko
Publication of KR970066688A publication Critical patent/KR970066688A/ko
Application granted granted Critical
Publication of KR100222961B1 publication Critical patent/KR100222961B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

TET-LCD 소자 및 그 제조 방법에 있어서, 소오스/드레인 전극과 소오스/드레인 라인 및 화소 전극이 동일한 투광성 도전층으로 이루어짐과 아울러 상기 드레인 전극에 화소 전극이 일체로 연장되며, 상기 투광성 도전층의 저항보다 작은 저항을 갖는 도전층이 상기 소오스/드레인 라인상에 추가로 형성되어 최종적인 소오스/드레인 라인의 저항이 감소된다.
따라서, 소오스/드레인 라인의 신호 지연이 감소되어 고품질, 고정세의 TFT-LCD 소자가 가능하게 된다.

Description

TET-LCD 소자 및 그 제조 방법
제1도는 종래의 TFT-LCD 소자의 구조를 나타낸 단면도.
제2(a) 내지 (d)도는 제1도의 TFT-LCD 소자의 제조 방법을 나타낸 단면 공정도.
제3(a)와 (b)도는 본 발명에 의한 TFT-LCD 소자의 구조 및 소오스/드레인 라인의 구조를 각각 나타낸 단면도.
제4(a) 내지 (c)도는 본 발명에 의한 TFT-LCD 소자의 제조 방법을 나타낸 단면 공정도.
본 발명은 TFT-LCD 기술에 관한 것으로, 더욱 상세하게는 소오스/드레인 라인이 투광성 도전층과 상기 투광성 도전층의 저항보다 작은 저항을 갖는 도전층의 복수 층으로 이루어져 소오스/드레인 라인의 큰 저항으로 인한 신호 지연을 개선하도록 한 TFT-LCD 소자 및 그 제조 방법에 관한 것이다.
최근 화상 정보의 전달 매체로서 표시 장치의 소형화 및 고품질화에 많은 관심이 집중됨에 따라 지금까지 사용되어 왔던 부피가 큰 CRT(cathode ray tube)를 대신하는 각종의 평판 표시 장치가 개발, 보급되고 있다. 이러한 평판 표시 장치들 중의 하나인 액정 표시 장치는 화질의 색상 측면에서 CRT에 필적할 정도이거나 그 이상으로 수준으로 발전되었다.
특히, 액정 기술과 반도체 기술이 혼합된 액티브 매트릭스형 액정 평판 표시 장치는 매트릭스 형태로 배열된 각 화소들에 배선형 특성을 갖춘 액티브 소자들이 부가되어 액정의 전기 광학적 효과에 메모리 기능이 구비된 것으로, 통상의 박막 트랜지스터 또는 박막 다이오드를 이용하여 매트릭스의 화소 선택형 어드레스 배선과 함께 수 만개의 내지 수 백만개가 유리 기판상에 집적화되어 매트릭스 회로를 구성한다.
한편, 종래에는 제조 공정을 단순화하여 생산성의 향상과 원가 절감을 실현하기 위한 방안으로서 적은 수의 마스크를 필요로 하는 TFT-LCD 소자의 구조가 제안되었는데 그 중에서 투광성 도전층으로 이루어지는 화소 전극과 소오스/드레인 전극 및 소오스/드레인 라인이 동시에 형성되는 구조가 주목을 받고 있다.
제1도는 종래의 TFT-LCD 소자의 구조를 나타낸 단면도이다.
종래의 TFT-LCD 소자는 기판(1)과, 기판(1)의 TFT 영역상에 형성되는 게이트(3)와, 게이트(3)를 포함한 기판(1)의 전면상에 적층되는 게이트 절연막(5)과, 게이트(3) 상에만 위치하도록 게이트 절연막(5) 상에 형성되는 비정질 실리콘 층(7)과, 비정질 실리콘 층(7)상의 양측에 각각 형성되는 n+ 도핑된 비정질 실리콘층(9a), (9b)과, 비정질 실리콘층(8), (9)상에 각각 형성되는 소오스/드레인 전극(10), (11)과, 드레인 전극(11)에 일체로 연결되며 게이트 절연막(5) 상의 화소 영역에까지 연장되도록 형성되는 화소 전극(13)과, 화소 전극(13)을 노출시키며 기판(1)의 전면상에 형성되는 보호층(15)으로 구성된다.
이와 같이 구성되는 종래의 TFT-LCD 소자의 제조 방법을 제2(a)도 내지 제2(d)도를 참조하여 설명하면 다음과 같다.
제2(a)도에 도시된 바와 같이, 먼저, 기판(1)의 전면상에 게이트(3)를 위한 금속층을 증착한 후 사진 식각 공정에 의해 기판(1)의 TFT 영역상에 게이트 라인(도시 안됨) 및 게이트(3)를 형성한다.
제2(b)도에 도시된 바와 같이, 게이트(3)를 포함한 기판(1)의 전면상에 비정질 게이트 절연막(5)과 비정질 실리콘 층(7) 및 n+ 도핑된 비정질 실리콘 층(9)을 순차적으로 적층한 후 사진 식각 공정에 의해 n+ 도핑된 비정질 실리폰 층(9)과 비정질 실리콘 층(7)의 패턴을 형성한다.
제2(c)도에 도시된 바와 같이, 상기 비정질 실리콘 층(9)의 패턴을 포함한 기판(1)의 전면 상에 소오스 전극(10)과 드레인 전극(11) 및 화소 전극(13)으로 사용될 ITO의 금속층을 적층 한다.
이어서, 통상의 사진 식각법에 의해 비정질 실리콘 층(8)의 양측상에 소오스 전극(10)과 드레인 전극(11)을 각각 형성함과 동시에 드레인 전극(11)에 일체로 연결되며 게이트 절연막(5) 상의 화소 영역까지 연장되도록 화소 전극(13)을 형성한 후 소오스 전극(10) 및 드레인 전극(11) 사이에 노출된 비정질 실리콘 층(9)의 영역을 완전히 제거하여 비정질 실리콘 층(7)상의 양측에 각각 비정질 실리콘 층(9a), (9b)을 형성한다.
제2(d)도에 도시된 바와 같이, 상기 소오스(10)과 드레인 전극(11) 및 화소 전극(13)을 포함한 기판(1)의 전면상에 보호층(15)을 적층한다. 이후, 통상적인 사진 식각법에 의하여 화소 영역의 보호층(15)을 제거하여 화소 전극(13)을 노출시킨다.
이와 같이 제조되는 종래의 TFT-LCD 소자에서는 소오스/드레인 전극 및 소오스/드레인 라인과 화소 전극이 모두 투광성 도전층, 예를 들어 저항이 비교적 큰 ITO 층으로 이루어져 있어 소오스/드레인 라인의 신호 지연이 매우 커지게 된다. 이는 대면적, 고정세를 지향하는 고품질의 액정 표시 장치를 개발하는데 장애 요인이 되어 왔다.
따라서, 본 발명의 목적은 투광성 도전층으로 이루어진 소오스/드레인 라인의 신호 지연을 감소시켜 TFT-LCD의 품질을 향상시킬 수 있도록 한 TFT-LCD 소자 및 그 제조 방법을 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명은 드레인 전극 및 화소 전극이 일체로 이루어지고, 상기 소오스 전극과 드레인 전극 및 화소 전극이 동일한 투광성 도전층으로 이루어지며, 소오스/드레인 라인이 상기 투광성 도전층과 상기 투광성 도전층의 저항보다 작은 저항을 가지며 상기 투광성 도전층상에 형성되는 도전층으로 이루어져 소오스 라인과 드레인 라인의 신호 지연을 감소시키는 것을 특징으로 한다.
또한, 이와 같은 목적을 달성하기 위한 본 발명은 소오스 전극과, 드레인 전극과, 화소 전극과, 소오스/드레인 라인을 투광성 도전층으로 형성함과 동시에 상기 드레인 전극과 화소 전극을 일체로 형성하는 단계와, 상기 투광성 도전층의 저항보다 작은 저항을 갖는 도전층을 상기 소오스 라인과 드레인 라인의 상부에 형성하여 복수 층으로 이루어진 소오스 라인과 드레인 라인을 최종적으로 형성하는 단계를 포함하여 소오스 라인과 드레인 라인의 신호 지연을 감소시키는 것을 특징으로 한다.
이하, 본 발명에 의한 TFT-LCD 소자 및 그 제조 방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일한 부분에는 동일한 부호가 부여되도록 한다.
제3(a)와 (b)도는 본 발명에 의한 TFT-LCD 소자의 구조 및 소오스/드레인 라인의 구조를 각각 나타낸 단면도이다.
본 발명의 TFT-LCD 소자는 소오스/드레인 전극(10), (11)과 소오스 전극(10)의 연장선, 즉 데이터 라인(10a, 11a)과, 드레인 전극(11)의 연장부분, 즉 화소 전극(13) 모두가 투광성 도전층으로 이루어지고, 소오스/드레인 전극(10), (11)과 데이터 라인(10a, 11a) 상에 상기 투광성 도전층의 저항보다 작은 저항을 갖는 도전층으로 이루어진 전도층(32, 33)이 각각 형성되어 최종적인 소오스/드레인 라인이 복수 개, 예를 들어 2개의 도전층으로 이루어진다.
복층 구조의 소오스/드레인 전극 중, 드레인 전극의 상부 전극층(31)은 보호층(15)과 함께 화소 영역의 경계선까지 동일하게 연장된다.
아울러, 서로 소정간격 이격된 소오스/드레인 전극 사이의 노출된 반도체 층에는 에치 스토퍼 없이 보호층(15)이 바로 반도체 층, 예를 들어 비정질 반도체 층(7)과 접촉된다.
이와 같이 구성되는 TFT-LCD 소자의 제조 방법을 제4(a) 내지 (c)도를 참조하여 설명하면 다음과 같다.
제4(a)도를 참조하면, 먼저, 제2(a)도 내지 제2(b)도에 도시된 바와 같은 공정을 실시하여 투광성 절연기판, 예를 들어 유리기판(1)의 TFT 영역상에 게이트 라인(도시 안됨) 및 게이트(3)를 형성하고, 게이트(3)를 포함한 기판(1)의 전면상에 게이트 절연막(5)을 적층하고, 게이트(3) 상에만 위치하도록 게이트 절연막(5)상에 반도체 층, 예를 들어 액티브 패턴의 비정질 실리콘 층(7)과 n+ 도핑된 비정질 실리콘층(또는 오믹 콘택층:9)을 형성한다.
제4(b)도를 참조하면, 상기 비정질 실리콘층(9)을 포함한 기판(1)의 전면상에 소오스/드레인 전극과 소오스/드레인 라인을 위한 투광성 도전층과, 소오스/드레인 라인을 위한 소정의 도전층을 순차적으로 적층한다.
여기서, 상기 소정의 도전층, 예를 들어 크롬으로 이루어진 금속층은 상기 투광성 도전층의 저항보다 작은 저항을 갖고 있다.
따라서, 신호 지연의 측면에 있어서, 상기 소오스/드레인 라인은 종래의 투광성 도전층으로 이루어진 소오스/드레인 라인보다 양호한 특성을 갖는다.
이후, 통상적인 사진 식각법에 의해 상기 소오스/드레인 라인을 위한 금속층과 상기 투광성 도전층을 순차적으로 선택 식각한다.
이때, 상기 비정질 실리콘 층(9)의 양측상에 투광성 도전층으로 이루어진 소오스 전극(10)과 드레인 전극(11)이 각각 형성됨과 동시에 드레인 전극(11)에 일체로 연결되며 게이트 절연막(5)상의 화소 영역까지 연장된 화소 전극(13)이 형성된다. 또한, 소오스 전극(10)상에 소오스 라인(30)이 형성되고, 드레인 전극(11) 및 화소 전극(13)상에 드레인 라인(31)이 형성된다. 그리고, 제3(b)도에 도시된 바와 같이, 소오스/드레인 라인(30), (31)에 각각 일체로 연결되며 상기 투광성 도전층으로 이루어진 소오스/드레인 라인(32), (33)이 소오스/드레인 라인을 위한 영역의 게이트 절연막(5)상으로 연장되도록 형성되고, 소오스/드레인 라인(10a), (11a)이 소오스/드레인 라인(32), (33)의 아래에 형성되어 최종적인 소오스/드레인이 형성된다.
상기 소오스/드레인 라인(30), (31)과 소오스/드레인 라인(32), (33)을 위한 도전층, 예를 들어 크롬으로 이루어진 금속층은 상기 투광성 도전층의 저항보다 작은 저항을 갖고 있으므로 신호 지연의 측면에 있어서, 본 발명의 최종적인 소오스/드레인 라인은 종래의 투광성 도전층으로 이루어진 소오스/드레인 라인보다 양호한 특성을 갖는다.
이후, 소오스 전극(10) 및 드레인 전극(11) 사이에 노출된 비정질 실리콘층(9)의 영역을 완전히 제거하여 비정질 실리콘 층(7)상의 양측에 각각 비정질 실리콘 층(9a), (9b)을 형성한다.
제4(c)도를 참조하면, 상기 최종적인 소오스/드레인 라인이 형성된 기판(1)의 전면상에 보호층(15)을 적층한 후 사진 식각법에 의해 화소 영역의 보호층(15)의 개구부(16)를 형성하고 나서 개구부(16)의 노출된 드레인 라인(31)을 제거하여 화소 전극(13)을 노출시킨다. 이와 동시에 도면에 도시되어 있지 않으나 상기 소오스/드레인 라인 및 게이트 라인의 패드도 형성된다. 따라서, TFT-LCD 소자의 구조가 완성된다.
한편, 게이트(3)와 소오스/드레인 라인을 각각 위한 도전층들이 게이트 절연막(5)에 의해 서로 절연된 상태에서 후속의 공정들이 진행되므로 상기 도전층들이 정전기에 매우 취약하게 될 수 있다. 이를 해결하기 위해서는 먼저, 기판의 액티브 영역을 제외한 영역의 기판상에 상기 도전층들을 오버랩시킨 후 상기 도전층들을 레이저에 의해 전기적으로 접속시킨다. 이어서, 상기한 구조의 TFT-LCD 소자가 완성되고 나서 글라스 커팅 공정이 실시될 때 상기 접속된 영역의 도전층들이 잘려 나가도록 한다.
이상에서 살펴본 바와 같이, 본 발명에 의하면, 소오스/드레인 전극과 소오스/드레인 라인 및 화소 전극이 동일한 투광성 도전층으로 이루어짐과 아울러 상기 드레인 전극에 화소 전극이 일체로 연장되며, 상기 투광성 도전층의 저항보다 작은 저항을 갖는 도전층이 상기 소오스/드레인 라인상에 추가로 형성되어 최종적인 소오스/드레인 라인의 저항이 감소된다.
따라서, 소오스/드레인 라인의 신호 지연이 감소되어 고품질, 고정세의 TFT-LCD 소자가 가능하게 된다.

Claims (8)

  1. 투광성 절연기판 상에 형성된 게이트 전극 ; 상기 게이트 전극을 포함하는 상기 투광성 절연기판의 전면에 형성된 게이트 절연막 ; 상기 게이트 전극 상부의 상기 게이트 절연막 위의 소정 부분에 형성된 반도체 층 ; 상기 반도체 층의 상부에 서로 소정 간격으로 이격되도록 배치된 오믹콘택층 ; 상기 오믹 콘캑층의 상부에 각각 형성된 복층의 소오스/드레인 전극 ; 및 상기 소오스/드레인 전극을 포함하는 상기 게이트 절연막의 상부에 형성된 보호막을 포함하며, 상기 보호막은 상기 반도체 층과 직접 접촉하고, 상기 복층의 드레인 전극의 하부층은 투명도 도전성 물질로 형성되어, 상기 화소 영역까지 연장되고, 상기 드레인 전극의 상부 전극층과 상기 보호층은 상기 화소 영역 경계부까지 동일하게 연장 형성되어, 상기 화소 영역까지 연장된 상기 드레인 전극의 연장 부분을 노출하는 것을 특징으로 하는 TFT-LCD 소자.
  2. 제1항에 있어서, 상기 복층의 소오스/드레인 전극의 상부 전극층은 하부 전극층보다 낮은 저항을 갖는 것을 특징으로 하는 TFT-LCD 소자.
  3. 제2항에 있어서, 상기 상부 전극층은 크롬층으로 이루어지는 것을 특징으로 하는 TFT-LCD 소자.
  4. 투광성의 절연기판 상에 게이트 전극을 형성하는 단계 ; 상기 게이트 전극의 절연을 위하여 상기 게이트 전극을 포함하는 상기 기판의 전면에 게이트 절연막을 형성하는 단계 ; 상기 게이트 절연막 위의 상기 게이트 전극 상부의 소정 부분에 채널층을 형성하는 단계 ; 상기 채널층 위에 서로 소정 간격을 두고 분리되고, 고농도로 도핑된 실리콘층을 형성하는 단계 ; 상기 고농도 도핑된 실리콘 층을 포함하는 결과적인 기판의 전면에 하부층이 투광성의 제1 도전층으로 구성되고, 상부층이 상기 하부층보다 낮은 저항을 갖는 제2 도전층으로 구성되는 복층 구조의 소오스/드레인 전극 및 에이터 배선용 도전층을 순차로 형성하는 단계 ; 상기 복층 구조의 데이터 라인의 소정 부분과 상기 게이트 전극의 연장선의 소정 부분을 서로 연결하는 단계 ; 상기 복층 구조의 제2 도전층 위에 보호용 절연막 패턴을 형성하고, 상기 복층의 도전층 중 화소 영역에 해당하는 부분의 제2 도전층을 제거하는 것에 의하여 상기 화소 영역에 상기 제1 도전층을 노출하는 단계 ; 및 상기 데이터 라인과 상기 게이트 전극의 연장선의 연결 부분을 절단하여 제거하는 단계를 포함하는 것을 특징으로 하는 TFT-LCD의 제조 방법.
  5. 제4항에 있어서, 상기 투광성의 제1 도전층을 노출하는 단계는, 상기 보호용 절연막을 기판의 전면에 형성하는 단계 ; 상기 화소 영역에 형성된 상기 보호용 절연막과 하부의 제2 도전층을 사진식각법에 의하여 제거하는 단계를 포함하는 것을 특징으로 하는 TFT-LCD의 제조방법.
  6. 제4항에 있어서, 상기 제1 도전층의 노출 단계는, 상기 데이터 라인과 상기 게이트 전극의 연장선을 외부 구동 단자에 연결하기 위한 패드 형성과 동시에 수행되는 것을 특징으로 하는 TFT-LCD의 제조방법.
  7. 제4항에 있어서, 상기 제2 도전층은 크롬인 것을 특징으로 하는 TFT-LCD의 제조방법.
  8. 제4항에 있어서, 상기 게이트 라인의 연장선의 소정부분과 상기 데이터 라인의 연결은 상기 소정 부분에 레이저를 조사하는 것에 의하여 수행되는 것을 특징으로 하는 TFT-LCD의 제조방법.
KR1019960008249A 1996-03-26 1996-03-26 Tft-lcd 소자 및 그 제조 방법 KR100222961B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960008249A KR100222961B1 (ko) 1996-03-26 1996-03-26 Tft-lcd 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960008249A KR100222961B1 (ko) 1996-03-26 1996-03-26 Tft-lcd 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR970066688A KR970066688A (ko) 1997-10-13
KR100222961B1 true KR100222961B1 (ko) 1999-10-01

Family

ID=19453898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960008249A KR100222961B1 (ko) 1996-03-26 1996-03-26 Tft-lcd 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100222961B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000015173A (ko) * 1998-08-27 2000-03-15 김영환 박막 트랜지스터 액정표시소자
KR100898694B1 (ko) * 2006-04-21 2009-05-22 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ ｌｃｄ 어레이 기판 및 이를 제조하는 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000015173A (ko) * 1998-08-27 2000-03-15 김영환 박막 트랜지스터 액정표시소자
KR100898694B1 (ko) * 2006-04-21 2009-05-22 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ ｌｃｄ 어레이 기판 및 이를 제조하는 방법

Also Published As

Publication number Publication date
KR970066688A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
JP4180575B2 (ja) 液晶表示装置および液晶表示装置の製造方法
KR0169385B1 (ko) 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법
KR100264112B1 (ko) 액티브 매트릭스 기판 및 그 제조 방법
US6452241B1 (en) Thin film transistor for use in liquid crystal display device and method for manufacturing the same
US5734449A (en) Liquid crystal display apparatus having an opaque conductive capacitor electrode and manufacturing method thereof
US6500702B2 (en) Method for manufacturing thin film transistor liquid crystal display
KR101056013B1 (ko) 액정표시장치용 어레이기판 제조방법
JPH09292626A (ja) 液晶表示装置及びその製造方法
JPH1039297A (ja) 反射型液晶表示装置及びその製造方法
US6144422A (en) Thin film transistor having a vertical structure and a method of manufacturing the same
KR100222961B1 (ko) Tft-lcd 소자 및 그 제조 방법
JP2886066B2 (ja) 薄膜トランジスタ基板およびその製造方法
KR100345992B1 (ko) 액티브매트릭스형tft소자어레이
KR100493380B1 (ko) 액정표시장치의 제조방법
KR100495793B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법
JP3615212B2 (ja) スイッチング素子基板
KR100527086B1 (ko) 액정표시장치의 제조방법
KR102133345B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20000045306A (ko) 박막 트랜지스터 액정표시소자의 제조방법
JP2768590B2 (ja) アクティブマトリクス基板
JP2550692B2 (ja) 薄膜トランジスタアレイの製造方法
KR100458834B1 (ko) 액정표시장치
KR100859523B1 (ko) 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR20010058190A (ko) 박막 트랜지스터 액정표시장치
KR100219477B1 (ko) 반사형 박막 트랜지스터-액정 표시 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 17

EXPY Expiration of term