JP3615212B2

JP3615212B2 - スイッチング素子基板

Info

Publication number: JP3615212B2
Application number: JP2003325143A
Authority: JP
Inventors: 康浩松島
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-09-17
Filing date: 2003-09-17
Publication date: 2005-02-02
Anticipated expiration: 2016-04-24
Also published as: JP2004078236A

Description

本発明は、薄膜トランジスタ（ＴＦＴ）などのスイッチング素子を備えたスイッチング素子基板に関し、特に画素部分における構造に関するものである。

図６は、基板上に周辺駆動回路を形成した従来の液晶表示装置の構成を示す回路図である。

図６において、ガラス基板または石英基板３１上には、ゲート駆動回路３２、ソース駆動回路３３、およびＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）アレイ部３４とが形成されている。このゲート駆動回路３２は、シフトレジスタ３２ａおよびバッファ３２ｂとから構成されている。また、ソース駆動回路３３は、シフトレジスタ３３ａ、バッファ３３ｂ、およびビデオライン３８のサンプリングを行うアナログスイッチ３９とから構成されている。

ＴＦＴアレイ部３４には、前記ゲート駆動回路３２から延びる多数の平行するゲートバス配線１１６が配設されており、前記ソース駆動回路３３からは多数のソースバス配線１２０が、該ゲートバス配線１１６に直交して配設されている。また、このゲートバス配線１１６に平行して、付加容量共通配線１１４が配設されている。

さらに、上述したような２本のゲートバス配線１１６、１１６、ソースバス配線１２０、１２０、および付加容量共通配線１１４、１１４とに囲まれた矩形の領域には、ＴＦＴ３５、画素３６、および付加容量３７とが配設されている。このとき、このＴＦＴ３５のゲート電極は、ゲートバス配線１１６に接続されており、また、該ＴＦＴ３５のソース電極は、ソースバス配線１２０に接続されている。

そして、前記ＴＦＴ３５のドレインに接続された画素電極３６と対向基板上に形成された対向電極との間に液晶が封入されて、画素が構成されている。また、このとき付加容量共通配線１１４は、対向電極と同じ電位の電極に接続されている。

図４は、従来の液晶表示装置における画素１個分の構成を示した平面図であり、図５は、図４の液晶表示装置におけるＢ−Ｂ’線断面図を示している。

図４および図５において、絶縁基板１１０上には、活性層となる多結晶シリコン薄膜１１１が４０ｎｍ〜８０ｎｍの厚さで形成されており、その上に、スパッタリングもしくはＣＶＤ法を用いて、ゲート絶縁膜１１３が８０ｎｍ〜１５０ｎｍの厚さで形成されている。

そして、前記多結晶シリコン薄膜１１１において、後に付加容量を形成する付加容量部（図４における斜線部分）に、Ｐ⁺ を１×１０¹⁵（ｃｍ^-2）の濃度でイオン注入を行い、ゲート電極１１６ａおよび付加容量上部電極１１４ａを、多結晶シリコンを所定の形状にパターニングすることにより形成した。

その後、この薄膜トランジスタの導電型を決定するために、前記ゲート電極１１６ａの上方から、Ｐ⁺ を１×１０¹⁵（ｃｍ^-2）の濃度でイオン注入を行い、該ゲート電極１１６ａの下部にチャンネル１１２を形成した。

さらに、ＳｉＯ₂ もしくはＳｉＮｘを用いて、第１の層間絶縁膜１１５を基板全面に形成後、コンタクトホール１１８および１１９の形成を行い、ソースバス配線１２０および積み上げ電極１２１をＡｌなどの低抵抗の金属を用いて形成した。

そして、前記第１の層間絶縁膜１１５と同様に、ＳｉＯ₂ もしくはＳｉＮｘを用いて、第２の層間絶縁膜１２４を基板全面に形成後、コンタクトホール１２３の形成を行い、次に、該コンタクトホール１２３を覆い、ＴｉＷを用いてバリアメタル１２６を形成した。さらに該バリアメタル１２６を覆ってＩＴＯなどの透明導電膜からなる画素電極１２５の形成を行った。前記バリアメタル１２６を介して、前記画素電極１２５と前記積み上げ電極１２１とのオーミックコンタクトが取られている。

以上の構成による液晶表示装置では、できるだけ小さな面積で大きな付加容量が得られるよう、ゲートバス配線と同一の材料を用いて付加容量共通配線を形成し、直下部のゲート絶縁膜を誘電体とする構成としていた。すなわち、ゲート絶縁膜は厚みが薄く、比誘電率が大きいので、高開口率のまま大きな付加容量を得られる誘電体となる。

前記従来の液晶表示装置においては、高開口率を得ながら、大きな付加容量を得るために、ゲートバス配線と同一の材料を用いて付加容量共通配線を形成し、下部のゲート絶縁膜を誘電体とする構成としていた。しかしながら、従来の液晶表示装置において、付加容量共通配線をゲートバス配線と同じ材料で形成していたので、ゲートバス配線をソースバス配線よりも電気的に高抵抗の材料で形成した場合には、付加容量共通配線での信号の伝搬遅延の問題が発生していた。

本発明は、このような問題点を解決するためになされたものであって、その目的とするところは、付加容量共通配線での信号の伝搬遅延の問題が無く、ゲート絶縁膜を付加容量の誘電体として用いることができるスイッチング素子基板を提供することにある。

本発明のスイッチング素子基板は、基板上に、多結晶シリコン薄膜とゲート絶縁膜とゲートバス配線とが形成され、該ゲートバス配線の上部に、第１の層間絶縁膜とソースバス配線と第２の層間絶縁膜と画素電極とがそれぞれ形成されたスイッチング素子基板において、前記ソースバス配線と同一工程および同一材料により、前記第１の層間絶縁膜に設けられたコンタクトホールを被覆するように形成された付加容量上部電極と、多結晶シリコンにより形成された付加容量下部電極とを備え、前記付加容量上部電極及び付加容量下部電極によって付加容量が形成されており、そのことにより、上記目的が達成される。

また、前記第１の層間絶縁膜が有機材料によって形成されることが好ましい。また、前記有機材料が感光性を有することが好ましい。

本発明のスイッチング素子基板は、基板上に、非単結晶シリコン薄膜とゲート絶縁膜とゲートバス配線とが形成され、該ゲートバス配線の上部に、第１の層間絶縁膜とソースバス配線と第２の層間絶縁膜と画素電極とがそれぞれ形成されたスイッチング素子基板において、前記第１の層間絶縁膜または第２の層間絶縁膜は、有機材料によって形成されるとともに、前記ソースバス配線と平行かつ同一材料により形成された付加容量共通配線を備え、前記付加容量共通配線と前記多結晶シリコン薄膜とによって付加容量が形成されており、そのことにより上記目的が達成される。また、前記付加容量は、前記ゲート絶縁膜を用いて形成されることが好ましい。

本発明のスイッチング素子基板の製造方法は、基板上に、多結晶シリコン薄膜とゲート絶縁膜とゲートバス配線とが形成され、該ゲートバス配線の上部に、第１の層間絶縁膜とソースバス配線と第２の層間絶縁膜と画素電極とがそれぞれ形成されたスイッチング素子基板の製造方法において、付加容量上部電極を前記ソースバス配線と同一工程および同一材料により、前記第１の層間絶縁膜に設けられたコンタクトホールを被覆するように形成する工程と、付加容量下部電極を多結晶シリコンにより形成する工程とを含むことを特徴とすることにより、上記目的が達成される。

好ましくは、前記第１の層間絶縁膜を感光性を有する有機材料によって形成する工程を含む。

以下、その作用について説明する。

本発明のスイッチング素子基板は、基板上に、非単結晶シリコン薄膜とゲート絶縁膜とゲートバス配線とが形成され、該ゲートバス配線の上部に、第１の層間絶縁膜とソースバス配線と第２の層間絶縁膜と画素電極とがそれぞれ形成されたスイッチング素子基板において、前記ソースバス配線と同一材料により、前記第１の層間絶縁膜に設けられたコンタクトホールを被覆するように形成された付加容量上部電極と、非単結晶シリコンにより形成された付加容量下部電極とを備え、前記付加容量上部電極及び付加容量下部電極によって付加容量が形成されることにより、付加容量上部電極は低抵抗であり、付加容量上部電極に発生する信号の伝搬遅延の問題が生じない。また、付加容量の誘電体としてゲート絶縁膜を使用するので、遮光膜である付加容量部の面積を縮小することができる。

また、前記第１の層間絶縁膜が有機材料によって形成されることにより、ソースバス配線の下部領域が十分に平坦化されるので、薄膜トランジスタやゲートバス配線の段差によるソースバス配線の断線を防止することができる。また、前記有機材料が、感光性を有することにより、第１の層間絶縁膜に形成するコンタクトホールが露光及び現像工程のみにより形成可能となり、製造プロセスを簡単にすることができる。

さらに、第１の層間絶縁膜または第２の層間絶縁膜が有機材料によって形成されることにより、ソースバス配線に対する容量を低減することができ、また、ソースバス配線と平行かつ同一材料によって付加容量共通配線が形成されることにより、この付加容量共通配線によってソースバス配線の容量が増加することもない。そして、ゲート絶縁膜を用いて付加容量が形成されることにより、小さな面積で効率よく付加容量を形成することができるため、付加容量による開口率の低下を防止することができる。

本発明のスイッチング素子基板の製造方法は、基板上に、非単結晶シリコン薄膜とゲート絶縁膜とゲートバス配線とが形成され、該ゲートバス配線の上部に、第１の層間絶縁膜とソースバス配線と第２の層間絶縁膜と画素電極とがそれぞれ形成されたスイッチング素子基板の製造方法において、付加容量上部電極を前記ソースバス配線と同一材料により、前記第１の層間絶縁膜に設けられたコンタクトホールを被覆するように形成する工程と、付加容量下部電極を非単結晶シリコンにより形成する工程とを含むことを特徴とすることにより、従来のスイッチング素子基板の製造方法に、新たな装置や工程を追加することなく、付加容量共通配線における信号の伝搬遅延の問題を解消することができる。また、付加容量の誘電体としてゲート絶縁膜を使用しているので、遮光膜である付加容量部の面積を縮小することが可能となる。

好ましくは、前記第１の層間絶縁膜を感光性を有する有機材料によって形成する工程を含むことにより、第１の層間絶縁膜におけるコンタクトホールの形成を、エッチング不要の光学的手法を用い、簡単な製造プロセスにより行うことが可能となる。この結果、エッチングによるゲート絶縁膜の損傷の問題が生じない。

本発明のスイッチング素子基板によれば、基板上に、非単結晶シリコン薄膜とゲート絶縁膜とゲートバス配線とが形成され、該ゲートバス配線の上部に、第１の層間絶縁膜とソースバス配線と第２の層間絶縁膜と画素電極とがそれぞれ形成されたスイッチング素子基板において、前記ソースバス配線と同一材料により、前記第１の層間絶縁膜に設けられたコンタクトホールを被覆するように形成された付加容量上部電極と、非単結晶シリコンにより形成された付加容量下部電極とを備え、前記付加容量上部電極及び付加容量下部電極によって付加容量が形成されることにより、付加容量上部電極は低抵抗であり、付加容量上部電極に発生する信号の伝搬遅延の問題が生じない。また、付加容量の誘電体としてゲート絶縁膜を使用するので、光を遮断する付加容量部の面積を拡大する、すなわち、開口率を低下させることはない。

また、前記第１の層間絶縁膜が有機材料によって形成されることにより、ソースバス配線の下部領域が十分に平坦化されるので、薄膜トランジスタやゲートバス配線の段差によるソースバス配線の断線を防止することができる。これにより歩留まりの向上を望むことができる。

また、前記有機材料が、感光性を有することにより、第１の層間絶縁膜に形成するコンタクトホールが露光及び現像工程のみにより形成可能となり、製造プロセスを簡略化することができる。

本発明のスイッチング素子基板の製造方法は、付加容量上部電極を前記ソースバス配線と同一材料により、前記第１の層間絶縁膜に設けられたコンタクトホールを被覆するように形成する工程と、付加容量下部電極を非単結晶シリコンにより形成する工程とを含むことを特徴とすることにより、従来のスイッチング素子基板の製造方法に新たな装置や工程を追加することなく、付加容量共通電極における信号の伝搬遅延の問題を解消することができる。また、付加容量の誘電体としてゲート絶縁膜を使用しているので、遮光膜である付加容量部の面積を縮小することが可能となり、液晶パネルに適用すれば開口率を向上することができ、この結果、優れた表示品位を有する液晶表示装置を実現することが可能となる。

好ましくは、前記第１の層間絶縁膜を感光性を有する有機材料によって形成する工程を含むことにより、第１の層間絶縁膜におけるコンタクトホールの形成を、エッチング不要の光学的手法により行うことが可能となる。この結果、エッチングによるゲート絶縁膜の損傷の問題が生じないので、信頼性を向上することが可能となる。

以下、本発明の実施の形態について説明する。

図１は、本発明の実施の形態のスイッチング素子基板を用いた液晶表示装置における画素１個分の構成を示した平面図であり、図２は、図１の液晶表示装置におけるＡ−Ａ´線断面図を示している。

以下に、本実施の形態による液晶表示装置の構成を説明する。

図１および図２において、絶縁基板１０上に、多結晶シリコン薄膜１１が設けられ、該多結晶シリコン薄膜１１の上には、ゲート絶縁膜１３が設けられている。該ゲート絶縁膜１３上には、Ａｌもしくは多結晶シリコンからなるゲート電極１６ａが設けられている。該ゲート電極１６ａの下部にはノンドープのチャンネル部１２が設けられ、該チャンネル部１２以外の領域は高濃度の不純物領域となっている。さらに、これらを被覆して第１の層間絶縁膜１５が設けられており、該第１の層間絶縁膜に形成されたコンタクトホール１８、１９を介してソースバス配線２０及び積み上げ電極２１がそれぞれ、前記多結晶シリコン薄膜１１と電気的に接続されている。また、コンタクトホール２８の内壁には付加容量上部電極１４が形成され、さらに、これらの上には第２の層間絶縁膜２４が設けられ、該第２の層間絶縁膜２４に設けられたコンタクトホール２３を介して、画素電極２５が前記積み上げ電極２１と接続されている。積み上げ電極２１と画素電極２５とのオーミックコンタクトをとるためにＴｉＷ等を用いてバリアメタル２６を形成してもよい。

以下に、上記構成の液晶表示装置の製造方法について説明を行う。

図３（ａ）〜（g）は、図２の液晶表示装置の製造方法を示すフロー図である。

図３（ａ）において、まず、ガラスまたは石英などからなる絶縁基板１０上に、活性層となる多結晶シリコン薄膜１１を４０ｎｍ〜８０ｎｍの厚さで形成し、該多結晶シリコン薄膜１１の上部に、スパッタリングもしくはＣＶＤ法を用いて、ＳｉＯ₂ もしくはＳｉＮｘからなるゲート絶縁膜１３を８０ｎｍの厚さで形成した。

さらに、図３（ｂ）に示すように、前記ゲート絶縁膜１３上に、Ａｌもしくは多結晶シリコンからなるゲート電極１６ａを形成した。その後、この薄膜トランジスタの導電型を決定するために、前記ゲート電極１６ａの上方から、該ゲート電極１６ａをマスクとして、Ｐ⁺ を１×１０¹⁵（ｃｍ^-2）の濃度でイオン注入を行って、活性層の該ゲート電極１６ａの下部にノンドープのチャンネル部１２を形成し、該チャンネル部１２以外の領域に高濃度の不純物領域を形成した。付加容量上部電極をゲート電極１６ａと同材料で形成した場合には、チャンネル部１２形成と同時に付加容量下部電極領域のイオン注入はできない。しかし、本実施の形態１においてはチャンネル部１２形成と同時に付加容量下部電極の低抵抗化が可能となる。また、このとき、ＴＦＴの活性層において、前記チャンネル部１２近傍に低濃度不純物領域もしくはノンドープ領域を設けて、ＴＦＴのオフ時にリーク電流を少なくするような構造としてもよい。この後、このゲート絶縁膜１３において、後にコンタクトホール１８、１９が形成されるコンタクト領域５８、５９の形成を行った。

次に、図３（ｃ）に示すように、前記基板全面に、感光性のアクリル樹脂を用いて、スピンコート法により２．５μｍの膜厚で第１の層間絶縁膜１５を形成した。ここで、前記第１の層間絶縁膜１５を２μｍ以上積層したことにより、該第１の層間絶縁膜１５の下部領域の平坦化を行うことができた。

この後、図３（ｄ）に示すように、露光および現像を行って、前記第１の層間絶縁膜１５上においてコンタクトホール１８、１９の形成を行った。さらに、本発明においては、付加容量形成部となるコンタクトホール２８を形成した。前記第１の層間絶縁膜１５として感光性のものを用いたことにより、エッチングを行わず、露光および現像工程だけで前記コンタクトホール１８、１９、２８の形成が可能となり、製造プロセスを単純にすることができた。エッチングを行わないので、下部のゲート絶縁膜が損傷を受けることがなく、信頼性を向上することができる。

次に、図３（ｅ）に示すように、ソースバス配線２０および積み上げ電極２１および付加容量上部電極１４をＡｌなどの低抵抗の金属を用いて形成した。該付加容量上部電極１４は、コンタクトホール２８の内壁を被覆するように形成された。このとき、前記ソースバス配線２０の下部領域は、前記第１の層間絶縁膜１５により平坦化されているので、前記図１に示したような、該ソースバス配線２０とゲートバス配線１６との交差部分においても、該ソースバス配線２０が該ゲートバス配線１６の段差により断線することは無くなる。ここで、前記第１の層間絶縁膜１５として用いた感光性有機樹脂材料は、比誘電率が無機材料に比べて小さく、また、膜厚を大きくすることもできるので、前記ソースバス配線２０と前記ゲートバス配線１６との交差部分での容量は無視することができ、バス配線に発生する信号の伝搬遅延を防止することができる。また、前記付加容量上部電極１４及び付加容量共通配線に低抵抗のＡｌを使用しているので、付加容量配線に発生する信号の伝搬遅延の問題は生じない。さらに、付加容量が、前記付加容量上部電極１４直下の前記ゲート絶縁膜１３に形成されるので、開口率を低下させることもない。

次に、図３（ｆ）に示すように、第２の層間絶縁膜２４を前記第１の層間絶縁膜１５と同様に感光性アクリル樹脂を用いて形成した。さらに、図３（ｇ）に示すように、前記第２の層間絶縁膜２４の露光及び現像を行い、コンタクトホール２３を形成し、透明導電膜により画素電極２５をＩＴＯを用いて形成した。前記積み上げ電極２１及び画素電極２５とのコンタクトのオーミック性が問題となる場合には前記コンタクトホール２３にバリアメタル２６を形成してもよい。

以上のように、本発明のスイッチング素子基板およびその製造方法においては、付加容量共通配線での信号の伝搬遅延の問題が生じず、ゲート絶縁膜を付加容量の誘電体として用いることにより、液晶表示装置に適用した際には、高い開口率を実現することができる。

本発明の実施の形態の液晶表示装置における画素１個分の構成を示した平面図である。図１の液晶表示装置におけるＡ−Ａ’線断面図である。（ａ）〜（ｇ）は、図２の液晶表示装置の製造方法を示すフロー図である。従来の液晶表示装置における画素１個分の構成を示した平面図である。図４の液晶表示装置におけるＢ−Ｂ’線断面図を示している。基板上に周辺駆動回路を形成した従来の液晶表示装置の構成を示す回路図である。

符号の説明

１０絶縁基板
１１多結晶シリコン薄膜
１２チャンネル部
１３ゲート絶縁膜
１４付加容量上部電極
１５第１の層間絶縁膜
１６ゲートバス配線
１６ａゲート電極
１８コンタクトホール
１９コンタクトホール
２０ソースバス配線
２１積み上げ電極
２３コンタクトホール
２４第２の層間絶縁膜
２５画素電極
２６バリアメタル
２８コンタクトホール
３１基板
３２ゲート駆動回路
３２ａシフトレジスタ
３２ｂバッファ
３３ソース駆動回路
３３ａシフトレジスタ
３３ｂバッファ
３４ＴＦＴアレイ部
３５ＴＦＴ
３６画素
３７付加容量
３８ビデオライン
３９アナログスイッチ
５８コンタクト領域
５９コンタクト領域
１１０絶縁基板
１１１多結晶シリコン薄膜
１１２チャンネル
１１３ゲート絶縁膜
１１４付加容量共通配線
１１４ａ付加容量上部電極
１１５第１の層間絶縁膜
１１６ゲートバス配線
１１６ａゲート電極
１１８コンタクトホール
１１９コンタクトホール
１２０ソースバス配線
１２１積み上げ電極
１２３コンタクトホール
１２４第２の層間絶縁膜
１２５画素電極
１２６バリアメタル

Claims

基板上に、多結晶シリコン薄膜とゲート絶縁膜とゲートバス配線とが形成され、該ゲートバス配線の上部に、第１の層間絶縁膜とソースバス配線と第２の層間絶縁膜と画素電極とがそれぞれ形成されたスイッチング素子基板において、
前記第１の層間絶縁膜は、有機材料によって形成されており、前記ソースバス配線と同一材料により、前記ソースバス配線と平行に形成された付加容量共通配線を備え、
前記付加容量共通配線と前記多結晶シリコン薄膜とによって付加容量が形成されていることを特徴とするスイッチング素子基板。
前記付加容量は、前記ゲート絶縁膜を用いて形成されていることを特徴とする請求項１記載のスイッチング素子基板。