CN109828395A - 一种阵列基板及其制造方法 - Google Patents

Abstract

本发明提出了一种阵列基板及其制造方法，属于显示技术领域；该阵列基板包括多层薄膜晶体管和平坦化层，多层薄膜晶体管包括：第一薄膜晶体管和第二薄膜晶体管，平坦化层位于第一薄膜晶体管和第二薄膜晶体管之间；其中第一薄膜晶体管的公共电极和第二薄膜晶体管的栅极采用同一层透明导电材料形成；本发明所提出的阵列基板在同一投影区域内设置至少两颗层叠的薄膜晶体管，使得显示器在实现像素自驱动、超窄边框等功能的同时，维持较大的像素开口率；并由同一层透明导电材料形成第一薄膜晶体管的公共电极和第二薄膜晶体管的栅极，节约光罩数量，节省成本。

Description

一种阵列基板及其制造方法

技术领域

本发明属于显示技术领域，具体涉及阵列基板及其制造方法。

技术背景

电子消费品的多功能化要求单个电子器件的数量逐渐增多，而尺寸逐渐变小。然而，平面空间内实现高密度薄膜晶体管的设计对工艺和稳定性提出了考验。

现有的采用单层薄膜晶体管的阵列基板结构如图1所示，在一个投影区域内只存在一个薄膜晶体管。该阵列基板由下至上依次包括：位于衬底基板100上的栅极101、栅极绝缘层102、有源层103、与有源层103相接触的源极1041和漏极1042、第一绝缘层105、平坦化层106、公共电极107、第二绝缘层108以及像素电极109。在一些特殊设计的显示器（如自驱动像素区域显示器、智能显示器、超窄边框显示器）中，常需要在一个像素区域内设置多个相同或不同功能的薄膜晶体管，采用单层薄膜晶体管会降低像素开口率，并且会增加走线的复杂程度和负载。

采用上下层叠层排列的薄膜晶体管可以起到增大薄膜晶体管密度的作用。张建军等的发明专利（CN105470205B）提出了一种多层低温多晶硅薄膜晶体管。但该专利中每层薄膜晶体管的制备方法相同，均需要分别沉积栅极、低温多晶硅层、源极、漏极等。实际生产中，要实现该专利目的，每一层薄膜晶体管都需要经历完全独立的制备流程，使工艺步骤大大增加，良率降低。

发明内容

本发明提供了一种阵列基板及其制造方法，该阵列基板在同一投影区域内设置至少两颗薄膜晶体管，并采用同一层透明导电材料形成第一薄膜晶体管的公共电极和第二薄膜晶体管的栅极，使得显示器在实现像素自驱动、超窄边框等功能的同时，维持较大的像素开口率。

所述技术方案如下：

根据本发明的第一方面，本发明提出了一种阵列基板，包括：纵横交错的扫描线和数据线、由扫描线和数据线交叉限定的像素区域、位于像素区域的薄膜晶体管以及平坦化层；所述薄膜晶体管为多层薄膜晶体管，多层薄膜晶体管包括：第一薄膜晶体管和第二薄膜晶体管；所述平坦化层位于所述第一薄膜晶体管和第二薄膜晶体管之间；

第一薄膜晶体管包括：第一栅极、覆盖第一栅极的第一栅极绝缘层、位于第一栅极绝缘层上的第一有源层、与第一有源层相接触的第一源极和第一漏极、覆盖第一源极和第一漏极且由所述平坦化层覆盖的第一绝缘层；

第二薄膜晶体管包括：位于平坦化层上由透明导电材料形成的第二栅极、覆盖第二栅极的第二栅极绝缘层、位于第二栅极绝缘层上的第二有源层、与第二有源层相接触的第二源极和第二漏极、覆盖第二源极和第二漏极的第二绝缘层；

阵列基板还包括公共电极，公共电极位于平坦层上，第二栅极和公共电极由同一层透明导电材料形成，第二栅极和公共电极之间电性不连接。

进一步地，还包括位于像素区域内且位于第二绝缘层上的第一像素电极，所述第一像素电极与第一漏极电性连接。

进一步地，还包括位于像素区域内且位于第二绝缘层上的第二像素电极，第二像素电极与第二漏极电性连接。

进一步地，所述平坦化层的厚度为20000Å~23000Å。

进一步地，所述公共电极的厚度为600Å~800Å，所述第二栅极绝缘层的厚度为3000Å~5000Å，所述第二绝缘层的厚度为700Å~1200Å。

本发明还提出了一种阵列基板的制造方法，该制造方法包括以下步骤：

第一步，在衬底基板上形成第一栅极，再形成覆盖第一栅极的第一栅极绝缘层，在第一栅极绝缘层上由半导体材料形成第一有源层，然后形成与第一有源层相接触的第一源极和第一漏极，之后形成覆盖第一源极和第一漏极的第一绝缘层；

第二步，在第一绝缘层上形成平坦化层；

第三步，在平坦化层上由同一层透明导电材料形成第二栅极和公共电极，第二栅极和公共电极之间电性不连接；

第四步，形成覆盖第二栅极的第二栅极绝缘层，在第二栅极绝缘层上由半导体材料形成第二有源层，然后形成与第二有源层相接触的第二源极和第二漏极，之后形成覆盖第二源极和第二漏极的第二绝缘层。

进一步地，该制造方法还包括以下步骤：

第五步，在所述第四步的基础上进行刻蚀，形成暴露出第一漏极上表面的第一接触孔；

第六步，形成位于第二绝缘层上的第一像素电极，第一像素电极通过第一接触孔与第一漏极电性连接。

进一步地，该制造方法还包括以下步骤：

第五步，在所述第四步的基础上进行刻蚀，形成暴露出第二漏极上表面的第二接触孔；

第六步，形成位于第二绝缘层上的第二像素电极，第二像素电极通过第二接触孔与第二漏极电性连接。

根据本发明的第二方面，本发明提出了一种阵列基板，包括：纵横交错的扫描线和数据线、由扫描线和数据线交叉限定的像素区域、位于像素区域的薄膜晶体管以及平坦化层；所述薄膜晶体管为多层薄膜晶体管，多层薄膜晶体管包括：第一薄膜晶体管和第二薄膜晶体管；所述平坦化层位于所述第一薄膜晶体管和第二薄膜晶体管之间；

第一薄膜晶体管包括：第一有源层、与第一有源层相接触的第一源极和第一漏极、覆盖第一源极和第一漏极的第一绝缘层、位于第一绝缘层上的第一栅极以及覆盖第一栅极且由平坦层覆盖的第一栅极绝缘层；

第二薄膜晶体管包括：位于平坦化层上的第二有源层、与第二有源层相接触的第二源极和第二漏极、覆盖第二源极和第二漏极的第二绝缘层、位于第二绝缘层上的第二栅极以及覆盖第二栅极的第二栅极绝缘层；

阵列基板还包括公共电极，公共电极位于第二绝缘层上，第二栅极和公共电极由同一层透明导电材料形成，第二栅极和公共电极之间电性不连接。

本发明还提出了一种阵列基板的制造方法，该制造方法包括以下步骤：

第一步，在衬底基板上由半导体材料形成第一有源层，再形成与第一有源层相接触的第一源极和第一漏极，形成覆盖第一源极和第一漏极的第一绝缘层，然后形成位于第一绝缘层上的第一栅极，之后形成覆盖第一栅极的第一栅极绝缘层；

第二步，在第一栅极绝缘层上形成平坦化层；

第三步，在平坦化层上由半导体材料形成第二有源层，再形成与第二有源层相接触的第二源极和第二漏极，形成覆盖第二源极和第二漏极的第二绝缘层；

第四步，在第二绝缘层上由同一层透明导电材料形成第二栅极和公共电极，第二栅极和公共电极之间电性不连接，然后形成覆盖第二栅极的第二栅极绝缘层。

与现有技术相比，本发明能够带来以下至少一项有益效果：

1、在同一投影区域内设置至少两颗薄膜晶体管，两颗薄膜晶体管分别实现相同或不同的功能；使得显示器在实现像素自驱动、超窄边框等功能的同时，维持较大的像素开口率；

2、采用同一层透明导电材料形成第一薄膜晶体管的公共电极和第二薄膜晶体管的栅极，节约光罩数量，节省成本；相较In-cell阵列基板制程，在不增加光罩的基础上，仅通过工艺的调整即可实现双层薄膜晶体管结构的阵列基板的制造。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明予以进一步说明。

图1为一种现有的采用单层薄膜晶体管的阵列基板的结构示意图；

图2为根据本发明实施例一的阵列基板的结构示意图；

图3~6为图2所示阵列基板的制造步骤示意图；

图7为根据本发明实施例二的阵列基板的结构示意图。

具体实施方式

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

实施例一：

本发明的阵列基板包括：纵横交错的扫描线和数据线、由扫描线和数据线交叉限定的像素区域、位于像素区域的薄膜晶体管以及平坦化层06。该薄膜晶体管为多层薄膜晶体管，即在同一投影区域（x/y平面）内，在z空间上设有至少两颗上下层叠层排列的薄膜晶体管。

如图2所示，本实施例中的多层薄膜晶体管包括位于衬底基板200上的第一薄膜晶体管、和位于第一薄膜晶体管上方的第二薄膜晶体管，平坦化层06位于第一薄膜晶体管和第二薄膜晶体管之间。第一薄膜晶体管由下至上依次包括：位于衬底基板200上的第一栅极01A、覆盖第一栅极01A的第一栅极绝缘层02A、位于第一栅极绝缘层02A上的第一有源层03A、与第一有源层03A相接触的第一源极041A和第一漏极042A、覆盖第一源极041A和第一漏极042A的第一绝缘层05A。

平坦化层06覆盖第一绝缘层05A。

第二薄膜晶体管由下至上依次包括：位于平坦化层06上由透明导电材料形成的第二栅极01B、覆盖第二栅极01B的第二栅极绝缘层02B、位于第二栅极绝缘层02B上的第二有源层03B、与第二有源层03B相接触的第二源极041B和第二漏极042B、覆盖第二源极041B和第二漏极042B的第二绝缘层05B。

阵列基板还包括公共电极07，公共电极07位于像素区域内且位于平坦化层06上，第二栅极01B和公共电极07由同一层透明导电材料经一次图案化步骤形成，第二栅极01B和公共电极07之间电性不连接。

其中，第一栅极01A由不透明金属形成。优选地，第一栅极01A由金属叠层形成，其下层为钛，上层为铜。

第一栅极绝缘层02A和第二栅极绝缘层02B由透明无机绝缘材料形成。优选地，第一栅极绝缘层02A和第二栅极绝缘层02B均由两种无机绝缘材料的叠层形成，其下层为氮化硅(SiNx)，上层为氧化硅(SiO2)。

第一有源层03A和第二有源层03B由半导体材料形成，包括但不限于非晶硅、氧化物半导体、低温多晶硅等半导体材料。

第一源极041A和第一漏极042A由同一金属材料层经一次图案化步骤形成，第二源极041B和第二漏极042B由同一金属材料层经一次图案化步骤形成。优选地，该金属材料层为金属叠层，其下层为钛，上层为铜。

第一绝缘层05A和第二绝缘层05B由透明无机绝缘材料形成，如氧化硅或氮化硅。

平坦化层06由透明有机绝缘材料形成，如树脂材料。平坦化层06起到隔离第一薄膜晶体管和第二薄膜晶体管的作用，平坦化层06需足够厚，以隔绝两个薄膜晶体管之间的电场扰动。优选地，平坦化层06的厚度为20000Å~23000Å。

公共电极07和第二栅极01B由同一层透明导电材料经一次图案化步骤形成，该透明导电材料可以为氧化铟锡。

其中，第一栅极绝缘层02A和第二栅极绝缘层02B可以在制程中重复利用同一张光罩，第一有源层03A和第二有源层03B可以在制程中重复利用同一张光罩。此外，相较In-cell阵列基板制程，本申请在不增加光罩的基础上，仅通过工艺的调整即可实现双层薄膜晶体管结构的阵列基板的制造。

本发明的阵列基板中，同一像素区域内的第一薄膜晶体管和第二薄膜晶体管可以实现相同功能或不同功能。

如图2所示，当第一薄膜晶体管用于控制像素电极的电位时，阵列基板还包括第一像素电极09，第一像素电极09位于像素区域内且位于第二绝缘层05B上。像素区域内设有第一接触孔，第一像素电极09通过第一接触孔与第一漏极042A电性连接。

第一像素电极09和上述公共电极07之间形成的电场控制像素显示，由于电场强度与第一像素电极09和公共电极07的间距相关。优选地，公共电极07的厚度为600Å~800Å，第二栅极绝缘层02B的厚度为3000Å~5000Å，第二绝缘层05B的厚度为700Å~1200Å。

当第二薄膜晶体管用于控制像素电极的电位时，阵列基板还包括第二像素电极，第二像素电极位于像素区域内且位于第二绝缘层05B上。像素区域内设有第二接触孔，第二像素电极通过第二接触孔与第二漏极042B电性连接。

其中平坦化层06由有机绝缘材料制成，第一栅极绝缘层02A、第一绝缘层05A、第二栅极绝缘层02B、和第二绝缘层05B均由无机绝缘材料制成。

在其他实施例中，第一薄膜晶体管和第二薄膜晶体管可以同时连接同一个像素区域内的像素电极，以加快像素电极的放电速度；第一薄膜晶体管和第二薄膜晶体管可以分别连接相邻两个像素区域内的像素电极，以实现Dual-Gate结构或其他功能。此外，像素区域内不用于控制像素电极电位的薄膜晶体管可以用于实现像素自驱动，即将原位于显示区侧边的栅极驱动电路集成在显示区的像素区域内，以实现窄边框或无边框，也可以用于实现智能显示、触控、异型区域显示等功能。

图3~6所示为本发明阵列基板的制造方法的步骤示意图，该制造方法包括以下步骤：

第一步，如图3所示，在衬底基板200上形成第一栅极01A，再形成覆盖第一栅极01A的第一栅极绝缘层02A，在第一栅极绝缘层02A上由半导体材料形成第一有源层03A；然后形成与第一有源层03A相接触的第一源极041A和第一漏极042A，之后形成覆盖第一源极041A和第一漏极042A的第一绝缘层05A；

第二步，如图4所示，在第一绝缘层05A上形成平坦化层06；

第三步，如图5所示，在平坦化层06上由同一层透明导电材料经一次图案化步骤形成第二栅极01B和公共电极07，第二栅极01B和公共电极07之间电性不连接；

第四步，如图6所示，形成覆盖第二栅极01B的第二栅极绝缘层02B，在第二栅极绝缘层02B上由半导体材料形成第二有源层03B，然后形成与第二有源层03B相接触的第二源极041B和第二漏极042B，之后形成覆盖第二源极041B和第二漏极042B的第二绝缘层05B。

进一步地，当第一薄膜晶体管用于控制像素电极的电位时，本发明阵列基板的制造方法还包括以下步骤：

第五步，在所述第四步的基础上进行刻蚀，形成暴露出第一漏极042A上表面的第一接触孔；

第六步，形成位于第二绝缘层05B上的第一像素电极，第一像素电极通过第一接触孔与第一漏极042A电性连接。

进一步地，当第二薄膜晶体管用于控制像素电极的电位时，本发明阵列基板的制造方法还包括以下步骤：

第五步，在所述第四步的基础上进行刻蚀，形成暴露出第二漏极042B上表面的第二接触孔；

第六步，形成位于第二绝缘层05B上的第二像素电极，第二像素电极通过第二接触孔与第二漏极042B电性连接。

实施例二：

图7所示为根据本发明实施例二的阵列基板的结构示意图，与实施例一的区别在于：实施例一的多层薄膜晶体管中的第一薄膜晶体管和第二薄膜晶体管均采用底栅结构，本实施例的多层薄膜晶体管中的第一薄膜晶体管和第二薄膜晶体管均采用顶栅结构。

需要说明的是，本发明阵列基板的多层薄膜晶体管包括在z空间上多颗上下层叠层排列的薄膜晶体管，该多颗薄膜晶体管可分别独立地设置为顶栅、底栅、BCE（背沟道刻蚀型）、ESL（沟道保护型）等多种晶体管类型。

如图7所示，本实施例中的多层薄膜晶体管包括位于衬底基板200上的第一薄膜晶体管、和位于第一薄膜晶体管上方的第二薄膜晶体管，平坦化层06位于第一薄膜晶体管和第二薄膜晶体管之间。

第一薄膜晶体管由下至上依次包括：位于衬底基板200上的第一有源层03A、与第一有源层03A相接触的第一源极041A和第一漏极042A、覆盖第一源极041A和第一漏极042A的第一绝缘层05A、位于第一绝缘层05A上的第一栅极01A、覆盖第一栅极01A且由平坦化层06覆盖的第一栅极绝缘层02A。

平坦化层06覆盖第一栅极绝缘层02A。

第二薄膜晶体管由下至上依次包括：位于平坦化层06上的第二有源层03B、与第二有源层03B相接触的第二源极041B和第二漏极042B、覆盖第二源极041B和第二漏极042B的第二绝缘层05B、位于第二绝缘层05B上的第二栅极01B、覆盖第二栅极01B的第二栅极绝缘层02B。

阵列基板还包括公共电极07，公共电极07位于像素区域内且位于第二绝缘层05B上，第二栅极01B和公共电极07由同一层透明导电材料经一次图案化步骤形成，第二栅极01B和公共电极07之间电性不连接。

本实施例中阵列基板的制造方法，包括以下步骤：

第一步，在衬底基板上由半导体材料形成第一有源层03A，再形成与第一有源层03A相接触的第一源极041A和第一漏极042A，形成覆盖第一源极041A和第一漏极042A的第一绝缘层05A，然后形成位于第一绝缘层05A上的第一栅极01A，之后形成覆盖第一栅极01A的第一栅极绝缘层02A；

第二步，在第一栅极绝缘层02A上形成平坦化层06；

第三步，在平坦化层06上由半导体材料形成第二有源层03B，再形成与第二有源层03B相接触的第二源极041B和第二漏极042B，形成覆盖第二源极041B和第二漏极042B的第二绝缘层05B；

第四步，在第二绝缘层05B上由同一层透明导电材料形成第二栅极01B和公共电极07，第二栅极01B和公共电极07之间电性不连接，然后形成覆盖第二栅极01B的第二栅极绝缘层02B。

本实施例的阵列基板中，各膜层可采用与实施例一相同或相似的材料制造。同一像素区域内的第一薄膜晶体管和第二薄膜晶体管可以实现相同功能或不同功能。阵列基板在像素区域内还可包括通过接触孔连接第一漏极042A或第二漏极042B的像素电极。

本发明所提出的阵列基板在同一投影区域内设置至少两颗薄膜晶体管，两颗薄膜晶体管分别实现相同或不同的功能；使得显示器在实现像素自驱动、超窄边框等功能的同时，维持较大的像素开口率；并采用同一层透明导电材料形成第一薄膜晶体管的公共电极07和第二薄膜晶体管的栅极，节约光罩数量，节省成本；相较In-cell阵列基板制程，在不增加光罩的基础上，仅通过工艺的调整即可实现双层薄膜晶体管结构的阵列基板的制造。

应当说明的是，以上所述仅是本发明的优选实施方式，但是本发明并不限于上述实施方式中的具体细节，应当指出，对于本技术领域的普通技术人员来说，在本发明的技术构思范围内，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，对本发明的技术方案进行多种等同变换，这些改进、润饰和等同变换也应视为本发明的保护范围。

Claims (10)

1.一种阵列基板，包括：纵横交错的扫描线和数据线、由扫描线和数据线交叉限定的像素区域、位于像素区域的薄膜晶体管以及平坦化层；其特征在于，所述薄膜晶体管为多层薄膜晶体管，多层薄膜晶体管包括：第一薄膜晶体管和第二薄膜晶体管；所述平坦化层位于所述第一薄膜晶体管和第二薄膜晶体管之间；

第一薄膜晶体管包括：第一栅极、覆盖第一栅极的第一栅极绝缘层、位于第一栅极绝缘层上的第一有源层、与第一有源层相接触的第一源极和第一漏极、覆盖第一源极和第一漏极且由所述平坦化层覆盖的第一绝缘层；

第二薄膜晶体管包括：位于平坦化层上由透明导电材料形成的第二栅极、覆盖第二栅极的第二栅极绝缘层、位于第二栅极绝缘层上的第二有源层、与第二有源层相接触的第二源极和第二漏极、覆盖第二源极和第二漏极的第二绝缘层；

阵列基板还包括公共电极，公共电极位于平坦层上，第二栅极和公共电极由同一层透明导电材料形成，第二栅极和公共电极之间电性不连接。

2.根据权利要求1所述的阵列基板，其特征在于，还包括：位于像素区域内且位于第二绝缘层上的第一像素电极，所述第一像素电极与第一漏极电性连接。

3.根据权利要求1所述的阵列基板，其特征在于，还包括：位于像素区域内且位于第二绝缘层上的第二像素电极，所述第二像素电极与第二漏极电性连接。

4.根据权利要求1所述的阵列基板，其特征在于，所述平坦化层的厚度为20000Å~23000Å。

5.根据权利要求1所述的阵列基板，其特征在于，所述公共电极的厚度为600Å~800Å，所述第二栅极绝缘层的厚度为3000Å~5000Å，所述第二绝缘层的厚度为700Å~1200Å。

6.一种阵列基板的制造方法，其特征在于，该制造方法包括以下步骤：

第一步，在衬底基板上形成第一栅极，再形成覆盖第一栅极的第一栅极绝缘层，在第一栅极绝缘层上由半导体材料形成第一有源层，然后形成与第一有源层相接触的第一源极和第一漏极，之后形成覆盖第一源极和第一漏极的第一绝缘层；

第二步，在第一绝缘层上形成平坦化层；

第三步，在平坦化层上由同一层透明导电材料形成第二栅极和公共电极，第二栅极和公共电极之间电性不连接；

第四步，形成覆盖第二栅极的第二栅极绝缘层，在第二栅极绝缘层上由半导体材料形成第二有源层，然后形成与第二有源层相接触的第二源极和第二漏极，之后形成覆盖第二源极和第二漏极的第二绝缘层。

7.根据权利要求6所述的阵列基板的制造方法，其特征在于，该制造方法还包括以下步骤：

第五步，在所述第四步的基础上进行刻蚀，形成暴露出第一漏极上表面的第一接触孔；

第六步，形成位于第二绝缘层上的第一像素电极，第一像素电极通过第一接触孔与第一漏极电性连接。

8.根据权利要求6所述的阵列基板的制造方法，其特征在于，该制造方法还包括以下步骤：

第五步，在所述第四步的基础上进行刻蚀，形成暴露出第二漏极上表面的第二接触孔；

第六步，形成位于第二绝缘层上的第二像素电极，第二像素电极通过第二接触孔与第二漏极电性连接。

9.一种阵列基板，包括：纵横交错的扫描线和数据线、由扫描线和数据线交叉限定的像素区域、位于像素区域的薄膜晶体管以及平坦化层；其特征在于，所述薄膜晶体管为多层薄膜晶体管，多层薄膜晶体管包括：第一薄膜晶体管和第二薄膜晶体管；所述平坦化层位于所述第一薄膜晶体管和第二薄膜晶体管之间；

第一薄膜晶体管包括：第一有源层、与第一有源层相接触的第一源极和第一漏极、覆盖第一源极和第一漏极的第一绝缘层、位于第一绝缘层上的第一栅极以及覆盖第一栅极且由平坦层覆盖的第一栅极绝缘层；

第二薄膜晶体管包括：位于平坦化层上的第二有源层、与第二有源层相接触的第二源极和第二漏极、覆盖第二源极和第二漏极的第二绝缘层、位于第二绝缘层上的第二栅极以及覆盖第二栅极的第二栅极绝缘层；

阵列基板还包括公共电极，公共电极位于第二绝缘层上，第二栅极和公共电极由同一层透明导电材料形成，第二栅极和公共电极之间电性不连接。

10.一种阵列基板的制造方法，其特征在于，该制造方法包括以下步骤：

第一步，在衬底基板上由半导体材料形成第一有源层，再形成与第一有源层相接触的第一源极和第一漏极，形成覆盖第一源极和第一漏极的第一绝缘层，然后形成位于第一绝缘层上的第一栅极，之后形成覆盖第一栅极的第一栅极绝缘层；

第二步，在第一栅极绝缘层上形成平坦化层；

第三步，在平坦化层上由半导体材料形成第二有源层，再形成与第二有源层相接触的第二源极和第二漏极，形成覆盖第二源极和第二漏极的第二绝缘层；

第四步，在第二绝缘层上由同一层透明导电材料形成第二栅极和公共电极，第二栅极和公共电极之间电性不连接，然后形成覆盖第二栅极的第二栅极绝缘层。