CN114326235B - 阵列基板及液晶显示面板 - Google Patents
阵列基板及液晶显示面板 Download PDFInfo
- Publication number
- CN114326235B CN114326235B CN202210009466.2A CN202210009466A CN114326235B CN 114326235 B CN114326235 B CN 114326235B CN 202210009466 A CN202210009466 A CN 202210009466A CN 114326235 B CN114326235 B CN 114326235B
- Authority
- CN
- China
- Prior art keywords
- electrode
- substrate
- sub
- pixel
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 133
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 22
- 239000010410 layer Substances 0.000 abstract description 161
- 239000010409 thin film Substances 0.000 abstract description 56
- 239000011229 interlayer Substances 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 16
- WABPQHHGFIMREM-OIOBTWANSA-N lead-204 Chemical compound [204Pb] WABPQHHGFIMREM-OIOBTWANSA-N 0.000 description 9
- WABPQHHGFIMREM-YPZZEJLDSA-N lead-205 Chemical compound [205Pb] WABPQHHGFIMREM-YPZZEJLDSA-N 0.000 description 9
- 239000010408 film Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Abstract
本申请提供的阵列基板及液晶显示面板。该阵列基板及液晶显示面板通过设置第一电极层、第一有源层、第二电极层、第二有源层以及第三电极层，改变薄膜晶体管的层间结构，使得不同的像素架构中的数据线可以叠层设置，从而可以提高开口率。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板及液晶显示面板。
背景技术
随着液晶显示面板尺寸的增大和对高刷新率的追求，出现许多问题，诸如充电不足、负载过大、错充等问题。基于此，现有的液晶显示面板通过改变像素架构，以解决充电不足、负载过大、错充等问题。基于此，需要设置较多的数据线。然而，设置较多的数据线会使得开口率下降。
发明内容
本申请提供一种阵列基板及液晶显示面板，能在满足现有的像素架构的基础下将数据线叠置，从而可以提高开口率。
第一方面，本申请提供一种阵列基板，其包括：
衬底；
第一电极层，所述第一电极层设置在所述衬底上，所述第一电极层包括第一源极、第一漏极及第一数据线；
第一有源层，所述第一有源层设置在所述第一电极层上，所述第一有源层包括第一沟道，所述第一源极及所述第一漏极均与所述第一沟道电连接；
第一绝缘层，所述第一绝缘层设置在所述第一有源层上；
第二电极层，所述第二电极层设置在所述第一绝缘层上，所述第二电极层包括栅极；
第二绝缘层，所述第二绝缘层设置在所述第二电极层上；
第二有源层，所述第二有源层设置在所述第二绝缘层上，所述第二有源层包括第二沟道；以及
第三电极层，所述第三电极层设置在所述第二有源层上，所述第三电极层包括第二源极、第二漏极及第二数据线，所述第二源极及所述第二漏极均与所述第二沟道电连接。
在本申请提供的阵列基板中，所述第一数据线在所述衬底上的正投影与所述第二数据线在所述衬底上的正投影重合。
在本申请提供的阵列基板中，所述阵列基板包括多个子像素，且多个所述子像素均位于同一列，所述第一数据线及所述第二数据线均与多个所述子像素电连接。
在本申请提供的阵列基板中，所述子像素对应设置有一所述第一源极、一所述第二源极、一所述第一漏极、一所述第二漏极、一所述第一沟道、一所述第二沟道以及一所述栅极。
在本申请提供的阵列基板中，所述子像素包括像素电极，所述第一源极与所述第一漏极中的一者与所述第一数据线电连接，所述第二源极与所述第二漏极中的一者与所述第二数据线电连接，所述第一源极与所述第一漏极中的另一者与所述像素电极电连接，所述第二源极与所述第二漏极中的另一者与所述像素电极电连接。
在本申请提供的阵列基板中，所述第一源极在所述衬底上的正投影与所述第二源极在所述衬底上的正投影重合，和/或，所述第一漏极在所述衬底上的正投影与所述第二漏极在所述衬底上的正投影重合，和/或，所述第一沟道在所述衬底上的正投影与所述第二沟道在所述衬底上的正投影重合。
在本申请提供的阵列基板中，所述阵列基板包括第一子像素列以及第二子像素列，所述第一子像素列与所述第二子像素列相邻，所述第一数据线与所述第一子像素列电连接，所述第二数据线与所述第二子像素列电连接。
在本申请提供的阵列基板中，所述阵列基板包括第一子像素及第二子像素，所述第一子像素及所述第二子像素相邻设置且位于同一列，所述第一数据线与所述第一子像素电连接，所述第二数据线与所述第二子像素电连接。
在本申请提供的阵列基板中，所述第一电极层还包括第一引出线以及第二引出线，所述第一引出线与所述第二引出线并排设置，所述第一数据线与所述第一引出线电连接，所述第二数据线通过过孔与所述第二引出线电连接。
第二方面，本申请还提供一种液晶显示面板，其包括阵列基板、彩膜基板及液晶层，所述阵列基板与所述彩膜基板相对设置，所述液晶层设置在所述阵列基板与所述彩膜基板之间，所述阵列基板包括以上所述的阵列基板。
本申请提供的阵列基板及液晶显示面板，设置第一电极层、第一有源层、第二电极层、第二有源层以及第三电极层，改变薄膜晶体管的层间结构，使得不同的像素架构中的数据线可以叠层设置，从而可以提高开口率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的阵列基板的结构示意图；
图2为本申请实施例提供的阵列基板上的像素架构的结构示意图；
图3为图2所示的像素架构中的一子像素的等效电路示意图；
图4为本申请实施例提供的阵列基板的另一结构示意图；
图5为本申请实施例提供的阵列基板上的像素架构的另一结构示意图；
图6为图5所示的像素架构中的一子像素的等效电路示意图；
图7为本申请实施例提供的阵列基板上的像素架构的再一结构示意图；
图8为本申请实施例提供的液晶显示面板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
此外，本申请的说明书和权利要求书中的术语“第一”、“第二”、“第三”等是用于区别不同对象，而不是用于描述特定顺序。术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。
请参阅图1，图1为本申请实施例提供的阵列基板的结构示意图。如图1所示，本申请实施例提供的阵列基板100包括衬底10、第一电极层20、第一有源层30、第一绝缘层40、第二电极层50、第二绝缘层60、第二有源层70以及第三电极层80。其中，衬底10、第一电极层20、第一有源层30、第一绝缘层40、第二电极层50、第二绝缘层60、第二有源层70以及第三电极层80依次层叠设置。
比如，衬底10具有相对设置的第一表面及第二表面。在一种实施方式中，第一电极层20、第一有源层30、第一绝缘层40、第二电极层50、第二绝缘层60、第二有源层70以及第三电极层80依次层叠设置在第一表面上。在另一种实施方式中，第一电极层20、第一有源层30、第一绝缘层40、第二电极层50、第二绝缘层60、第二有源层70以及第三电极层80依次层叠设置在第二表面。
在本申请实施例中，第一电极层20及第三电极层80可用于形成薄膜晶体管的源极以及薄膜晶体管的漏极。第二电极层50可用于形成薄膜晶体管的栅极。第一有源层30及第二有源层70可用于形成薄膜晶体管的沟道。
例如，衬底10可以是一玻璃基板、一聚酰亚胺基板或薄膜基板。第一电极层20的材质可以为钼(Mo)或铜(Cu)中的一种或两种组成的合金。第二电极层50的材质可以为钼(Mo)或铜(Cu)中的一种或两种组成的合金。第三电极层80的材质可以为钼(Mo)或铜(Cu)中的一种或两种组成的合金。第一有源层30的材料包括铟元素、锌元素、镓元素中的至少一种。第二有源层70的材料包括铟元素、锌元素、镓元素中的至少一种。需要说明的是，第一电极层20的材料、第二电极层50的材料、第三电极层80的材料、第一有源层30的材料及第二有源层70的材料可以根据需要选择合适的材料，在此不做限制。
具体的，第一电极层20包括第一源极201、第一漏极202及第一数据线203。第一有源层30包括第一沟道301。第二电极层50包括栅极501。第二有源层70包括第二沟道701。第三电极层80包括第二源极801、第二漏极802及第二数据线803。第一源极201及第一漏极202均与第一沟道301电连接。第二源极801及第二漏极802均与第二沟道701电连接。
其中，第一电极层20、第一有源层30及第二电极层50可以形成薄膜晶体管结构。也即，第一源极201、第一漏极202、栅极502及第一沟道301可以形成薄膜晶体管结构。第二电极层50、第二有源层70以及第三电极层80可以形成薄膜晶体管结构。也即，第二源极801、第二漏极802、栅极501及第二沟道701可以形成薄膜晶体管结构。可以理解的，本申请实施例在垂直于衬底10的方向上可以形成两个薄膜晶体管结构。
在本申请实施例中，第一源极201在衬底10上的正投影与第二源极801在衬底10上的正投影重合，和/或，第一漏极202在衬底10上的正投影与第二漏极802在衬底10上的正投影重合，和/或，第一沟道301在衬底10上的正投影与第二沟道701在衬底10上的正投影重合。也即，本申请实施例可以使得两个晶体管结构在垂直于衬底10的方向上叠置。
本申请实施例通过在垂直于衬底10的方向上形成两个薄膜晶体管结构的这样一种设计，可以在满足现有的像素架构的基础上，在第一电极层20上形成第一数据线203，在第三电极层80上形成第二数据线803，且使得第一数据线203在衬底10上的正投影与第二数据线803在衬底上的正投影重合(第一数据线203与第二数据线803在垂直于衬底的方向上叠置)，从而可以提高开口率。
下面将结合像素架构对本申请实施例进行进一步的说明。请参阅图2、图3，图2为本申请实施例提供的阵列基板上的像素架构的结构示意图。图3为图2所示的像素架构中的一子像素的等效电路示意图。
结合图1、图2、图3所示，该像素架构包括多条扫描线901、多条第一数据线203、多条第二数据线803及多个子像素90。多条扫描线901沿着第一方向排列，每一条扫描线901均沿着第二方向延伸。多条第一数据线203沿着第二方向排列，每一条第一数据线203沿着第一方向延伸。多条第二数据线803沿着第二方向排列，每一条第二数据线803均沿着第一方向延伸。多条第一数据线203与多条第二数据线803一一对应，且第一数据线203在衬底10上的正投影与第一数据线203对应的第二数据线803在衬底10上的正投影重合。多个子像素90呈阵列排布设置。
其中，每一条扫描线901均与对应一行子像素中的每个子像素90电连接，每一条第一数据线203均与对应一列子像素中的每个子像素90电连接，每一条第二数据线803均与对应一列子像素中的每个子像素90电连接。也即，一个子像素90与一条扫描线901、一条第一数据线203及一条第二数据线803电连接。
比如，位于同一列的多个子像素90均与一条第一数据线203及一条第二数据线803电连接，第一数据线203及第二数据线803在垂直于衬底10的方向上叠置。
其中，子像素90包括第一薄膜晶体管T1、第二薄膜晶体管T2以及像素电极902。其中，第一薄膜晶体管T1的栅极及第二薄膜晶体管T2的栅极均与扫描线901电连接。第一薄膜晶体管T1的源极与漏极中的一者与第一数据线203电连接，第一薄膜晶体管T1的源极与漏极中的一者与像素电极电902连接。第二薄膜晶体管T2的源极与漏极中的一者与第二数据线803电连接，第二薄膜晶体管T2的源极与漏极中的另一者与像素电极902电连接。
需要说明的是，第一薄膜晶体管T1包括一个第一源极201、一个第一漏极202、一个栅极501及一个第一沟道301。第二薄膜晶体管T2包括一个第二源极801、一个第二漏极802、一个栅极501及一个第二沟道701。
可以理解的，在该像素架构中，每个子像素90均对应设置有一个第一源极201、一个第二源极801、一个第一漏极202、一个第二漏极802、一个第一沟道301、一个第二沟道701及一个栅极501。每个子像素90均包括一个像素电极902，第一源极201与第一漏极202中的一者与第一数据线203电连接，第二源极801与第二漏极802中的一者与第二数据线803电连接，第一源极201与第一漏极202中的另一者与像素电极902电连接，第二源极801与第二漏极802中的另一者与像素电极902电连接。
进一步的，第一电极层20还包括第一引出线204以及第二引出线205，第一引出线204与第二引出线205并排设置，第一数据线203与第一引出线204电连接，第二数据线803通过过孔与第二引出线205电连接。
基于该像素架构，本申请实施例通过设置第一电极层20、第一有源层30、第二电极层50、第二有源层70以及第三电极层80，改变薄膜晶体管的层间结构，使得与同一列子像素90连接的第一数据线203及第二数据线803可以在垂直于衬底10的方向上叠层设置，从而可以提高开口率。
请参阅图4，图4为本申请实施例提供的阵列基板的另一结构示意图。其中，图4所示的阵列基板200与图1所示的阵列基板100的区别在于：图1所示的阵列基板100在垂直于衬底10的方向上形成的两个晶体管结构在衬底10上的正投影至少部分重合；图4所示的阵列基板200在垂直于衬底10的方向上形成的两个晶体管结构在衬底10上的正投影不重合。
具体的，请参阅图4，本申请实施例提供的阵列基板200包括衬底10、第一电极层20、第一有源层30、第一绝缘层40、第二电极层50、第二绝缘层60、第二有源层70以及第三电极层80。其中，衬底10、第一电极层20、第一有源层30、第一绝缘层40、第二电极层50、第二绝缘层60、第二有源层70以及第三电极层80依次层叠设置。
比如，衬底10具有相对设置的第一表面及第二表面。在一种实施方式中，第一电极层20、第一有源层30、第一绝缘层40、第二电极层50、第二绝缘层60、第二有源层70以及第三电极层80依次层叠设置在第一表面上。在另一种实施方式中，第一电极层20、第一有源层30、第一绝缘层40、第二电极层50、第二绝缘层60、第二有源层70以及第三电极层80依次层叠设置在第二表面。
在本申请实施例中，第一电极层20及第三电极层80可用于形成薄膜晶体管的源极以及薄膜晶体管的漏极。第二电极层50可用于形成薄膜晶体管的栅极。第一有源层30及第二有源层70可用于形成薄膜晶体管的沟道。需要说明的是，第一电极层20的材料、第二电极层50的材料、第三电极层80的材料、第一有源层30的材料及第二有源层70的材料可以根据需要选择合适的材料，在此不做限制。
具体的，第一电极层20包括第一源极201、第一漏极202及第一数据线203。第一有源层30包括第一沟道301。第二电极层50包括栅极501。第二有源层70包括第二沟道701。第三电极层80包括第二源极801、第二漏极802及第二数据线803。第一源极201及第与漏极202均与第一沟道301电连接。第二源极801及第二漏极802均与第二沟道701电连接。
其中，第一电极层20、第一有源层30及第二电极层50可以形成薄膜晶体管结构。也即，第一源极201、第一漏极202、栅极502及第一沟道301可以形成薄膜晶体管结构。第二电极层50、第二有源层70以及第三电极层80可以形成薄膜晶体管结构。也即，第二源极801、第二漏极802、栅极501及第二沟道701可以形成薄膜晶体管结构。可以理解的，本申请实施例在垂直于衬底10的方向上可以形成两个薄膜晶体管结构。
在本申请实施例中，第一源极201在衬底10上的正投影与第二源极801在衬底10上的正投影B不重合，第一漏极202在衬底10上的正投影与第二漏极802在衬底10上的正投影不重合，第一沟道301在衬底10上的正投影与第二沟道701在衬底10上的正投影不重合。也即，本申请实施例可以使得两个晶体管结构在垂直于衬底10的方向上错开设置。
本申请实施例通过在垂直于衬底10的方向上形成两个薄膜晶体管结构的这样一种设计，可以在满足现有的像素架构的基础上，在第一电极层20上形成第一数据线203，在第三电极层80上形成第二数据线803，且使得第一数据线203在衬底10上的正投影与第二数据线803在衬底10上的正投影重合(第一数据线203与第二数据线803在垂直于衬底10的方向上叠置)，从而可以提高开口率。
下面将结合像素架构对本申请实施例进行进一步的说明。请参阅图5、图6，图5为本申请实施例提供的阵列基板上的像素架构的另一结构示意图。图6为图5所示的像素架构中的一子像素的等效电路示意图。
结合图4、图5、图6所示，该像素架构包括多条扫描线901、多条第一数据线203、多条第二数据线803及多个子像素90。多条扫描线901沿着第一方向排列，每一条扫描线901均沿着第二方向延伸。多条第一数据线203沿着第二方向排列，每一条第一数据线203沿着第一方向延伸。多条第二数据线803沿着第二方向排列，每一条第二数据线803均沿着第一方向延伸。多条第一数据线203与多条第二数据线803一一对应，且第一数据线203在衬底10上的正投影与第一数据线203对应的第二数据线803在衬底10上的正投影重合。多个子像素90呈阵列排布设置。
其中，每一条扫描线901均与对应一行子像素中的每个子像素90电连接，每一条第一数据线203均与第一子像素列中的每个子像素90电连接，每一条第二数据线803均与第二子像素列中的每个子像素90电连接，第一子像素列与第二子像素列相邻。也即，第一子像素列中的一子像素90与一条扫描线901、一条第一数据线203电连接；第二子像素列中的一子像素90与一条扫描线901、一条第二数据线803电连接。
其中，第一子像素列中的子像素90包括第一薄膜晶体管T1及像素电极902。其中，第一薄膜晶体管T1的栅极与扫描线电连接。第一薄膜晶体管T1的源极与漏极中的一者与第一数据线203电连接，第一薄膜晶体管T1的源极与漏极中的一者与像素电极902电连接。第二子像素列中的子像素90包括第二薄膜晶体管T2及像素电极902。其中，第二薄膜晶体管T2的栅极与扫描线901电连接。第二薄膜晶体管T2的源极与漏极中的一者与第二数据线803电连接，第二薄膜晶体管T2的源极与漏极中的一者与像素电极902电连接。
需要说明的是，第一薄膜晶体管T1包括一个第一源极201、一个第一漏极202、一个栅极501及一个第一沟道301。第二薄膜晶体管T2包括一个第二源极801、一个第二漏极802、一个栅极501及一个第二沟道701。
可以理解的，在该像素架构中，第一子像素列中的每个子像素90均对应设置有一个第一源极201、一个第一漏极202、一个第一沟道301、及一个栅极501。第二子像素列中的每个子像素90均对应设置有一个第二源极801、一个第二漏极802、一个第二沟道701、及一个栅极501。每个子像素90均包括一个像素电极902。
进一步的，第一电极层20还包括第一引出线204以及第二引出线205，第一引出线204与第二引出线205并排设置，第一数据线203与第一引出线204电连接，第二数据线803通过过孔与第二引出线205电连接。
基于该像素架构，本申请实施例通过设置第一电极层20、第一有源层30、第二电极层50、第二有源层70以及第三电极层80，改变薄膜晶体管的层间结构，使得与第一子像素列中的子像素90连接的第一数据线203及与第二子像素列中的子像素90连接的第二数据线803可以在垂直于衬底10的方向上叠层设置，从而可以提高开口率。
请参阅图7，图7为本申请实施例提供的阵列基板上的像素架构的再一结构示意图。其中，图7所示的像素架构与图5所示的像素架构的区别在于：图7所示的像素架构包括第一子像素903及第二子像素904，第一子像素903及第二子像素904相邻设置且位于同一列，第一数据线203与第一子像素903电连接，第二数据线803与第二子像素904电连接。
结合图4、图6、图7所示，该像素架构包括多条扫描线901、多条第一数据线203、多条第二数据线803、多个第一子像素903及多个第二子像素904。多条扫描线901沿着第一方向排列，每一条扫描线901均沿着第二方向延伸。多条第一数据线203沿着第二方向排列，每一条第一数据线203沿着第一方向延伸。多条第二数据线803沿着第二方向排列，每一条第二数据线803均沿着第一方向延伸。多条第一数据线203与多条第二数据线803一一对应，且第一数据线203在衬底10上的正投影与第一数据线203对应的第二数据线803在衬底10上的正投影重合。多个第一子像素903及多个第二子像素904呈阵列排布设置。
其中，每一条扫描线901均与对应一行子像素中的每个第一子像素903或者每个第二子像素904电连接，每一条第一数据线203均与子像素列中的每个第一子像素903电连接，每一条第二数据线803均与子像素列中的每个第二子像素904电连接，第一子像素903与第二子像素904相邻设置且位于同一列。也即，子像素列中的第一子像素903与一条扫描线901、一条第一数据线203电连接；子像素列中的第二子像素904与一条扫描线901、一条第二数据线803电连接。
其中，第一子像素903包括第一薄膜晶体管T1及像素电极902。其中，第一薄膜晶体管T1的栅极与扫描线901电连接。第一薄膜晶体管T1的源极与漏极中的一者与第一数据线203电连接，第一薄膜晶体管T1的源极与漏极中的一者与像素电极902电连接。第二子像素904包括第二薄膜晶体管T2及像素电极902。其中，第二薄膜晶体管T2的栅极与扫描线901电连接。第二薄膜晶体管T2的源极与漏极中的一者与第二数据线803电连接，第二薄膜晶体管T2的源极与漏极中的一者与像素电极902电连接。
需要说明的是，第一薄膜晶体管T1包括一个第一源极201、一个第一漏极202、一个栅极501及一个第一沟道301。第二薄膜晶体管T2包括一个第二源极801、一个第二漏极802、一个栅极501及一个第二沟道701。
可以理解的，在该像素架构中，子像素列中的每个第一子像素903均对应设置有一个第一源极201、一个第一漏极202、一个第一沟道301、及一个栅极501。子像素列中的每个第二子像素904均对应设置有一个第二源极801、一个第二漏极802、一个第二沟道701、及一个栅极501。每个第一子像素903及每个第二子像素904均包括一个像素电极902。
进一步的，第一电极层20还包括第一引出线204以及第二引出线205，第一引出线204与第二引出线205并排设置，第一数据线203与第一引出线204电连接，第二数据线803通过过孔与第二引出线205电连接。
基于该像素架构，本申请实施例通过设置第一电极层20、第一有源层30、第二电极层50、第二有源层70以及第三电极层80，改变薄膜晶体管的层间结构，使得与子像素列中的第一子像素903连接的第一数据线203及与子像素列中的第二子像素904连接的第二数据线803可以在垂直于衬底10的方向上叠层设置，从而可以提高开口率。
请参阅图8，图8为本申请实施例提供的液晶显示面板的结构示意图。如图8所示，本申请实施例提供的液晶显示面板1000包括阵列基板1001、彩膜基板1003及液晶层1002，阵列基板1001与彩膜基板1003相对设置，液晶层1002设置在阵列基板1001与彩膜基板1003之间，阵列基板1001包括以上所述的阵列基板。
本申请实施例提供的液晶显示面板，设置第一电极层、第一有源层、第二电极层、第二有源层以及第三电极层，改变薄膜晶体管的层间结构，使得不同的像素架构中的数据线可以叠层设置，从而可以提高开口率。
以上对本申请提供的阵列基板及液晶显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (6)
1.一种阵列基板，其特征在于，包括：
衬底；
第一电极层，所述第一电极层设置在所述衬底上，所述第一电极层包括第一源极、第一漏极及第一数据线；
第一有源层，所述第一有源层设置在所述第一电极层上，所述第一有源层包括第一沟道，所述第一源极及所述第一漏极均与所述第一沟道电连接；
第一绝缘层，所述第一绝缘层设置在所述第一有源层上；
第二电极层，所述第二电极层设置在所述第一绝缘层上，所述第二电极层包括栅极；
第二绝缘层，所述第二绝缘层设置在所述第二电极层上；
第二有源层，所述第二有源层设置在所述第二绝缘层上，所述第二有源层包括第二沟道；以及
第三电极层，所述第三电极层设置在所述第二有源层上，所述第三电极层包括第二源极、第二漏极及第二数据线，所述第二源极及所述第二漏极均与所述第二沟道电连接；
多个子像素，多个所述子像素呈阵列排布，其中，所述第一数据线在所述衬底上的正投影与所述第二数据线在所述衬底上的正投影重合，同一列所述子像素中的每一所述子像素均与所述第一数据线电连接，且同一列所述子像素中的每一所述子像素均与所述第二数据线电连接，同一行所述子像素中相邻的两个所述子像素之间均设有所述第一数据线以及所述第二数据线；
所述第一数据线位于所述第一漏极远离所述第一源极的一侧，所述第二数据线位于所述第二漏极远离所述第二源极的一侧。
2.根据权利要求1所述的阵列基板，其特征在于，所述子像素对应设置有一所述第一源极、一所述第二源极、一所述第一漏极、一所述第二漏极、一所述第一沟道、一所述第二沟道以及一所述栅极。
3.根据权利要求2所述的阵列基板，其特征在于，所述子像素包括像素电极，所述第一源极与所述第一漏极中的一者与所述第一数据线电连接，所述第二源极与所述第二漏极中的一者与所述第二数据线电连接，所述第一源极与所述第一漏极中的另一者与所述像素电极电连接，所述第二源极与所述第二漏极中的另一者与所述像素电极电连接。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一源极在所述衬底上的正投影与所述第二源极在所述衬底上的正投影重合，和/或，所述第一漏极在所述衬底上的正投影与所述第二漏极在所述衬底上的正投影重合，和/或，所述第一沟道在所述衬底上的正投影与所述第二沟道在所述衬底上的正投影重合。
5.根据权利要求1所述的阵列基板，其特征在于，所述第一电极层还包括第一引出线以及第二引出线，所述第一引出线与所述第二引出线并排设置，所述第一数据线与所述第一引出线电连接，所述第二数据线通过过孔与所述第二引出线电连接。
6.一种液晶显示面板，其特征在于，包括阵列基板、彩膜基板及液晶层，所述阵列基板与所述彩膜基板相对设置，所述液晶层设置在所述阵列基板与所述彩膜基板之间，所述阵列基板包括权利要求1-5任一项所述的阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210009466.2A CN114326235B (zh) | 2022-01-06 | 2022-01-06 | 阵列基板及液晶显示面板 |
| PCT/CN2022/072380 WO2023130501A1 (zh) | 2022-01-06 | 2022-01-17 | 阵列基板及液晶显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210009466.2A CN114326235B (zh) | 2022-01-06 | 2022-01-06 | 阵列基板及液晶显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114326235A CN114326235A (zh) | 2022-04-12 |
| CN114326235B true CN114326235B (zh) | 2023-12-12 |
Family
ID=81024890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210009466.2A Active CN114326235B (zh) | 2022-01-06 | 2022-01-06 | 阵列基板及液晶显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114326235B (zh) |
| WO (1) | WO2023130501A1 (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101149548A (zh) * | 2007-11-06 | 2008-03-26 | 上海广电光电子有限公司 | 垂直取向模式液晶显示装置的像素电路 |
| CN101847640A (zh) * | 2009-03-27 | 2010-09-29 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和液晶面板 |
| CN104317126A (zh) * | 2014-11-13 | 2015-01-28 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN105470205A (zh) * | 2015-12-24 | 2016-04-06 | 上海天马有机发光显示技术有限公司 | 一种多层低温多晶硅薄膜晶体管（ltps-tft）制造方法 |
| WO2016165183A1 (zh) * | 2015-04-14 | 2016-10-20 | 深圳市华星光电技术有限公司 | Tft布局结构 |
| CN109828395A (zh) * | 2019-04-24 | 2019-05-31 | 南京中电熊猫平板显示科技有限公司 | 一种阵列基板及其制造方法 |
| KR20190063192A (ko) * | 2017-11-29 | 2019-06-07 | 엘지디스플레이 주식회사 | 표시장치 |
| CN210668376U (zh) * | 2019-12-20 | 2020-06-02 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| CN113341623A (zh) * | 2021-05-31 | 2021-09-03 | 惠科股份有限公司 | 阵列基板和显示面板 |
| CN113406832A (zh) * | 2021-06-24 | 2021-09-17 | 昆山龙腾光电股份有限公司 | Tft阵列基板及其驱动方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101245944B1 (ko) * | 2006-05-10 | 2013-03-21 | 엘지디스플레이 주식회사 | 액정패널, 이를 구비한 액정표시장치 및 그 구동 방법 |
| CN101762915B (zh) * | 2008-12-24 | 2013-04-17 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其驱动方法 |
| US8792064B2 (en) * | 2009-04-02 | 2014-07-29 | Au Optronics Corporation | Pixel array, liquid crystal display panel, and electro-optical apparatus |
| CN105137679B (zh) * | 2015-10-13 | 2018-03-30 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN111341793B (zh) * | 2020-04-03 | 2022-06-03 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
| KR20210127842A (ko) * | 2020-04-14 | 2021-10-25 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| CN113113425A (zh) * | 2021-03-18 | 2021-07-13 | 武汉华星光电技术有限公司 | 阵列基板及显示面板 |
| CN214898447U (zh) * | 2021-03-19 | 2021-11-26 | 京东方科技集团股份有限公司 | 阵列基板、显示面板 |
-
2022
- 2022-01-06 CN CN202210009466.2A patent/CN114326235B/zh active Active
- 2022-01-17 WO PCT/CN2022/072380 patent/WO2023130501A1/zh unknown
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101149548A (zh) * | 2007-11-06 | 2008-03-26 | 上海广电光电子有限公司 | 垂直取向模式液晶显示装置的像素电路 |
| CN101847640A (zh) * | 2009-03-27 | 2010-09-29 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和液晶面板 |
| CN104317126A (zh) * | 2014-11-13 | 2015-01-28 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
| WO2016165183A1 (zh) * | 2015-04-14 | 2016-10-20 | 深圳市华星光电技术有限公司 | Tft布局结构 |
| CN105470205A (zh) * | 2015-12-24 | 2016-04-06 | 上海天马有机发光显示技术有限公司 | 一种多层低温多晶硅薄膜晶体管（ltps-tft）制造方法 |
| KR20190063192A (ko) * | 2017-11-29 | 2019-06-07 | 엘지디스플레이 주식회사 | 표시장치 |
| CN109828395A (zh) * | 2019-04-24 | 2019-05-31 | 南京中电熊猫平板显示科技有限公司 | 一种阵列基板及其制造方法 |
| CN210668376U (zh) * | 2019-12-20 | 2020-06-02 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| CN113341623A (zh) * | 2021-05-31 | 2021-09-03 | 惠科股份有限公司 | 阵列基板和显示面板 |
| CN113406832A (zh) * | 2021-06-24 | 2021-09-17 | 昆山龙腾光电股份有限公司 | Tft阵列基板及其驱动方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023130501A1 (zh) | 2023-07-13 |
| CN114326235A (zh) | 2022-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111028692A (zh) | 一种显示面板和显示装置 | |
| CN104133331B (zh) | 用于窄边框型液晶显示装置的阵列基板及其制造方法 | |
| CN107221536A (zh) | 阵列基板、异形显示器及显示装置 | |
| CN206619595U (zh) | 显示面板 | |
| CN111965908B (zh) | 一种阵列基板和显示装置 | |
| CN108428705A (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
| CN107561800B (zh) | 一种阵列基板、显示面板和显示装置 | |
| CN101770125A (zh) | 双扫描线像素阵列基板 | |
| US10203570B2 (en) | Array substrate, display panel and display device | |
| CN104809954A (zh) | 像素阵列 | |
| CN114497151A (zh) | 一种显示面板 | |
| CN111477672B (zh) | 一种显示基板及其制备方法、显示面板和显示装置 | |
| CN109388265B (zh) | 一种阵列基板、触控显示面板及显示装置 | |
| CN103488012B (zh) | 像素结构、像素结构的制作方法以及有源元件阵列基板 | |
| CN104965367A (zh) | 一种阵列基板、显示装置及制作方法 | |
| CN104701302A (zh) | 阵列基板及其制作方法以及显示装置 | |
| KR102582755B1 (ko) | 화소 구조, 어레이 기판 및 표시 패널 | |
| CN110010078A (zh) | 移位寄存器单元、栅极驱动电路和显示装置 | |
| DE112020005601T5 (de) | Anzeigesubstrat und Anzeigevorrichtung | |
| US20220115407A1 (en) | Array substrate and display panel | |
| CN104795405B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN110473883B (zh) | 阵列基板及oled显示装置 | |
| CN114326235B (zh) | 阵列基板及液晶显示面板 | |
| CN101770126A (zh) | 主动元件阵列基板及其制造方法 | |
| CN114730115B (zh) | 阵列基板和显示设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |