CN111477672B - 一种显示基板及其制备方法、显示面板和显示装置 - Google Patents
一种显示基板及其制备方法、显示面板和显示装置 Download PDFInfo
- Publication number
- CN111477672B CN111477672B CN202010432817.1A CN202010432817A CN111477672B CN 111477672 B CN111477672 B CN 111477672B CN 202010432817 A CN202010432817 A CN 202010432817A CN 111477672 B CN111477672 B CN 111477672B
- Authority
- CN
- China
- Prior art keywords
- lines
- display
- area
- display substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/17—Passive-matrix OLED displays
- H10K59/179—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明涉及显示技术领域，尤其涉及一种显示基板及其制备方法、显示面板和显示装置。以减小完全不穿过绕线区的数据线和穿过绕线区的数据线所产生的寄生电容不一样所导致的亮度差异问题。一种显示基板，显示基板具有显示区；显示区包括像素区、透明区，以及设置于像素区和透明区之间的绕线区；显示基板包括设置于衬底上的多条栅线和多条数据线；多条栅线和多条数据线位于绕线区的部分的交叉位置处均设置有电容补偿电路，每条数据线分别与该条数据线和各条栅线交叉位置处的电容补偿电路电连接；电容补偿电路包括至少两个层叠设置的第一极板；在每个电容补偿电路中，每相邻的两个第一极板中的其中之一与数据线电连接，另一个用于接入一恒定的电压。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板及其制备方法、显示面板和显示装置。
背景技术
近年来，随着智能显示技术的进步，有机发光二极管显示(Organic LightEmitting Diode，OLED)装置成为当今显示器研究领域的热点之一，越来越多的有源矩阵发光二极管显示面板(Active Matrix Organic Light Emitting Diode，AMOLED)进入市场，相对于传统的液晶显示面板(Liquid Crystal Display，LCD)，AMOLED具有更快的响应速度，更高的对比度。
发明内容
本发明的实施例提供一种显示基板及其制备方法、显示面板和显示装置。以减小完全不穿过绕线区的数据线和穿过绕线区的数据线所产生的寄生电容不一样所导致的亮度差异问题。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，本发明实施例提供一种显示基板，所述显示基板具有显示区；所述显示区包括像素区、透明区，以及设置于所述像素区和透明区之间的绕线区。
所述显示基板包括设置于衬底上的多条栅线和多条数据线；多条所述栅线和多条所述数据线交叉设置，多条所述栅线和多条所述数据线位于所述绕线区的部分的交叉位置处均设置有电容补偿电路，每条所述数据线分别与该条数据线和各条所述栅线交叉位置处的电容补偿电路电连接。
所述电容补偿电路包括至少两个层叠设置的第一极板，以及设置于每相邻的两个所述第一极板之间的第一绝缘层，相邻的两个所述第一极板在所述衬底上的正投影至少部分重叠。
在每个所述电容补偿电路中，每相邻的两个所述第一极板中的其中之一用于所述数据线电连接，另一个用于接入一恒定的电压。
可选的，所述显示基板还包括：设置于所述衬底上，且位于所述绕线区的，用于接入所述恒定的电压的多条第一信号走线。所述第一信号走线的条数与所述栅线的条数相同，且所述第一信号走线的位置与所述栅线一一对应，并穿过与所对应的栅线和各条数据线的交叉位置，为位于该栅线和各条数据线的交叉位置处的电容补偿电路接入所述恒定的电压。
可选的，所述像素区包括像素驱动电路，所述像素驱动电路包括导电层；所述第一极板和所述第一信号走线中的至少其中之一与所述像素驱动电路中的导电层同层同材料。
可选的，所述第一极板为两个；所述像素驱动电路包括设置于所述基板上的晶体管和电容；
所述晶体管包括有源层、栅绝缘层、栅极、层间绝缘层和源漏极；所述电容包括第一极，所述第一极设置于所述层间绝缘层中。
两个所述第一极板分别与所述第一极和所述栅极同层同材料，所述栅绝缘层延伸覆盖至所述绕线区形成所述第一绝缘层。
可选的，两个所述第一极板中，与所述第一极同层同材料的第一极板与所述数据线电连接，另一所述第一极板用于接入所述恒定的电压。
可选的，所述第一极板为三个；所述像素驱动电路包括设置于所述基板上的晶体管和电容；所述晶体管包括有源层、栅绝缘层、栅极、层间绝缘层和源漏极；所述电容包括第一极，所述第一极设置于所述层间绝缘层中。
三个所述第一极板分别与所述第一极、所述有源层和所述源漏极同层同材料，所述栅绝缘层和所述层间绝缘层分别延伸覆盖至所述绕线区形成所述第一绝缘层。
可选的，三个所述第一极板中，位于中间的所述第一极板用于与所对应的信号线中的数据线电连接，其余两个所述第一极板用于接入所述恒定的电压。
可选的，在所述第一信号走线与所述像素驱动电路中的导电层同层同材料的情况下；所述导电层包括电源线；所述电源线延伸覆盖至所述绕线区形成所述第一信号走线。
另一方面，本发明实施例提供一种显示面板，包括如上所述的显示基板、位于所述显示基板的远离所述衬底一侧的盖板。
另一方面，本发明实施例提供一种显示装置，包括如上所述的显示面板，以及感光元件，所述感光元件设置于所述显示基板远离出光侧的一侧，且与所述透明区对应。
再一方面，本发明实施例提供一种显示基板的制备方法，所述显示基板具有显示区；所述显示区包括像素区、透明区，以及形成在所述像素区和透明区之间的绕线区。
所述制备方法包括：在衬底上形成多条栅线和多条数据线，多条所述栅线和多条所述数据线交叉设置。
在多条所述栅线和多条所述数据线位于所述绕线区的部分的交叉位置处形成电容补偿电路，并使每条所述数据线分别与该条数据线和各条所述栅线交叉位置处的电容补偿电路电连接。
所述电容补偿电路包括至少两个层叠的第一极板，以及形成于每相邻的两个所述第一极板之间的第一绝缘层，相邻的两个所述第一极板在所述衬底上的正投影至少部分重叠。
在每个电容补偿电路中，每相邻的两个所述第一极板中的其中之一与所述数据线电连接，另一个用于接入一恒定的电压。
可选的，所述制备方法还包括：在所述衬底上，且位于所述绕线区形成用于接入所述恒定的电压的多条第一信号走线；
所述第一信号走线的条数与所述栅线的条数相同，且所述第一信号走线的位置与所述栅线一一对应，并穿过与所对应的栅线和各条数据线的交叉位置，为位于该栅线和各条数据线的交叉位置处的电容补偿电路接入所述恒定的电压。
可选的，在所述像素区包括像素驱动电路，所述像素驱动电路包括导电层的情况下；所述第一极板和所述第一信号走线中的至少其中之一与所述像素驱动电路中的导电层通过同一次构图工艺形成。
本发明实施例提供一种显示基板及其制备方法、显示面板和显示装置。通过在多条栅线位于绕线区的部分和多条数据线位于绕线区的部分交叉位置均设置电容补偿电路，并使每条数据线均电连接至该条数据线和各条栅线交叉位置处的电容补偿电路。在扫描到一行亚像素的情况下，在多条数据线写入数据信号时，通过对电容补偿电路的结构进行合理设置，即可对穿过绕线区的数据线所产生的寄生电容进行补偿，从而能够减小完全不穿过绕线区的数据线和穿过绕线区的数据线所产生的寄生电容不一样所导致的亮度差异问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种显示基板的俯视结构示意图；
图2为本发明实施例提供的另一种显示基板的俯视结构示意图；
图3为本发明实施例提供的一种显示基板在像素区和绕线区的剖视结构示意图；
图4为本发明实施例提供的另一种显示基板在像素区和绕线区的剖视结构示意图；
图5为本发明实施例提供的一种显示面板在绕线区的俯视结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的实施例提供一种显示装置，如图1所示，包括显示面板100，以及感光元件。
示例性的，该显示装置可以为手机、平板电脑、笔记本、个人数字助理(personaldigital assistant，PDA)、车载电脑等。本发明实施例对上述显示装置的具体形式不做特殊限制。
其中，该感光元件可以为一个，也可以为多个。示例性的，该感光元件可以为摄像头。
以下，将以该显示装置为手机为例对该显示面板100的具体结构进行示例性的说明。
如图1所示，该显示面板100包括显示基板1，以及盖板。
如图1和图2所示，该显示基板1具有显示区A，该显示区A包括像素区Q、透明区T，以及设置于该像素区Q和透明区T之间的绕线区R。该感光元件设置于该显示基板1背离出光侧的一侧，且与该透明区T对应。
对于该像素区Q而言，在该像素区Q设置有多个亚像素。
对于透明区T而言，之所以称为“透明区”，是设置于该区域的各膜层均为透明膜层，也就是说整体呈透明。在该透明区T内，未设置亚像素，因而透明区T不用于显示。
对于绕线区R而言，之所以称为“绕线区”，是在实际布线过程中，由于该透明区T未设置亚像素，并且设置于该区域的各膜层均为透明膜层，因此，原本经过该透明区T的栅线G和数据线D会绕过该透明区T，设置于该绕线区R中。在绕线区R内，也未设置亚像素，因而绕线区R也不用于显示。
如图2所示，该显示基板1包括设置于衬底11上的多条栅线G和多条数据线D，多条栅线G和多条数据线D交叉设置。这里，以多条栅线G和多条数据线D垂直交叉为例，多条栅线G位于像素区Q的部分和多条数据线D位于像素区Q的部分交叉限定出以矩阵形式排列的多个亚像素P。沿水平方向X排列成一排的亚像素P称为同一行亚像素，沿竖直方向Y排列成一排的亚像素P称为同一列亚像素。每个亚像素P中设置有用于驱动该亚像素P显示的像素驱动电路。
在一些实施例中，如图2所示，多条栅线G位于绕线区R的部分和多条数据线D位于绕线区R的部分交叉位置处均设置有电容补偿电路2。每条该数据线D分别与该条数据线D和各条栅线G的交叉位置处的电容补偿电路2电连接。
在相关技术中，在多条栅线G位于绕线区R的部分和多条数据线D位于绕线区R的部分交叉位置处未设置电容补偿电路2的情况下，在扫描到一行亚像素P的情况下，在多条数据线D写入数据信号时，完全不穿过绕线区R的数据线D和穿过绕线区R的数据线D所产生的寄生电容不一样，在显示时，产生亮度不一样，有竖向mura(云纹)的风险。
在本实施例中，通过在多条栅线G位于绕线区R的部分和多条数据线D位于绕线区R的部分交叉位置均设置电容补偿电路2，并使每条数据线D均电连接至该条数据线D和各条栅线G交叉位置处的电容补偿电路2。在扫描到一行亚像素P的情况下，在多条数据线D写入数据信号时，通过对电容补偿电路2的结构进行合理设置，即可对穿过绕线区R的数据线D所产生的寄生电容进行补偿，从而能够减小完全不穿过绕线区R的数据线D和穿过绕线区R的数据线D所产生的寄生电容不一样所导致的亮度差异问题。
其中，对该电容补偿电路2的具体结构不做限定。
在一些实施例中，如图3和图4所示，每个电容补偿电路2包括至少两个层叠设置的第一极板21，以及设置于每相邻的两个第一极板101之间的第一绝缘层22，相邻的两个该第一极板21在衬底11上的正投影至少部分重叠。且在每个电容补偿电路2中，每相邻的两个第一极板21中的其中之一与该数据线D电连接，另一个用于接入一恒定的电压。
在本实施例中，该电容补偿电路2可以包括两个或两个以上层叠设置的第一极板21，这里，为了更清楚地说明该电容补偿电路2的结构，以下，分别以该电容补偿电路2包括两个层叠设置的第一极板21和包括三个层叠设置的第一极板21为例，对该电容补偿电路2的结构进行介绍。
第一种示例中，如图3所示，该电容补偿电路2包括两个层叠设置的第一极板21，以及设置于两个该第一极板21之间的第一绝缘层22，且这两个第一极板21在衬底11上的正投影至少部分重叠；这两个第一极板21中的其中一个与数据线D电连接，另一个用于接入一恒定的电压。
此时，该电容补偿电路2中两个该第一极板21形成一个电容C，在显示时，在扫描到一行的亚像素P的情况下，在多条数据线D中写入数据信号时，多条数据线D位于绕线区R的部分由于该电容C的补偿作用，能够对穿过绕线区R的数据线D所产生的寄生电容进行补偿，从而能够减小完全不穿过绕线区R的数据线D和穿过绕线区R的数据线D所产生的寄生电容不一样所导致的亮度差异问题。
第二种示例中，如图4所示，该电容补偿电路2包括三个层叠设置的第一极板21，以及设置于每相邻的两个第一极板21之间的第一绝缘层22，且相邻的两个第一极板21在衬底11上的正投影至少部分重叠；在该电容补偿电路2中，每相邻的两个第一极板21中的其中之一与数据线D电连接，另一个用于接入一恒定的电压。
此时，如图3和图4所示，由于每相邻的两个第一极板21中的其中之一与数据线D电连接，另一第一极板21用于接入恒定的电压，因此，有两种可能的实现方式。
第一种可能的实现方式中，如图3所示，位于中间的第一极板21与数据线D电连接，位于两侧的第一极板21分别用于接入恒定的电压。
第二种可能的实现方式中，位于中间的第一极板21用于接入恒定的电压，位于两侧的第一极板21分别与数据线D电连接。
这两种实现方式中，该电容补偿电路2中三个该第一极板21沿该衬底11的厚度方向两两形成一个电容C，相当于将两个电容C串联连接。在电容补偿值相当的情况下，与第一种示例中，采用一个电容相比，能够减小第一极板21的覆盖面积，从而能够提高像素开口率。
在该示例中，与第一种示例相类似的，在扫描到一行亚像素P的情况下，在多条数据线D中写入数据信号时，多条数据线D位于绕线区R的部分由于两个该电容C的补偿作用，能够对穿过绕线区R的数据线D所产生的寄生电容进行补偿，从而也能够减小完全不穿过绕线区R的数据线D和穿过绕线区R的数据线D所产生的寄生电容不一样所导致的亮度差异问题。
在另一些实施例中，如图2和图5所示，该电容补偿电路2还包括：设置于该衬底11上，且位于绕线区R的，用于接入该恒定的电压的多条第一信号走线L。
该第一信号走线L的条数与栅线G的条数相同，且该第一信号走线L与栅线G一一对应，并穿过与所对应的栅线G和各条数据线D的交叉位置，为位于该栅线G和各条数据线D的交叉位置处的电容补偿电路2接入该恒定的电压。
在本实施例中，通过设置第一信号走线L，能够分别为各个电容补偿电路2接入恒定的电压，实现电容补偿。
其中，对以上第一极板101和第一信号走线L的制作方式和材料均不做具体限定。
在一些实施例中，该像素驱动电路包括导电层。该第一极板21和该第一信号走线L中的至少其中之一与该像素驱动电路中的导电层同层同材料。
示例性的，该像素驱动电路包括设置于衬底11上的TFT(Thin Film Transistor，薄膜晶体管)31和电容Cst。该TFT31可以包括一个驱动晶体管和至少一个开关晶体管。
在一些实施例中，如图3所示，该TFT31包括有源层311、栅绝缘层312、栅极313、层间绝缘层314和源漏极315。该电容Cst可以包括第一极321和第二极322，该电容Cst的第一极321设置于层间绝缘层314中，该电容Cst的第二极322与晶体管的栅极313同层同材料。
因此，该导电层可以包括有源层311、栅极313、源漏极315、第一极321和第二极322等。
该TFT31可以为顶栅型薄膜晶体管，也可以为底栅型薄膜晶体管，在此不做限定。
在此，仅以该TFT31为顶栅型晶体管为例进行说明。
在以上结构基础上，接下来，将对第一示例和第二示例中该第一极板21与导电层同层同材料设置的具体情况分别进行示例性的介绍。
在第一种示例中，如图3所示，该第一极板21为两个，两个该第一极板21分别与第一极321和栅极313同层同材料，该栅绝缘层312延伸覆盖至该绕线区R形成该第一绝缘层22。
在该示例中，可选的，如图3所示，两个该第一极板21中，与第一极321同层同材料的第一极板21与数据线D电连接，另一第一极板21用于接入恒定的电压。或者，与第一极21同层同材料的第一极板21用于接入恒定的电压，另一第一极板21与数据线D电连接。在此不做具体限定。
为了与像素区Q中单个亚像素P的像素驱动电路中的信号输入相一致，可选的，两个该第一极板21中，与第一极321同层同材料的第一极板21与数据线D电连接，另一第一极板21用于接入恒定的电压。
在本示例中，以与第一极321同层同材料的第一极板21，和与栅极313同层同材料的第一极板21作为电容C的两个极板，由于层间绝缘层314的厚度较小，根据电容C的公式可以得知。该电容C的单位电容补偿多，所需补偿电容面积小，有利于版图设计。
另外，采用该电容结构，能够把绕线区R周边缺失的像素电容补偿回来，使得穿过绕线区R的数据线D所在行的显示效果和完全不穿过绕线区R的数据线D所在行的显示效果一致，经过模拟发现：电容补偿量可以达到缺失的像素电容的80％-120％。
在第二种示例中，如图4所示，该第一极板21为三个；三个该第一极板21分别与第一极321、有源层311和源漏极315同层同材料，该栅绝缘层312和层间绝缘层314分别延伸覆盖至绕线区R形成该第一绝缘层22。
在该示例中，可选的，位于中间的第一极板21与该数据线D电连接，其余两个第一极板21用于接入恒定的电压。或者，位于中间的第一极板21用于接入恒定的电压，其余两个第一极板21与该数据线D电连接。在此不做具体限定。
为了与像素区Q中单个亚像素P的像素驱动电路中的信号输入相一致，可选的，三个该第一极板21中，位于中间的第一极板21与该数据线D电连接，其余两个第一极板21用于接入恒定的电压。
在该示例中，以与第一极321同层同材料的第一极板21、与有源层311同层同材料的第一极板21和与源漏极315同层同材料的第一极板21组成两个串联连接的电容C，采用此电容结构，与第一极321同层同材料的第一极板21与数据线D电连接，与有源层311同层同材料的第一极板21和与源漏极315同层同材料的第一极板21接入一恒定的电压，与目前工艺变动后，像素区Q中的像素驱动电路经该第一极321与数据线D电连接，所产生的寄生电容的结构更加接近，因此，以上工艺波动对该电容补偿电路2的影响较小。
在以上已经对第一极板21与像素驱动电路中的导电层同层同材料设置的情况下，接下来，将对多条该第一信号走线L与导电层同层同材料设置进行示例性的介绍。
在一些示例中，在多条该第一信号走线L与该像素驱动电路中的导电层同层同材料的情况下；该导电层包括电源线VDD；该电源线VDD延伸覆盖至该绕线区R形成该第一信号走线L。
在该示例中，该第一信号走线L与电源线VDD同层同材料，并接入相同的信号，能够更好地模拟像素区Q中数据线D所处的物理环境，使得穿过绕线区R的数据线D所产生的寄生电容尽可能地接近于完全不穿过绕线区R的数据线D所产生的寄生电容，从而能够提升显示效果。
本发明的实施例提供一种显示基板的制备方法，该显示基板具有出显示区A；该显示区A包括像素区Q、透明区T，以及设置在像素区Q和透明区T之间的绕线区R。
该制备方法包括：
S1、如图2所示，在衬底11上形成多条栅线G和多条数据线D，多条栅线G和多条数据线D交叉设置。
具体的，可以通过沉积在衬底11上形成第一金属层，并通过构图工艺形成多条栅线G，和位于像素区Q中各个亚像素P中的栅极313，以及通过沉积在衬底11上形成第二金属层，并通过构图工艺形成多条数据线D，和位于像素区Q中各个亚像素P中的源漏极315，以在亚像素P中形成TFT31。
在通过沉积在衬底11上形成第二金属层之前，还包括：
如图3和图4所示，在第一金属层上形成层间绝缘层314的步骤。
当然，也可以包括在第一金属层上形成栅绝缘层312、和第一极321的步骤。
S2、如图2、图3、图4和图5所示，在多条栅线G和多条数据线D位于绕线区R的部分的交叉位置处形成电容补偿电路2，并使每条数据线D分别与该条数据线D和各条栅线G交叉位置处的电容补偿电路2电连接。
该电容补偿电路2包括至少两个层叠的第一极板21，以及形成于每相邻的两个第一极板21之间的第一绝缘层22，相邻的两个第一极板21在衬底11上的正投影至少部分重叠。在每个电容补偿电路2中，每相邻的两个第一极板21中的其中之一与数据线D电连接，另一个用于接入一恒定的电压。
在此，可以通过构图工艺在该绕线区R形成至少两个层叠的第一极板21，并在每相邻的两个第一极板21之间形成第一绝缘层22，将每相邻的两个第一极板21中的其中之一与数据线D电连接，另一个接入一恒定的电压。
在另一些实施例中，制备方法还包括：如图2所示，在该衬底11上，且位于绕线区R形成用于接入该恒定的电压的多条第一信号走线L。
该第一信号走线L的条数与栅线G的条数相同，且该第一信号走线L的位置与栅线G一一对应，并穿过与所对应的栅线G和各条数据线D的交叉位置，为位于该栅线G和各条数据线D的交叉位置处的电容补偿电路2接入该恒定的电压。
在本实施例中，也可以通过构图工艺形成该第一信号走线L，分别为各个电容补偿电路10接入恒定的电压。
在又一些实施例中，在该像素驱动电路包括导电层的情况下，该第一极板21和第一信号走线L中的至少其中之一与该像素驱动电路中的导电层通过同一次构图工艺形成。
其中，示例性的，以该第一极板21为两个为例，如图3所示，两个该第一极板21可以分别与像素驱动电路中的电容Cst的第一极321和栅极313通过同一次构图工艺形成。再示例性的，以该第一极板为三个为例，如图4所示，三个该第一极板21可以分别与像素驱动电路中的电容Cst的第一极321、有源层311和源漏极315通过同一次构图工艺形成。
而以该第一信号走线L为例，该第一信号走线L可以与像素驱动电路中的电源线VDD通过同一次构图工艺形成。
例如，在制作时，通过构图工艺形成该电源线VDD时，将该电源线VDD延伸覆盖至该绕线区R形成该第一信号走线L。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (13)
1.一种显示基板，其特征在于，所述显示基板具有显示区；
所述显示区包括像素区、透明区，以及设置于所述像素区和透明区之间的绕线区；
所述显示基板包括设置于衬底上的多条栅线和多条数据线；多条所述栅线和多条所述数据线交叉设置，多条所述栅线和多条所述数据线位于所述绕线区的部分的交叉位置处均设置有电容补偿电路，每条所述数据线分别与该条数据线和各条所述栅线交叉位置处的电容补偿电路电连接；
所述电容补偿电路包括至少两个层叠设置的第一极板，以及设置于每相邻的两个所述第一极板之间的第一绝缘层，相邻的两个所述第一极板在所述衬底上的正投影至少部分重叠；
在每个所述电容补偿电路中，每相邻的两个所述第一极板中的其中之一与所述数据线电连接，另一个用于接入一恒定的电压。
2.根据权利要求1所述的显示基板，其特征在于，
所述显示基板还包括：
设置于所述衬底上，且位于所述绕线区的，用于接入所述恒定的电压的多条第一信号走线；
所述第一信号走线的条数与所述栅线的条数相同，且所述第一信号走线的位置与所述栅线一一对应，并穿过与所对应的栅线和各条数据线的交叉位置，为位于该栅线和各条数据线的交叉位置处的电容补偿电路接入所述恒定的电压。
3.根据权利要求2所述的显示基板，其特征在于，
所述像素区包括像素驱动电路，所述像素驱动电路包括导电层；
所述第一极板和所述第一信号走线中的至少其中之一与所述像素驱动电路中的导电层同层同材料。
4.根据权利要求3所述的显示基板，其特征在于，
所述第一极板为两个；
所述像素驱动电路包括设置于所述基板上的晶体管和电容；
所述晶体管包括有源层、栅绝缘层、栅极、层间绝缘层和源漏极；所述电容包括第一极，所述第一极设置于所述层间绝缘层中；
两个所述第一极板分别与所述第一极和所述栅极同层同材料，所述栅绝缘层延伸覆盖至所述绕线区形成所述第一绝缘层。
5.根据权利要求4所述的显示基板，其特征在于，
两个所述第一极板中，与所述第一极同层同材料的第一极板与所述数据线电连接，另一所述第一极板用于接入所述恒定的电压。
6.根据权利要求3所述的显示基板，其特征在于，
所述第一极板为三个；
所述像素驱动电路包括设置于所述基板上的晶体管和电容；
所述晶体管包括有源层、栅绝缘层、栅极、层间绝缘层和源漏极；所述电容包括第一极，所述第一极设置于所述层间绝缘层中；
三个所述第一极板分别与所述第一极、所述有源层和所述源漏极同层同材料，所述栅绝缘层和所述层间绝缘层分别延伸覆盖至所述绕线区形成所述第一绝缘层。
7.根据权利要求6所述的显示基板，其特征在于，
三个所述第一极板中，位于中间的所述第一极板用于与所对应的信号线中的数据线电连接，其余两个所述第一极板用于接入所述恒定的电压。
8.根据权利要求3-7任一项所述的显示基板，其特征在于，
在所述第一信号走线与所述像素驱动电路中的导电层同层同材料的情况下；
所述导电层包括电源线；
所述电源线延伸覆盖至所述绕线区形成所述第一信号走线。
9.一种显示面板，其特征在于，包括如权利要求1-8任一项所述的显示基板、位于所述显示基板的远离所述衬底一侧的盖板。
10.一种显示装置，其特征在于，包括如权利要求9所述的显示面板，以及感光元件，所述感光元件设置于所述显示基板远离出光侧的一侧，且与所述透明区对应。
11.一种显示基板的制备方法，其特征在于，所述显示基板具有显示区；所述显示区包括像素区、透明区，以及形成在所述像素区和透明区之间的绕线区；
所述制备方法包括：
在衬底上形成多条栅线和多条数据线，多条所述栅线和多条所述数据线交叉设置；
在多条所述栅线和多条所述数据线位于所述绕线区的部分的交叉位置处形成电容补偿电路，并使每条所述数据线分别与该条数据线和各条所述栅线交叉位置处的电容补偿电路电连接；
所述电容补偿电路包括至少两个层叠的第一极板，以及形成于每相邻的两个所述第一极板之间的第一绝缘层，相邻的两个所述第一极板在所述衬底上的正投影至少部分重叠；
在每个电容补偿电路中，每相邻的两个所述第一极板中的其中之一与所述数据线电连接，另一个用于接入一恒定的电压。
12.根据权利要求11所述的显示基板的制备方法，其特征在于，
所述制备方法还包括：
在所述衬底上，且位于所述绕线区形成用于接入所述恒定的电压的多条第一信号走线；
所述第一信号走线的条数与所述栅线的条数相同，且所述第一信号走线的位置与所述栅线一一对应，并穿过与所对应的栅线和各条数据线的交叉位置，为位于该栅线和各条数据线的交叉位置处的电容补偿电路接入所述恒定的电压。
13.根据权利要求12所述的显示基板的制备方法，其特征在于，
在所述像素区包括像素驱动电路，所述像素驱动电路包括导电层的情况下；
所述第一极板和所述第一信号走线中的至少其中之一与所述像素驱动电路中的导电层通过同一次构图工艺形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010432817.1A CN111477672B (zh) | 2020-05-20 | 2020-05-20 | 一种显示基板及其制备方法、显示面板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010432817.1A CN111477672B (zh) | 2020-05-20 | 2020-05-20 | 一种显示基板及其制备方法、显示面板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111477672A CN111477672A (zh) | 2020-07-31 |
| CN111477672B true CN111477672B (zh) | 2022-12-09 |
Family
ID=71762578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010432817.1A Active CN111477672B (zh) | 2020-05-20 | 2020-05-20 | 一种显示基板及其制备方法、显示面板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111477672B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112117320B (zh) * | 2020-09-30 | 2022-08-09 | 武汉天马微电子有限公司 | 一种显示面板和显示装置 |
| CN114442354B (zh) * | 2020-10-30 | 2023-10-20 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN112271206A (zh) | 2020-11-09 | 2021-01-26 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN115552622A (zh) * | 2021-04-30 | 2022-12-30 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| CN114677927B (zh) * | 2022-03-16 | 2023-08-22 | Tcl华星光电技术有限公司 | 显示面板 |
| CN117222266A (zh) * | 2022-05-31 | 2023-12-12 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108598139A (zh) * | 2018-06-26 | 2018-09-28 | 武汉天马微电子有限公司 | 显示面板及显示装置 |
| CN109244117A (zh) * | 2018-09-30 | 2019-01-18 | 武汉天马微电子有限公司 | 显示面板和显示装置 |
| CN109449167A (zh) * | 2018-11-13 | 2019-03-08 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN109712995A (zh) * | 2019-01-30 | 2019-05-03 | 上海天马有机发光显示技术有限公司 | 显示面板及显示装置 |
| CN209843713U (zh) * | 2019-06-26 | 2019-12-24 | 昆山国显光电有限公司 | 一种显示面板及显示装置 |
-
2020
- 2020-05-20 CN CN202010432817.1A patent/CN111477672B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108598139A (zh) * | 2018-06-26 | 2018-09-28 | 武汉天马微电子有限公司 | 显示面板及显示装置 |
| CN109244117A (zh) * | 2018-09-30 | 2019-01-18 | 武汉天马微电子有限公司 | 显示面板和显示装置 |
| CN109449167A (zh) * | 2018-11-13 | 2019-03-08 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN109712995A (zh) * | 2019-01-30 | 2019-05-03 | 上海天马有机发光显示技术有限公司 | 显示面板及显示装置 |
| CN209843713U (zh) * | 2019-06-26 | 2019-12-24 | 昆山国显光电有限公司 | 一种显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111477672A (zh) | 2020-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111477672B (zh) | 一种显示基板及其制备方法、显示面板和显示装置 | |
| CN108598087B (zh) | 阵列基板及其制造方法、显示面板、电子装置 | |
| CN100406975C (zh) | 具有触摸屏功能的液晶显示装置及其构造方法 | |
| CN108010942B (zh) | 一种有机发光显示面板和有机发光显示装置 | |
| US9653494B2 (en) | Array substrate, display panel and display apparatus | |
| US9478567B1 (en) | Thin-film transistor, array substrate and display apparatus | |
| CN107272292B (zh) | 一种显示基板、显示面板及显示装置 | |
| CN114203784A (zh) | 一种显示基板和显示装置 | |
| CN114023801A (zh) | 一种显示基板及其制作方法、显示装置 | |
| CN111624827B (zh) | 阵列基板、显示面板和显示装置 | |
| EP4053904B1 (en) | Display substrate and manufacturing method therefor, and display device | |
| CN107561800B (zh) | 一种阵列基板、显示面板和显示装置 | |
| US20220376003A1 (en) | Display panel and display apparatus | |
| KR20120012741A (ko) | 액정표시장치 | |
| KR20140035292A (ko) | 어레이 기판, 그 제조 방법 및 표시 장치 | |
| KR20200040332A (ko) | 표시장치 | |
| CN115669275A (zh) | 显示面板和显示装置 | |
| US11387310B2 (en) | Array substrate with connection portion connecting power bus and power line and display panel | |
| CN115769296A (zh) | 显示基板及其制备方法、显示装置 | |
| CN115148776A (zh) | 一种显示面板及显示装置 | |
| CN108878452B (zh) | 显示面板和显示装置 | |
| KR102174662B1 (ko) | 디스플레이 장치 및 이를 위한 제조 방법 | |
| CN115552625A (zh) | 显示面板和显示装置 | |
| CN111724736A (zh) | 一种阵列基板、oled显示面板及显示装置 | |
| CN101770126A (zh) | 主动元件阵列基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |