CN101847640A - 阵列基板及其制造方法和液晶面板 - Google Patents

阵列基板及其制造方法和液晶面板 Download PDF

Info

Publication number
CN101847640A
CN101847640A CN200910080900A CN200910080900A CN101847640A CN 101847640 A CN101847640 A CN 101847640A CN 200910080900 A CN200910080900 A CN 200910080900A CN 200910080900 A CN200910080900 A CN 200910080900A CN 101847640 A CN101847640 A CN 101847640A
Authority
CN
China
Prior art keywords
data scanning
scanning line
electrode
insulating barrier
underlay substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910080900A
Other languages
English (en)
Other versions
CN101847640B (zh
Inventor
谢振宇
林承武
陈旭
刘翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN2009100809000A priority Critical patent/CN101847640B/zh
Priority to US12/732,884 priority patent/US20100245735A1/en
Publication of CN101847640A publication Critical patent/CN101847640A/zh
Application granted granted Critical
Publication of CN101847640B publication Critical patent/CN101847640B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种阵列基板及其制造方法和液晶面板。该阵列基板中：至少部分相邻列像素电极所连接的两数据扫描线形成在相邻列像素电极之间，且两数据扫描线在垂直于衬底基板的方向上至少部分重叠，两数据扫描线的重叠部分之间设置有第一绝缘层；和/或至少部分相邻行像素电极所连接的两栅极扫描线形成在相邻行像素电极之间，且两栅极扫描线在垂直于衬底基板的方向上至少部分重叠，两栅极扫描线的重叠部分之间设置有第二绝缘层。三种制造方法可用于制造本发明的阵列基板，该液晶面板包括本发明的阵列基板。本发明重叠设置的数据扫描线和/或栅极扫描线能够提高液晶显示器的开口率，改善显示效果。

Description

阵列基板及其制造方法和液晶面板
技术领域
本发明涉及液晶显示技术，尤其涉及一种阵列基板及其制造方法和液晶面板。
背景技术
开口率是衡量液晶显示器(Liquid Crystal Display；以下简称：LCD)性能的重要指标之一。开口率具体是指在单元像素区内，实际可透光区的面积与单元像素区总面积的比率。显然，开口率越高，光透过率也越高，在相同的背光源条件下，液晶屏的亮度越高。因此，在工艺能力许可的情况下，应尽可能采用高开口率的设计方案。从而在满足液晶屏对亮度要求的前提下，使背光源功耗降为最低，从而降低整个液晶显示器的功耗，这也是当今便携式薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display；以下简称：TFT-LCD)的发展趋势之一。
图1为现有技术一种薄膜晶体管液晶显示器中阵列基板的局部俯视结构示意图，图2为图1中的A-A向剖视结构示意图。阵列基板包括衬底基板1，在衬底基板1上呈矩阵形式形成有单元像素区。每块单元像素区中设置有一块像素电极13和一个驱动开关。在TFT-LCD中，驱动开关具体为TFT驱动开关。衬底基板1上还横纵交叉地形成有多条数据扫描线3和栅极扫描线2，数据扫描线3和栅极扫描线2之间通过栅极绝缘层6彼此绝缘，数据扫描线3和像素电极13之间通过钝化层11彼此绝缘，像素电极13之间相互断开电连接。每个像素电极13分别通过对应的驱动开关与相邻的数据扫描线3和栅极扫描线2相连。具体的，TFT驱动开关包括栅电极4、源电极9、漏电极10、半导体层7和掺杂半导体层8。图1和图2所示为一种典型的阵列基板结构，各层结构的位置关系具体为：多条栅极扫描线2横向布设在衬底基板1上，栅电极4和栅极扫描线2同层设置且相互连接，或者栅电极4可以是栅极扫描线2的一部分，栅极扫描线2所在层一般还可以设置有公共电极线，纵向设置在衬底基板1上，用以提供公共电压；在栅电极4和栅极扫描线2上覆盖有栅极绝缘层6，用于绝缘隔离；在栅极绝缘层6上布设有半导体层7、掺杂半导体层8、源电极9、漏电极10和纵向设置的多条数据扫描线3，其中，掺杂半导体层8位于半导体层7之上，源电极9连接数据扫描线3，漏电极10与源电极9相对设置，用于连接像素电极13，源电极9和漏电极10的一端分别位于掺杂半导体层8之上，且源电极9和漏电极10相对端之间的掺杂半导体层8被刻蚀掉而形成TFT沟槽；在源电极9、漏电极10和数据扫描线3上覆盖有钝化层11，且在钝化层11对应漏电极10的上方形成钝化层过孔12；在钝化层11上形成有像素电极13的图案，像素电极13通过钝化层过孔12与漏电极10连通。从图1中可以看出，横向设置的栅极扫描线2和纵向设置的数据扫描线3交错将阵列基板划分成多个矩阵点，即构成多个单元像素区。除像素电极13所在区域外，TFT驱动开关、数据扫描线3和栅极扫描线2所在区域需要由彩膜基板上的黑矩阵所遮盖，即为不透光的区域，黑矩阵之外的区域即为透光区域，决定开口率的大小。
由上述阵列基板的结构可知，影响开口率大小的主要因素是黑矩阵所占区域的大小，也即数据扫描线3和栅极扫描线2所在区域所占面积越大，则开口率越小。
在进行TFT-LCD的阵列基板设计之前，可根据预定的显示面积和分辨率预先估算开口率的大小。根据单元像素区和黑矩阵设计的结果可得到开口率的设计值，把设计值与估算的开口率进行比较。若开口率的设计值太低，则可通过选择不同的储存电容和黑矩阵方式，以及在不影响图象质量的情况下，适当减小栅极扫描线、数据扫描线及它们与像素电极之间的间距等方法，使开口率得以提高。或者需要适当增大背光源的亮度或改变液晶面板其它部分的透过率以满足图像显示对亮度的要求，或适当降低图象显示对亮度的要求，从而减小开口率的估算值。
现有TFT-LCD，尤其是扭曲向列(Twist Nematic；以下简称：TN)型TFT-LCD的主要不足是开口率相对较小，但是通过减小栅极扫描线、源电极和漏电极的有效宽度来提高开口率存在下述缺陷：有效宽度的减小导致线电阻增大，阻容(RC)延迟增大，画面显示质量下降。因此，采用上述方法能够提高的开口率十分有限。为满足液晶显示器亮度要求而提高背光源亮度来弥补开口率较小的缺陷，则会增加能耗，不利于液晶显示器小型化、便携化的发展。
发明内容
本发明的目的是提供一种阵列基板及其制造方法和液晶面板，以提高液晶显示器的开口率，改善显示效果。
为实现上述目的，本发明提供了一种阵列基板，包括：衬底基板；呈矩阵形式形成在所述衬底基板上的各单元像素区；每块所述单元像素区中设置有一块像素电极和一个驱动开关；所述衬底基板上横纵交叉地形成有多条栅极扫描线和数据扫描线；每个所述像素电极分别通过对应的驱动开关与相邻的数据扫描线和栅极扫描线相连，其中：
至少部分相邻列像素电极所连接的两数据扫描线形成在所述相邻列像素电极之间，且所述两数据扫描线在垂直于所述衬底基板的方向上至少部分重叠，所述两数据扫描线的重叠部分之间设置有第一绝缘层；和/或
至少部分相邻行像素电极所连接的两栅极扫描线形成在所述相邻行像素电极之间，且所述两栅极扫描线在垂直于所述衬底基板的方向上至少部分重叠，所述两栅极扫描线的重叠部分之间设置有第二绝缘层。
为实现上述目的，本发明还提供了一种阵列基板的制造方法，包括：
在衬底基板上沉积栅金属层；
采用构图工艺在所述栅金属层上刻蚀形成栅电极和栅极扫描线的图案；
在所述衬底基板上沉积栅极绝缘层；
在所述栅极绝缘层上沉积半导体材料层、掺杂半导体材料层和金属层；
采用构图工艺在所述半导体材料层、掺杂半导体材料层和金属层上进行刻蚀，在相邻列单元像素区中分别形成半导体层、掺杂半导体层、第一源电极、第一漏电极、第一数据扫描线、第二源电极和第二漏电极的图案，所述第一数据扫描线形成在两列相邻单元像素区之间，所述第一源电极连接在所述第一数据扫描线上，所述第一源电极与所述第二源电极背对设置；
在所述衬底基板上沉积第一绝缘层，并在所述第一绝缘层对应所述第一漏电极、第二漏电极和所述第二源电极的上方形成过孔；
在所述第一绝缘层上沉积金属层和透明导电材料层，采用构图工艺刻蚀形成第二数据扫描线和像素电极的图案，所述第二数据扫描线和所述第一数据扫描线在垂直所述衬底基板的方向上至少部分重叠，所述像素电极通过所述第一绝缘层的过孔与第一漏电极和第二漏电极连接，所述第二数据扫描线通过所述第一绝缘层的过孔与所述第二源电极连接。
为实现上述目的，本发明还提供了再一种阵列基板的制造方法，包括：
在衬底基板上沉积栅金属层；
采用构图工艺在所述栅金属层上刻蚀形成栅电极和栅极扫描线的图案；
在所述衬底基板上沉积栅极绝缘层；
在所述栅极绝缘层上沉积半导体材料层、掺杂半导体材料层和金属层；
采用构图工艺在所述半导体材料层、掺杂半导体材料层和金属层上进行刻蚀，在相邻列单元像素区中分别形成半导体层、掺杂半导体层和第一数据扫描线的图案，所述第一数据扫描线形成在两列相邻单元像素区之间，且所述第一数据扫描线的图案延伸突出到掺杂半导体层的图案之上；
在所述衬底基板上沉积第一绝缘层，并在所述第一绝缘层对应所述掺杂半导体层的上方分别形成过孔；
在所述第一绝缘层上沉积金属层，采用构图工艺刻蚀形成第一源电极、第一漏电极、第二源电极、第二漏电极和第二数据扫描线的图案，所述第一源电极通过所述第一绝缘层上的过孔与第一数据扫描线的突出部分连接，所述第一漏电极、第二源电极和第二漏电极分别通过所述第一绝缘层上的过孔连接到掺杂半导体层上，所述第二数据扫描线和所述第一数据扫描线在垂直所述衬底基板的方向上至少部分重叠，所述第一源电极与第二源电极分设在第二数据扫描线的两侧；
沉积透明导电材料层，采用构图工艺刻蚀形成像素电极的图案，所述像素电极与第一漏电极和第二漏电极分别连接。
为实现上述目的，本发明还提供了另一种阵列基板的制造方法，包括：
在衬底基板上沉积第一栅金属层；
采用构图工艺在所述第一栅金属层上刻蚀形成第一栅电极和第一栅极扫描线的图案，所述第一栅极扫描线形成在相邻行单元像素区之间；
在所述衬底基板上沉积第二绝缘层；
在所述第二绝缘层上沉积第二栅金属层；
采用构图工艺在所述第二栅金属层上刻蚀形成第二栅电极和第二栅极扫描线的图案，所述第二栅极扫描线与所述第一栅极扫描线在垂直所述衬底基板的方向上至少部分重叠，所述第一栅电极和所述第二栅电极背对设置；
在所述衬底基板上沉积栅极绝缘层；
在所述栅极绝缘层上沉积半导体材料层、掺杂半导体材料层和金属层；
采用构图工艺在所述半导体材料层、掺杂半导体材料层和金属层上刻蚀形成半导体层、掺杂半导体层、源电极、漏电极和数据扫描线的图案；
在所述衬底基板上沉积钝化层，并在所述钝化层对应所述漏电极的上方形成钝化层过孔；
在所述钝化层上沉积透明导电材料层；
采用构图工艺刻蚀形成像素电极的图案，所述像素电极通过所述钝化层过孔与漏电极相连。
为实现上述目的，本发明又提供了一种采用本发明阵列基板的液晶面板，还包括彩膜基板，所述阵列基板与所述彩膜基板对盒设置，且所述阵列基板与所述彩膜基板之间填充有液晶层；所述彩膜基板的衬底基板上布设有黑矩阵，所述黑矩阵包括间隔形成的第一线条和第二线条，所述第一线条对应设置在数据扫描线和栅极扫描线的上方，所述第二线条的宽度小于所述第一线条的宽度。
由以上技术方案可知，本发明采用重叠设置数据扫描线和/或栅极扫描线的技术手段，使阵列基板上需要黑矩阵覆盖的面积减少，因此能够提高液晶显示器的开口率，改善显示效果。
附图说明
图1为现有技术一种薄膜晶体管液晶显示器中阵列基板的局部俯视结构示意图；
图2为图1中的A-A向剖视结构示意图；
图3为本发明阵列基板第一实施例的局部俯视结构示意图；
图4为图3中的B-B向剖视结构示意图；
图5为图3中的C-C向剖视结构示意图；
图6为图3中的D-D向剖视结构示意图；
图7为本发明阵列基板第二实施例的局部俯视结构示意图；
图8为图7中的E-E向剖视结构示意图；
图9为图7中的F-F向剖视结构示意图；
图10为图7中的L-L向剖视结构示意图；
图11为本发明阵列基板第三实施例的局部俯视结构示意图；
图12为图11中的G-G向剖视结构示意图；
图13为本发明阵列基板第四实施例的局部俯视结构示意图；
图14为图13中的H-H向剖视结构示意图；
图15为本发明阵列基板一实施方式的局部俯视结构示意图；
图16为本发明阵列基板的制造方法第一实施例的流程图；
图17为本发明阵列基板的制造方法第一实施例的局部俯视结构图一；
图18为图17中的I-I向剖视结构示意图；
图19为本发明阵列基板的制造方法第一实施例的局部俯视结构图二；
图20为图19中的J-J向剖视结构示意图；
图21为图19中的K-K向剖视结构示意图；
图22为本发明阵列基板的制造方法第二实施例的流程图；
图23为本发明阵列基板的制造方法第三实施例的流程图；
图24为本发明阵列基板的制造方法第四实施例的流程图。
图中：
1-衬底基板           2-栅极扫描线       21-第一栅极扫描线
22-第二栅极扫描线    3-数据扫描线       31-第一数据扫描线
32-第二数据扫描线    4-栅电极           41-第一栅电极
42-第二栅电极        6-栅极绝缘层       61-第二绝缘层
7-半导体层           8-掺杂半导体层     9-源电极
91-第一源电极        92-第二源电极      10-漏电极
101-第一漏电极       102-第二漏电极     11-钝化层
12-钝化层过孔        13-像素电极        14-第一绝缘层
15-第二源电极过孔    16-第一漏电极过孔  17-第二漏电极过孔
18-第一源电极过孔    19-第二钝化层
具体实施方式
下面通过具体实施例并结合附图对本发明做进一步的详细描述。
阵列基板第一实施例
图3为本发明阵列基板第一实施例的局部俯视结构示意图，图4为图3中的B-B向剖视结构示意图，图5为图3中的C-C向剖视结构示意图，图6为图3中的D-D向剖视结构示意图。本申请文件各俯视结构示意图中均未示意出栅极绝缘层、钝化层等绝缘材料层的图案。如图3所示，该阵列基板包括衬底基板1，在衬底基板1上呈矩阵形式形成有各单元像素区。每块单元像素区中设置有一块像素电极13和一个驱动开关。衬底基板1上横纵交叉地形成有多条数据扫描线和栅极扫描线2，数据扫描线、栅极扫描线2和像素电极13之间彼此绝缘。每个像素电极13分别通过对应的驱动开关与相邻的数据扫描线和栅极扫描线2相连。
本实施例的阵列基板具体为一种TFT-LCD中的阵列基板，驱动开关具体为TFT驱动开关。每个TFT驱动开关包括栅电极、源电极、漏电极、半导体层7和掺杂半导体层8，各层的具体结构关系为：
栅电极与相邻的栅极扫描线2相连，且与该栅极扫描线2同层形成在衬底基板1上，栅电极可以是栅极扫描线2的一部分，或者也可以是从栅极扫描线2突出的一部分。栅极扫描线2所在层一般还可以设置有公共电极线，用以提供公共电压。在栅电极和栅极扫描线2上还覆盖有栅极绝缘层6，起到绝缘隔离作用。
在栅极绝缘层6上布设有半导体层7、掺杂半导体层8、源电极、漏电极和纵向设置的多条数据扫描线。源电极、漏电极和数据扫描线一般采用相同的且阻值较低的金属材料制成。其中，掺杂半导体层8位于半导体层7之上，两者重叠设置，形成在栅极绝缘层6之上，且至少部分掺杂半导体层8和半导体层7覆盖在至少部分栅极扫描线2的栅电极部分上。
源电极与漏电极的端部相对设置，且相对的端部覆盖在掺杂半导体层8和半导体层7之上，源电极和漏电极之间形成TFT沟道。源电极与相邻的数据扫描线相连。源电极、漏电极、半导体层7和掺杂半导体层8上覆盖有第一绝缘层14，漏电极与相邻的像素电极13相连，第一绝缘层14一般可采用低介电常数的绝缘材料制成，像素电极13通常采用透明的金属材料，例如氧化铟锡(Indium Tin Oxides；以下简称：ITO)。
在本实施例中，如图3～6所示，至少部分相邻列像素电极13所连接的两数据扫描线形成在相邻列像素电极13之间，且两数据扫描线在垂直于衬底基板1的方向上至少部分重叠，两数据扫描线的重叠部分之间设置有第一绝缘层。
本实施例两数据扫描线重叠设置的结构具体如图3～6所示，相邻列像素电极13所连接的两数据扫描线称为第一数据扫描线31和第二数据扫描线32。第一数据扫描线31和第二数据扫描线32均直接或间接形成在栅极绝缘层6上，且第一绝缘层14形成在第一数据扫描线31和第二数据扫描线32之间。第一数据扫描线31所连接的源电极可称为第一源电极91，第一数据扫描线31与第一源电极91同层设置。第二数据扫描线32所连接的源电极可称为第二源电极92，第二数据扫描线32与第二源电极92通过第一绝缘层14上的第二源电极过孔15连接。
本实施例具体是将第一数据扫描线31至少部分地或全部地重叠设置在第二数据扫描线32之下，即第一数据扫描线31形成在栅极绝缘层6和第一绝缘层14之间，第二数据扫描线32形成在第一绝缘层14之上。第一数据扫描线31所连接的第一源电极91和对应的第一漏电极101，以及第二数据扫描线32所连接的第二源电极92和对应的第二漏电极102均形成在栅极绝缘层6和第一绝缘层14之间，与第一数据扫描线31同层设置。第二数据扫描线32通过第二源电极过孔15与第二源电极92相连。像素电极13形成在第一绝缘层14和第二数据扫描线32之上，像素电极13通过第一绝缘层14上的第一漏电极过孔16与第一漏电极101相连，且通过第一绝缘层14上的第二漏电极过孔17与第二漏电极102连接。像素电极13的透明导电材料可以形成在第二数据扫描线32的上方，但是并不起到像素电极13的作用，同时也不影响第二数据扫描线32的工作。
本实施例中，半导体层7和掺杂半导体层8是与第一数据扫描线31在一次掩膜下刻蚀形成的，因此也形成在第一数据扫描线31之下，具体应用中，仅栅电极与源电极和漏电极之间的半导体层7和掺杂半导体层8是发挥其自身作用的。因此，半导体层7和掺杂半导体层8可以如图4、5、6所示形成在第一数据扫描线31之下，与第一数据扫描线31在一次构图工艺中形成，或者半导体层7和掺杂半导体层8的图案也可以独立采用一次构图工艺形成。
本实施例的技术方案因为数据扫描线的重叠设置，相当于在整个阵列基板上需要黑矩阵覆盖的面积减少了部分数据扫描线的宽度，显然，阵列基板的开口率得到提高，液晶显示器的显示性能可以得到改善。
阵列基板第二实施例
图7为本发明阵列基板第二实施例的局部俯视结构示意图，图8为图7中的E-E向剖视结构示意图，图9为图7中的F-F向剖视结构示意图，图10为图7中的L-L向剖视结构示意图。本实施例中第一数据扫描线31位于第二数据扫描线32之下，与上述第一实施例的区别在于：第一源电极91、第一漏电极101、第二源电极92和第二漏电极102形成在第一绝缘层14之上，与第二数据扫描线32同层设置。
在本实施例中，第一数据扫描线31的图案包括突出的一部分，延伸到掺杂半导体层8之上，该突出的部分通过第一绝缘层14上对应第一源电极91的第一源电极过孔18与第一源电极91连接，且第一漏电极101通过第一绝缘层14上的第一漏电极过孔16连接到掺杂半导体层8上，第二数据扫描线32直接与第二源电极92相连，第二源电极92通过第一绝缘层14上的第二源电极过孔15连接到掺杂半导体层8上，且第二漏电极102通过第一绝缘层14上的第二漏电极过孔17连接到掺杂半导体层8上。像素电极13直接与第一漏电极101和第二漏电极102相连。
半导体层7和掺杂半导体层8仍形成在栅极绝缘层6之上，位于第一数据扫描线31之下，或者半导体层7和掺杂半导体层8可以独立形成，例如半导体层7和掺杂半导体层8可以形成在第一绝缘层14上与源电极和漏电极直接连接，而第一数据扫描线31通过第一绝缘层14上的第一源电极过孔18与第一源电极91连接。
本实施例的技术方案能够通过重叠数据扫描线而减少阵列基板上需要黑矩阵覆盖的面积，从而提高开口率，改善液晶显示器性能。
在上述实施例中，源电极、漏电极并不限于与所连接的数据扫描线同层布设，也可以均通过第一绝缘层上的过孔连接。或者可以第一源电极、第一漏电极与第一数据扫描线同层布设，第二源电极、第二漏电极与第二数据扫描线同层布设，像素电极通过第一绝缘层上的过孔连接非同层设置的漏电极。从制作工艺的角度考虑，上述第一实施例为较佳的实施例方案。
阵列基板第三实施例
图11为本发明阵列基板第三实施例的局部俯视结构示意图，图12为图11中的G-G向剖视结构示意图。本实施例可以第一实施例为基础，第一数据扫描线31至少部分重叠设置在第二数据扫描线32之下，且阵列基板还包括第二钝化层19，形成在第一绝缘层14上，覆盖第二数据扫描线32。像素电极13形成在第二钝化层19上，通过第二钝化层19上的过孔与第一漏电极101和第二漏电极102分别连接。具体的，第二钝化层19可以形成与第一漏电极过孔16和第二漏电极过孔17贯通的过孔，像素电极13通过贯通的过孔连接第一漏电极101和第二漏电极102。
本实施例的技术方案能够通过重叠数据扫描线而减少阵列基板上需要黑矩阵覆盖的面积，从而提高开口率，改善液晶显示器性能。并且，设置第二钝化层可以使像素电极与第二数据扫描线完全隔离开，以提高显示图像的可靠性。
上述技术方案也可以应用到第二实施例中，则像素电极可以仅通过第二钝化层上的对应过孔与漏电极相连。在本发明的上述实施例中，设置在钝化层上的各过孔是为了连接上下两层的导电结构，因此过孔在需要连接的相应位置设置即可。
阵列基板第四实施例
图13为本发明阵列基板第四实施例的局部俯视结构示意图，图14为图13中的H-H向剖视结构示意图。本实施例中数据扫描线3间隔设置，或者也可以重叠设置，本实施例与第一实施例的区别在于栅极扫描线的设置方式如下：
至少部分相邻行像素电极13所连接的两栅极扫描线形成在相邻行像素电极13之间，且两栅极扫描线在垂直于衬底基板1的方向上至少部分重叠，两栅极扫描线的重叠部分之间设置有第二绝缘层61。
具体的，相邻行像素电极13所连接的两栅极扫描线为第一栅极扫描线21和第二栅极扫描线22。第一栅极扫描线21与所连接的第一栅电极41同层形成在衬底基板1上，并覆盖在第二绝缘层61之下；第二栅极扫描线22与所连接的第二栅电极42同层形成在第二绝缘层61之上，并覆盖在栅极绝缘层6之下。本实施例中，第二绝缘层61可以是另一个栅极绝缘层，主要起到使第一栅极扫描线21和第二栅极扫描线22绝缘的作用。
栅电极可以通过栅极绝缘层上的过孔与栅极扫描线连接，但是从制作工艺复杂性的角度考虑，同层形成相连的栅电极和栅极扫描线是较佳的技术方案，并且，通常可以将栅极扫描线的一部分作为栅电极。
本实施例的技术方案能够通过重叠栅极扫描线来减少阵列基板上需要黑矩阵覆盖的面积，从而提高开口率，改善液晶显示器性能。
在本发明的上述技术方案中，驱动开关并不限于为TFT驱动开关，还可以为采用其他驱动原理设置的开关。本发明上述实施例中重叠栅极扫描线和数据扫描线的技术方案可以结合使用，如图15所示，则可以显著提高液晶显示器的开口率。栅极扫描线的重叠可以每两行相邻像素电极的栅极扫描线都重叠，也可以有部分栅极扫描线重叠，数据扫描线也可以是部分的数据扫描线重叠，同样能够达到提高开口率的效果。
阵列基板的制造方法第一实施例
图16为本发明阵列基板的制造方法第一实施例的流程图，该方法包括如下步骤：
步骤A100、在衬底基板1上沉积栅金属层；
步骤A200、采用构图工艺在栅金属层上刻蚀形成栅电极和栅极扫描线2的图案，栅电极为栅极扫描线2中的一部分，如图17和图18所示，图17为本发明阵列基板的制造方法第一实施例的局部俯视结构图一，图18为图17中的I-I向剖视结构示意图；
步骤A300、在衬底基板1上沉积栅极绝缘层6，栅极绝缘层6的材料可以为氮化硅(SiNx)；
步骤A400、在栅极绝缘层6上沉积半导体材料层、掺杂半导体材料层和金属层，半导体材料可以为非结晶硅(a-Si)，掺杂半导体材料可以为n型非结晶硅(n+a-Si)；
步骤A500、采用构图工艺在半导体材料层、掺杂半导体材料层和金属层上进行刻蚀，在相邻列单元像素区中分别形成半导体层7、掺杂半导体层8、第一源电极91、第一漏电极101、第一数据扫描线31、第二源电极92和第二漏电极102的图案，第一数据扫描线31形成在两列相邻单元像素区之间，第一源电极91连接在第一数据扫描线31上，第一源电极91与第二源电极92背对设置，如图19、20和21所示，图19为本发明阵列基板的制造方法第一实施例的局部俯视结构图二，图20为图19中的J-J向剖视结构示意图，图21为图19中的K-K向剖视结构示意图；
步骤A600、在衬底基板1上沉积第一绝缘层14，并在第一绝缘层14对应第一漏电极101、第二漏电极102和第二源电极92的上方形成过孔，即第一漏电极过孔16、第二漏电极过孔17和第二源电极过孔15；
步骤A700、在第一绝缘层14上依次沉积金属层和透明导电材料层，可以采用两次构图工艺分别刻蚀形成第二数据扫描线32和像素电极13的图案，或者可以先沉积透明导电材料层再沉积金属层，而后通过两次刻蚀形成第二数据扫描线32和像素电极13的图案。第二数据扫描线32和第一数据扫描线31在垂直衬底基板1的方向上至少部分重叠，像素电极13通过第一绝缘层13的第一漏电极过孔16与第一漏电极101连接，通过第二漏电极过孔17与第二漏电极102连接，第二数据扫描线32通过第一绝缘层14的第二源电极过孔15与第二源电极92连接，可参见图3～6所示。
本实施例的技术方案适用于制作本发明的阵列基板，因为数据扫描线的重叠设置，相当于在整个阵列基板上需要黑矩阵覆盖的面积减少了部分数据扫描线的宽度，显然，阵列基板的开口率得到提高，液晶显示器的显示性能可以得到改善。
在上述步骤A700中，在第一绝缘层上沉积金属层和透明导电材料层，采用构图工艺刻蚀形成第二数据扫描线和像素电极的图案具体还可以采用下述步骤实现：
步骤A701、在第一绝缘层14上沉积金属层，采用构图工艺刻蚀形成第二数据扫描线32的图案，第二数据扫描线32和第一数据扫描线31在垂直衬底基板1的方向上至少部分重叠，第二数据扫描线32通过第一绝缘层14的第二源电极过孔15与第二源电极92连接；
步骤A702、在衬底基板1上沉积第二钝化层19，覆盖第二数据扫描线32，并在第二钝化层19对应第一漏电极101的上方形成第一漏电极过孔16，对应第二漏电极102的上方形成第二漏电极过孔17；
步骤A703、在第二钝化层19上沉积透明导电材料层；
步骤A704、采用构图工艺在透明导电材料层上刻蚀形成像素电极13的图案，像素电极13通过第一绝缘层14和第二钝化层19上的过孔与第一漏电极101和第二漏电极102连接，可以参见图11和图12所示。
上述技术方案可以用于制作本发明阵列基板第三实施例，同样能够减少数据扫描线需要覆盖的面积，提高液晶显示器开口率。
阵列基板的制造方法第二实施例
图22为本发明阵列基板的制造方法第二实施例的流程图，该方法可以制造本发明阵列基板第二实施例，可参见图7～10所示，该方法包括如下步骤：
步骤C100、在衬底基板1上沉积栅金属层；
步骤C200、采用构图工艺在栅金属层上刻蚀形成栅电极和栅极扫描线2的图案；
步骤C300、在衬底基板1上沉积栅极绝缘层6；
步骤C400、在栅极绝缘层6上沉积半导体材料层、掺杂半导体材料层和金属层；
步骤C500、采用构图工艺在半导体材料层、掺杂半导体材料层和金属层上进行刻蚀，在相邻列单元像素区中分别形成半导体层7、掺杂半导体层8和第一数据扫描线31的图案，第一数据扫描线31形成在两列相邻单元像素区之间，且第一数据扫描线31的图案延伸突出到掺杂半导体层8的图案之上；
步骤C600、在衬底基板1上沉积第一绝缘层14，并在第一绝缘层14对应掺杂半导体层8的上方分别形成过孔，即第一源电极过孔18、第一漏电极过孔16、第二源电极过孔15和第二漏电极过孔17；
步骤C700、在第一绝缘层14上沉积金属层，采用构图工艺刻蚀形成第一源电极91、第一漏电极101、第二源电极92、第二漏电极102和第二数据扫描线32的图案，第一源电极91通过第一绝缘层14上的第一源电极过孔18与第一数据扫描线31的突出部分连接，第一漏电极101、第二源电极92和第二漏电极102分别通过第一绝缘层14上的第一漏电极过孔16、第二源电极过孔15和第二漏电极过孔17连接到掺杂半导体层8上，第二数据扫描线32和第一数据扫描线31在垂直衬底基板1的方向上至少部分重叠，第一源电极91与第二源电极92分设在第二数据扫描线32的两侧；
步骤C800、沉积透明导电材料层，采用构图工艺刻蚀形成像素电极13的图案，像素电极13与第一漏电极101和第二漏电极102分别连接。
阵列基板的制造方法第三实施例
图23为本发明阵列基板的制造方法第三实施例的流程图，该方法所制造的阵列基板可参考图13和图14所示，且该方法包括如下步骤：
步骤B100、在衬底基板1上沉积第一栅金属层；
步骤B200、采用构图工艺在第一栅金属层上刻蚀形成第一栅电极41和第一栅极扫描线21的图案，第一栅极扫描线21形成在相邻行单元像素区之间；
步骤B300、在衬底基板1上沉积第二绝缘层61；
步骤B400、在第二绝缘层61上沉积第二栅金属层；
步骤B500、采用构图工艺在第二栅金属层上刻蚀形成第二栅电极42和第二栅极扫描线22的图案，第二栅极扫描线22与第一栅极扫描线21在垂直衬底基板1的方向上至少部分重叠，第一栅电极41和第二栅电极42背对设置；
步骤B600、在衬底基板1上沉积栅极绝缘层6；
步骤B700、在栅极绝缘层6上沉积半导体材料层、掺杂半导体材料层和金属层；
步骤B800、采用构图工艺在半导体材料层、掺杂半导体材料层和金属层上刻蚀形成半导体层7、掺杂半导体层8、源电极9、漏电极10和数据扫描线3的图案；
步骤B900、在衬底基板1上沉积钝化层11，并在钝化层11对应漏电极10的上方形成钝化层过孔12；
步骤B1000、在钝化层11上沉积透明导电材料层；
步骤B1100、采用构图工艺在透明导电材料层上刻蚀形成像素电极13的图案，像素电极13通过钝化层过孔12与漏电极10相连。
本实施例的技术方案可以制造本发明阵列基板第四实施例，本实施例的技术方案能够通过重叠栅极扫描线来减少阵列基板上需要黑矩阵覆盖的面积，从而提高开口率，改善液晶显示器性能。
阵列基板的制造方法第四实施例
图24为本发明阵列基板的制造方法第四实施例的流程图，该方法所制造的阵列基板可参考图15所示，且该方法可以结合上述阵列基板的制造方法第一实施例和第三实施例的技术方案，具体包括如下步骤：
步骤B100、在衬底基板上沉积第一栅金属层；
步骤B200、采用构图工艺在第一栅金属层上刻蚀形成第一栅电极和第一栅极扫描线的图案，第一栅极扫描线形成在相邻行单元像素区之间；
步骤B300、在衬底基板上沉积第二绝缘层；
步骤B400、在第二绝缘层上沉积第二栅金属层；
步骤B500、采用构图工艺在第二栅金属层上刻蚀形成第二栅电极和第二栅极扫描线的图案，第二栅极扫描线与第一栅极扫描线在垂直衬底基板的方向上至少部分重叠，第一栅电极和第二栅电极背对设置；
步骤A300、在衬底基板上沉积栅极绝缘层；
步骤A400、在栅极绝缘层上沉积半导体材料层、掺杂半导体材料层和金属层；
步骤A500、采用构图工艺在半导体材料层、掺杂半导体材料层和金属层上进行刻蚀，在相邻列单元像素区中分别形成半导体层、掺杂半导体层、第一源电极、第一漏电极、第一数据扫描线、第二源电极和第二漏电极的图案，第一数据扫描线形成在两列相邻单元像素区之间，第一源电极连接在第一数据扫描线上，第一源电极与第二源电极背对设置；
步骤A600、在衬底基板上沉积第一绝缘层，并在第一绝缘层对应第一漏电极、第二漏电极和第二源电极的上方形成过孔，即第一漏电极过孔、第二漏电极过孔和第二源电极过孔；
步骤A700、在第一绝缘层上依次沉积金属层和透明导电材料层，可以采用两次构图工艺分别刻蚀形成第二数据扫描线和像素电极的图案，或者可以先沉积透明导电材料层再沉积金属层，而后通过两次刻蚀形成第二数据扫描线和像素电极的图案，像素电极通过第一绝缘层和第二钝化层上的过孔与第一漏电极和第二漏电极连接，第二数据扫描线和第一数据扫描线至少部分重叠。
本发明的阵列基板，以及本发明阵列基板的制造方法所制造的阵列基板可以有效提高开口率，以19英寸宽屏(Winch)为例，如果其数据扫描线的宽度为5.5微米，则采用本发明的技术方案可以提高开口率15％左右。
液晶面板实施例
本发明液晶面板实施例中，该液晶面板包括本发明任一实施例的阵列基板，还包括一彩膜基板，阵列基板与彩膜基板对盒设置，且阵列基板与彩膜基板之间填充有液晶层；彩膜基板的衬底基板上布设有黑矩阵，黑矩阵包括间隔形成的第一线条和第二线条，第一线条对应设置在数据扫描线和栅极扫描线的上方，第二线条的宽度小于第一线条的宽度。
黑矩阵由横纵交叉的线条组成，以往黑矩阵的线条与数据扫描线和栅极扫描线的宽度对应，在本实施例中，由于在阵列基板上的数据扫描线和/或栅极扫描线是间隔地形成在两像素电极之间的，所以在间隔中没有数据扫描线或栅极扫描线形成的两像素电极之间，可以根据需要选择性地设置挡光条，且在彩膜基板上对应形成宽度减小的第二线条，在数据扫描线和栅极扫描线的上方仍对应以应有宽度的第一线条遮挡。
由于采用了本发明的阵列基板，部分数据扫描线和栅极扫描线重叠设置，因此可以相应的减少彩膜基板上黑矩阵的面积，从而提高液晶显示器的开口率。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (12)

1.一种阵列基板，包括衬底基板，呈矩阵形式形成在所述衬底基板上的各单元像素区；每块所述单元像素区中设置有一块像素电极和一个驱动开关；所述衬底基板上横纵交叉地形成有多条栅极扫描线和数据扫描线；每个所述像素电极分别通过对应的驱动开关与相邻的数据扫描线和栅极扫描线相连，其特征在于：
至少部分相邻列像素电极所连接的两数据扫描线形成在所述相邻列像素电极之间，且所述两数据扫描线在垂直于所述衬底基板的方向上至少部分重叠，所述两数据扫描线的重叠部分之间设置有第一绝缘层；和/或
至少部分相邻行像素电极所连接的两栅极扫描线形成在所述相邻行像素电极之间，且所述两栅极扫描线在垂直于所述衬底基板的方向上至少部分重叠，所述两栅极扫描线的重叠部分之间设置有第二绝缘层。
2.根据权利要求1所述的阵列基板，其特征在于：
每个所述驱动开关包括栅电极、源电极、漏电极、半导体层和掺杂半导体层，且
所述栅电极与相邻的栅极扫描线相连，所述栅电极和所述栅极扫描线上覆盖有栅极绝缘层；
所述掺杂半导体层和半导体层重叠设置，形成在所述栅极绝缘层上，且覆盖在至少部分所述栅电极上；
所述漏电极与所述源电极的端部相对设置，且相对的端部覆盖在所述掺杂半导体层和半导体层之上；
所述源电极与相邻的数据扫描线相连，所述漏电极与相邻的像素电极相连。
3.根据权利要求1或2所述的阵列基板，其特征在于：
相邻列像素电极所连接的所述两数据扫描线为第一数据扫描线和第二数据扫描线；
所述第一数据扫描线和所述第二数据扫描线形成在栅极绝缘层上，且在所述第一数据扫描线和所述第二数据扫描线之间形成有所述第一绝缘层；
所述第一数据扫描线与所连接的源电极同层设置或通过所述第一绝缘层上的过孔连接，所述第二数据扫描线与所连接的源电极同层设置或通过所述第一绝缘层上的过孔连接。
4.根据权利要求3所述的阵列基板，其特征在于：
所述第一数据扫描线至少部分重叠设置在所述第二数据扫描线之下；
所述像素电极形成在所述第一绝缘层和所述第二数据扫描线之上，所述像素电极与漏电极直接连接或通过所述第一绝缘层上的过孔连接。
5.根据权利要求3所述的阵列基板，其特征在于：
所述第一数据扫描线至少部分重叠设置在所述第二数据扫描线之下；
且所述阵列基板还包括第二钝化层，形成在所述第一绝缘层上，覆盖所述第二数据扫描线；
所述像素电极形成在所述第二钝化层上，通过所述第二钝化层上的过孔与对应的漏电极连接。
6.根据权利要求1或2所述的阵列基板，其特征在于：
相邻行像素电极所连接的所述两栅极扫描线为第一栅极扫描线和第二栅极扫描线；
所述第一栅极扫描线与所连接的栅电极同层形成在所述衬底基板上，并覆盖在第二绝缘层之下；
所述第二栅极扫描线与所连接的栅电极同层形成在所述第二绝缘层之上，并覆盖在栅极绝缘层之下。
7.一种阵列基板的制造方法，其特征在于，包括：
在衬底基板上沉积栅金属层；
采用构图工艺在所述栅金属层上刻蚀形成栅电极和栅极扫描线的图案；
在所述衬底基板上沉积栅极绝缘层；
在所述栅极绝缘层上沉积半导体材料层、掺杂半导体材料层和金属层；
采用构图工艺在所述半导体材料层、掺杂半导体材料层和金属层上进行刻蚀，在相邻列单元像素区中分别形成半导体层、掺杂半导体层、第一源电极、第一漏电极、第一数据扫描线、第二源电极和第二漏电极的图案，所述第一数据扫描线形成在两列相邻单元像素区之间，所述第一源电极连接在所述第一数据扫描线上，所述第一源电极与所述第二源电极背对设置；
在所述衬底基板上沉积第一绝缘层，并在所述第一绝缘层对应所述第一漏电极、第二漏电极和所述第二源电极的上方形成过孔；
在所述第一绝缘层上沉积金属层和透明导电材料层，采用构图工艺刻蚀形成第二数据扫描线和像素电极的图案，所述第二数据扫描线和所述第一数据扫描线在垂直所述衬底基板的方向上至少部分重叠，所述像素电极通过所述第一绝缘层的过孔与第一漏电极和第二漏电极连接，所述第二数据扫描线通过所述第一绝缘层的过孔与所述第二源电极连接。
8.根据权利要求7所述的阵列基板的制造方法，其特征在于，在所述第一绝缘层上沉积金属层和透明导电材料层，采用构图工艺刻蚀形成第二数据扫描线和像素电极的图案具体包括：
在所述第一绝缘层上沉积金属层，采用构图工艺刻蚀形成第二数据扫描线的图案，所述第二数据扫描线和所述第一数据扫描线在垂直所述衬底基板的方向上至少部分重叠，所述第二数据扫描线通过所述第一绝缘层的过孔与所述第二源电极连接；
在所述衬底基板上沉积第二钝化层，覆盖所述第二数据扫描线，并在所述第二钝化层对应所述第一漏电极和第二漏电极的上方形成过孔；
在所述第二钝化层上沉积透明导电材料层；
采用构图工艺在所述透明导电材料层上刻蚀形成像素电极的图案，所述像素电极通过所述第一绝缘层和所述第二钝化层上的过孔与第一漏电极和第二漏电极连接。
9.根据权利要求7所述的阵列基板的制造方法，其特征在于，在衬底基板上沉积栅金属层；采用构图工艺在所述栅金属层上刻蚀形成栅电极和栅极扫描线的图案，具体包括：
在衬底基板上沉积第一栅金属层；
采用构图工艺在所述第一栅金属层上刻蚀形成第一栅电极和第一栅极扫描线的图案，所述第一栅极扫描线形成在相邻行单元像素区之间；
在所述衬底基板上沉积第二绝缘层；
在所述第二绝缘层上沉积第二栅金属层；
采用构图工艺在所述第二栅金属层上刻蚀形成第二栅电极和第二栅极扫描线的图案，所述第二栅极扫描线与所述第一栅极扫描线在垂直所述衬底基板的方向上至少部分重叠，所述第一栅电极和所述第二栅电极背对设置。
10.一种阵列基板的制造方法，其特征在于，包括：
在衬底基板上沉积栅金属层；
采用构图工艺在所述栅金属层上刻蚀形成栅电极和栅极扫描线的图案；
在所述衬底基板上沉积栅极绝缘层；
在所述栅极绝缘层上沉积半导体材料层、掺杂半导体材料层和金属层；
采用构图工艺在所述半导体材料层、掺杂半导体材料层和金属层上进行刻蚀，在相邻列单元像素区中分别形成半导体层、掺杂半导体层和第一数据扫描线的图案，所述第一数据扫描线形成在两列相邻单元像素区之间，且所述第一数据扫描线的图案延伸突出到掺杂半导体层的图案之上；
在所述衬底基板上沉积第一绝缘层，并在所述第一绝缘层对应所述掺杂半导体层的上方分别形成过孔；
在所述第一绝缘层上沉积金属层，采用构图工艺刻蚀形成第一源电极、第一漏电极、第二源电极、第二漏电极和第二数据扫描线的图案，所述第一源电极通过所述第一绝缘层上的过孔与第一数据扫描线的突出部分连接，所述第一漏电极、第二源电极和第二漏电极分别通过所述第一绝缘层上的过孔连接到掺杂半导体层上，所述第二数据扫描线和所述第一数据扫描线在垂直所述衬底基板的方向上至少部分重叠，所述第一源电极与第二源电极分设在第二数据扫描线的两侧；
沉积透明导电材料层，采用构图工艺刻蚀形成像素电极的图案，所述像素电极与第一漏电极和第二漏电极分别连接。
11.一种阵列基板的制造方法，其特征在于，包括：
在衬底基板上沉积第一栅金属层；
采用构图工艺在所述第一栅金属层上刻蚀形成第一栅电极和第一栅极扫描线的图案，所述第一栅极扫描线形成在相邻行单元像素区之间；
在所述衬底基板上沉积第二绝缘层；
在所述第二绝缘层上沉积第二栅金属层；
采用构图工艺在所述第二栅金属层上刻蚀形成第二栅电极和第二栅极扫描线的图案，所述第二栅极扫描线与所述第一栅极扫描线在垂直所述衬底基板的方向上至少部分重叠，所述第一栅电极和所述第二栅电极背对设置；
在所述衬底基板上沉积栅极绝缘层；
在所述栅极绝缘层上沉积半导体材料层、掺杂半导体材料层和金属层；
采用构图工艺在所述半导体材料层、掺杂半导体材料层和金属层上刻蚀形成半导体层、掺杂半导体层、源电极、漏电极和数据扫描线的图案；
在所述衬底基板上沉积钝化层，并在所述钝化层对应所述漏电极的上方形成钝化层过孔；
在所述钝化层上沉积透明导电材料层；
采用构图工艺刻蚀形成像素电极的图案，所述像素电极通过所述钝化层过孔与漏电极相连。
12.一种包括权利要求1～6任一所述的阵列基板的液晶面板，其特征在于：还包括彩膜基板，所述阵列基板与所述彩膜基板对盒设置，且所述阵列基板与所述彩膜基板之间填充有液晶层；所述彩膜基板的衬底基板上布设有黑矩阵，所述黑矩阵包括间隔形成的第一线条和第二线条，所述第一线条对应设置在数据扫描线和栅极扫描线的上方，所述第二线条的宽度小于所述第一线条的宽度。
CN2009100809000A 2009-03-27 2009-03-27 阵列基板及其制造方法和液晶面板 Active CN101847640B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2009100809000A CN101847640B (zh) 2009-03-27 2009-03-27 阵列基板及其制造方法和液晶面板
US12/732,884 US20100245735A1 (en) 2009-03-27 2010-03-26 Array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100809000A CN101847640B (zh) 2009-03-27 2009-03-27 阵列基板及其制造方法和液晶面板

Publications (2)

Publication Number Publication Date
CN101847640A true CN101847640A (zh) 2010-09-29
CN101847640B CN101847640B (zh) 2011-12-28

Family

ID=42772177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100809000A Active CN101847640B (zh) 2009-03-27 2009-03-27 阵列基板及其制造方法和液晶面板

Country Status (2)

Country Link
US (1) US20100245735A1 (zh)
CN (1) CN101847640B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035636A (zh) * 2011-09-28 2013-04-10 元太科技工业股份有限公司 阵列基板及使用该阵列基板的显示设备
CN103217846A (zh) * 2013-04-23 2013-07-24 京东方科技集团股份有限公司 阵列基板及显示装置
CN103439844A (zh) * 2013-08-30 2013-12-11 京东方科技集团股份有限公司 阵列基板、显示装置及制作阵列基板的方法
CN103513483A (zh) * 2013-10-28 2014-01-15 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN107403810A (zh) * 2017-07-21 2017-11-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN108287442A (zh) * 2018-02-06 2018-07-17 重庆京东方光电科技有限公司 阵列基板的修复方法和阵列基板
CN109491156A (zh) * 2017-09-13 2019-03-19 乐金显示有限公司 阵列基板及包括该阵列基板的显示装置
CN114326235A (zh) * 2022-01-06 2022-04-12 Tcl华星光电技术有限公司 阵列基板及液晶显示面板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101925983B1 (ko) * 2011-12-14 2018-12-07 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
TWI483036B (zh) 2012-11-19 2015-05-01 Au Optronics Corp 陣列基板及其製作方法
KR102138280B1 (ko) * 2013-04-30 2020-07-28 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
KR102576428B1 (ko) 2016-04-29 2023-09-08 삼성디스플레이 주식회사 어레이 기판, 이를 포함하는 액정 표시 장치 및 어레이 기판의 제조 방법
CN117116147A (zh) * 2019-11-04 2023-11-24 群创光电股份有限公司 电子装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920008675Y1 (ko) * 1989-12-30 1992-12-12 삼성전자 주식회사 평판 디스플레이용 박막 트랜지스터
KR20070071012A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 이의 제조 방법
KR100875100B1 (ko) * 2007-06-05 2008-12-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
KR101475297B1 (ko) * 2008-03-25 2014-12-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 액정 표시 장치, 및 액정 표시장치의 제조 방법

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035636B (zh) * 2011-09-28 2016-07-06 元太科技工业股份有限公司 阵列基板及使用该阵列基板的显示设备
CN103035636A (zh) * 2011-09-28 2013-04-10 元太科技工业股份有限公司 阵列基板及使用该阵列基板的显示设备
CN103217846B (zh) * 2013-04-23 2015-12-02 京东方科技集团股份有限公司 阵列基板及显示装置
CN103217846A (zh) * 2013-04-23 2013-07-24 京东方科技集团股份有限公司 阵列基板及显示装置
US9385144B2 (en) 2013-04-23 2016-07-05 Boe Technology Group Co., Ltd. Array substrate and display device
WO2014172966A1 (zh) * 2013-04-23 2014-10-30 京东方科技集团股份有限公司 阵列基板及显示装置
WO2015027619A1 (zh) * 2013-08-30 2015-03-05 京东方科技集团股份有限公司 阵列基板、显示装置及制作阵列基板的方法
CN103439844B (zh) * 2013-08-30 2016-06-01 京东方科技集团股份有限公司 阵列基板、显示装置及制作阵列基板的方法
CN103439844A (zh) * 2013-08-30 2013-12-11 京东方科技集团股份有限公司 阵列基板、显示装置及制作阵列基板的方法
WO2015062323A1 (zh) * 2013-10-28 2015-05-07 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN103513483B (zh) * 2013-10-28 2016-05-25 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN103513483A (zh) * 2013-10-28 2014-01-15 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
US9647002B2 (en) 2013-10-28 2017-05-09 Boe Technology Group Co., Ltd. Array substrate, manufacture method thereof, and display device with the array substrate
CN107403810A (zh) * 2017-07-21 2017-11-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
US11133334B2 (en) 2017-07-21 2021-09-28 Boe Technology Group Co., Ltd. Array substrate with stacked gate lines, manufacturing method thereof, and display device with stacked gate lines
CN109491156A (zh) * 2017-09-13 2019-03-19 乐金显示有限公司 阵列基板及包括该阵列基板的显示装置
CN108287442A (zh) * 2018-02-06 2018-07-17 重庆京东方光电科技有限公司 阵列基板的修复方法和阵列基板
CN108287442B (zh) * 2018-02-06 2021-11-16 重庆京东方光电科技有限公司 阵列基板的修复方法和阵列基板
CN114326235A (zh) * 2022-01-06 2022-04-12 Tcl华星光电技术有限公司 阵列基板及液晶显示面板
CN114326235B (zh) * 2022-01-06 2023-12-12 Tcl华星光电技术有限公司 阵列基板及液晶显示面板

Also Published As

Publication number Publication date
US20100245735A1 (en) 2010-09-30
CN101847640B (zh) 2011-12-28

Similar Documents

Publication Publication Date Title
CN101847640B (zh) 阵列基板及其制造方法和液晶面板
CN102135691B (zh) 阵列基板及其制造方法和液晶显示器
KR100596143B1 (ko) 액정 표시 장치 및 그 제조 방법
CN103268878B (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
CN103472647B (zh) 一种阵列基板、液晶显示面板及显示装置
CN102096259B (zh) 有源矩阵基板、液晶面板、显示装置、电视接收机
CN100405604C (zh) 薄膜晶体管阵列板
CN105159001A (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN100350303C (zh) 液晶显示器件
KR101938716B1 (ko) 액정 표시 장치
CN106782416A (zh) 一种显示面板及显示装置
CN100454561C (zh) 薄膜晶体管阵列基板及其制造方法、修复方法
CN108428705A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
KR19980080760A (ko) 액티브 매트릭스형 액정표시장치
CN102981335A (zh) 像素单元结构、阵列基板和显示装置
CN101236974A (zh) 阵列基板和具有其的显示设备
CN110687730A (zh) 薄膜晶体管阵列基板及显示面板
CN106405963A (zh) 阵列基板及包括该阵列基板的显示面板
US20140138688A1 (en) Thin film transistor array panel with overlapping floating electrodes and pixel electrodes
CN107369694A (zh) 一种阵列基板及其制备方法、驱动方法、显示装置
CN101308299A (zh) 液晶显示器件及其制造方法
CN106449652A (zh) 阵列基板及其制造方法、显示面板和显示设备
JP3687399B2 (ja) 電気光学装置及びその製造方法
CN102981333A (zh) 阵列基板及其制造方法和显示装置
CN101526705B (zh) 液晶显示面板、薄膜晶体管基板及其制造工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20141204

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20141204

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100176 DAXING, BEIJING TO: 100015 CHAOYANG, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20141204

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE Technology Group Co., Ltd.

Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd.