KR19980080760A - 액티브 매트릭스형 액정표시장치 - Google Patents

액티브 매트릭스형 액정표시장치 Download PDF

Info

Publication number
KR19980080760A
KR19980080760A KR1019980010673A KR19980010673A KR19980080760A KR 19980080760 A KR19980080760 A KR 19980080760A KR 1019980010673 A KR1019980010673 A KR 1019980010673A KR 19980010673 A KR19980010673 A KR 19980010673A KR 19980080760 A KR19980080760 A KR 19980080760A
Authority
KR
South Korea
Prior art keywords
layer
active matrix
display device
metal wiring
matrix display
Prior art date
Application number
KR1019980010673A
Other languages
English (en)
Other versions
KR100535254B1 (ko
Inventor
오타니히사시
오가타야스시
Original Assignee
야마자끼순페이
가부시키가이샤한도오따이에네루기켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마자끼순페이, 가부시키가이샤한도오따이에네루기켄큐쇼 filed Critical 야마자끼순페이
Publication of KR19980080760A publication Critical patent/KR19980080760A/ko
Application granted granted Critical
Publication of KR100535254B1 publication Critical patent/KR100535254B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

탑게이트형 또는 보텀게이트형 박막 트랜지스터(TFT)를 사용한 액티브 매트릭스형 액정표시장치에 있어서, 화소의 보조용량의 형성방법에 관한 신규의 구조를 제공한다.
소스 라인(18)과, 그것과 동일한 층 내의 금속 배선(19)을 덮어서, 질화규소와 같이 유전율이 높은 제 1 절연성 박막(20)을 형성하고, 다시 그 위에 평탄성이 뛰어난 제 2 절연막(21)을 형성한다. 그리고, 제 2 절연막(21)을 에칭하여, 개공부(22)를 마련하고, 제 1 절연막(20)을 선택적으로 노출시킨다. 이 위에 차광막으로서 기능하는 도전성 피막(23)을 형성하고, 이것과 금속 배선(19)의 사이에 절연막(20)을 유전체로 하는 용량을 형성하여, 이것을 화소의 보조용량으로 한다. 또한, 보조용량은 액정분자의 배향 흐트러짐(디스크리네이션)의 영향이 큰 부분에 선택적으로 설치함으로써, 실질적인 개구율을 향상시킬 수 있다.

Description

액티브 매트릭스형 액정표시장치
본 발명은, 박막 트랜지스터를 사용하고, 또한, 게이트 라인 상에 소스 라인을 갖는 액티브 매트릭스형 표시장치의 화소영역의 회로구성 및 배치에 관한 것이다. 특히, 보조용량의 구성에 관한 것이다.
최근, 저렴한 가격의 유리기판 상에 박막 트랜지스터(TFT)를 제작하는 기술이 급속히 발달하고 있다. 그 이유는, 액티브 매트릭스형 액정표시장치의 수요가 증가했기 때문이다.
액티브 매트릭스형 액정표시장치는, 매트릭스 형상으로 배치된 수십 내지 수백만개의 각 화소의 각각에 박막 트랜지스터를 배치하고, 각 화소전극에 출입하는 전하를 박막 트랜지스터의 스위칭 기능에 의해 제어하는 것이다.
각 화소전극과 대향전극 사이에는 액정이 끼워 넣어져서, 일종(一種)의 콘덴서를 형성하고 있다. 따라서, 박막 트랜지스터에 의해 이 콘덴서에 대한 전하의 출입을 제어함으로써 액정의 전기광학 특성을 변화시키고, 액정패널을 투과하는 빛을 제어하여 화상표시를 행할 수 있다.
또한, 이러한 구성으로 이루어진 콘덴서는 전류의 누설에 의해 점차 그의 유지전압이 감소하기 때문에, 액정의 전기광학 특성이 변화하여 화상표시의 콘트라스트가 악화된다는 문제를 갖는다.
그래서, 액정으로 구성되는 콘덴서와 병렬로 보조용량이라 불리는 다른 콘덴서를 설치하고, 누설 등에 의해 손실한 전하를 액정으로 구성되는 콘덴서에 공급하는 구성이 일반적으로 되어 있다.
종래의 액티브 매트릭스형 액정표시장치의 회로도를 도 1에 나타낸다. 액티브 매트릭스형 표시회로는, 크게 3개의 부분으로 나뉜다. 즉, 게이트 라인(게이트 배선, 스캔(scan) 배선, 주사(走査) 배선)(4)을 구동하기 위한 게이트 드라이버 회로(2), 소스 라인(데이터 배선, 소스 배선, 신호 배선)(5)을 구동하기 위한 데이터 드라이버 회로(1), 화소가 마련된 액티브 매트릭스 회로(3)이다. 이중에서 데이터 드라이버 회로(1)와 게이트 드라이버 회로(2)는 주변 회로로 총칭된다.
액티브 매트릭스 회로(3)는, 다수의 게이트 라인(4)과 소스 라인(5)이 서로 교차하도록 설치되고, 각각의 교차점에는 화소전극(7)이 마련된다. 그리고, 화소전극에 출입하는 전하를 제어하기 위한 스위칭 소자(박막 트랜지스터)(6)가 설치된다. 박막 트랜지스터로서는, 탑(top)게이트형(활성층 상에 게이트 전극을 갖는 것), 보텀(bottom)게이트형(게이트 전극 상에 활성층을 갖는 것)이, 필요로 하는 회로구조, 제작공정, 특성 등에 따라서 구분하여 사용된다. 또한, 상술한 바와 같이 누설전류에 의한 화소의 전압 변동을 제어할 목적으로, 보조용량(8)이 화소의 콘덴서와 병렬로 설치된다.
한편, 박막 트랜지스터는 빛의 조사(照射)에 의해 도전성이 변동하므로, 그것을 방지하기 위해서 차광성을 갖는 피막(블랙 매트릭스)을 박막 트랜지스터에 겹칠 필요가 있다. 또한, 화소간의 색, 밝기가 혼합되는 것, 또는 화소의 경계부분에서의 전계의 흐트러짐에 의한 표시불량을 방지하기 위해서, 화소 사이에도 상기의 차광성 피막을 형성한다.
따라서, 이 차광성 피막은 매트릭스의 형상을 드러내어 블랙 매트릭스(BM)라 불린다. BM은, 당초에는 제조공정 상의 유리함을 위해 액티브 매트릭스 회로가 마련된 기판에 대향하는 기판(대향기판)에 설치되었다. 그러나, 화소의 면적을 크게 할(개구율을 높일) 필요가 있기 때문에, 액티브 매트릭스 회로가 마련된 기판에 설치하는 것이 제안되고 있다.
보조용량의 구성에 관해서는, 다양한 것이 제안되어 있으나, 화소의 개구부분(빛의 투과부분)을 유지하면서 큰 용량을 얻기는 어려웠다. 본 발명은 이러한 현상을 감안하여 안출된 것이다.
본 명세서에서 개시하는 발명의 하나는,
화소전극이 접속된 활성층을 포함하는 박막 트랜지스터와,
상기 박막 트랜지스터의 드레인에 접속되고, 소스 라인과 동일한 층 상에 형성된 드레인 전극을 가지고,
상기 드레인 전극은, 상기 박막 트랜지스터를 구성하는 상기 활성층의 50% 이상의 면적을 덮는 패턴을 가지고,
상기 드레인 전극을 이용하여 보조용량이 형성되어 있는 것을 특징으로 한다.
상기의 구성은, 보조용량이 박막 트랜지스터 상에 형성되기 때문에, 화소의 개구율을 높일 수 있다.
또한, 본 명세서에서 개시하는 다른 발명은, 차광막을 액티브 매트릭스측 기판에 형성할 때, 이 차광막을 도전성을 갖는 것으로 하여 일정한 전위로 유지하고, 이것을 보조용량의 전극으로서 이용함으로써, 상기의 과제를 해결하는 것을 특징으로 한다. 원래 차광막은, 빛을 투과시키지 않기 때문에, 이것을 보조용량의 전극에 이용하는 것에 의한 개구율의 저하는 없다.
본 발명의 액티브 매트릭스형 표시장치는,
① 박막 트랜지스터,
② 게이트 라인과, 그 위에 형성된 소스 라인,
③ 차광막으로서 기능하고, 일정한 전위로 유지된 도전성 피막,
④ 박막 트랜지스터의 드레인에 접속하고, 소스 라인과 동일한 층의 금속 배선,
⑤ 도전성 피막과 소스 라인의 사이에 있고, 적어도 2층의 절연물층으로 이루어진 층간절연물을 갖는다.
본 발명에 있어서는, 상기의 조건을 충족시키면, 박막 트랜지스터는 탑게이트, 보텀게이트 중의 어느 것이라도 사용할 수 있다. 왜냐하면, 본 발명의 주요한 개량점이, 소스 라인보다 위의 구조에 관한 것이므로, 소스 라인보다 아래의 구조(즉, 게이트 라인과 활성층의 위치관계)에 관해서는, 아무런 문제가 되지 않기 때문이다. 또한, 층간절연물의 층 구조는 3층 이상이어도 좋다.
본 발명의 하나는, 상기의 구조에 있어서, 층간절연물의 상층 절연물층이 에칭된 부분에, 상기의 금속 배선과 도전성 피막(차광막)을 양 전극으로 하고, 적어도 층간절연물의 하층 절연물층을 유전체로 하는 보조용량이 형성되어 있는 것을 특징으로 한다. 유전체는 2층 이상의 절연물층으로 이루어져 있어도 좋다.
본 발명의 다른 구성은, 상기의 구조에 있어서, 도전성 피막(차광막)은, 금속 배선과 겹치는 부분 중에 층간절연물의 하층 절연물층과 접하는 부분을 갖는 것을 특징으로 한다.
또한, 상기의 발명에 있어서, 층간절연물의 하층을 반도체 공정에서 안정적으로 생산할 수 있고, 비유전율이 높은 질화규소를 주성분으로 하는 것은 효과적이다. 그 경우에는, 보조용량의 유전체로서는, 질화규소층만으로 하는 것도, 다른 피막(예를 들어, 산화규소)과의 다층구조로 하는 것도 가능하다.
유전체가 얇아지고, 또한, 유전율이 큰 질화규소를 이용함으로써, 보다 큰 용량을 얻을 수 있다. 본 발명에 있어서는, 질화규소층의 두께는 1,000Å 이하, 바람직하게는 500Å 이하로 하는 것이 좋다.
또한, 이러한 구조에 있어서는, 질화규소막이 소스 라인의 위로부터 액티브 매트릭스 회로를 덮게 되어, 질화규소의 내습성, 내이온성 등의 배리어(barrier) 기능을 효과적으로 이용할 수 있다.
또한, 상기의 발명에 있어서, 층간절연물의 상층을 평탄화가 용이한 유기수지(예를 들어, 폴리이미드, 폴리아미드, 폴리이미드아미드, 에폭시, 아크릴 등)를 사용하여 형성하는 것도 효과적이나, 유기수지는 내습성 또는 내이온성 등의 배리어 기능이 약하기 때문에, 하층은 질화규소, 산화알루미늄, 질화알루미늄 등의 배리어 기능이 높은 재료로 하는 것이 요구된다.
게다가, 상기의 발명에 있어서, 금속 배선을, 화소에 있어서 디스크리네이션(disclination)(요철 또는 횡전계의 영향에 의한 액정분자의 배향 흐트러짐)이 발생하기 쉬운 부분에 설치하는 것은 이하의 이유로 효과가 있다. 디스크리네이션 중에서 티끌 등에 기인하는 것은, 제조공정의 세정화에 의해 대처할 수 있으나, 소자 구조의 요철(예를 들어, 화소전극의 콘택트 부근의 요철) 또는 횡전계에 의한 것에 대해서는 발본적인 처치는 불가능하다. 디스크리네이션이 발생하는 부분은 화소로서 사용하기에 부적절하여, 종래, 그러한 부분은 차광막으로 덮어 화소로서 기능하지 않도록 하는 처치가 실행되었으나, 본 발명에서는 그러한 부분에 보조용량을 설치할 수 있어 면적을 효과적으로 이용할 수 있다.
도 1은 일반적인 액티브 매트릭스 회로의 회로도를 나타낸다.
도 2는 실시예 1의 액티브 매트릭스 회로의 제작공정 상면도를 나타낸다.
도 3은 실시예 1의 액티브 매트릭스 회로의 제작공정 단면도를 나타낸다.
도 4는 실시예 2의 액티브 매트릭스 회로의 제작공정 상면도를 나타낸다.
도 5는 디스크리네이션(disclination)을 설명하는 도면.
도 6은 실시예 3의 액티브 매트릭스 회로의 제작공정 상면도를 나타낸다.
도 7은 실시예 4의 박막 트랜지스터의 개요와 회로도를 나타낸다.
도 8은 실시예 4의 액티브 매트릭스 회로의 제작공정 상면도를 나타낸다.
도 9는 실시예 5의 액티브 매트릭스 회로의 제작공정 상면도를 나타낸다.
도 10은 실시예 5에 관련된 액티브 매트릭스 회로의 상면도를 나타낸다.
도 11은 실시예 5의 액티브 매트릭스 회로의 제작공정 단면도를 나타낸다.
도 12는 실시예 6의 구성을 나타내는 상면도.
도 13은 실시예 6의 구성을 나타내는 상면도.
도 14는 실시예 6의 구성을 나타내는 상면도.
*도면의 주요부분에 대한 부호의 설명
11: 유리기판 12: 활성층
13: 산화규소막 14: 게이트 라인(게이트 전극)
15: 소스 16: 드레인
17: 층간절연물 18: 소스 라인
19: 금속 배선(보조용량 전극) 20: 질화규소층
21, 24: 폴리이미드막 22: 보조용량용 개공부
23: 블랙 매트릭스 25: 화소전극
31: 콘택트 홀을 형성하는 영역
실시예 1
본 실시예의 제작공정 단면도를 도 3에, 또한, 제작공정 상면도를 도 2에 나타낸다. 도 2와 도 3의 번호는 대응한다. 이하의 예에 있어서 막 두께 이외의 수치(數値)는 일례이며, 최적의 것이라고 한정할 수는 없다. 게다가, 본 발명의 실시자가 필요에 따라서 변경해도 아무런 지장이 없다.
먼저, 유리기판(11) 상에 비정질 규소막을 500Å의 두께로 플라즈마 CVD법 또는 감압 열 CVD법으로 성막한다. 유리기판 상에는, 하지막으로서 산화규소막을 3,000Å의 두께로 스퍼터링법 또는 플라즈마 CVD법으로 성막하는 것이 바람직하나, 석영 유리기판 상일 경우에는 특별히 하지막을 마련하지 않아도 된다.
다음으로, 가열 또는 레이저광 조사(照射) 등의 공지의 어닐 기술에 의해, 비정질 규소막을 결정성 규소막으로 하고, 이것을 에칭함으로써 박막 트랜지스터의 활성층(12)을 얻는다.
다음으로, 게이트 절연막으로서 산화규소막(13)을 플라즈마 CVD법 또는 감압 열 CVD법 또는 스퍼터링법에 의해, 1,000Å의 두께로 성막한다. 그리고, 인(燐)을 갖는 다결정 규소막을 감압 CVD법에 의해 5,000Å의 두께로 성막하고, 이것을 에칭함으로써 게이트 라인(게이트 전극)(14)을 얻는다.(도 3(A))
다음으로, N형을 부여하는 불순물인 인(P) 이온을 활성층(12)에 5 × 1014내지 5 × 1015원자/㎠의 도즈량으로 주입함으로써, 소스(15)와 드레인(16)을 형성한다. 모두 N형이 된다. 불순물 이온을 주입한 후, 가열 처리 또는 레이저광의 조사(照射), 또는 강광(强光)의 조사를 행함으로써, 불순물 이온의 주입이 실행된 영역의 활성화를 행한다.
다음으로, 공지의 절연물층 형성기술에 의해, 두께 5,000Å의 산화규소의 층간절연물(17)을 형성하고, 층간절연물(17)과 게이트 절연막(13)을 에칭하여, 소스(15), 드레인(16)에 이르는 콘택트 홀을 개공(開孔)한다. 그리고, 공지의 금속 배선 형성기술에 의해 소스 라인(18), 금속 배선(보조용량 전극)(19)을 형성한다.(도 3(B))
이제까지의 공정으로 얻어진 회로를 위에서 본 모습을 도 2(A)에 나타낸다. 번호는 도 3의 것에 대응한다.
다음으로, 질화규소막(20)을 실란과 암모니아, 또는 실란과 N2O, 또는 실란과 암모니아와 N2O를 이용한 플라즈마 CVD법에 의해 형성한다. 이 질화규소막(20)은 250 내지 1,000Å, 여기서는 500Å의 두께로 성막한다. 이 질화규소막의 성막방법은, 디클로로실란과 암모니아를 이용하는 방법이어도 좋다. 또한, 감압 열 CVD법 또는 광 CVD법을 이용하는 방법이거나, 그밖의 방법에 의한 것이어도 좋다.
이어서, 스핀코팅법에 의해, 폴리이미드층(21)을 적어도 8,000Å 이상, 바람직하게는 1.5㎛의 두께로 성막한다. 폴리이미드층의 표면은 평탄하게 형성된다. 이렇게 하여, 질화규소층(20)과 폴리이미드층(21)으로 이루어진 층간절연물을 형성한다. 그리고, 폴리이미드층(21)을 에칭하여, 보조용량용 개공부(開孔部)(22)를 형성한다.(도 3(C))
또한, 폴리이미드층(21)을 에칭할 때, 사용하는 에칭제에 따라서는, 질화규소층(20)을 에칭하는 경우도 있기 때문에, 질화규소층(20)의 보호를 위해서 두께 50 내지 500Å, 예를 들어, 200Å의 산화규소막을 질화규소층(20)과 폴리이미드층(21) 사이에 설치해도 좋다.
게다가, 두께 1,000Å의 티탄막을 스퍼터링법에 의해 성막한다. 물론, 크롬막 또는 알루미늄막 등의 금속막을 사용해도 좋고, 다른 성막방법을 사용해도 좋다. 그리고, 이것을 에칭하여 블랙 매트릭스(23)를 형성한다. 블랙 매트릭스(23)는 먼저 형성한 보조용량용 개공부를 덮도록 형성한다.(도 3(D))
이제까지의 공정으로 얻어진 보조용량용 개공부(22)와 블랙 매트릭스(23)를 위에서 본 모습을 도 2(B)에 나타낸다. 번호는 도 3의 것에 대응한다. 보조용량용 개공부(22)와 블랙 매트릭스(23)가 겹친 부분에 보조용량이 형성된다. 또한, 금속 배선(19)과 블랙 매트릭스(23)가 겹치지 않는 영역(31)에는, 나중에 화소전극의 콘택트 홀이 형성된다.
또한, 층간절연물로서, 두께 5,000Å의 폴리이미드막(24)을 성막하고, 영역(31)의 폴리이미드막(21, 24)과 질화규소층(20)을 에칭하여, 금속 배선(19)에 이르는 콘택트 홀을 형성한다. 게다가, 스퍼터링법에 의해 두께 1,000Å의 ITO(인듐주석산화물)막을 형성하고, 이것을 에칭하여 화소전극(25)을 형성한다.(도 3(E))
이렇게 하여, 액티브 매트릭스 회로가 완성된다. 본 실시예와 같이, 폴리이미드막에 의해 절연층을 형성할 경우, 평탄화가 용이하고 효과가 크다. 본 실시예에서는, 보조용량은 블랙 매트릭스(23)와 금속 배선(19)이 겹치는 부분에 얻어지고, 유전체는 질화규소층이다.
실시예 2
본 실시예의 제작공정의 상면도를 도 4에 나타낸다. 본 실시예도 제작공정 자체는 실시예 1과 거의 동일하며, 번호는 실시예 1의 것에 대응한다. 본 실시예는, 회로 배치가 실시예 1과 다르고, 디스크리네이션이 발생하기 쉬운 부분에 보조용량을 설치함으로써, 화소를 효과적으로 형성하는(실질적인 개구율을 높인다) 방법을 나타낸다.
먼저, 디스크리네이션의 발생에 대해서 도 5를 이용하여 설명한다. 도 5는 실시예 1에서 제작한 화소와 동일한 회로 배치를 가지는 것이다. 도 5에 나타낸 바와 같이, 화소의 우측 위에 화소전극의 콘택트(31)가 설치되고, 도면의 우측 위로부터 좌측 아래의 방향(좌측 아래로부터 우측 위와는 다른 것임에 주의)으로 러빙(rubbing)이 행해지고, 또한, 소스 라인 반전구동(인접하는 소스 라인 사이에 인가되는 신호를 서로 역극성(逆極性)의 것으로 하는 구동방법, 도트 반전구동도 포함한다)을 행하는 표시장치에 있어서는, 화소의 우측 윗부분(30)에 디스크리네이션이 발생하기 쉽다. 이 부분(30)은 표시에 이용하기에는 부적당하기 때문에 BM으로 덮는 것이 요구된다.
그래서, 도 4(A)에 나타낸 바와 같이, 금속 배선(19)의 배치를 실시예 1과 같이, 화소의 상부에 설치하는 것이 아니라, 화소의 우측에 설치한다.(도 4(A))
게다가, 금속 배선(19) 위에 개공부(22)를 형성하고, 그 위에 BM(23)을 설치한다. 화소전극의 콘택트도, 도 4(B)에 나타낸 바와 같이, 우측 아래의 영역(31)에 설치하는 것이 효과적이다.
이렇게 하여, 디스크리네이션이 발생하기 쉬운 부분에는 보조용량이 형성된다. 본 실시예는, 실시예 1의 회로에 있어서, 화소의 상측에 성치된 보조용량을 우측으로 이동시킨 것으로서, 회로 설계상의 개구부의 면적은 동일하다. 그러나, 디스크리네이션과 보조용량(또는 BM)을 겹침으로써, 실질적으로는 보다 큰 개구 면적을 얻을 수 있다.
실시예 3
본 실시예의 제작공정의 상면도를 도 6에 나타낸다. 본 실시예도 제작공정 자체는 실시예 1과 거의 동일하며, 번호는 실시예 1의 것에 대응한다. 본 실시예는, 보조용량의 배치는 실시예 2와 실질적으로 동일하나, 박막 트랜지스터의 활성층의 배치를 변경함으로써, 면적의 보다 효과적인 이용을 도모한 것이다.
본 실시예에서는 러빙(rubbing)의 방향은 좌측 아래로부터 우측 위이고, 이 경우는 화소의 좌측 아랫부분에 디스크리네이션이 발생하기 쉽다. 실시예 2에 있어서는, 이러한 디스크리네이션이 발생하기 쉬운 부분에 보조용량을 설치하는 것을 나타냈으나, 본 실시예에 있어서는, 다음 행의 박막 트랜지스터의 활성층의 일부도 이 부분에 설치한다. 즉, 도 6(A)에 나타낸 바와 같이, 금속 배선(19)의 배치를 화소의 좌측에 배치하는 동시에, 게이트 라인(14)의 지부(枝部)를 제거하여 직선 상으로 하여, 활성층(12)이 이것을 횡단하도록 배치한다.
게다가, 금속 배선(19) 상에 개공부(22)를 형성하고, 그 위에 BM(23)을 설치한다.(도 6(B))
이렇게 하여, 디스크리네이션이 발생하기 쉬운 부분에는 보조용량과 박막 트랜지스터의 일부가 형성된다. 본 실시예는, 실시예 2의 회로에 있어서, 게이트 라인의 지부(枝部)가 불필요해진 만큼 면적의 효율적인 이용이 가능해진다.
실시예 4
본 실시예의 제작공정의 상면도를 도 8에, 또한, 본 실시예의 박막 트랜지스터의 상면도 및 회로도를 도 7에 나타낸다. 본 실시예도 제작공정 자체는 실시예 1과 거의 동일하며, 번호는 실시예 1의 것에 대응한다. 또한, 도 7과 도 8의 번호도 상호 대응한다. 본 실시예는, 보조용량의 배치는 실시예 2와 실질적으로 동일하나, 박막 트랜지스터의 활성층 및 게이트 전극의 배치를 변경함으로써, 박막 트랜지스터의 특성을 높여서 면적의 보다 효과적인 이용을 도모한 것이다.
본 실시예도, 실시예 3과 마찬가지로 러빙이 좌측 아래로부터 우측 위로 행해지기 때문에, 화소의 좌측 아랫부분에 디스크리네이션이 발생하기 쉽다. 실시예 2에 있어서는, 이러한 부분에 보조용량을 설치하는 것을 나타내고, 또한, 실시예 3에 있어서는, 보조용량과 싱글 게이트(단일 게이트)의 박막 트랜지스터의 활성층의 일부를 설치하는 것을 나타냈으나, 본 실시예에 있어서는, 트리플 게이트(3중 게이트)의 박막 트랜지스터의 활성층과 게이트 전극도 이 부분에 설치한다.
먼저, 도 7(A)를 이용하여, 본 실시예의 트리플 게이트 박막 트랜지스터의 개요에 대해서 설명한다. 이 박막 트랜지스터는 게이트 라인(14)에 지부(29)를 설치하여, 활성층(12)이 게이트 라인과 그 지부와 도면에 나타낸 바와 같이 겹치는 구조로 한다. 교차한 부분(26 ∼ 28)은 각각 트랜지스터로 된다.
즉, 도 7(B)에 나타낸 바와 같이, 소스 라인(18)과 금속 배선(19) 사이에 3개의 박막 트랜지스터가 직렬로 접속된 구조로 된다.
이러한 다중 트랜지스터는 액티브 매트릭스의 스위칭 트랜지스터로서 이용할 경우에 특히 효과적이라는 것이 알려져 있다(일본국공개특허공고 평5-44195호).
이러한 구조의 박막 트랜지스터는 다음 행의 화소의 좌측 아랫부분을 점유하나, 이 부분은 디스크리네이션이 발생하기 쉬운 영역이기 때문에, 실시예 2 및 실시예 3과 마찬가지로, 이것이 개구율의 저하를 초래하는 경우는 없다. 즉, 도 8(A)에 나타낸 바와 같이, 게이트 라인(14)에 지부(29)를 설치하여, 활성층(12)이 게이트 라인(14) 및 그 지부(29)와 3회 교차하도록 배치한다. 게다가, 금속 배선(19)을 도면에 나타낸 바와 같이 화소의 좌측에 배치한다.
또한, 금속 배선(19) 상에 개공부(22)를 형성하고, 그 위에 BM(23)을 설치한다.
이렇게 하여, 디스크리네이션이 발생하기 쉬운 부분에는 보조용량과 박막 트랜지스터의 일부가 형성된다. 본 실시예는, 실시예 2의 회로와 마찬가지로 게이트 라인의 지부가 필요하다는 점에서 실시예 3의 것보다 불리하지만, 3중 게이트 박막 트랜지스터로 함으로써, 보조용량은 훨씬 작아도 좋다. 따라서, 종합적으로는, 본 실시예의 것이 실시예 3의 것보다 특성이 뛰어나다.
실시예 5
본 실시예의 제작공정 단면도를 도 11에, 또한, 제작공정 상면도를 도 9에 나타낸다. 도 9와 도 11의 번호는 대응하며, 다른 실시예에서 지시하는 것과 동등한 것을 나타낸다. 본 실시예는, 실시예 1에서 나타낸 적층구조를 갖는 화소회로에 있어서, 보조용량의 배치를 변경한 것이다.
실시예 1과 마찬가지로, 적절한 하지막이 형성된 유리기판(11) 상에 비정질 규소막을 500Å의 두께로 플라즈마 CVD법 또는 감압 열 CVD법으로 성막하고, 이어서, 공지의 어닐 기술에 의해, 비정질 규소막을 결정성 규소막으로 하고, 이것을 에칭함으로써 박막 트랜지스터의 활성층(12)을 얻는다.
다음으로, 게이트 절연막으로서 산화규소막(13)을 1,000Å의 두께로 성막한다. 그리고, 인(燐)을 갖는 다결정 규소막을 감압 CVD법에 의해 5,000Å의 두께로 성막하고, 이것을 에칭함으로써 게이트 라인(게이트 전극)(14)을 얻는다.(도 11(A))
다음으로, N형을 부여하는 불순물인 인(P) 이온을 활성층(12)에 5 × 1014내지 5 × 1015원자/㎠의 도즈량으로 주입함으로써, 소스(15)와 드레인(16)을 형성한다. 불순물 이온을 주입한 후, 어닐 처리를 행한다.
다음으로, 공지의 절연물층 형성기술에 의해, 두께 2㎛의 산화규소의 층간절연물(17)을 형성한다. 공지의 평탄화 기술(예를 들어, 화학적 기계적 연마(CMP)법)에 의해, 절연물 표면을 평탄화한다. 그후, 층간절연물(17)과 게이트 절연막(13)을 에칭하여, 소스(15), 드레인(16)에 이르는 콘택트 홀을 개공(開孔)한다. 그리고, 공지의 금속 배선 형성기술에 의해 소스 라인(18), 금속 배선(보조용량 전극)(19)을 형성한다. 이때, 금속 배선(19)은 게이트 라인(14)을 덮도록 한다.(도 11(B))
이제까지의 공정으로 얻어진 회로를 위에서 본 모습을 도 9(A)에 나타낸다. 본 실시예에서 특징적인 것은, 보조용량의 전극이 되는 금속 배선(19)이, 게이트 라인(14)의 일부를 덮는 것이다. 게이트 라인(14)과 금속 배선(19)은 모두 차광성을 갖는 것으로서, 개구율이 낮아지는 요인이다. 실시예 1의 경우에는, 이들이 겹치지 않도록 배치되어 있었다.
본 실시예에서는, 게이트 라인(14)도 금속 배선(19)을 겹침으로써, 보다 많은 면적을 표시에 사용할 수 있게 되었다.(도 9(A))
또한, 도 9에 나타낸 바와 같이, 해당 화소전극의 구동을 행하는 게이트 라인과 화소전극에 접속하는 금속 배선(19)을 겹쳐서 배치할 때는, 게이트 라인(14)과 금속 배선(19) 사이의 용량결합을 작게 하는 것이 바람직하다. 본 실시예에서는, 층간절연물의 두께를 충분히 두껍게 함으로써, 상기의 문제를 해결했으나, 도 10에 나타낸 바와 같이, 다음 행의 게이트 라인에 금속 배선(19)을 겹쳐도 좋다.(도 10)
다음으로, 질화규소막(20)을 250 내지 1,000Å, 여기서는 500Å의 두께로 성막한다. 게다가, 두께 200Å의 산화규소막(도시 생략)을 퇴적한다. 이어서, 스핀코팅법에 의해, 폴리이미드층(21)을 적어도 8,000Å 이상, 바람직하게는 1.5㎛의 두께로 성막한다. 폴리이미드층(21)의 표면은 평탄하게 형성된다. 이렇게 하여, 질화규소층(20)과 폴리이미드층(21)으로 이루어진 층간절연물을 형성한다. 그리고, 폴리이미드층(21)을 에칭하여, 보조용량용 개공부(開孔部)(22)를 형성한다.(도 11(C))
게다가, 두께 1,000Å의 티탄막을 스퍼터링법에 의해 성막하고, 이것을 에칭하여 블랙 매트릭스(23)를 형성한다. 블랙 매트릭스(23)는 먼저 형성한 보조용량용 개공부(22)를 덮도록 형성한다.
이제까지의 공정으로 얻어진 보조용량용 개공부(22)와 블랙 매트릭스(23)를 위에서 본 모습을 도 9(B)에 나타낸다. 보조용량용 개공부(22)와 블랙 매트릭스(23)가 겹친 부분에 보조용량이 형성된다. 개구 부분의 면적을 증대시키기 위해서, 보조용량용 개공부(22)는 게이트 라인(14)에 겹치도록 형성되는 것이 좋다. 또한, 화소전극의 콘택트 홀을 형성하기 위해서, 금속 배선(19)과 블랙 매트릭스(23)가 겹치지 않는 영역(31)도 설치한다.(도 9(B))
또한, 층간절연물로서, 두께 5,000Å의 폴리이미드막(24)을 성막하고, 영역(31)의 폴리이미드막(21, 24)과 질화규소층(20)을 에칭하여, 금속 배선(19)에 이르는 콘택트 홀을 형성한다. 게다가, 스퍼터링법에 의해 두께 1,000Å의 ITO(인듐주석 산화물)막을 형성하고, 이것을 에칭하여 화소전극(25)을 형성한다.(도 11(D))
이렇게 하여, 액티브 매트릭스 회로가 완성된다. 본 실시예는, 단일 게이트의 TFT에 관한 것이나, 실시예 4에 나타낸 바와 같은 다중 게이트의 TFT에서도 동일하게 실시할 수 있으며, 동일한 효과가 얻어진다.
실시예 6
도 12 내지 도 15를 이용하여 본 실시예를 나타낸다. 도 12에는, 최하층에 형성된 활성층(105 ∼ 108)이 나타나 있다. 이 활성층은, 유리기판 또는 석영기판, 그밖의 절연표면 상에 형성되어 있다.
활성층(105 ∼ 108) 상에는, 게이트 절연막(도시 생략)이 형성되어 있다. 게이트 절연막 상에는, 게이트 라인(101, 102)이 형성되어 있다.
여기서, 게이트 라인이 활성층과 교차하는 부분에 있어서 활성층 부분이 채널형성 영역으로 된다.
게이트 라인(101, 102) 상에는 층간절연막(도시 생략)이 형성되어 있고, 그 위에 소스 라인(103, 104)이 형성되어 있다.
소스 라인(104)은, 예를 들어, 콘택트(109)를 통하여 활성층(106)에 형성된 소스 영역에 접속되어 있다.
또한, 소스 라인과 동일한 재료를 사용하여(동일한 막을 패터닝함으로써 얻어진다) 드레인 전극(109 ∼ 112)이 형성되어 있다.
이 드레인 전극은, 용량을 형성하기 위해서 이용된다. 또한, BM의 일부를 구성하는 것으로서 이용된다.
참조부호 113으로 나타내는 드레인 전극(112)이 연장된 부분은, 용량값을 증대시키기 위한 패턴이다.
드레인 전극은, 활성층의 반 이상의 면적을 덮는 구조로 되어 있다. 이러한 구조를 취함으로써, 개구율을 크게 저하시키지 않고 소정의 보조용량값을 증대시킬 수 있다.
도 13에 나타낸 것은, 도 12에 나타낸 상태에 부가하여, 질화규소막(도시 생략)을 성막하고, 그 위에 용량선(1113, 1114)을 형성한 상태이다.
이 질화규소막(도시 생략)은, 보조용량의 유전체로서 기능한다.
도 14에 나타낸 것은, 도 13에 나타낸 용량선(1113, 1114)의 위에 다시 층간절연막을 성막하고, 그 위에 ITO로써 화소전극(115 ∼ 123)을 형성한 상태이다.
본 실시예에 나타낸 구성에서는, TFT의 위쪽에 덮이도록 하여, 보조용량을 형성하기 때문에 화소의 개구율을 최대한 높일 수 있다.
또한, 드레인 영역과 화소전극 사이에 형성되는 드레인 전극(이 전극은 소스 배선과 동시에 형성된다)을 이용하여, 용량선과의 사이에 용량을 형성하는 구성으로 함으로써, 대용량을 얻을 수 있다. 즉, 이러한 구성을 채용한 경우, 보조용량을 구성하는 유전체막(이 경우는 질화규소막)의 두께를 얇게 할 수 있으므로, 용량을 크게 취할 수 있다.
이상에 나타낸 바와 같이, 블랙 매트릭스로서 사용되는 도전성 피막을 전극으로 하고, 이것과 소스 라인과 동일한 층의 금속 배선의 사이에서 보조용량을 형성하는 방법이 제안되었다.
또한, 이 구성은 TFT의 위쪽 부분을 용량으로서 이용하므로, 화소의 개구율을 높일 수 있다.
실시예에서는 탑게이트형 박막 트랜지스터를 사용하는 예를 나타냈으나, 본 발명이 소스 라인보다도 위의 구조에 관한 개량이기 때문에, 보텀게이트형 박막 트랜지스터에서도 동일하게 실시할 수 있는 것은 명백하다. 이와 같이 본 발명은 산업상 유익하다.

Claims (15)

  1. 화소전극이 접속된 활성층을 갖는 박막 트랜지스터와,
    상기 박막 트랜지스터의 드레인에 접속되고, 소스 라인과 동일한 층 상에 형성된 드레인 전극을 가지고,
    상기 드레인 전극은, 상기 박막 트랜지스터를 구성하는 활성층의 50% 이상의 면적을 덮는 패턴을 가지고,
    상기 드레인 전극을 이용하여 보조용량이 형성되어 있는 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  2. 박막 트랜지스터를 사용한 액티브 매트릭스형 표시장치에 있어서,
    게이트 라인 상에 형성된 소스 라인과,
    차광막으로서 기능하고, 일정한 전위로 유지되며, 상기 소스 라인과 화소전극의 중간층에 있는 도전성 피막과,
    소스 라인과 상기 도전성 피막의 사이에 형성된 층간절연물을 가지고,
    상기 층간절연물은, 하층의 절연물층 상에, 이종(異種)의 재료로 이루어진 상층의 절연물층이 있고,
    상기 층간절연물에는, 그 상층의 절연물층을 선택적으로 에칭함으로써 얻어진 개공부가 설치되고,
    상기 개공부에 있어서, 상기 도전성 피막과 하층의 금속 배선을 양 전극으로 하고, 상기 하층의 절연물층을 유전체로 하는 보조용량이 형성되어 있고,
    상기 하층의 금속 배선은, 소스 라인과 동일한 층인 동시에, 소스 라인과 물리적으로 절연하고 있고, 박막 트랜지스터의 드레인과 화소전극 사이에 콘택트를 갖는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  3. 박막 트랜지스터와,
    게이트 라인 상에 형성된 소스 라인과,
    상기 박막 트랜지스터의 드레인에 접속하고, 상기 소스 라인과 동일한 층의 금속 배선과,
    상기 금속 배선에 접속하는 화소전극과,
    차광막으로서 기능하고, 일정한 전위로 유지되며, 상기 소스 라인과 화소전극의 중간층에 있는 도전성 피막과,
    상기 도전성 피막과 상기 소스 라인의 사이에 있고, 적어도 2층의 절연물층으로 이루어진 층간절연물을 가지고,
    상기 도전성 피막은, 상기 금속 배선과 겹치는 부분에 있어서, 상기 층간절연물의 하층 절연물층과 접하는 부분을 갖는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  4. 제 2 항에 있어서, 층간절연물의 하층은 질화규소를 주성분으로 하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  5. 제 3 항에 있어서, 층간절연물의 하층은 질화규소를 주성분으로 하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  6. 제 2 항에 있어서, 층간절연물의 상층은 유기수지를 주성분으로 하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  7. 제 3 항에 있어서, 층간절연물의 상층은 유기수지를 주성분으로 하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  8. 제 2 항에 있어서, 상기 보조용량은, 유전체로서, 질화규소만으로 이루어지는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  9. 제 2 항에 있어서, 상기 층간절연물의 하층의 두께는 1,000Å 이하인 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  10. 제 3 항에 있어서, 상기 층간절연물의 하층의 두께는 1,000Å 이하인 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  11. 제 2 항에 있어서, 상기 금속 배선은, 화소에 있어서, 디스크리네이션(disclination)이 발생하기 쉬운 부분에 설치되는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  12. 제 3 항에 있어서, 상기 금속 배선은, 화소에 있어서, 디스크리네이션이 발생하기 쉬운 부분에 설치되는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  13. 제 2 항에 있어서, 상기 금속 배선은, 게이트 라인과 겹치도록 형성된 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  14. 제 3 항에 있어서, 상기 금속 배선은, 게이트 라인과 겹치도록 형성된 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  15. 제 2 항에 있어서, 상기 개공부는, 게이트 라인과 겹치도록 형성된 것을 특징으로 하는 액티브 매트릭스형 표시장치.
KR1019980010673A 1997-03-28 1998-03-27 액티브매트릭스형 표시장치, 반도체장치 및 반도체 표시장치 KR100535254B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9-095069 1997-03-28
JP09506997A JP3784491B2 (ja) 1997-03-28 1997-03-28 アクティブマトリクス型の表示装置

Publications (2)

Publication Number Publication Date
KR19980080760A true KR19980080760A (ko) 1998-11-25
KR100535254B1 KR100535254B1 (ko) 2006-02-28

Family

ID=14127714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980010673A KR100535254B1 (ko) 1997-03-28 1998-03-27 액티브매트릭스형 표시장치, 반도체장치 및 반도체 표시장치

Country Status (3)

Country Link
US (5) US6490014B1 (ko)
JP (1) JP3784491B2 (ko)
KR (1) KR100535254B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100580396B1 (ko) * 1999-01-21 2006-05-15 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터의 제조 방법
KR100807581B1 (ko) * 2001-06-21 2008-02-28 엘지.필립스 엘시디 주식회사 액정 표시장치의 구조 및 그 제조방법
KR100820616B1 (ko) * 2005-03-25 2008-04-10 세이코 엡슨 가부시키가이샤 전기광학장치 및 그 제조방법, 그리고 전자기기
KR100966443B1 (ko) * 2003-05-02 2010-06-28 엘지디스플레이 주식회사 횡전계방식 액정표시소자 및 그 제조방법

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3126661B2 (ja) * 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
JP3634089B2 (ja) * 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
US6088070A (en) 1997-01-17 2000-07-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
JP3784491B2 (ja) * 1997-03-28 2006-06-14 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
US7317438B2 (en) 1998-10-30 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Field sequential liquid crystal display device and driving method thereof, and head mounted display
US6617644B1 (en) * 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6469317B1 (en) 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6590229B1 (en) * 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
JP4372943B2 (ja) * 1999-02-23 2009-11-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP4727018B2 (ja) * 1999-03-05 2011-07-20 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
US7122835B1 (en) 1999-04-07 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and a method of manufacturing the same
US7245018B1 (en) 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
TW556357B (en) * 1999-06-28 2003-10-01 Semiconductor Energy Lab Method of manufacturing an electro-optical device
JP5509166B2 (ja) * 1999-06-29 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7411211B1 (en) * 1999-07-22 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Contact structure and semiconductor device
TW478014B (en) * 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
JP2001312222A (ja) * 2000-02-25 2001-11-09 Sharp Corp アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置
JP3591513B2 (ja) 2000-04-21 2004-11-24 セイコーエプソン株式会社 電気光学装置およびプロジェクタ
US6825496B2 (en) 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4689851B2 (ja) * 2001-02-23 2011-05-25 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置
KR100433209B1 (ko) * 2001-06-25 2004-05-27 엘지.필립스 엘시디 주식회사 액정표시장치의 어래이 기판 및 그 제조방법
KR100477103B1 (ko) * 2001-12-19 2005-03-18 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법
US6740884B2 (en) * 2002-04-03 2004-05-25 General Electric Company Imaging array and methods for fabricating same
US6777685B2 (en) * 2002-04-03 2004-08-17 General Electric Company Imaging array and methods for fabricating same
US7474045B2 (en) 2002-05-17 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device having TFT with radiation-absorbing film
JP2004140329A (ja) 2002-08-19 2004-05-13 Seiko Epson Corp 基板装置及びその製造方法、電気光学装置及び電子機器
JP4186767B2 (ja) * 2002-10-31 2008-11-26 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3767590B2 (ja) * 2002-11-26 2006-04-19 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
KR20050051140A (ko) * 2003-11-27 2005-06-01 삼성에스디아이 주식회사 커패시터 및 이를 구비한 평판표시장치
US8305507B2 (en) * 2005-02-25 2012-11-06 Samsung Display Co., Ltd. Thin film transistor array panel having improved storage capacitance and manufacturing method thereof
JP2006245031A (ja) * 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
JP5117667B2 (ja) * 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
TWI271867B (en) * 2005-06-20 2007-01-21 Au Optronics Corp Pixel structure and fabrication method thereof
JP4844133B2 (ja) 2006-01-25 2011-12-28 ソニー株式会社 半導体装置
JP5251034B2 (ja) * 2007-08-15 2013-07-31 ソニー株式会社 表示装置および電子機器
CN102338955B (zh) * 2011-08-08 2013-11-06 深圳市华星光电技术有限公司 薄膜晶体管像素单元
JP5909198B2 (ja) 2013-01-21 2016-04-26 株式会社ジャパンディスプレイ 液晶表示パネル及び電子機器
KR102148486B1 (ko) * 2013-12-31 2020-08-26 엘지디스플레이 주식회사 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
CN103915510B (zh) * 2014-03-27 2017-08-04 京东方科技集团股份有限公司 一种多栅薄膜晶体管、阵列基板及显示装置
CN112687722B (zh) * 2020-12-24 2024-03-05 深圳市华星光电半导体显示技术有限公司 显示背板及其制备方法、显示面板
CN115128873B (zh) * 2021-03-29 2023-12-05 株式会社日本显示器 显示装置及显示装置的阵列基板

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307150B2 (ja) * 1995-03-20 2002-07-24 ソニー株式会社 アクティブマトリクス型表示装置
JPS58171860A (ja) 1982-04-01 1983-10-08 Seiko Epson Corp 薄膜トランジスタ
FR2524714B1 (fr) * 1982-04-01 1986-05-02 Suwa Seikosha Kk Transistor a couche mince
JPS6045219A (ja) * 1983-08-23 1985-03-11 Toshiba Corp アクテイブマトリクス型表示装置
US5283566A (en) * 1988-04-06 1994-02-01 Hitachi, Ltd. Plane display
JPH03163529A (ja) * 1989-11-22 1991-07-15 Sharp Corp アクティブマトリクス表示装置
JP2690067B2 (ja) 1991-06-14 1997-12-10 シャープ株式会社 アクティブマトリクス基板
DE69221102T2 (de) * 1991-12-20 1998-01-08 Fujitsu Ltd Flüssigkristall-Anzeigevorrichtung mit verschiedenen aufgeteilten Orientierungsbereichen
JPH05249478A (ja) * 1991-12-25 1993-09-28 Toshiba Corp 液晶表示装置
JPH06194687A (ja) * 1992-10-30 1994-07-15 Nec Corp 透過型アクティブマトリクス型液晶素子
EP0559137B1 (en) * 1992-03-03 1998-06-03 Matsushita Electric Industrial Co., Ltd. Active matrix type twisted nematic liquid crystal display
JP2800956B2 (ja) * 1992-03-10 1998-09-21 シャープ株式会社 アクティブマトリクス基板
US5219118A (en) * 1992-04-15 1993-06-15 Karl Shields Associates Octagonal foldable top cap
JP2543286B2 (ja) * 1992-04-22 1996-10-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置
JP2814161B2 (ja) * 1992-04-28 1998-10-22 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置およびその駆動方法
EP0592063A3 (en) * 1992-09-14 1994-07-13 Toshiba Kk Active matrix liquid crystal display device
JP2924506B2 (ja) 1992-10-27 1999-07-26 日本電気株式会社 アクティブマトリックス型液晶表示装置の画素構造
JPH06148681A (ja) * 1992-11-10 1994-05-27 Sanyo Electric Co Ltd 液晶表示装置
JP2950061B2 (ja) 1992-11-13 1999-09-20 日本電気株式会社 液晶表示素子
EP0603866B1 (en) * 1992-12-25 2002-07-24 Sony Corporation Active matrix substrate
JP2789293B2 (ja) * 1993-07-14 1998-08-20 株式会社半導体エネルギー研究所 半導体装置作製方法
US5689322A (en) * 1993-07-30 1997-11-18 Sharp Kabushiki Kaisha Liquid crystal display device having regions with different twist angles
JP3267011B2 (ja) * 1993-11-04 2002-03-18 セイコーエプソン株式会社 液晶表示装置
KR950029830A (ko) * 1994-04-19 1995-11-24 가네꼬 히사시 액정 디스플레이 셀
JPH07302912A (ja) * 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
US5650636A (en) 1994-06-02 1997-07-22 Semiconductor Energy Laboratory Co., Ltd. Active matrix display and electrooptical device
JP3312083B2 (ja) 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
JP3093604B2 (ja) * 1994-06-20 2000-10-03 キヤノン株式会社 液晶表示装置
US5483366A (en) * 1994-07-20 1996-01-09 David Sarnoff Research Center Inc LCD with hige capacitance pixel having an ITO active region/poly SI pixel region electrical connection and having poly SI selection line extensions along pixel edges
US5682460A (en) * 1994-08-29 1997-10-28 Motorola, Inc. Method for selecting transmission preferences
JP3059915B2 (ja) * 1994-09-29 2000-07-04 三洋電機株式会社 表示装置および表示装置の製造方法
JP2934875B2 (ja) * 1994-09-30 1999-08-16 カシオ計算機株式会社 マトリックス型液晶表示装置
JP3105408B2 (ja) * 1994-10-19 2000-10-30 シャープ株式会社 液晶表示素子
JP2770763B2 (ja) * 1995-01-31 1998-07-02 日本電気株式会社 アクティブマトリクス液晶表示装置
JPH08271899A (ja) * 1995-03-30 1996-10-18 Nec Corp 液晶表示装置
JPH08334787A (ja) 1995-04-04 1996-12-17 Sony Corp 表示装置
JPH08306926A (ja) * 1995-05-07 1996-11-22 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JPH0926603A (ja) * 1995-05-08 1997-01-28 Semiconductor Energy Lab Co Ltd 表示装置
KR100303134B1 (ko) * 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
JP3565521B2 (ja) * 1995-07-11 2004-09-15 シャープ株式会社 重合性化合物およびそれを用いた液晶表示素子
JP3307181B2 (ja) * 1995-07-31 2002-07-24 ソニー株式会社 透過型表示装置
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
JP3184771B2 (ja) * 1995-09-14 2001-07-09 キヤノン株式会社 アクティブマトリックス液晶表示装置
TW463068B (en) * 1995-10-12 2001-11-11 Toshiba Corp Liquid crystal display device
DE69614337T2 (de) * 1995-10-15 2002-06-13 Victor Company Of Japan Anzeigevorrichtung von Reflexionstyp
US5917563A (en) * 1995-10-16 1999-06-29 Sharp Kabushiki Kaisha Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line
JP3663741B2 (ja) * 1996-05-22 2005-06-22 セイコーエプソン株式会社 アクティブマトリックス型液晶表示装置及びその製造方法
US6005648A (en) 1996-06-25 1999-12-21 Semiconductor Energy Laboratory Co., Ltd. Display device
JP3126661B2 (ja) * 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
JPH1010580A (ja) * 1996-06-25 1998-01-16 Semiconductor Energy Lab Co Ltd 表示装置
JP3708637B2 (ja) * 1996-07-15 2005-10-19 株式会社半導体エネルギー研究所 液晶表示装置
KR100224704B1 (ko) * 1996-07-23 1999-10-15 윤종용 박막 트랜지스터-액정표시장치 및 그 제조방법
KR100207491B1 (ko) * 1996-08-21 1999-07-15 윤종용 액정표시장치 및 그 제조방법
JP3634089B2 (ja) 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
JP3992797B2 (ja) * 1996-09-25 2007-10-17 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
US6262438B1 (en) * 1996-11-04 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Active matrix type display circuit and method of manufacturing the same
JP3454340B2 (ja) * 1996-11-22 2003-10-06 シャープ株式会社 液晶表示装置
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6088070A (en) * 1997-01-17 2000-07-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
JP3808155B2 (ja) * 1997-01-17 2006-08-09 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置
JPH09185084A (ja) * 1997-02-07 1997-07-15 Seikosha Co Ltd 液晶表示装置の製造方法
JP3376379B2 (ja) * 1997-02-20 2003-02-10 富士通ディスプレイテクノロジーズ株式会社 液晶表示パネル、液晶表示装置及びその製造方法
JPH10239698A (ja) * 1997-02-25 1998-09-11 Sharp Corp 液晶表示装置
JP3784491B2 (ja) * 1997-03-28 2006-06-14 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
US6195140B1 (en) * 1997-07-28 2001-02-27 Sharp Kabushiki Kaisha Liquid crystal display in which at least one pixel includes both a transmissive region and a reflective region
JP3919900B2 (ja) 1997-09-19 2007-05-30 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
TW542932B (en) * 1998-02-09 2003-07-21 Seiko Epson Corp Liquid crystal panel and electronic appliances
US6724443B1 (en) * 1999-03-18 2004-04-20 Sanyo Electric Co., Ltd. Active matrix type display device
TW478014B (en) 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
JP2001228457A (ja) * 1999-12-08 2001-08-24 Sharp Corp 液晶表示装置
JP3788387B2 (ja) * 2002-05-10 2006-06-21 セイコーエプソン株式会社 電気光学装置および電気光学装置の製造方法
US6762815B2 (en) * 2002-12-12 2004-07-13 Hannstar Display Corp. In-plane switching LCD with a redundancy structure for an opened common electrode and a high storage capacitance
JP4349375B2 (ja) * 2005-04-11 2009-10-21 セイコーエプソン株式会社 電気光学装置及び電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100580396B1 (ko) * 1999-01-21 2006-05-15 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터의 제조 방법
KR100807581B1 (ko) * 2001-06-21 2008-02-28 엘지.필립스 엘시디 주식회사 액정 표시장치의 구조 및 그 제조방법
KR100966443B1 (ko) * 2003-05-02 2010-06-28 엘지디스플레이 주식회사 횡전계방식 액정표시소자 및 그 제조방법
KR100820616B1 (ko) * 2005-03-25 2008-04-10 세이코 엡슨 가부시키가이샤 전기광학장치 및 그 제조방법, 그리고 전자기기
US7636134B2 (en) 2005-03-25 2009-12-22 Seiko Epson Corporation Electro-optical device, method of manufacturing the same, and electronic apparatus

Also Published As

Publication number Publication date
US20090134395A1 (en) 2009-05-28
US8531619B2 (en) 2013-09-10
US20030168688A1 (en) 2003-09-11
US6490014B1 (en) 2002-12-03
US20110215327A1 (en) 2011-09-08
KR100535254B1 (ko) 2006-02-28
US7948571B2 (en) 2011-05-24
US8248551B2 (en) 2012-08-21
US20130001581A1 (en) 2013-01-03
JP3784491B2 (ja) 2006-06-14
US7483089B2 (en) 2009-01-27
JPH10274789A (ja) 1998-10-13

Similar Documents

Publication Publication Date Title
KR100535254B1 (ko) 액티브매트릭스형 표시장치, 반도체장치 및 반도체 표시장치
KR100675631B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR100850827B1 (ko) 표시 장치
US6262438B1 (en) Active matrix type display circuit and method of manufacturing the same
KR100271067B1 (ko) 액정표시장치 및 그 제조 방법
JP3796070B2 (ja) 液晶表示装置
KR100260359B1 (ko) 액정 표시 장치 및 그 제조방법
US7557786B2 (en) Display device
US7671931B2 (en) Liquid crystal display device and method of fabricating the same
JP2003195330A (ja) 液晶表示装置
CN101308299B (zh) 液晶显示器件及其制造方法
US7061553B2 (en) Substrate for display device and display device equipped therewith
JP3657371B2 (ja) アクティブマトリクス型表示装置
JPH06102537A (ja) アクティブマトリクス型液晶表示素子
JP3808155B2 (ja) アクティブマトリクス型液晶表示装置
US20030179331A1 (en) Liquid crystal display device
JP3484363B2 (ja) 液晶表示装置
JP2006154861A (ja) アクティブマトリクス型液晶表示装置
US6972818B1 (en) In-plane switching mode liquid crystal display device
JPH07281211A (ja) 電気光学素子
JPH08234232A (ja) 液晶表示基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131101

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee