KR100580396B1 - 액정 표시 장치용 박막 트랜지스터의 제조 방법 - Google Patents
액정 표시 장치용 박막 트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR100580396B1 KR100580396B1 KR1019990001786A KR19990001786A KR100580396B1 KR 100580396 B1 KR100580396 B1 KR 100580396B1 KR 1019990001786 A KR1019990001786 A KR 1019990001786A KR 19990001786 A KR19990001786 A KR 19990001786A KR 100580396 B1 KR100580396 B1 KR 100580396B1
- Authority
- KR
- South Korea
- Prior art keywords
- blocking
- layer
- film
- thin film
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004973 liquid crystal related substance Substances 0.000 title description 9
- 230000000903 blocking effect Effects 0.000 claims abstract description 59
- 239000010408 film Substances 0.000 claims abstract description 52
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 67
- 239000004065 semiconductor Substances 0.000 claims description 18
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 208000022010 Lhermitte-Duclos disease Diseases 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
투명한 절연 기판 위에 게이트 배선을 형성하고, 게이트 절연막을 적층하고, 다결정 규소층을 형성하고, 제1 및 제2 차단막을 적층하고, 후면 노광을 통하여 제1 및 제2 차단막을 사진 식각한다. 제2 차단막을 도핑 차단막으로 하여 고농도로 N형 불순물을 다결정 규소층에 도핑하고, 제2 차단막을 마스크로 하여 제1 차단막을 등방성 식각한 다음, 제2 차단막을 제거하고 저농도로 N형 불순물을 다결정 규소층을 도핑한다. 이렇게 완전한 자기 정렬 방식에 의하여 LDD 영역 또는 오프셋 구조를 형성함으로써, 박막 트랜지스터의 동작 특성을 균일하게 할 수 있고, 불량 발생을 감소시킬 수 있다.
자기정렬, TFT, LCD, 다결정규소, BOTTOM GATE
Description
도 1a 내지 도 5a는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도를 제조 공정의 순서에 따라 나타낸 도면이고,
도 1b 내지 도 5b는 각각 도 1a의 Ⅰb-Ⅰb'선, 도 2a의 Ⅱb-Ⅱb'선, 도 3a의 Ⅲb-Ⅲb'선, 도 4a의 Ⅳb-Ⅳb'선, 도 5a의 Ⅴb-Ⅴb'선에 대한 단면도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터를 제조하는 방법에 관한 것이다.
액정 표시 장치는 공통 전극이 형성되어 있는 상부 기판과 화소 전극과 박막 트랜지스터가 형성되어 있는 하부 기판 사이에 액정 물질을 주입하고 화소 전극과 공통 전극 사이에 전계를 인가하여 액정 분자의 배열을 변경시킴으로써 빛의 투과량을 조절하는 방식의 화상 표시 장치이다.
이러한 액정 표시 장치에 사용되는 박막 트랜지스터는 주사 신호를 받아 화소 전극에 화상 신호를 인가하는 기능을 하는데, 주사 신호를 게이트선으로부터 받 는 게이트 전극, 화상 신호를 데이터선으로부터 받는 소스 전극, 게이트 전극의 주사 신호에 따라 채널이 개폐되는 반도체층, 반도체층을 통하여 화상 신호를 받아 화소 전극에 전달하는 드레인 전극 등으로 이루어진다.
박막 트랜지스터의 반도체층은 비정질 규소층으로 형성하는 것이 일반적이나 근래에 들어서는 다결정 규소층을 사용하는 방법이 활발히 연구되고 있다. 다결정 규소층을 반도체층으로 사용하여 박막 트랜지스터를 형성하면 구동 회로를 화소 구동용 박막 트랜지스터와 함께 기판 상에 직접 형성할 수 있는 등의 이점이 있다.
그런데 다결정 규소 박막 트랜지스터는 동작 특성의 향상을 위하여 LDD 영역을 형성하는 것이 보통이고 이를 위하여 일부 노광 공정을 자기 정렬 방식을 사용하여 진행한다.
그러면, LDD 영역을 가지는 박막 트랜지스터를 형성하는 종래의 방법에 대하여 설명한다.
먼저, 절연 기판 위에 게이트 전극을 포함하는 게이트 배선을 형성하고, 그 위에 게이트 절연막을 적층하고, 다결정 규소층을 형성한다. 이어서, 다결정 규소층 위에 절연막을 증착하고, 절연막 위에 감광제를 도포하고 기판의 아래쪽으로부터 노광하는 후면 노광을 한 후, 현상하고, 노출되어 있는 절연막을 식각하여 제거하여 자기 정렬 패턴을 형성한다. 이어서, 다결정 규소층을 패터닝하여 채널부를 형성하고, 저농도의 N형 불순물(N-) 이온을 주입하여 LDD(lightly doped drain) 영역이 될 부분을 형성한다. 이 때, 자기 정렬 패턴은 불순물 이온의 주입을 차단하 는 역할을 한다. 다음, 감광제를 도포하고, 마스크를 사용하여 노광하고, 현상하여 게이트 전극 상부의 자기 정렬 패턴보다 조금 더 넓은 폭으로 감광제 패턴을 형성한 다음, 고농도의 N형 불순물(N+) 이온을 주입하여 소스 영역 및 드레인 영역을 형성한다.
그런데, LDD 형성을 위하여 별도의 마스크를 사용하여 게이트 전극 상부를 덮는 감광제 패턴을 형성하는 과정에서 마스크의 오정렬(misalign)이 발생하면 좌우의 LDD 영역의 길이가 다르게 되어 박막 트랜지스터의 동작 특성이 균일성을 잃고 불량을 유발하게 된다.
본 발명이 이루고자 하는 기술적 과제는 LDD 또는 오프셋(offset)을 좌우 대칭적으로 형성하여 박막 트랜지스터의 동작 특성을 균일하게 하는 것이다.
이러한 과제를 해결하기 위하여 본 발명에서는 반도체층 위에 제1 및 제2 차단층을 차례로 적층하고, 후면 노광을 통하여 제1 및 제2 차단층을 패터닝하고, 고농도의 불순물을 반도체층에 도핑한 다음, 제1 차단층을 등방성 식각하고, 제2 차단층을 제거하고, 저농도의 불순물을 반도체층에 도핑하는 단계를 거쳐 박막 트랜지스터 기판을 제조한다.
구체적으로는, 투명한 절연 기판 위에 게이트 전극을 형성하는 단계, 게이트 전극 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 반도체층을 형성하 는 단계, 반도체층 위에 제1 및 제2 차단막을 차례로 적층하는 단계, 제1 및 제2 차단막을 후면 노광을 통하여 패터닝하는 단계, 반도체층에 고농도의 불순물을 도핑하는 단계, 제1 차단막의 폭이 상기 제2 차단막보다 좁게 되도록 상기 제1 차단막을 등방성 식각하는 단계, 제2 차단막을 제거하는 단계, 반도체층에 저농도의 불순물을 도핑하는 단계를 포함하는 공정을 통하여 박막 트랜지스터 기판을 제조한다.
이 때, 반도체층은 다결정 규소층일 수 있고, 제1 차단막은 산화 규소막으로 형성하고 제2 차단막은 질화 규소막으로 형성할 수 있으며, 제1 차단막을 등방성 식각하는 단계에서 사용하는 식각제는 불산 용액일 수 있다. 또, 제1 차단막은 산화 규소막 또는 질화 규소막으로 형성하고 제2 차단막은 ITO로 형성할 수 있고, 불순물은 N형 불순물일 수 있고, 층간 절연막을 형성하는 단계 이전에 제1 차단막을 제거하는 단계를 더 포함할 수 있고, 제1 차단막의 두께는 500Å 이상으로 형성하는 것이 좋다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법에 대하여 설명한다.
도 1a 내지 도 5a는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도를 제조 공정의 순서에 따라 나타낸 도면이고, 도 1b 내지 도 5b는 각각 도 1a의 Ⅰb-Ⅰb'선, 도 2a의 Ⅱb-Ⅱb'선, 도 3a의 Ⅲb-Ⅲb'선, 도 4a의 Ⅳb-Ⅳb'선, 도 5a의 Ⅴb-Ⅴb'선에 대한 단면도이다.
먼저, 도 1a와 도 1b에 나타낸 바와 같이, 알루미늄 등의 금속을 증착하고 패터닝하여 게이트선(20), 게이트 전극(210), 유지 용량선(30) 및 유지 용량 전극(310)을 형성하고, 그 위에 800Å에서 5000Å 정도의 두께로 게이트 절연막(410)을 증착하고, 이어서 500Å에서 3000Å 정도의 두께로 비정질 규소층을 증착하고 레이저를 조사하는 등의 방법을 통해 비정질 규소층을 다결정 규소층(50)으로 변화시킨다. 이어서, 다결정 규소층(50)을 패터닝하여 박막 트랜지스터의 채널층을 형성하고, 제1 차단막(61)과 제2 차단막(62)을 연속적으로 증착한다. 이 때, 제1 차단막(61)과 제2 차단막(62)은 노광에 사용되는 빛을 투과시킬 수 있어야 하며, 둘 중의 하나만을 선택적으로 식각할 수 있어야 한다. 예를 들어, 제1 차단막(61)으로는 질화 규소(SiNx)를 사용하고 제2 차단막(62)으로는 산화 규소(SiO2)를 사용하거나, 또는 제1 차단막(61)으로 질화 규소 또는 산화 규소를 사용하고 제2 차단막(62)으로 ITO를 사용할 수 있다. 또, 제1 및 제2 차단막(61, 62)의 두께는 불순물 이온 도핑시에 도핑 차단층으로 사용하기에 충분하도록 500Å 이상으로 형성하는 것이 좋다.
다음, 제2 차단막(62) 위에 감광제(도시하지 않음)를 도포하고 기판(10)의 아래쪽에서 빛을 조사하는 후면 노광을 실시하고, 현상하여 노출되는 제1 및 제2 차단막(61, 62)을 식각하여 제거함으로써, 도 2a와 도 2b에 나타낸 바와 같은 형태의 제1 및 제2 차단막 패턴(61, 62)을 형성한다. 다음, 고농도의 N형 불순물(N+) 이온을 노출되어 있는 다결정 규소층(50)에 주입하여 소스 영역(520)과 드레인 영역(530)을 형성한다. 이 때, 구동 회로로 사용하기 위하여 형성하는 P형 박막 트 랜지스터(도시하지 않음) 부분은 감광제(도시하지 않음)로 덮어둠으로써 N형 불순물 이온이 주입되는 것을 방지한다.
다음, 도시하지는 않았으나, N형 박막 트랜지스터(구동 회로의 N형 박막 트랜지스터 및 도면에 나타난 부분) 부분을 감광제(도시하지 않음)로 덮고 P형 박막 트랜지스터 부분에 고농도의 P형 불순물(P+) 이온을 주입한다.
다음, 도 3a와 도 3b에 나타낸 바와 같이, 제2 차단막(62)을 식각 차단층으로 하여 제1 차단막(61)을 등방성 식각하여 제1 차단막(61)이 제2 차단막(62)의 아래로 측면으로 일정한 깊이로 패인 홈을 형성한다. 여기서, 제1 차단막(61)은 등방성 식각이 이루어지므로 패이는 깊이가 게이트 전극(210)을 중심으로 하여 양쪽이 대칭을 이루게 된다. 이 때, 식각은 습식 식각에 의하는 것이 좋고, 사용하는 식각제로는 제2 차단막(62)은 식각하지 않고 제1 차단막(61)만을 식각하는 물질을 사용하여야 한다. 예를 들어, 제1 차단막(61)으로 산화 규소를 사용하고 제2 차단막(62)으로 질화 규소를 사용한 경우에는 불산(HF) 용액 등을 식각제로 사용할 수 있다.
다음, 도 4a와 도 4b에 나타낸 바와 같이, 제2 차단막(62)을 제거하고, 저농도의 N형 불순물(N-) 이온을 다결정 규소층(5)에 주입하여 LDD 영역(510)을 형성한다. 이 때, P형 박막 트랜지스터 부분은 감광제(도시하지 않음)로 덮어둔다. 또, 제2 차단막(62)을 제거하는 공정과 저농도의 N형 불순물(N-) 이온을 주입하는 공정을 생략하여 오프셋 구조를 형성할 수도 있다.
이상과 같은 방법을 사용하면, LDD 영역 또는 오프셋 영역의 형성 과정에서 별도의 마스크를 사용하지 않으므로 마스크 오정렬에 의하여 LDD 영역 또는 오프셋 영역이 불균일하게 되는 것을 방지할 수 있다.
다음, N형 박막 트랜지스터 부분을 덮는 감광제 패턴(도시하지 않음)을 형성하고 저농도의 P형 불순물(P-) 이온을 주입한다.
이어서, 도 5a와 도 5b에 나타낸 바와 같이, 층간 절연막(420)을 적층하고, 소스 영역(520)을 노출시키는 제1 접촉구(810)를 형성하고, 제1 접촉구(810)를 통하여 소스 영역(520)과 연결되는 데이터선(80)을 형성한다. 이 때, 층간 절연막(420)을 형성하기 이전에 제1 차단막을 제거하는 공정을 더 포함할 수도 있다. 다음, 보호막(430)을 적층하고, 드레인 영역(530)을 노출시키는 제2 접촉구(910)를 형성한 후, ITO 등을 증착하고 패터닝하여 제2 접촉구(910)를 통하여 드레인 영역(530)과 연결되는 화소 전극(90)을 형성한다.
이처럼 완전한 자기 정렬 방식에 의하여 LDD 영역 또는 오프셋 구조를 형성함으로써, 박막 트랜지스터의 동작 특성을 균일하게 할 수 있고, 불량 발생을 감소시킬 수 있다.
Claims (8)
- 투명한 절연 기판 위에 게이트 전극을 형성하는 단계,상기 게이트 전극 위에 게이트 절연막을 형성하는 단계,상기 게이트 절연막 위에 반도체층을 형성하는 단계,상기 반도체층 위에 제1 및 제2 차단막을 차례로 적층하는 단계,상기 제1 및 제2 차단막을 후면 노광을 통하여 패터닝하는 단계,상기 제1 및 제2 차단막을 이온 주입 마스크로 하여 상기 반도체층에 고농도의 불순물을 도핑하는 단계,상기 제1 차단막의 폭이 상기 제2 차단막보다 좁게 되도록 상기 제1 차단막만을 등방성 식각하는 단계,상기 제2 차단막을 제거하는 단계,상기 제1 차단막을 이온 주입 마스크로 하여 상기 반도체층에 저농도의 불순물을 도핑하는 단계,를 포함하는 박막 트랜지스터의 제조 방법.
- 제1항에서,상기 반도체층은 다결정 규소층인 박막 트랜지스터의 제조 방법.
- 제1항 또는 제2항에서,상기 제1 차단막은 산화 규소막이고, 상기 제2 차단막은 질화 규소막인 박막 트랜지스터의 제조 방법.
- 제3항에서,상기 등방성 식각 단계는 불산 용액을 이용하는 습식 식각을 이용하는 박막 트랜지스터의 제조 방법.
- 제1항 또는 제2항에서,상기 제1 차단막은 산화 규소막 또는 질화 규소막이고, 상기 제2 차단막은 ITO로 이루어진 박막 트랜지스터의 제조 방법.
- 제1항 또는 제2항에서,상기 불순물은 N형 불순물인 박막 트랜지스터의 제조 방법.
- 제1항 또는 제2항에서,상기 층간 절연막을 형성하는 단계 이전에 상기 제1 차단막을 제거하는 단계를 더 포함하는 박막 트랜지스터의 제조 방법.
- 제1항 또는 제2항에서,상기 제1 차단막의 두께는 500Å 이상인 박막 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990001786A KR100580396B1 (ko) | 1999-01-21 | 1999-01-21 | 액정 표시 장치용 박막 트랜지스터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990001786A KR100580396B1 (ko) | 1999-01-21 | 1999-01-21 | 액정 표시 장치용 박막 트랜지스터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000051369A KR20000051369A (ko) | 2000-08-16 |
| KR100580396B1 true KR100580396B1 (ko) | 2006-05-15 |
Family
ID=19571951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990001786A KR100580396B1 (ko) | 1999-01-21 | 1999-01-21 | 액정 표시 장치용 박막 트랜지스터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100580396B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9252284B2 (en) | 2013-09-02 | 2016-02-02 | Samsung Display Co., Ltd. | Display substrate and method of manufacturing a display substrate |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050055148A (ko) * | 2003-12-05 | 2005-06-13 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| KR101108177B1 (ko) * | 2010-07-07 | 2012-01-31 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터의 ｌｄｄ 형성방법, 이를 이용한 박막 트랜지스터 및 유기 전계 발광 장치의 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326127A (ja) * | 1993-05-13 | 1994-11-25 | Nec Corp | 薄膜電界効果トランジスタとその製造方法 |
| KR19980080760A (ko) * | 1997-03-28 | 1998-11-25 | 야마자끼순페이 | 액티브 매트릭스형 액정표시장치 |
-
1999
- 1999-01-21 KR KR1019990001786A patent/KR100580396B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326127A (ja) * | 1993-05-13 | 1994-11-25 | Nec Corp | 薄膜電界効果トランジスタとその製造方法 |
| KR19980080760A (ko) * | 1997-03-28 | 1998-11-25 | 야마자끼순페이 | 액티브 매트릭스형 액정표시장치 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9252284B2 (en) | 2013-09-02 | 2016-02-02 | Samsung Display Co., Ltd. | Display substrate and method of manufacturing a display substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000051369A (ko) | 2000-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6403406B2 (en) | Method for forming a TFT in a liquid crystal display | |
| KR100307456B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| US5742363A (en) | Liquid crystal display and method for fabricating the same in which the gate electrode is formed from two layers having differing widths | |
| KR100451381B1 (ko) | 박막트랜지스터및그제조방법 | |
| US7714387B2 (en) | Semiconductor device with thin-film transistors and method of fabricating the same | |
| US7674658B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100330165B1 (ko) | 박막 트랜지스터 액정 표시 장치의 제조 방법 | |
| JPH0766427A (ja) | 薄膜トランジスタの製造方法 | |
| US6589826B2 (en) | Thin film transistor and a method of forming the same | |
| JP2002124677A (ja) | 液晶表示用基板及びその製造方法 | |
| KR100268895B1 (ko) | 박막트랜지스터 및 이의 제조방법 | |
| KR20010055071A (ko) | 박막 트랜지스터의 제조 방법 | |
| US6806036B2 (en) | Method for manufacturing a polysilicon type thin film transistor | |
| KR100580396B1 (ko) | 액정 표시 장치용 박막 트랜지스터의 제조 방법 | |
| US20020146870A1 (en) | Polysilicon thin film transistor with a self-aligned ldd structure | |
| KR100552296B1 (ko) | 다결정규소박막트랜지스터기판의제조방법 | |
| KR20060098255A (ko) | 액정표시소자 및 그 제조방법 | |
| KR100709703B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| US6730548B1 (en) | Method of fabricating a thin film transistor | |
| KR100543436B1 (ko) | 액정 표시 장치의 제조 방법 | |
| KR19980084467A (ko) | 액정표시장치 제조방법 | |
| JP3092186B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100360873B1 (ko) | 박막트랜지스터제조방법 | |
| KR970003742B1 (ko) | 자기정열구조의 박막트랜지스터 제조방법 | |
| KR100332565B1 (ko) | 액정표시장치제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |