KR20060098255A - 액정표시소자 및 그 제조방법 - Google Patents

액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR20060098255A
KR20060098255A KR1020050020420A KR20050020420A KR20060098255A KR 20060098255 A KR20060098255 A KR 20060098255A KR 1020050020420 A KR1020050020420 A KR 1020050020420A KR 20050020420 A KR20050020420 A KR 20050020420A KR 20060098255 A KR20060098255 A KR 20060098255A
Authority
KR
South Korea
Prior art keywords
layer
forming
region
electrode
gate
Prior art date
Application number
KR1020050020420A
Other languages
English (en)
Inventor
강호철
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050020420A priority Critical patent/KR20060098255A/ko
Publication of KR20060098255A publication Critical patent/KR20060098255A/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/96—Corner joints or edge joints for windows, doors, or the like frames or wings
    • E06B3/964—Corner joints or edge joints for windows, doors, or the like frames or wings using separate connection pieces, e.g. T-connection pieces
    • E06B3/968—Corner joints or edge joints for windows, doors, or the like frames or wings using separate connection pieces, e.g. T-connection pieces characterised by the way the connecting pieces are fixed in or on the frame members
    • E06B3/9687—Corner joints or edge joints for windows, doors, or the like frames or wings using separate connection pieces, e.g. T-connection pieces characterised by the way the connecting pieces are fixed in or on the frame members with screws blocking the connecting piece inside or on the frame member
    • E06B3/9688—Mitre joints
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/96—Corner joints or edge joints for windows, doors, or the like frames or wings
    • E06B3/964—Corner joints or edge joints for windows, doors, or the like frames or wings using separate connection pieces, e.g. T-connection pieces
    • E06B3/9647—Corner joints or edge joints for windows, doors, or the like frames or wings using separate connection pieces, e.g. T-connection pieces the connecting piece being part of or otherwise linked to the window or door fittings
    • E06B3/9648—Mitre joints

Landscapes

  • Engineering & Computer Science (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 high-k 절연층을 TFT의 사이드월로 사용함으로써 균일한 길이를 갖는 LDD(Lightly Doped Drain) 영역을 형성함과 동시에 스토리지 커패시터 영역에서는 커패시터 전극간의 유전 물질로 사용하여 커패시턴스를 증가시키고자 하는 액정표시소자 및 그 제조방법에 관한 것으로서, 특히 기판 상에 형성되어 N+영역 및 상기 N+영역 내측에 형성되는 N-영역을 포함하는 반도체층과, 상기 반도체층을 포함한 전면에 형성된 게이트 절연막과, 상기 반도체층 상부의 게이트 절연막 상에 형성되는 게이트 전극과, 상기 게이트 전극 측벽에 형성되는 사이드월과, 상기 게이트 전극과 동일층에 구비되는 커패시터 하부전극과, 상기 커패시터 하부전극 상부에 형성되는 High-k층과, 상기 게이트 전극을 포함한 전면에 형성된 층간절연막과, 상기 층간절연막을 관통하여 상기 N+영역에 콘택되는 소스/드레인 전극과, 상기 소스/드레인 전극과 동일층에 구비되고 상기 High-k층에 형성되는 커패시터 상부전극과, 상기 기판에 대향하는 대향기판과의 사이에 형성된 액정층을 포함하여 구성되는 것을 특징으로 한다.
N형 TFT, High-k, LDD영역

Description

액정표시소자 및 그 제조방법{Liquid Crystal Display Device And Method For Fabricating The Same}
도 1은 종래 기술에 의한 액정표시소자의 평면도.
도 2a 내지 도 2d는 종래 기술에 의한 액정표시소자의 공정단면도.
도 3은 본 발명에 의한 액정표시소자의 단면도.
도 4a 내지 도 4h는 본 발명에 의한 액정표시소자의 제조공정단면도.
*도면의 주요 부분에 대한 부호설명
111 : 절연기판 112 : 게이트 전극
113 : 게이트 절연막 114 : 채널층
114a : 채널층 114b : N-영역
114c : N+영역 115a,115b : 소스/드레인 전극
116 : High-k 층 116a : 사이드월
118 : 층간절연막 119 : 커패시터 하부 전극
128 : 콘택홀 129 : 커패시터 상부전극
131,133 : 포토레지스트 138 : 오픈영역
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 저마스크 기술을 이용한 CMOS-TFT 어레이 기판의 제조방법에 관한 것이다.
액정표시소자는 콘트라스트(contrast) 비가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 적다는 특징 때문에 평판 디스플레이 중에서도 그 비중이 증대되고 있다.
이러한 액정표시소자는 각 화소의 화소전극에 신호를 선택적으로 인가하기 위한 박막트랜지스터(TFT:Thin Film Transistor)와, 각 화소가 차후 어드레싱(addressing)될 때까지 충전 상태를 유지하게 하는 스토리지가 구비된 TFT 어레이 기판과, 색상 구현을 위한 컬러필터층이 구비된 컬러필터 기판과, 상기 두 기판 사이에 봉입된 액정층과, 상기 TFT 어레이 기판을 구동하기 위한 구동회로를 구비하여 각종 외부신호에 의해 화상을 표시한다.
이 때, 상기 박막트랜지스터는 액티브 영역에서 각 화소를 구동하는 화소구동용 박막트랜지스터와, 상기 화소구동용 박막트랜지스터를 작동하여 게이트 배선(gate line)과 데이터 배선(data line)에 신호를 인가하는 패드부 영역의 구동회로용 박막트랜지스터로 구분된다.
상기 화소구동용 박막트랜지스터는 고속 동작이 가능한 N형 TFT로 하고, 상기 구동회로용 박막트랜지스터는 상기 N형 TFT와 더불어 소비 전력이 우수한 P형 TFT로 하여 CMOS(Complementary Metal-Oxide Semiconductor) 박막트랜지스터를 구 현한다. 이하에서는 N형 TFT를 구비한 액정표시소자에 대해 설명하기로 한다.
도면을 참조로 종래의 액정표시소자 및 그 제조방법에 대해 설명하면 다음과 같다.
도 1은 종래 기술에 의한 액정표시소자의 평면도이고, 도 2a 내지 도 2d는 종래 기술에 의한 액정표시소자의 공정단면도이다.
종래 액정표시소자의 액티브 영역에는, 도 1에 도시된 바와 같이, N+도핑층인 소스/드레인 영역(14c)과 스토리지 도핑층(19)을 포함하는 반도체층(14)과, 상기 반도체층(14)을 포함한 전면에 형성 게이트 절연막(13)과, 상기 반도체층(14) 상부의 게이트 절연막 상에 형성되는 게이트 전극(12)과, 상기 게이트 전극(12)과 동일층에 구비되고 상기 스토리지 도핑층(19)에 대향하는 커패시터 상부전극(29)과, 상기 게이트 전극(12) 및 커패시터 상부전극(29)을 포함한 전면에 형성된 층간절연막(18)과, 상기 층간절연막을 관통하여 소스/드레인 영역인 N+영역(16c)에 콘택되는 소스/드레인 전극(15a,15b)이 구비된다.
이때, 상기 소스/드레인 영역(14c) 내측에는 N-영역인 LDD영역(14b)이 더 구비되어 접합부위에 걸리는 저항으로 인해 오프 전류가 커지는 것을 방지하고 온 전류가 감소되는 것을 최소화하고, 상기 LDD 영역(14b) 내측에는 채널층(14a)이 구비되는데 상기 채널층은 상기 게이트 전극(12) 하부에 존재한다.
상기와 같은 소스/드레인 영역인 N+영역(14c)과, LDD 영역인 N-영역(14b)과, 불순물을 도핑하지 않은 채널층(14a)은 마스크를 사용한 불순물 도핑에 의해 반도체층에 형성되는데, 상기 반도체층은 폴리실리콘층으로 형성한다.
제조방법을 통해 구체적으로 살펴보면, 우선, 도 2a에 도시된 바와 같이, 절연기판(11) 상에 폴리 실리콘층을 형성하여 반도체층(14)을 형성한다. 상기 다결정 실리콘층을 형성하는 방법은 다결정실리콘을 직접 증착하는 방법과, 비정질 실리콘(Amorphous Silicon)을 증착한 후 다결정으로 결정화하는 방법이 있다.
전자의 방법으로는 550℃이상의 고온상태에서 증착하여야 하는 저압화학기상증착법(LPCVD법 : Low Pressure Chemical Vapor Deposition)과, 400℃이하에서 SiF4/SiH4/H2 혼합가스를 사용하여 증착하는 플라즈마 화학기상증착(PECVD법 : Plasma Enhanced Chemical Vapor Deposition) 등이 있으며, 후자의 방법으로는 고온에서 장시간 열처리하여 결정화하는 고상결정화법(SPC법 : Solid Phase Crystallization), 250℃ 정도로 가열하면서 엑시머 레이저를 가하여 결정화하는 엑시머 레이저 어닐링법(ELA법 : Eximer Lazer Annealing), 비정질 실리콘층 상부에 금속을 증착하여 결정화를 유도하는 금속유도결정화법(Metal Induced Crystallization) 등이 있다.
다음, 반도체층(14) 상에 실리콘 산화물(SiO2)을 통상, 플라즈마 강화형 화학 증기 증착(PECVD:plasma enhanced chemical vapor deposition) 방법으로 증착하여 게이트 절연막(13)을 형성한다.
그리고, 상기 게이트 절연막(13) 상에 포토레지스트(31)를 도포하고, 노광 및 현상 공정으로 패터닝한 후, N+ 불순물 이온을 주입한다. 이로써, TFT가 형성될 영역에 N+도핑층인 소스/드레인 영역(14c)이 형성되고, 스토리지 커패시터가 형성 될 영역에 스토리지 도핑층(19)이 형성되다.
이어서, 도 2b에 도시된 바와 같이, 상기 포토레지스트(31) 패턴을 제거하고, 게이트 절연막(13) 상에 저저항 금속층 일예로, 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등을 증착하고 포토식각기술로 패터닝하여 게이트 전극(12) 및 스토리지 전극(29)을 형성한다.
이 때, 상기 게이트 전극(12)은 이후 형성될 TFT영역의 채널층(14a)에 오버랩되도록 소정 영역에 형성하고, 스토리지 전극(29)은 스토리지 영역의 스토리지 도핑층(19)에 오버랩되도록 형성한다.
특히, 상기 게이트 전극(12)은 소스/드레인 영역(14c)으로부터 일정간격 이격되도록 설계하여 게이트 전극과 소스/드레인 영역 사이에 LDD영역이 형성될 공간이 마련되도록 한다.
다음, 상기 게이트 전극(12)을 마스크로 하여 상기 반도체층(14)에 저농도의 n형 불순물 이온을 도핑하여, 상기 게이트 전극과 N+도핑층인 소스/드레인 영역(14c) 사이에 LDD(Lightly Doped Drain) 영역(14b)을 형성한다. 이 때, n형 불순물이 도핑이 되지 않은 게이트 전극(12) 하부의 반도체층이 채널층(14a)이 된다.
그러나, 게이트 전극(12)이 습식식각에 의해 오버에칭되는 경우 LDD영역의 길이가 균일하지 못하게 되는 문제점이 있었다. 그리고, N+영역을 형성할 때 포토레지스트 패턴을 미스얼라인시켜 마스킹한 경우, 게이트 전극으로부터 일정한 거리에 N+영역인 소스/드레인 영역이 형성되지 못하게 되어 결국, LDD영역의 길이가 불 균일해지는 문제점이 있었다.
계속해서, 도 2c에 도시된 바와 같이, 상기 게이트 전극(12)을 포함한 전면에 SiO2를 증착하여 층간절연막(18)을 형성하고, 포토식각기술로 패터닝하여 게이트 전극(12) 양측의 소스/드레인 영역(14c)의 일부분이 노출되는 콘택홀(28)을 형성한다.
이후, 도 2d에 도시된 바와 같이, 상기 콘택홀(28)이 매립되도록 상기 층간절연막(18)을 포함한 전면에 저저항 금속층을 증착한 후 패터닝하여 상기 콘택홀(28)을 통해 소스/드레인 영역(14c)과 연결되는 소스/드레인 전극(15a,15b)을 형성한다.
이로써, N+영역, LDD 영역 및 채널층을 포함하는 반도체층(14)과, 게이트 절연막에 의해 상기 반도체층으로부터 절연되는 게이트 전극(12)과, 층간절연막(18)에 의해 상기 게이트 전극으로부터 절연되고 상기 N+영역에 콘택되는 소스/드레인 전극(15a,15b)으로 이루어지는 박막트랜지스터가 완성된다.
그리고, 커패시터 하부전극 역할을 하는 스토리지 도핑층(19)과, 상기 스토리지 도핑층에 대향되어 커패시터 상부전극 역할을 하는 스토리지 전극(29)과, 상기 스토리지 도핑층과 스토리지 전극 사이에 개재되는 게이트 절연막으로 구성되는 스토리지 커패시터가 완성된다.
도시하지는 않았으나, 상기 박막트랜지스터를 포함한 전면에 실리콘 질화물을 증착하여 보호막을 형성하고, 상기 보호막을 관통하여 상기 드레인 전극에 콘택 되는 화소전극을 더 형성하여 박막트랜지스터 어레이 기판을 완성할 수 있다.
전술한 바와 같이, 종래 기술에 의한 액정표시소자 및 그 제조방법은 다음과 같은 문제점이 있었다.
즉, LDD 영역을 형성함에 있어서, N+도핑 마스크를 사용하여 N+소스/드레인 영역을 형성하고 포토레지스트 스트립 후 블랭킷(blanket)으로 LDD 도핑을 실시하여 N-LDD 영역을 형성하게 되는데, 이 과정에서 N+도핑 마스크 사용시의 미스-얼라인 및 게이트 전극 식각 CD 바이어스 불균일 등의 문제로 인하여 LDD 길이를 균일하게 제작하는 것이 어렵다는 문제점이 있었다.
그리고, 스토리지 커패시터를 제작함에 있어서, N+도핑영역(커패시터 하부전극 역할) 형성시 마스크 스텝이 필요하게 되는 단점이 있고, 또한 커패시터 전극간 유전물질을 게이트 산화막과 동일한 SiO2로 사용함으로써 낮은 유전율로 인한 커패시터 면적 증가 또는 동일 면적을 유지할 경우에는 유전 물질의 두께가 감소함에 따른 두께 불균일 증가 등의 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해, high-k 절연층을 TFT의 사이드월로 사용함으로써 균일한 길이를 갖는 LDD 영역을 형성함과 동시에 스토리지 커패시터 영역에서는 커패시터 전극간의 유전 물질로 사용하여 커패시턴스를 증가시키고자 하는 액정표시소자 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 반투과형 액정표시소자는 기판 상에 형성되어 N+영역 및 상기 N+영역 내측에 형성되는 N-영역을 포함하는 반도체층과, 상기 반도체층을 포함한 전면에 형성된 게이트 절연막과, 상기 반도체층 상부의 게이트 절연막 상에 형성되는 게이트 전극과, 상기 게이트 전극 측벽에 형성되는 사이드월과, 상기 게이트 전극과 동일층에 구비되는 커패시터 하부전극과, 상기 커패시터 하부전극 상부에 형성되는 High-k층과, 상기 게이트 전극을 포함한 전면에 형성된 층간절연막과, 상기 층간절연막을 관통하여 상기 N+영역에 콘택되는 소스/드레인 전극과, 상기 소스/드레인 전극과 동일층에 구비되고 상기 High-k층에 형성되는 커패시터 상부전극과, 상기 기판에 대향하는 대향기판과의 사이에 형성된 액정층을 포함하여 구성되는 것을 특징으로 한다.
그리고, 본 발명에 의한 반투과형 액정표시소자의 제조방법은 절연기판 상에 반도체층을 형성하고 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 마스크로 하여 상기 반도체층에 불순물을 주입하여 N-영역을 형성하는 단계와, 상기 게이트 전극을 포함한 전면에 High-k층을 증착하고 패터닝하여 게이트 전극 측벽의 사이드월을 형성하는 단계와, 상기 사이드월을 마스크로 하여 상기 반도체층에 불순물을 주입하여 N+영역을 형성하는 단계와, 상기 게이트 전극을 포함한 전면에 층간절연막을 형성하는 단계와, 상기 층간절연막을 관통하여 상기 N+영역에 콘택되는 소스/드레인 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
한편, 다양한 박막트랜지스터가 형성되는 어레이 기판은 액티브 영역과 구동 회로부 영역으로 구분되는데, 상기 액티브 영역에는 영상신호를 전달하는 데이터 배선과, 상기 데이터 배선에 수직 교차되어 각 화소를 정의하고 주사신호를 전달하는 게이트 배선과, 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성되어 제 1 게이트 전극, 제 1 소스/드레인 전극, 제 1 채널층을 포함하는 화소 구동용 박막트랜지스터와, 상기 화소 구동용 박막트랜지스터에 접속됨과 동시에 복수개의 반사요철을 가지는 반사전극과, 상기 반사전극에 의해 상기 화소 구동용 박막트랜지스터와 연결되는 투과전극과, 상기 각 화소의 소정부위에 형성되어 스토리지 전극과 상기 투과전극으로 구성되는 스토리지 커패시터가 형성되어 있다.
그리고, 상기 구동회로부 영역에는 제 2 게이트 전극, 제 2 소스/드레인 전극, 제 2 채널층으로 구성되어 상기 액티브 영역으로부터 연장된 데이터 배선 및 게이트 배선을 통해 각 화소에 전압을 인가하는 구동회로용 박막트랜지스터가 형성되어 있다.
이 때, 상기 화소 구동용 박막트랜지스터는 고속 동작이 가능한 n형 TFT로 하고, 구동회로용 박막트랜지스터는 소비 전력이 우수한 p형 TFT로 하여 CMOS-TFT를 이룬다.
이하에서, 첨부된 도면을 통해 본 발명에 의한 액정표시소자 및 그 제조방법을 구체적으로 살펴보면 다음과 같다.
본 발명에 의한 액정표시소자의 액티브 영역은 도핑되지 않은 영역과, N+도핑영역과, N-도핑영역(LDD영역)으로 구분되는데, 도핑되지 않은 영역에 스토리지 커패시터가 구비되고 도핑된 영역에는 박막트랜지스터가 구비된다.
상기 액티브 영역에는 소스/드레인 영역인 N+영역(114c) 및 상기 N+영역(114c) 내측에 형성되는 N-영역(114b)을 포함하는 반도체층(114)과, 상기 반도체층(114)을 포함한 전면에 SiO2 등의 절연물질을 증착하여 형성된 게이트 절연막(113)과, 상기 반도체층(114) 상부의 게이트 절연막 상에 형성되는 게이트 전극(112)과, 상기 게이트 전극(112) 측벽에 형성되는 사이드월(116a)과, 상기 게이트 전극(112)과 동일층에 구비되는 커패시터 하부전극(119)과, 상기 커패시터 하부전극(119) 상부에 형성되는 High-k층(116)과, 상기 게이트 전극(112) 및 커패시터 하부전극(119)을 포함한 전면에 형성된 층간절연막(118)과, 상기 층간절연막을 관통하여 소스/드레인 영역인 N+영역(116c)에 콘택되는 소스/드레인 전극(115a,115b)과, 상기 소스/드레인 전극과 동일층에 구비되고 상기 High-k층(116) 상에 형성되는 커패시터 상부전극(129)이 구비된다.
구체적으로, 상기 반도체층(114)은 폴리실리콘층으로서, 고농도 불순물을 이온주입하여 형성된 소스/드레인 영역인 N+영역(114c)과, 상기 N+영역(114c) 내측에 형성되는 저농도 불순물 이온주입영역인 N-영역(114b)과, 불순물을 도핑하지 않은 채널층(114a)을 포함하는데, 채널층(114a)은 게이트 전극을 마스크로 이온주입하여 형성된 것이고 상기 N-영역(114b)은 게이트 전극 측벽에 형성된 사이드월(116a)을 마스크로 하여 형성된 것이다. 이 때, LDD영역인 N-영역의 길이가 균일하게 제작되는 것을 특징으로 한다.
왜냐하면, 채널층을 제외한 나머지 영역에 N-를 도핑한 후, 게이트 전극 측 벽에 형성되는 사이드월을 마스크로 하여 N+을 도핑하기 때문에, 종래에서와 같이, N+도핑 마스크를 미스-얼라인시키거나 또는 게이트 전극의 CD 바이어스 불균일에서 발생하는 LDD 영역 불균일 문제를 해결할 수 있기 때문이다.
이 때, 상기 소스/드레인 영역(114c), LDD 영역(114b) 및 채널층(114a)을 포함하는 반도체층(114)과, 상기 반도체층 상부의 게이트 절연막(113)과, 상기 게이트 절연막 상부의 게이트 전극(112)과, 상기 게이트 전극과 절연되어 상기 소스/드레인 영역에 콘택되는 소스/드레인 전극(115a,115b)이 n형 TFT를 구성한다.
그리고, 서로 대향하는 커패시터 상,하부 전극(129,119)과, 상기 두 전극 사이에 개재되어 고유전율 특성을 가지는 High-k층(116)이 스토리지 커패시터를 구성한다.
이때, 게이트 전극의 측벽에 형성되는 사이드월과 상기 High-k층은 동일물질로 동시에 형성된다. 다만, 상기 사이드월 패터닝을 위해 드라이 식각시, 상기 High-k층은 포토레지스트로 커버되어 드라이 식각되지 않도록 한다.
도시하지는 않았으나, 상기 게이트 전극과 동일에 상기 게이트 전극과 일체형인 게이트 배선이 더 형성되고, 상기 소스/드레인 전극과 동일층에 상기 소스 전극과 일체형인 데이터 배선이 더 형성되는데, 상기 게이트 배선과 데이터 배선은 서로 수직 교차하여 단위 화소영역을 정의하고, 상기 게이트 배선과 데이터 배선의 교차 지점에는 상기의 박막트랜지스터가 구비된다.
그리고, 상기와 같은 박막트랜지스터를 포함한 전면에는 보호막이 더 구비되고, 상기 보호막을 관통하여 상기 드레인 전극에 콘택되는 화소전극이 더 구비되어 박막트랜지스터 어레이 기판이 완성된다. 상기 박막트랜지스터는 액정층을 사이에 두고 대향기판에 대향합착된다.
이하에서는 본발명에 의한 액정표시소자의 제조공정을 살펴보기로 한다.
우선, 도 4a에 도시된 바와 같이, 절연기판(111) 상에 비정질 실리콘(Amorphous Silicon;a-Si:H)을 SiH4 와 H2 혼합가스를 이용한 플라즈마 화학기상증착 방법으로 증착한 후, 그 위에 레이저 등으로 열을 가하여 급속히 용융 및 응고시킴으로써 비정질실리콘을 폴리실리콘으로 결정화한다. 절연기판 상에 폴리실리콘을 바로 증착할 수도 있다.
도시하지는 않았으나, 상기 폴리실리콘 증착 이전에, 상기 절연기판(111) 전면에 화학기상증착법 등으로 버퍼층(도시하지 않음)을 더 형성하여도 된다. 이러한 버퍼층은 실리콘 산화물(SiOx)과 같은 절연물질로 형성가능한데, 후속 공정에서 이물질이 반도체층(114)으로 침투하는 것을 방지하고, 비정질 실리콘층의 결정화 과정에서의 고온으로부터 절연기판(111)을 보호하며, 절연기판(111)에 대한 반도체층(114)의 접촉특성을 개선시키는 역할을 한다.
다음, 상기 폴리실리콘을 포토식각기술로 패터닝하여 반도체층(114)을 형성한다. 상기 반도체층(114)은 n형 박막트랜지스터(TFT)가 형성될 영역에 배치한다.
이어서, 상기 반도체층(114)을 포함한 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등의 무기 절연물질을 플라즈마 강화형 화학 증기 증착 방법으로 증착하여 게이트 절연막(113)을 형성한다.
그 후, 도 4b에 도시된 바와 같이, 상기 게이트 절연막(113) 상부에 저저항 금속층 일예로, 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등을 증착하고 포토식각공정으로 패터닝하여 상기 반도체층(114) 상부의 소정 부위에 게이트 전극(112)을 형성한다.
이때, 게이트 전극(112)과 일체형인 게이트 배선(도시하지 않음)을 동시에 형성하고, 커패시터 하부전극(119)도 형성한다.
계속해서, 상기 게이트 전극(112)을 마스크로 저농도의 N-이온을 블랭킷 임플런트(blanket implant)하여 상기 반도체층에 LDD영역(114b)을 형성한다. 이 때, 게이트 전극(112)에 의해 마스킹되어 N-이온이 임플런트 되지 않은 영역이 박막트랜지스터의 채널영역(114a)이 된다.
이후, 상기 게이트 전극(112)을 포함한 전면에 high-k의 절연물을 증착하여 High-k층(116)을 형성하고, 그 위에 포토레지스트(131)를 도포한다. 상기 High-K층(116)은 고유전율 물질로, SiO2보다 높은 유전율을 가지는 SiNx 물질 이외에, 반도체 산업분야에서 사용되는 Ta2O5, Al2O3, SrTiO3, BaTiO3 등이 있다.
상기 포토레지스트(131)를 노광 및 현상하여 상기 커패시터 하부전극(119) 상부에만 남도록 패터닝한다.
다음, 도 4d에 도시된 바와 같이, 포토레지스트(131) 사이로 노출된 High-k층(116)을 드라이 식각하여 게이트 전극(112) 측벽에 사이드월(116a)을 형성한다. 즉, High-k층(116)을 일정한 두께(예, 1000Å)로 증착하는 경우이 게이트 전극 측벽에는 그보다 더 두껍게 증착되는데, 게이트 전극 상부의 High-k층(116)을 제거할 때까지만 드라이 식각하면 게이트 전극 측벽에는 High-k 물질이 일부 남아 사이드월이 되는 것이다.
이때, 포토레지스트(131)도 어느정도 식각되어 그 두께가 이전보다 얇아지며, 커패시터 하부전극(119) 상부의 High-k층(116)은 그대로 남게 된다.
이후, 도 4e에 도시된 바와 같이, 기판 전면에 대해 고농도의 n형 불순물 즉, 인(P) 이온 또는 비소(As) 이온을 도핑하여 반도체층에 소스/드레인 영역인 N+영역(114b)을 형성한다. 이때, 사이드월(116a)의 영역에 의해서 N+ 이온이 주입되지 않은 N-영역이 LDD영역(114b)이 된다. N-도핑층인 LDD영역은 N+영역 내측에 형성되어, 접합부위에 걸리는 전기장을 감소시켜 오프 전류를 줄이는 역할을 한다.
계속해서, 상기 포토레지스트(131)를 스트립핑하고, 도 4f에 도시된 바와 같이, 게이트 전극(112) 및 High-k층(116)을 포함한 전면에 절연물질을 도포하여 층간절연막(118)을 형성하고, 상기 층간절연막(118) 상에 포토레지스트(133)를 도포한 후, 소정 부분이 오픈되도록 노광 및 현상 공정으로 상기 포토레지스트(133)를 패터닝한다.
이후, 도 4g에 도시된 바와 같이, 패터닝된 포토레지스트(133) 사이로 노출된 N+영역 상부의 층간절연막(118) 및 게이트 절연막(113)을 식각하여 콘택홀(128)을 형성하고, 커패시터 하부전극(119) 상부의 층간절연막(118)을 식각하여 오픈영역(138)을 형성한다. 이 때, 스토리지 영역의 오픈영역(138)은 게이트 절연막과 High-k층(116) 간의 식각선택비를 이용하여 형성한다.
그리고, 도 4h에 도시된 바와 같이, 상기 층간절연막(118) 상에 저항이 낮은 금속층을 증착하고 포토식각기술로서 패터닝하여 소스/드레인 전극(115a,115b) 및 커패시터 상부전극(129)을 형성한다.
이 때, 상기 소스/드레인 전극(115a,115b)은 상기 콘택홀(128)을 통해 소스/드레인 영역인 N+영역(114c)에 콘택되고, 상기 커패시터 상부전극(129)은 상기 오픈영역(138)을 통해 커패시터 하부전극 상부의 High-k층(116) 상에 형성된다.
도시하지는 않았으나, 상기 소스/드레인 전극(115a,115b) 형성시, 상기 게이트 배선에 교차하는 데이터 배선(도시하지 않음)을 동시에 형성하는데, 상기 게이트 배선 및 데이터 배선을 수직 교차형성하여 화소 영역을 정의한다.
이로써, 게이트 전극(112), 소스/드레인 전극(115a,115b), 반도체층(114)으로 구성되어 각 화소마다에 형성되고 상기 각 화소를 구동하는 n형 TFT가 완성되는데, 본 발명은 상기 게이트 전극(112) 측벽에 형성되는 사이드월(116a)이 High-k물질인 것을 특징으로 한다. N-영역을 먼저 형성하고 일정한 크기의 사이드월을 마스크로 하여 N+영역을 형성하므로 LDD영역의 길이가 균일해진다. 즉, 사이드월의 크기만큼 LDD영역이 되는 것이다.
그리고, 각 화소에는 스토리지 커패시터에 구비되는데, 본 발명에 의한 스토리지 커패시터는 커패시터 하부전극(119) 및 커패시터 상부전극(129)과, 두 전극 사이에 개재되는 High-k층(116)으로 구성된다. 전극 사이에 개재되는 절연층의 유전율이 크므로 스토리지 커패시터가 커지고, 높은 유전율로 인해 커패시터 전극의 감소시킬 수 있다.
상기에서와 같이, 박막트랜지스터와 스토리지 커패시터를 형성한 이후에는 도시하지 않았으나, 전면에 보호막을 형성하고 그 위에 보호막을 관통하여 드레인 전극에 콘택되는 화소전극을 더 형성하여 박막트랜지스터 어레이 기판을 완성할 수 있다.
그리고, 상기의 박막트랜지스터(TFT) 어레이 기판은 컬러필터층 및 공통전극이 형성된 대향기판을 대향합착한 후, 상기 두 기판 사이에 액정층을 형성함으로써 액정표시소자를 완성할 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명에 의한 액정표시소자 및 그 제조방법은 다음과 같은 효과가 있다.
첫째, 본 발명은 N-영역을 먼저 형성하고 일정한 크기의 사이드월을 마스크로 하여 N+영역을 형성하므로 LDD영역의 길이가 균일해진다. 즉, 사이드월의 크기만큼 LDD영역이 되는 것이다.
둘째, 본 발명에 의한 스토리지 커패시터는 커패시터 하부전극 및 커패시터 상부전극과, 두 전극 사이에 개재되는 High-k층으로 구성되는바, 두 전극 사이에 개재되는 절연층의 유전율이 크므로 스토리지 커패시턴스가 커진다.
그리고, 절연층의 높은 유전율로 인해 커패시터 전극의 면적을 감소시킬 수 있으므로 화소의 유효 개구 면적이 커진다.

Claims (23)

  1. 기판 상에 형성되어 N+영역 및 상기 N+영역 내측에 형성되는 N-영역을 포함하는 반도체층과,
    상기 반도체층을 포함한 전면에 형성된 게이트 절연막과,
    상기 반도체층 상부의 게이트 절연막 상에 형성되는 게이트 전극과,
    상기 게이트 전극 측벽에 형성되는 사이드월과,
    상기 게이트 전극과 동일층에 구비되는 커패시터 하부전극과,
    상기 커패시터 하부전극 상부에 형성되는 High-k층과,
    상기 게이트 전극을 포함한 전면에 형성된 층간절연막과,
    상기 층간절연막을 관통하여 상기 N+영역에 콘택되는 소스/드레인 전극과,
    상기 소스/드레인 전극과 동일층에 구비되고 상기 High-k층에 형성되는 커패시터 상부전극과,
    상기 기판에 대향하는 대향기판과의 사이에 형성된 액정층을 포함하여 구성되는 것을 특징으로 하는 액정표시소자.
  2. 제 1 항에 있어서,
    상기 사이드월과 상기 High-k층은 동일한 물질인 것을 특징으로 하는 액정표시소자.
  3. 제 1 항에 있어서,
    상기 N-영역의 면적과 상기 사이드월의 단면적이 서로 동일한 것을 특징으로 하는 액정표시소자.
  4. 제 1 항에 있어서,
    상기 소스/드레인 전극을 포함한 전면에 형성되는 보호막과,
    상기 보호막을 관통하여 상기 드레인 전극에 콘택되는 화소전극을 더 포함하는 것을 특징으로 하는 액정표시소자.
  5. 제 1 항에 있어서,
    상기 게이트 전극과 동일층에 게이트 배선이 더 구비되고, 상기 소스/드레인 전극과 동일층에 데이터 배선이 더 구비되는 것을 특징으로 하는 액정표시소자.
  6. 제 1 항에 있어서, 상기 반도체층은 폴리실리콘층인 것을 특징으로 하는 액정표시소자.
  7. 절연기판 상에 반도체층을 형성하고 전면에 게이트 절연막을 형성하는 단계와,
    상기 게이트 절연막 상에 게이트 전극을 형성하는 단계와,
    상기 게이트 전극을 마스크로 하여 상기 반도체층에 불순물을 주입하여 N-영 역을 형성하는 단계와,
    상기 게이트 전극을 포함한 전면에 High-k층을 증착하고 패터닝하여 게이트 전극 측벽의 사이드월을 형성하는 단계와,
    상기 사이드월을 마스크로 하여 상기 반도체층에 불순물을 주입하여 N+영역을 형성하는 단계와,
    상기 게이트 전극을 포함한 전면에 층간절연막을 형성하는 단계와,
    상기 층간절연막을 관통하여 상기 N+영역에 콘택되는 소스/드레인 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  8. 제 7 항에 있어서,
    상기 게이트 전극과 동시에 커패시터 하부전극을 형성하고,
    상기 High-k층 형성과 동시에 커패시터의 절연층을 형성하고,
    상기 소스/드레인 전극과 동시에 커패시터 상부전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
  9. 제 7 항에 있어서,
    상기 High-k층을 패터닝하여 사이드월을 형성하는 단계와
    상기 사이드월을 마스크로 하여 반도체층에 불순물을 주입하여 N+영역을 형성하는 단계에서,
    상기 커패시터의 절연층은 포토레지스트로 마스킹하는 것을 특징으로 하는 액정표시소자의 제조방법.
  10. 제 7 항에 있어서,
    상기 High-k층 패터닝시 드라이 식각하는 것을 특징으로 하는 액정표시소자의 제조방법.
  11. 제 7 항에 있어서,
    상기 소스/드레인 전극을 형성하는 단계 이후,
    상기 소스/드레인 전극을 포함한 전면에 보호막을 형성하는 단계와,
    상기 보호막을 관통하여 상기 드레인 전극에 콘택되는 화소전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
  12. 제 7 항에 있어서,
    상기 게이트 전극을 형성함과 동시에 게이트 배선을 더 형성하고,
    상기 소스/드레인 전극을 형성함과 동시에 상기 게이트 배선에 수직교차하는 데이터 배선을 더 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  13. 제 7 항에 있어서,
    상기 N-영역 형성시, 저농도의 불순물 이온을 블랭킷 임플런트(blanket implant)하는 것을 특징으로 하는 액정표시소자의 제조방법.
  14. 제 7 항에 있어서, 상기 절연기판 상에 반도체층을 형성하기 이전에,
    상기 절연기판 상에 버퍼층을 더 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  15. 절연기판 상에 반도체층을 형성하고 전면에 게이트 절연막을 형성하는 단계와,
    상기 게이트 절연막 상에 게이트 전극 및 커패시터 하부전극을 형성하는 단계와,
    상기 게이트 전극을 마스크로 하여 상기 반도체층에 불순물을 주입하여 N-영역을 형성하는 단계와,
    상기 게이트 전극을 포함한 전면에 High-k층을 증착하고 패터닝하여 게이트 전극 측벽의 사이드월 및 커패시터의 절연층을 형성하는 단계와,
    상기 사이드월을 마스크로 하여 상기 반도체층에 불순물을 주입하여 N+영역을 형성하는 단계와,
    상기 게이트 전극을 포함한 전면에 층간절연막을 증착하고 패터닝하여 콘택홀 및 오픈영역을 형성하는 단계와,
    상기 층간절연막 상에 상기 콘택홀을 통해 N+영역에 콘택되는 소스/드레인 전극과, 상기 오픈영역을 통해 상기 High-k층에 콘택되는 커패시터 상부전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  16. 제 15 항에 있어서,
    상기 게이트 전극 측벽의 사이드월 및 커패시터의 절연층을 형성하는 단계는,
    상기 High-k층 상에 포토레지스트를 도포하는 단계와,
    상기 커패시터 하부전극 상부에만 남도록 상기 포토레지스트를 패터닝하는 단계와,
    상기 포토레지스트 외부로 노출된 High-k층을 드라이 식각하는 단계로 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  17. 제 16 항에 있어서,
    상기 포토레지스트는 상기 N+영역을 형성한 이후 스트립하는 것을 특징으로 하는 액정표시소자의 제조방법.
  18. 제 15 항에 있어서,
    상기 콘택홀은 상기 층간절연막 및 게이트 절연막을 식각하여 형성하고, 상기 오픈영역은 상기 층간절연막을 식각하여 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  19. 제 18 항에 있어서, 상기 콘택홀 형성시, 상기 오픈영역은 게이트 절연막과 High-k층의 식각선택비를 이용하여 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  20. 제 15 항에 있어서,
    상기 게이트 절연막은 SiO2로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  21. 제 15 항에 있어서,
    상기 소스/드레인 전극을 형성하는 단계 이후,
    상기 소스/드레인 전극을 포함한 전면에 보호막을 형성하는 단계와,
    상기 보호막을 관통하여 상기 드레인 전극에 콘택되는 화소전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
  22. 제 15 항에 있어서,
    상기 게이트 전극을 형성함과 동시에 게이트 배선을 더 형성하고,
    상기 소스/드레인 전극을 형성함과 동시에 상기 게이트 배선에 수직교차하는 데이터 배선을 더 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  23. 제 15 항에 있어서,
    상기 N-영역 형성시, 저농도의 불순물을 블랭킷 임플런트하는 것을 특징으로 하는 액정표시소자의 제조방법.
KR1020050020420A 2005-03-11 2005-03-11 액정표시소자 및 그 제조방법 KR20060098255A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050020420A KR20060098255A (ko) 2005-03-11 2005-03-11 액정표시소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050020420A KR20060098255A (ko) 2005-03-11 2005-03-11 액정표시소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20060098255A true KR20060098255A (ko) 2006-09-18

Family

ID=37629749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050020420A KR20060098255A (ko) 2005-03-11 2005-03-11 액정표시소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20060098255A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847661B1 (ko) * 2007-03-21 2008-07-21 삼성에스디아이 주식회사 반도체 장치의 제조 방법
US9184253B2 (en) 2013-07-31 2015-11-10 Samsung Display Co., Ltd. Thin film transistor substrate and display device having the same
US10700104B2 (en) 2017-08-08 2020-06-30 Samsung Display Co., Ltd. Thin film transistor array substrate, display apparatus, and method of manufacturing thin film transistor array substrate
US11108006B2 (en) 2017-12-14 2021-08-31 Samsung Display Co., Ltd. Display apparatus and manufacturing method of the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847661B1 (ko) * 2007-03-21 2008-07-21 삼성에스디아이 주식회사 반도체 장치의 제조 방법
US9184253B2 (en) 2013-07-31 2015-11-10 Samsung Display Co., Ltd. Thin film transistor substrate and display device having the same
US9437661B2 (en) 2013-07-31 2016-09-06 Samsung Display Co., Ltd. Thin film transistor substrate, display device having the same and method of manufacturing the same
US10700104B2 (en) 2017-08-08 2020-06-30 Samsung Display Co., Ltd. Thin film transistor array substrate, display apparatus, and method of manufacturing thin film transistor array substrate
US11152400B2 (en) 2017-08-08 2021-10-19 Samsung Display Co., Ltd. Thin film transistor array substrate, display apparatus, and method of manufacturing thin film transistor array substrate
US11108006B2 (en) 2017-12-14 2021-08-31 Samsung Display Co., Ltd. Display apparatus and manufacturing method of the same
US12010855B2 (en) 2017-12-14 2024-06-11 Samsung Display Co., Ltd. Display apparatus and manufacturing method of the same

Similar Documents

Publication Publication Date Title
US7759178B2 (en) Thin film transistor substrate and fabrication thereof
US7300831B2 (en) Liquid crystal display device having driving circuit and method of fabricating the same
US5998841A (en) Semiconductor device including active matrix circuit
US7728328B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
US7754548B2 (en) Thin film transistor, method of fabricating the same, and method of fabricating liquid crystal display device having the same
US7642141B2 (en) Manufacturing method for display device
US7508037B2 (en) Polycrystalline silicon liquid crystal display device and fabrication method thereof
KR101055188B1 (ko) Ｃｍｏｓ - ｔｆｔ 어레이 기판 및 그 제조방법
KR100928490B1 (ko) 액정표시패널 및 그 제조 방법
US5920362A (en) Method of forming thin-film transistor liquid crystal display having a silicon active layer contacting a sidewall of a data line and a storage capacitor electrode
JPH10256554A (ja) 薄膜トランジスタ及びその製造方法
KR100333276B1 (ko) 액정표시장치의 ｔｆｔ 및 그 제조방법
US7643101B2 (en) Polycrystalline liquid crystal display device and fabrication method thereof
US7173675B2 (en) LCD display with contact hole and insulation layer above pixel electrode
KR20060098255A (ko) 액정표시소자 및 그 제조방법
JP4723800B2 (ja) アレイ基板の製造方法
KR100552296B1 (ko) 다결정규소박막트랜지스터기판의제조방법
JPH09146120A (ja) 液晶表示装置
KR101087750B1 (ko) 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법
KR101172015B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100840323B1 (ko) 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법
KR100269356B1 (ko) 박막트랜지스터제조방법
KR20070109612A (ko) 폴리실리콘 ｔｆｔ 어레이 기판의 제조방법
KR20000009308A (ko) 박막트랜지스터 액정 표시 장치의 제조 방법
KR101256674B1 (ko) 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination