KR100333276B1 - 액정표시장치의 ｔｆｔ 및 그 제조방법 - Google Patents
액정표시장치의 ｔｆｔ 및 그 제조방법 Download PDFInfo
- Publication number
- KR100333276B1 KR100333276B1 KR1019990018276A KR19990018276A KR100333276B1 KR 100333276 B1 KR100333276 B1 KR 100333276B1 KR 1019990018276 A KR1019990018276 A KR 1019990018276A KR 19990018276 A KR19990018276 A KR 19990018276A KR 100333276 B1 KR100333276 B1 KR 100333276B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- layer
- ion
- forming
- gate electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 103
- 150000002500 ions Chemical class 0.000 claims abstract description 73
- 230000004888 barrier function Effects 0.000 claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000003213 activating effect Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 16
- 239000004973 liquid crystal related substance Substances 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 7
- 229910052755 nonmetal Inorganic materials 0.000 claims description 2
- 238000001994 activation Methods 0.000 abstract description 15
- 238000002425 crystallisation Methods 0.000 abstract description 13
- 230000008025 crystallization Effects 0.000 abstract description 13
- 230000004913 activation Effects 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000006731 degradation reaction Methods 0.000 abstract description 2
- 239000013078 crystal Substances 0.000 abstract 1
- 230000007547 defect Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 abstract 1
- 238000000465 moulding Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 138
- 239000010408 film Substances 0.000 description 53
- 229910021417 amorphous silicon Inorganic materials 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 229910004205 SiNX Inorganic materials 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Abstract
본 발명의 목적은 반도체층의 결정화와 활성화 공정을 동시에 진행하는 제조방법을 제공하여 TFT의 핫케리어 스트레스에 의한 TFT의 열화현상을 방지하고, 게이트전극의 성형 불량을 방지하는데 있다.
상기 목적 달성을 위한 본 발명의 TFT제조방법은 투명기판의 버퍼층 120 위에 비정질 반도체층을 형성하는 공정, 상기 비정질 반도체층 위에 이온차단막 160을 형성하는 공정, 상기 이온차단막을 마스크로하여 상기 비정질 반도체층에 n+이온을 도핑하는 공정, 상기 이온이 도핑된 비정질 반도체층을 동시에 결정화 및 활성화하여 이온이 도핑되지 않은 영역 130b와 이온이 도핑된 영역 130c를 갖는 반도체층 130으로 형성하는 공정, 상기 이온차단막 160을 제거하고 반도체층을 덮도록 게이트절연막 140을 형성하는 공정, 상기 반도체층 130의 이온이 도핑되지 않은 130b 영역 내의 게이트절연막 위에 게이트전극 150을 형성하는 공정, 상기 반도체층의 양 사이드의 이온도핑부를 각각 소스전극, 드레인전극과 접촉되도록 형성하는 공정을 포함한다. 따라서, 본 발명은 금속막으로 형성되는 게이트전극의 재질에 구애받지 않고, 반도체층의 활성화 레이져에너지를 충분히 높여 이온도핑부와 그 주변부의 결정성장이 충분히 되도록 할 수 있으므로 반도체층의 정션특성을 개선하여 TFT의 신뢰성을 향상시킬 수 있다.
Description
본 발명은 액정표시장치의 TFT(Thin Film Transistor) 및 그 제조방법에 관련된 것이다.
특히, 본 발명은 off-set(옵셋) 또는 LDD TFT 구조에 관련된 것으로써, TFT의 핫케리어 스트레스(hot carrier stress)에 의한 소자의 열화가 발생하지 않도록 하는 것에 관련된 것이다.
종래의 옵셋 TFT구조의 제조방법의 한 예는 도 1a∼도 1g의 제조공정도를 참고하여 설명한다.
먼저, 도 1a에서와 같이 투명기판 10 위에 SiNx,SiOx 등의 무기절연막으로 된 버퍼층 20을 형성하고, 상기 버퍼층 20 위에 반도체층 30을 형성하기 위하여 비정질 반도체층, 하나의 예로 비정질 a-Si층(30a)을 소정의 두께로 증착한다.
이어서, 도 1b와 같이 비정질a-Si층을 결정화하는 결정화공정으로 다결정 Poly-Si막 30b를 형성한 후, 도 1c와 같이 p-Si막 30b를 소정의 패턴으로 형성한다.
이어서, 도 1d와 같이 p-Si막이 형성된 기판 위에 SiNx,SiOx의 무기절연막이나 BCB(benzocyclobutene) 등의 유기절연막으로 이루어진 게이트절연막 40과, Mo, Cr,Al,Ti 등의 금속막으로 이루어진 게이트전극 50을 적층하여 형성한다.
이어서, 도 1e와 같이 반도체층 30의 중앙 영역에 포토레지스트 60의 패턴을 게이트전극 50 위에 형성하고, 그 포토레지스트의 패턴을 마스크로하여 반도체층 30의 양 사이드가 노출되도록 게이트절연막 40과 게이트전극 50을 동시에 패터닝한다. 상기 게이트절연막과 게이트전극의 패터닝과정에서 각 층의 에칭레이트와 에칭시간 등을 조정하여 게이트전극 50의 폭이 게이트절연막 40의 폭보다 좁게 형성한다. 상기와 같이 에칭한 후 포토레지스트 60을 마스크로하여 노출된 반도체층 30의 양 사이드에 n+이온을 도핑한다. 상기 포토레지스트막 60 및 게이트절연막 40으로 차폐되지 않고 노출되는 양 사이드의 반도체층 30c는 n+이온의 도핑에 의하여 다시 비정질 상태로 변화한다. 물론 게이트전극 50 등에 의하여 차폐되는 반도체층 30b의 영역은 결정화 상태를 그대로 유지한다.
이어서, 도 1f와 같이 상기 비정질 상태의 반도체층 30c를 다시 재결정화하기 위하여 레이져 등을 이용한 활성화 공정으로 반도체층 30을 활성화 시킨다. 상기 이온이 도핑된 영역 30c와 게이트전극 50의 간격 D1,D2는 TFT를 구성하였을 때 TFT의 off 전류를 낮추어주는 옵셋 영역으로 기능한다.
상기와 같이 이온이 도핑된 반도체층을 활성화 시킨 후, 도 1g와 같이 반도체층 30, 게이트절연막 40, 게이트전극 50을 덮는 SiNx,SiOx의 무기절연막이나 BCB막 등으로 이루어진 보호막 70을 형성하고, 상기 반도체층 30c의 일부 영역이 노출되는 콘택홀을 형성한 후, Mo,Cr 등의 금속막으로 이루어진 소스전극 80a 및 드레인전극 80b를 형성한다.
상기와 같은 제조과정을 거침으로써 반도체층 30, 게이트전극 50, 소스전극 80a, 드레인전극 80b를 포함하는 TFT 구조가 완성된다.
그런데, 상기와 같은 구조로 구성되는 옵셋 TFT의 구조에서는 종래의 활성화 공정에서 TFT의 품질을 떨어뜨리는 문제점이 발생한다.
즉, 종래에는 게이트전극이 금속막으로 형성되어 있기 때문에 반도체층의 재결정화 시에 가해지는 레이져에너지에 의하여 게이트전극의 금속막이 쉽게 녹아내려 게이트전극이 손상될 가능성이 많다. 상기 게이트전극의 금속막의 손상이 염려되어 활성화 레이져에너지를 적게할 경우에는 이온이 도핑된 반도체층 30c의 재결정화가 양호하게 이루어지지 않는다.
따라서, 상기와 같은 방법으로 TFT를 구성할 경우에는 게이트가 손상되거나 TFT의 채널특성, 특히 핫케리어 스트레스(hot carrier stress)에 의하여 TFT의 특성이 열화되는 단점이 있다.
상기와 같은 문제점을 개선하기 위하여 본 발명은 반도체층을 구성하는 비정질 실리콘층 즉, a-Si층을 형성한 후, 상기 a-Si층 위에 추후에 형성될 게이트전극의 폭보다 넓은 폭을 갖는 포토레지스트막을 형성하고, 상기 포토레지스트막을 마스크로하여 a-Si층에 이온을 도핑하고, 상기 이온이 도핑된 비정질 반도체층은 결정화와 활성화 공정을 동시에 실시한다. 이와 같이 게이트전극이 형성되지 않은 상태에서 결정화하고 활성화 하므로써, 금속막 등으로 형성되는 게이트전극에 구애받지 않고 공정의 추가 없이 결정화 및 활성화 레이져에너지를 충분히 높일 수 있다. 상기 반도체층의 정션특성을 개선하므로써, TFT를 완성하였을 때 TFT의 핫케리어 스트레스 특성이 개선되고, 소스/드레인 영역간의 접촉특성이 개선된다.
따라서, 본 발명의 목적은 반도체층의 결정화와 활성화를 동시에 진행하는제조방법을 제공하여 TFT의 누설전류 특히, 핫케리어 스트레스에 의한 TFT의 열화현상을 방지하는데 있다.
본 발명의 또 다른 목적은 게이트전극의 파손을 방지하는데 있다.
도 1a∼도 1g는 종래 액정표시장치의 TFT제조 과정을 설명하기 위한 제조공정 단면도이고,
도 2a∼도 2e는 본 발명의 실시예 1을 설명하기 위한 제조공정 단면도이고,
도 3a,도 3b는 본 발명의 실시예 2를 설명하기 위한 제조공정 단면도이고,
도 4a∼도 4e는 본 발명의 실시예 3을 설명하기 위한 제조공정 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
10, 110 - 투명기판 20, 120 - 버퍼층
30,130 - 반도체층(채널층) 40,140 - 게이트절연막
50,150 - 게이트전극 160 - 이온차단막
70,170 - 보호막 80a,180a - 소스전극
80b,180b - 드레인전극 190 - 반도체층 보호막
본 발명은 투명기판 위에 섬모양으로 형성되는 채널층(반도체층)과, 상기 채널층의 양 사이드와 각각 전기적으로 접촉되는 소스전극 및 드레인전극과, 적어도 상기 채널층의 중앙부에 게이트절연막을 개재하고 상기 게이트절연막 위에 게이트전극을 구성하여 이루어지는 액정표시장치의 TFT제조방법에 있어서,
상기 투명기판 위에 비정질 반도체층을 형성하는 공정,
상기 비정질 반도체층 위에 이온차단막을 형성하는 공정,
상기 이온차단막을 마스크로하여 상기 비정질 반도체층에 이온을 도핑하는 공정,
상기 이온이 도핑된 비정질 반도체층을 동시에 결정화 및 활성화하여 상기 채널층으로 형성하는 공정,
상기 이온차단막을 제거하고 상기 채널층 위에 상기 게이트절연막을 형성하는 공정,
상기 게이트절연막 위에 게이트전극을 형성하는 공정,
상기 채널층의 양 사이드의 이온도핑부를 각각 상기 소스전극, 드레인전극과 접촉되도록 형성하는 공정을 포함한다.
특히, 상기 이온차단막의 폭은 상기 게이트전극의 폭보다 넓게 형성되는 것을 특징으로한다.
즉, 투명기판 위에 섬모양으로 형성되는 반도체층과, 상기 반도체층의 양 사이드와 각각 전기적으로 접속되는 소스전극 및 드레인전극과, 적어도 상기 반도체층의 중앙부에 게이트절연막을 개재하고 상기 게이트절연막 위에 게이트전극을 구성하여 이루어지는 액정표시장치의 TFT에 있어서,
상기 반도체층은 이온차단막을 이용하여 상기 반도체층의 양 사이드부에 이온을 도핑하고, 상기 이온이 도핑된 반도체막을 동시에 결정화 및 활성화 한 후, 상기 이온차단막을 제거하여 구성되고, 상기 소스전극 및 드레인전극은 상기 반도체층의 양 사이드부의 이온도핑부와 접촉되도록 구성되는 것을 특징으로한다.
이하, 실시예 1, 2, 3을 통하여 본 발명의 액정표시장치의 TFT제조방법 및 작용 등을 상세히 설명한다.
실시예1
도 2a와 같이 투명기판 110 위에 SiNx,SiOx 등의 무기절연막으로 된 버퍼층 120을 형성하고, 상기 버퍼층 120 위에 반도체층 130을 형성하기 위하여 비정질 반도체층, 하나의 예로 비정질 a-Si층(130a)을 소정의 두께로 증착한다.
이어서, 도 2b와 같이 비정질a-Si층 130a 위에 포토레지스트 등으로 구성되는 이온차단막 160을 형성하고, 상기 이온차단막을 마스크로하여 상기 비정질a-Si층에 하나의 예로 n+이온을 도핑한다. 상기 이온차단막 160의 폭 W는 이후에 형성되는 게이트전극의 폭보다 넓게 형성된다.
이어서, 이온차단막 160을 제거하고, 도 2c와 같이 반도체층 130을 섬모양의 패턴으로 형성한 후, 레이져 등을 이용한 반도체층의 결정화 및 활성화 공정을 동시에 실시하고, 반도체층의 양 사이드에 이온이 도핑된 영역 130c와 중앙부에 이온이 도핑되지 않은 영역 130b가 형성되도록 한다. 상기 반도체층의 결정화 및 활성화 공정은 게이트전극 등의 다른 막을 반도체층 위에 적층하지 않은 상태에서 실시하기 때문에 반도체층이 완전히 결정화될 수 있는 레이져에너지까지 충분히 올릴 수 있다.
즉, 상기 반도체층의 도핑영역 및 그 주변부가 충분히 결정화 되므로 TFT를 완성하였을 때 TFT의 핫케리어 스트레스로 인한 TFT 신뢰성 저하를 막을 수 있다.
이어서, 도 2d와 같이 결정화 및 활성화된 반도체층 130 위에 SiNx,SiOx의 무기절연막이나 BCB 등의 유기절연막으로 이루어진 게이트절연막 140과, Mo, Cr, Al,Ti 등의 금속막으로 이루어진 게이트전극 150을 적층하여 형성한다. 이 공정에 추가로 게이트전극을 마스크로하여 저농도의 이온을 주입할 수도 있으며 저농도의 이온을 주입한 경우 이 영역은 LDD 영역으로 형성되며, 이온을 주입하지 않고 소자를 완성한 경우에는 옵셋영역이 된다. 상기 저농도 이온을 주입하는 경우에는 활성화 또는 재결정화를 할 필요는 없다.
상기 게이트전극 150의 폭 F는 이온차단막 160의 폭W보다 작고, 상기 이온차단막의 영역 내에 위치하도록 형성한다. 상기 폭W와 폭F의 차 D1,D2는 TFT의 옵셋영역 또는 LDD 영역으로 기능하여 TFT의 오프전류를 낮추는 작용을 한다.
상기와 같이 구성되는 게이트전극 150은 금속막에 한정되지 않고, 필요에 따라 불순물이 포함되는 p-Si층의 비금속막 등으로 구성할 수 있다.
상기와 같이 반도체층 130, 게이트절연막 140, 게이트전극 150을 형성한 후, 도 1e와 같이 게이트절연막 140, 게이트전극 150을 덮는 SiNx,SiOx의 무기절연막이나 BCB막 등으로 이루어진 보호막 170을 형성하고, 상기 이온이 도핑된 반도체층 130c의 일부 영역이 노출되는 콘택홀을 형성한 후, Mo,Cr 등의 금속막으로 이루어진 소스전극 180a 및 드레인전극 180b를 형성한다.
실시예2
본 실시예는 비정질 a-Si층으로 이루어진 반도체층을 먼저 섬모양으로 패턴 형성하고, 그 중앙부에 이온차단막을 형성하고, 그 이온차단막을 마스크로하여 이온을 도핑하는 것을 특징으로한다. 이온도핑 이후의 공정은 실시예 1과 동일하다.
즉, 도 3a와 같이 투명기판 110 위에 SiNx,SiOx 등의 무기절연막으로 된 버퍼층 120을 형성하고, 상기 버퍼층 120 위에 비정질 반도체층, 하나의 예로 비정질 a-Si층 130a를 소정의 두께로 증착한 후, 상기 비정질 a-Si층을 섬모양의 패턴으로 형성한다.
이어서, 도 3b와 같이 섬모양으로 형성된 비정질a-Si층 130a의 중앙부에 위에 포토레지스트 등으로 구성되는 이온차단막 160을 형성하고, 상기 이온차단막을 마스크로하여 상기 비정질a-Si층의 양 사이드에 하나의 예로 n+이온을 도핑한다. 상기 이온차단막 160의 폭 W는 이후에 형성되는 게이트전극의 폭보다 넓게 형성된다. 상기와 같이 반도체층에 이온을 도핑하므로써, 이온차단막에 의하여 차폐되는 130b의 영역은 이온이 도핑되지 않고, 반도체층의 양 사이드 130c 영역에 이온이 도핑된다.
상기 이온차단막을 제거한 후, 상기 상기 반도체층 130의 결정화 및 활성화를 동시에 실시하는 공정은 실시예 1의 도 2c의 공정에서 설명한 것과 동일한 과정을 거치고, 이 이후의 공정 과정도 동일하다.
상기와 같이 반도체층의 결정화 및 활성화 공정에 앞서 반도체층을 먼저 패턴 형성하더라도 실시예 1과 동일한 효과 및 작용을 얻을 수 있다.
실시예 3
본 실시예는 반도체층의 결정화 및 활성화 공정을 동시에 실시하는 것에 부가하여 n+이온을 반도체층에 도핑하는 과정에서 반도체층의 표면손상을 방지하고, 게이트절연막과 반도체층의 계면특성을 향상시키는 제조방법을 제공하기 위한 것이다.
본 실시예는 도 4a∼도 4e를 참고하여 설명한다.
도 4a와 같이 투명기판 110 위에 SiNx,SiOx 등의 무기절연막으로 된 버퍼층 120을 형성하고, 상기 버퍼층 120 위에 반도체층 130을 형성하기 위하여 비정질 반도체층, 하나의 예로 비정질 a-Si층 130a를 소정의 두께로 증착하고,그 위에 SiNx,SiOx 등의 무기절연막으로 된 반도체층 보호막 190을 소정의 두께로 형성한다.
이어서, 도 4b와 같이 반도체층 보호막 190 위에 포토레지스트 등으로 구성되는 이온차단막 160을 형성한다. 상기 이온차단막 160의 폭 W는 이후에 형성되는 게이트전극의 폭보다 넓게 형성된다.
이어서 도 4c와 같이 상기 이온차단막 160을 마스크로하여 상기 비정질a-Si층까지 하나의 예로 n+이온을 도핑하고, 상기 이온차단막 160과 반도체 보호막 190을 에칭 등의 방법으로 제거한다. 상기와 같이 반도체 보호막을 이용하여 n+이온을 도핑하므로써, 반도체층의 표면에 직접 이온을 도핑하는 것과 비교하여 반도체층의 표면의 손상정도가 크게 개선되고, 특히 반도체층과 포토레지스트가 직접접촉되는 것을 방지하여 계면특성 등이 개선된다.
한편, 상기 이온 도핑에 의하여 반도체층의 양 사이드에 이온이 도핑된 영역 130c와 중앙부(이온차단막 160으로 차폐되는 영역)에 이온이 도핑되지 않은 영역 130b가 형성된다.
상기와 같이 이온을 도핑한 후, 반도체 보호막 190과 이온차단막 160을 제거하고, 도 4d와 같이 레이져 등을 이용한 반도체층의 결정화 및 활성화 공정을 동시에 실시한다. 상기 반도체층의 결정화 및 활성화 공정은 실시예1 및 실시예2와 같은 방법으로 게이트전극 등의 다른 막을 반도체층 위에 적층하지 않은 상태에서 실시하기 때문에 결정화의 충분한 레이져에너지를 사용할 수 있다.
이어서, 결정화 및 활성화된 반도체층 130을 섬모양의 패턴으로 형성한다.
본 실시시예 에서는 반도체층을 결정화 및 활성화 한 후, 섬모양으로 패턴을 형성하였지만 결정화 및 활성화 하기 전에 반도체층을 섬모양으로 먼저 패턴 형성하고 반도체층의 결정화 및 활성화를 나중에 실시하여도 된다.
이후의 공정은 실시예 1 및 실시예 2에서 설명한 방법과 동일하다.
본 발명은 게이트전극의 폭보다 넓게 형성되는 이온차단막을 마스크로 이용하여 반도체층에 이온을 먼저 도핑하고, 상기 이온차단막을 제거하고, 상기 이온이 도핑된 반도체층을 동시에 결정화 및 활성화하여 옵셋 또는 LDD구조의 TFT에 이용할 수 있는 반도체층을 구성하는 것을 특징으로하다.
상기 반도체층의 활성화는 금속막으로 이루어지는 게이트전극 등이 형성되지 않는 조건에서 실시할 수 있으므로 도핑영역과 그 주변부를 충분히 결정화 할 수 있는 장점이 있다.
따라서, TFT를 완성하였을 때 반도체층의 그레인의 불균일로 인한 TFT의 핫케리어 스트레스 특성을 개선할 수 있는 효과를 얻을 수 있고,
또, 소스/드레인 영역간의 접촉특성 및 게이트전극의 손상을 방지하는 효과를 얻을 수 있다.
Claims (6)
- 투명기판 위에 섬모양으로 형성되는 반도체층과, 상기 반도체층의 양 사이드와 각각 전기적으로 접촉되는 소스전극 및 드레인전극과, 적어도 상기 반도체층의 중앙부에 게이트절연막을 개재하고 상기 게이트절연막 위에 게이트전극을 구성하여 이루어지는 액정표시장치의 TFT제조방법에 있어서,상기 투명기판 위에 비정질 반도체층을 형성하는 공정,상기 비정질 반도체층 위에 이온차단막을 형성하는 공정,상기 이온차단막을 마스크로 하여 상기 비정질 반도체층에 이온을 도핑하는 공정,상기 이온이 도핑된 비정질 반도체층을 동시에 결정화 및 활성화하여 상기 반도체층으로 형성하는 공정을 포함하는 액정표시장치의 TFT제조방법.
- 제1항에 있어서,상기 이온차단막을 제거하고 상기 반도체층 위에 상기 게이트절연막을 형성하는 공정,상기 게이트절연막 위에 상기 게이트전극을 형성하는 공정,상기 반도체층의 양 사이드의 이온도핑부를 각각 상기 소스전극, 드레인전극과 접촉되도록 형성하는 공정을 추가하는 액정표시장치의 TFT제조방법.
- 제2항에 있어서,상기 이온차단막과 상기 비정질 반도체층 사이에 상기 비정질 반도체층을 보호하는 반도체층 보호막을 추가로 형성하는 공정,상기 이온차단막을 제거할 때 상기 반도체층 보호막을 동시에 제거하는 공정을 포함하는 것을 특징으로하는 액정표시장치의 TFT제조방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 이온차단막의 폭은 상기 게이트전극의 폭보다 넓게 형성되고, 상기 게이트전극은 상기 이온차단막의 영역 내에 형성되는 것을 특징으로하는 액정표시장치의 TFT제조방법.
- 제4항에 있어서,상기 게이트전극은 금속막 또는 비금속막으로 형성되는 것을 특징으로하는 액정표시장치의 TFT제조방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 게이트전극 형성 후에, 상기 게이트전극을 이온차단막으로 하여 저농도의 이온을 주입하는 공정을 포함하는 것을 특징으로하는 TFT제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990018276A KR100333276B1 (ko) | 1999-05-20 | 1999-05-20 | 액정표시장치의 ｔｆｔ 및 그 제조방법 |
| US09/715,188 US6562667B1 (en) | 1999-05-20 | 2000-11-20 | TFT for LCD device and fabrication method thereof |
| US10/400,567 US6682964B2 (en) | 1999-05-20 | 2003-03-28 | TFT for LCD device and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990018276A KR100333276B1 (ko) | 1999-05-20 | 1999-05-20 | 액정표시장치의 ｔｆｔ 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000074374A KR20000074374A (ko) | 2000-12-15 |
| KR100333276B1 true KR100333276B1 (ko) | 2002-04-24 |
Family
ID=19586816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990018276A KR100333276B1 (ko) | 1999-05-20 | 1999-05-20 | 액정표시장치의 ｔｆｔ 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6562667B1 (ko) |
| KR (1) | KR100333276B1 (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020076625A (ko) * | 2001-03-29 | 2002-10-11 | 삼성에스디아이 주식회사 | 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법 |
| KR20030082139A (ko) * | 2002-04-16 | 2003-10-22 | 엘지.필립스 엘시디 주식회사 | 오프셋 구조를 이용한 액정표시장치용 박막트랜지스터와그 제조방법 |
| JP4271413B2 (ja) * | 2002-06-28 | 2009-06-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3890270B2 (ja) * | 2002-07-19 | 2007-03-07 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜トランジスタの製造方法 |
| KR100904266B1 (ko) * | 2002-12-31 | 2009-06-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 |
| KR101022623B1 (ko) * | 2003-10-15 | 2011-03-16 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판의 제조 방법 |
| KR100558284B1 (ko) * | 2003-12-24 | 2006-03-10 | 한국전자통신연구원 | 폴리실리콘층의 결정화/활성화 방법 및 이를 이용한폴리실리콘 박막트랜지스터 제조방법 |
| KR20060000508A (ko) * | 2004-06-29 | 2006-01-06 | 네오폴리((주)) | 보호막을 이용한 금속유도측면 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법 |
| CN100367479C (zh) * | 2005-02-06 | 2008-02-06 | 友达光电股份有限公司 | 一种薄膜晶体管的制造方法 |
| KR101141534B1 (ko) * | 2005-06-29 | 2012-05-04 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| CN103839825A (zh) * | 2014-02-24 | 2014-06-04 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 |
| CN103943509B (zh) * | 2014-04-11 | 2017-02-15 | 深圳市华星光电技术有限公司 | 薄膜晶体管的制程方法 |
| US11070608B2 (en) | 2015-06-17 | 2021-07-20 | Fastly, Inc. | Expedited sub-resource loading |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05203988A (ja) * | 1992-01-29 | 1993-08-13 | Sharp Corp | アクテイブマトリックス駆動方式散乱型液晶表示装置の製造方法 |
| KR19990030050A (ko) * | 1997-09-25 | 1999-04-26 | 니시무로 타이죠 | 액정표시장치의 제조방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6261856B1 (en) * | 1987-09-16 | 2001-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Method and system of laser processing |
| JP2796175B2 (ja) * | 1990-06-05 | 1998-09-10 | 松下電器産業株式会社 | 薄膜トランジスターの製造方法 |
| US5424230A (en) * | 1992-02-19 | 1995-06-13 | Casio Computer Co., Ltd. | Method of manufacturing a polysilicon thin film transistor |
| US5904550A (en) * | 1992-02-28 | 1999-05-18 | Casio Computer Co., Ltd. | Method of producing a semiconductor device |
| US5508216A (en) * | 1992-06-24 | 1996-04-16 | Seiko Epson Corporation | Thin film transistor, solid device, display device and manufacturing method of a thin film transistor |
| JP3450376B2 (ja) * | 1993-06-12 | 2003-09-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5771110A (en) * | 1995-07-03 | 1998-06-23 | Sanyo Electric Co., Ltd. | Thin film transistor device, display device and method of fabricating the same |
| JPH09107102A (ja) * | 1995-10-09 | 1997-04-22 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
| US6136632A (en) * | 1995-12-26 | 2000-10-24 | Seiko Epson Corporation | Active matrix substrate, method of producing an active matrix substrate, liquid crystal display device, and electronic equipment |
| US5808318A (en) * | 1996-03-03 | 1998-09-15 | Ag Technology Co., Ltd. | Polycrystalline semiconductor thin film for semiconductor TFT on a substrate having a mobility in a longitudinal direction greater than in a width direction |
| JPH1174536A (ja) * | 1997-01-09 | 1999-03-16 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| TW408246B (en) * | 1997-09-12 | 2000-10-11 | Sanyo Electric Co | Semiconductor device and display device having laser-annealed semiconductor element |
| TW452892B (en) * | 2000-08-09 | 2001-09-01 | Lin Jing Wei | Re-crystallization method of polysilicon thin film of thin film transistor |
-
1999
- 1999-05-20 KR KR1019990018276A patent/KR100333276B1/ko not_active IP Right Cessation
-
2000
- 2000-11-20 US US09/715,188 patent/US6562667B1/en not_active Expired - Lifetime
-
2003
- 2003-03-28 US US10/400,567 patent/US6682964B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05203988A (ja) * | 1992-01-29 | 1993-08-13 | Sharp Corp | アクテイブマトリックス駆動方式散乱型液晶表示装置の製造方法 |
| KR19990030050A (ko) * | 1997-09-25 | 1999-04-26 | 니시무로 타이죠 | 액정표시장치의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6682964B2 (en) | 2004-01-27 |
| US20030162338A1 (en) | 2003-08-28 |
| US6562667B1 (en) | 2003-05-13 |
| KR20000074374A (ko) | 2000-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5585647A (en) | Integrated circuit device having an insulating substrate, and a liquid crystal display device having an insulating substrate | |
| US7396765B2 (en) | Method of fabricating a liquid crystal display device | |
| KR100355713B1 (ko) | 탑 게이트 방식 티에프티 엘시디 및 제조방법 | |
| KR0156178B1 (ko) | 액정표시 소자의 제조방법 | |
| KR100333276B1 (ko) | 액정표시장치의 ｔｆｔ 및 그 제조방법 | |
| US7011911B2 (en) | Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask | |
| US7508037B2 (en) | Polycrystalline silicon liquid crystal display device and fabrication method thereof | |
| KR100333275B1 (ko) | 액정표시장치의 ｔｆｔ 및 그 제조방법 | |
| KR100928490B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| US5827760A (en) | Method for fabricating a thin film transistor of a liquid crystal display device | |
| KR100566612B1 (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| KR100343307B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR100811997B1 (ko) | 박막트랜지스터 및 그 제조방법과 이를 포함한평판표시장치 | |
| KR20000032041A (ko) | 박막 트랜지스터 액정 표시 장치의 제조 방법 | |
| US7407842B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR100552296B1 (ko) | 다결정규소박막트랜지스터기판의제조방법 | |
| KR20050051446A (ko) | 박막트랜지스터, 상기 박막트랜지스터를 구비하는유기전계발광표시장치 및 상기 박막트랜지스터의 제조방법 | |
| KR20060098255A (ko) | 액정표시소자 및 그 제조방법 | |
| US20090256151A1 (en) | Display substrate and method of manufacturing the same | |
| KR101123513B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR101087750B1 (ko) | 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 | |
| KR20080022741A (ko) | 금속 배선 패턴 형성 방법 및 박막 트랜지스터 기판의 제조방법 | |
| JPH09326495A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100404510B1 (ko) | 박막트랜지스터및그제조방법 | |
| JPH10274787A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |