JPH09326495A - 薄膜トランジスタ及びその製造方法 - Google Patents

薄膜トランジスタ及びその製造方法

Info

Publication number
JPH09326495A
JPH09326495A JP31840396A JP31840396A JPH09326495A JP H09326495 A JPH09326495 A JP H09326495A JP 31840396 A JP31840396 A JP 31840396A JP 31840396 A JP31840396 A JP 31840396A JP H09326495 A JPH09326495 A JP H09326495A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
region
impurity ions
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31840396A
Other languages
English (en)
Inventor
Tsukasa Shibuya
司 渋谷
Katsumasa Ikubo
克昌 井窪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP31840396A priority Critical patent/JPH09326495A/ja
Publication of JPH09326495A publication Critical patent/JPH09326495A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 コストの増加を招くことなく、LDD構造を
有する薄膜トランジスタと同様の効果を有する薄膜トラ
ンジスタ及びその製造方法を提供する。 【解決手段】 絶縁性基板1に遮光層2を形成し、チャ
ネル領域3と高抵抗にする領域4とを遮光できるように
パターンを形成する。次に、絶縁膜5を形成した後、非
晶質シリコン薄膜を形成して結晶化し、多結晶シリコン
薄膜6を得る。さらに、ゲート絶縁膜7及びゲート電極
8を形成した後、多結晶シリコン薄膜6に不純物イオン
を注入し、ゲート電極8をマスクとして絶縁性基板1の
裏面からレーザー光を照射し、不純物イオンを活性化す
る。そして、低抵抗領域10及び高抵抗領域11を形成
し、層間絶縁膜12、ソース電極13及びドレイン電極
14を形成して、LDD構造と同様の性能を有する薄膜
トランジスタを得る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ガラス等の絶縁性
基板上に設けられる薄膜トランジスタ及びその製造方法
に関するもので、特にアクティブマトリクス型の液晶表
示装置及びイメージセンサー等に利用できる非晶質シリ
コン薄膜を多結晶化したシリコン薄膜を活性領域に用い
る薄膜トランジスタ及びその製造方法に関するものであ
る。
【0002】
【従来の技術】ガラス等の絶縁性基板上に薄膜トランジ
スタを有する半導体装置としては、薄膜トランジスタを
各画素用のスイッチング素子及びそのスイッチング素子
のための周辺駆動回路に用いるアクティブマトリクス型
液晶表示装置並びにイメージセンサー等が知られてい
る。
【0003】これらの装置に用いられる薄膜トランジス
タには、シリコン薄膜を用いることが一般的である。シ
リコン薄膜としては、非晶質シリコン薄膜からなるもの
と結晶性を有するシリコン薄膜からなるものとの二つに
大別される。
【0004】非晶質シリコン薄膜は、成膜温度が低く、
化学的気相成長法で比較的容易に作製することが可能で
あることから、量産性に富み、最も一般的に用いられて
いる。しかし、導電性等の物性が結晶性を有する多結晶
シリコン薄膜に比べて劣っている。
【0005】したがって、より優れた高速特性等を有す
る高性能な薄膜トランジスタを得るため、多結晶シリコ
ン薄膜を用いた薄膜トランジスタの製造方法の確立が強
く求められている。
【0006】現在一般的に知られている多結晶シリコン
薄膜を用いた薄膜トランジスタの製造方法は、図4
(a)に示すように、絶縁性基板21に絶縁膜25を形
成した後、非晶質シリコン薄膜を成膜し、600℃以上
の温度で数十時間の熱アニールを行って多結晶シリコン
薄膜26を形成し、または非晶質シリコン薄膜を成膜
し、レーザー光を照射することによって多結晶シリコン
薄膜26を形成して、ゲート絶縁膜27及びゲート電極
28を形成する。
【0007】次に、図4(b)に示すように、イオンド
ーピング法によってソース領域及びドレイン領域の多結
晶シリコン薄膜26に不純物イオンを注入し、不純物イ
オンを含む多結晶シリコン薄膜29とする。
【0008】そして、図4(c)に示すように、絶縁性
基板21の表面からレーザー光を照射して不純物イオン
を活性化し、不純物イオンを活性化した多結晶シリコン
薄膜36とした後、図4(d)に示すように、層間絶縁
膜32、ソース電極33及びドレイン電極34を形成す
るといった方法が一般的である。
【0009】多結晶シリコン薄膜を用いた薄膜トランジ
スタは、多結晶シリコン薄膜への光の入射により、オフ
電流の増加及び閾値電圧の変化等の信頼性を低下させる
特性変動を生じるという問題点があるため、多結晶シリ
コン薄膜への光の入射を遮るように、チャネル領域23
の下層に遮光層22を設ける方法が用いられることがあ
る。
【0010】一方、特開平5−82553号公報に開示
されているように、シリコン薄膜の結晶化と不純物の活
性化とを同時に行うため、絶縁性基板の裏面からレーザ
ー光を照射する方法が提案されている。
【0011】しかし、前述した方法によって多結晶シリ
コン薄膜を用いた薄膜トランジスタを作製した場合、多
結晶シリコン薄膜中の結晶粒界に存在するトラップ準位
を介してキャリアが移動し、リーク電流が発生してしま
う。
【0012】リーク電流の低減方法としては、特開昭5
8−105574号公報に開示されているように、チャ
ネル領域に隣接する領域に不純物の低濃度領域を設ける
ことにより、チャネル領域とソース領域との接合部分及
びチャネル領域とドレイン領域との接合部分での電界の
集中を緩和させる方法(以下、LDD構造と略記する)
が有効であることが知られている。
【0013】
【発明が解決しようとする課題】図5に示すようなLD
D構造を有する薄膜トランジスタを形成するためには、
不純物イオンの低濃度領域37と不純物イオンの高濃度
領域38とを形成するための工程として、ゲート電極2
8の周辺に側壁(サイドウォール)を形成する、または
ゲート電極28の周辺にマスクパターンを形成するとい
った工程が別途必要となる。さらに、二度の不純物イオ
ンの注入工程が必要であるため、工程の増加は必須であ
り、コストの増加を招いてしまうという問題点を有して
いる。
【0014】また、前述したように、チャネル領域23
とソース領域との接合部分及びチャネル領域23とドレ
イン領域との接合部分は電界が集中する領域であり、こ
の領域に光が照射された場合、キャリアが発生し、電界
によってキャリアが移動してリーク電流が発生してしま
うという問題点を有している。
【0015】本発明は、コストの増加を招くことなく、
LDD構造を有する薄膜トランジスタと同様の効果を有
する薄膜トランジスタ及びその製造方法を提供すること
を目的としている。
【0016】
【課題を解決するための手段】前述した目的を達成する
ために、本発明の請求項1記載の薄膜トランジスタは、
絶縁性基板上にシリコン薄膜からなる活性層が形成さ
れ、前記活性層はチャネル領域に隣接して高抵抗領域を
有する薄膜トランジスタにおいて、前記高抵抗領域は、
前記活性層に注入される不純物イオンが活性化されてい
ない領域であることを特徴としている。
【0017】請求項2記載の薄膜トランジスタは、請求
項1記載の薄膜トランジスタにおいて、前記チャネル領
域及び前記高抵抗領域の下層に遮光層が形成されている
ことを特徴としている。
【0018】請求項3記載の薄膜トランジスタの製造方
法は、絶縁性基板上に形成されたシリコン薄膜からなる
活性層のチャネル領域以外に不純物イオンを注入し、レ
ーザー光を照射することによって前記不純物イオンを活
性化させる薄膜トランジスタの製造方法において、前記
チャネル領域に隣接する領域の前記不純物イオンを活性
化しないことを特徴としている。
【0019】請求項4記載の薄膜トランジスタの製造方
法は、請求項3記載の薄膜トランジスタの製造方法にお
いて、前記チャネル領域に隣接する領域の下層に遮光層
を形成し、前記遮光層をマスクとして、前記絶縁性基板
の裏面から前記レーザー光を照射することを特徴として
いる。
【0020】請求項5記載の薄膜トランジスタの製造方
法は、請求項3記載の薄膜トランジスタの製造方法にお
いて、前記チャネル領域に隣接する領域の下層に遮光層
を形成し、前記遮光層をマスクとして、前記絶縁性基板
の裏面から露光することで前記活性層上にマスクパター
ンを形成し、前記マスクパターンをマスクとして、前記
絶縁性基板の表面から前記レーザー光を照射することを
特徴としている。
【0021】本発明の薄膜トランジスタによれば、チャ
ネル領域に隣接して高抵抗領域を有し、高抵抗領域は活
性層に注入される不純物イオンが活性化されていない領
域であることにより、一度の不純物イオンの注入工程
で、二度の不純物イオンの注入工程を必要とするLDD
構造を有する薄膜トランジスタと同様の効果を有する薄
膜トランジスタを構成することができる。
【0022】また、チャネル領域及び高抵抗領域の下層
に遮光層が形成されていることにより、チャネル領域と
ソース領域との接合部分及びチャネル領域とドレイン領
域との接合部分に光が照射されることを防ぎ、キャリア
の発生を抑制することで、電界によってキャリアが移動
して、リーク電流が発生することを低減することができ
る。
【0023】本発明の薄膜トランジスタの製造方法によ
れば、チャネル領域に隣接する領域の不純物イオンを活
性化しないことにより、チャネル領域に隣接する領域
を、レーザー光を照射することによって不純物イオンを
活性化した領域よりも高抵抗領域とすることができ、L
DD構造を有する薄膜トランジスタと同様の効果を有す
る薄膜トランジスタを得ることができる。
【0024】また、チャネル領域に隣接する領域の下層
に遮光層を形成し、遮光層をマスクとして、絶縁性基板
の裏面からレーザー光を照射することにより、不純物イ
オンを選択的に活性化させるためのマスクを用いること
なく、自己整合的にチャネル領域に隣接する領域を高抵
抗領域とすることができ、LDD構造を有する薄膜トラ
ンジスタと同様の効果を有する薄膜トランジスタを得る
ことができる。
【0025】また、チャネル領域に隣接する領域の下層
に遮光層を形成し、遮光層をマスクとして、絶縁性基板
の裏面から露光することで活性層上にマスクパターンを
形成し、マスクパターンをマスクとして、絶縁性基板の
表面からレーザー光を照射することにより、不純物イオ
ンを選択的に活性化させるためのマスクを用いることな
く、チャネル領域に隣接する領域を高抵抗領域とするこ
とができ、LDD構造を有する薄膜トランジスタと同様
の効果を有する薄膜トランジスタを得ることができる。
【0026】
【発明の実施の形態】図1乃至図3を用いて、本発明の
実施の形態について説明する。
【0027】(実施の形態1)図1及び図2を用いて、
本発明の実施の形態1について説明する。図1は本発明
に係わる薄膜トランジスタの製造方法を示す工程図、図
2は本発明に係わる薄膜トランジスタを示す平面図であ
る。
【0028】図1(a)に示すように、外形サイズが3
00×300mmのガラスからなる絶縁性基板1を洗浄
した後、Ta等の金属からなる遮光層2をスパッタリン
グ法を用いて厚さ100nm程度に堆積させ、チャネル
領域3と高抵抗にする領域4とを遮光できるようにパタ
ーンを形成する。
【0029】次に、酸化シリコン膜または窒化シリコン
膜等からなる絶縁膜5を、化学的気相成長法またはスパ
ッタリング法を用いて厚さ100〜150nm程度に堆
積させ、この絶縁膜5上に、化学的気相成長法を用いて
非晶質シリコン薄膜を厚さ50〜100nm程度に堆積
させる。そして、熱アニールまたはレーザー光を照射す
ることにより、非晶質シリコン薄膜を結晶化して多結晶
シリコン薄膜6を得る。
【0030】さらに、酸化シリコン膜または窒化シリコ
ン膜等からなるゲート絶縁膜7を形成し、Al等からな
るゲート電極8を形成した後、図1(b)に示すよう
に、イオンドーピング法により、ゲート電極8をマスク
として多結晶シリコン薄膜6に不純物イオンを注入し、
不純物イオンを含む多結晶シリコン薄膜9とする。
【0031】そして、図1(c)に示すように、遮光層
2をマスクとして絶縁性基板1の裏面からレーザー光を
照射し、不純物イオンを含む多結晶シリコン薄膜9の不
純物イオンを活性化する。レーザー光を照射することに
よって不純物イオンを活性化した領域は低抵抗領域10
となり、遮光層2によってレーザー光を遮光し、不純物
イオンを活性化していない領域は高抵抗領域11とな
る。
【0032】この後、図1(d)に示すように、層間絶
縁膜12を形成してコンタクトホールを開口し、Al等
からなるソース電極13及びドレイン電極14を形成し
て、LDD構造と同様の性能を有する薄膜トランジスタ
を得ることができる。
【0033】本発明の遮光層2は、図2に示すように、
チャネル領域3と高抵抗領域11とを遮光できるように
パターンを形成する。このとき、遮光層2における高抵
抗領域11の幅を決める距離dは、多結晶シリコン薄膜
6及びゲート絶縁膜7の膜厚、膜質及び界面状態等の複
数のパラメーターに依存し、総合的な薄膜トランジスタ
の特性により決定される。本実施の形態においては、距
離dは0.5〜2μmの範囲に設定する。
【0034】(実施の形態2)図2及び図3を用いて、
本発明の実施の形態2について説明する。図3は本発明
に係わる他の薄膜トランジスタの製造方法を示す工程図
である。
【0035】図3(a)に示すように、外形サイズが3
00×300mmのガラスからなる絶縁性基板1を洗浄
した後、Ta等の金属からなる遮光層2をスパッタリン
グ法を用いて厚さ100nm程度に堆積させ、チャネル
領域3と高抵抗にする領域4とを遮光できるようにパタ
ーンを形成する。
【0036】次に、酸化シリコン膜または窒化シリコン
膜等からなる絶縁膜5を、化学的気相成長法またはスパ
ッタリング法を用いて厚さ100〜150nm程度に堆
積させ、この絶縁膜5上に、化学的気相成長法を用いて
非晶質シリコン薄膜を厚さ50〜100nm程度に堆積
させる。そして、熱アニールまたはレーザー光を照射す
ることにより、非晶質シリコン薄膜を結晶化して多結晶
シリコン薄膜6を得る。
【0037】さらに、酸化シリコン膜または窒化シリコ
ン膜等からなるゲート絶縁膜7を形成し、Al等からな
るゲート電極8を形成した後、図3(b)に示すよう
に、イオンドーピング法により、ゲート電極8をマスク
として多結晶シリコン薄膜6に不純物イオンを注入し、
不純物イオンを含む多結晶シリコン薄膜9とする。
【0038】そして、図3(c)に示すように、遮光層
2をマスクとして絶縁性基板1の裏面から露光を行い、
ゲート電極8の周囲に酸化シリコン膜等によるマスクパ
ターン15を形成する。
【0039】そして、図3(d)に示すように、マスク
パターン15をマスクとして絶縁性基板1の表面からレ
ーザー光を照射し、不純物イオンを含む多結晶シリコン
薄膜9の不純物イオンを活性化する。レーザー光を照射
することによって不純物イオンを活性化した領域は低抵
抗領域10となり、マスクパターン15によってレーザ
ー光を遮光し、不純物イオンを活性化していない領域は
高抵抗領域11となる。
【0040】この後、図3(e)に示すように、マスク
パターン15を除去し、層間絶縁膜12を形成してコン
タクトホールを開口し、Al等からなるソース電極13
及びドレイン電極14を形成して、LDD構造と同様の
性能を有する薄膜トランジスタを得ることができる。
尚、マスクパターン15は除去せずに残存させておいて
も差し支えない。
【0041】本発明の遮光層2は、図2に示すように、
チャネル領域3と高抵抗領域11とを遮光できるように
パターンを形成する。このとき、遮光層2における高抵
抗領域11の幅を決める距離dは、多結晶シリコン薄膜
6及びゲート絶縁膜7の膜厚、膜質及び界面状態等の複
数のパラメーターに依存し、総合的な薄膜トランジスタ
の特性により決定される。本実施の形態においては、距
離dは0.5〜2μmの範囲に設定する。
【0042】本実施の形態では、遮光層2をマスクとし
て自己整合的にマスクパターン15を形成するため、マ
スクパターン15を形成するためのフォトマスクが不要
となり、レーザー光を多結晶シリコン薄膜6の表面から
照射するため、レーザー光の大半は多結晶シリコン薄膜
6に吸収され、エネルギーロスを低く抑えて効率よく不
純物イオンの活性化を行うことができる。
【0043】実施の形態1及び実施の形態2で説明した
薄膜トランジスタの製造方法は一例であり、これらに限
定されるものではなく、遮光層2、ゲート電極8、ソー
ス電極13及びドレイン電極14等に用いられる材料
は、TaまたはAl以外であっても本発明の効果を損な
うことはない。また、絶縁性基板1は300×300m
mよりも大きい基板であっても差し支えない。
【0044】
【発明の効果】以上の説明のように、本発明の薄膜トラ
ンジスタによれば、チャネル領域に隣接して高抵抗領域
を有し、高抵抗領域は活性層に注入される不純物イオン
が活性化されていない領域であることにより、LDD構
造を有する薄膜トランジスタと同様の効果を有する薄膜
トランジスタを、LDD構造を有する薄膜トランジスタ
よりも低コストで得ることができる。
【0045】また、チャネル領域及び高抵抗領域の下層
に遮光層が形成されていることにより、リーク電流を低
減することができ、信頼性の高い薄膜トランジスタを得
ることができる。
【0046】本発明の薄膜トランジスタの製造方法によ
れば、チャネル領域に隣接する領域の不純物イオンを活
性化しないことにより、LDD構造を有する薄膜トラン
ジスタと同様の効果を有する薄膜トランジスタを、LD
D構造を有する薄膜トランジスタよりも少ない製造工程
で得ることができる。
【0047】また、チャネル領域に隣接する領域の下層
に遮光層を形成し、遮光層をマスクとして、絶縁性基板
の裏面からレーザー光を照射することにより、不純物イ
オンを選択的に活性化させるためのマスクを用いること
なく、低コストかつ簡便にLDD構造を有する薄膜トラ
ンジスタと同様の効果を有する薄膜トランジスタを得る
ことができる。
【0048】また、チャネル領域に隣接する領域の下層
に遮光層を形成し、遮光層をマスクとして、絶縁性基板
の裏面から露光することで活性層上にマスクパターンを
形成し、マスクパターンをマスクとして、絶縁性基板の
表面からレーザー光を照射することにより、不純物イオ
ンを選択的に活性化させるためのマスクを用いることな
く、低コストかつ簡便にLDD構造を有する薄膜トラン
ジスタと同様の効果を有する薄膜トランジスタを得るこ
とができる。
【図面の簡単な説明】
【図1】(a)〜(d)は本発明に係わる薄膜トランジ
スタの製造方法を示す工程図である。
【図2】本発明に係わる薄膜トランジスタを示す平面図
である。
【図3】(a)〜(e)は本発明に係わる他の薄膜トラ
ンジスタの製造方法を示す工程図である。
【図4】(a)〜(d)は従来の薄膜トランジスタの製
造方法を示す工程図である。
【図5】従来のLDD構造を有する薄膜トランジスタを
示す断面図である。
【符号の説明】
1 絶縁性基板 2 遮光層 3 チャネル領域 4 高抵抗にする領域 5 絶縁膜 6 多結晶シリコン薄膜 7 ゲート絶縁膜 8 ゲート電極 9 不純物イオンを含む多結晶シリコン薄膜 10 低抵抗領域 11 高抵抗領域 12 層間絶縁膜 13 ソース電極 14 ドレイン電極 15 マスクパターン 21 絶縁性基板 22 遮光層 23 チャネル領域 25 絶縁膜 26 多結晶シリコン薄膜 27 ゲート絶縁膜 28 ゲート電極 29 不純物イオンを含む多結晶シリコン薄膜 32 層間絶縁膜 33 ソース電極 34 ドレイン電極 36 不純物イオンを活性化した多結晶シリコン薄膜 37 不純物イオンの低濃度領域 38 不純物イオンの高濃度領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/78 616N

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板上にシリコン薄膜からなる活
    性層が形成され、前記活性層はチャネル領域に隣接して
    高抵抗領域を有する薄膜トランジスタにおいて、前記高
    抵抗領域は、前記活性層に注入される不純物イオンが活
    性化されていない領域であることを特徴とする薄膜トラ
    ンジスタ。
  2. 【請求項2】 前記チャネル領域及び前記高抵抗領域の
    下層に遮光層が形成されていることを特徴とする請求項
    1記載の薄膜トランジスタ。
  3. 【請求項3】 絶縁性基板上に形成されたシリコン薄膜
    からなる活性層のチャネル領域以外に不純物イオンを注
    入し、レーザー光を照射することによって前記不純物イ
    オンを活性化させる薄膜トランジスタの製造方法におい
    て、前記チャネル領域に隣接する領域の前記不純物イオ
    ンを活性化しないことを特徴とする薄膜トランジスタの
    製造方法。
  4. 【請求項4】 前記チャネル領域に隣接する領域の下層
    に遮光層を形成し、前記遮光層をマスクとして、前記絶
    縁性基板の裏面から前記レーザー光を照射することを特
    徴とする請求項3記載の薄膜トランジスタの製造方法。
  5. 【請求項5】 前記チャネル領域に隣接する領域の下層
    に遮光層を形成し、前記遮光層をマスクとして、前記絶
    縁性基板の裏面から露光することで前記活性層上にマス
    クパターンを形成し、前記マスクパターンをマスクとし
    て、前記絶縁性基板の表面から前記レーザー光を照射す
    ることを特徴とする請求項3記載の薄膜トランジスタの
    製造方法。
JP31840396A 1996-04-03 1996-11-29 薄膜トランジスタ及びその製造方法 Pending JPH09326495A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31840396A JPH09326495A (ja) 1996-04-03 1996-11-29 薄膜トランジスタ及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-81458 1996-04-03
JP8145896 1996-04-03
JP31840396A JPH09326495A (ja) 1996-04-03 1996-11-29 薄膜トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH09326495A true JPH09326495A (ja) 1997-12-16

Family

ID=26422481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31840396A Pending JPH09326495A (ja) 1996-04-03 1996-11-29 薄膜トランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JPH09326495A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004867A (ja) * 2006-06-26 2008-01-10 Denso Corp 半導体装置の製造方法
JP2010010161A (ja) * 2008-06-24 2010-01-14 Hitachi Displays Ltd 表示装置およびその製造方法
WO2011125156A1 (ja) * 2010-04-02 2011-10-13 トヨタ自動車株式会社 ダイオード領域とigbt領域を有する半導体基板を備える半導体装置
US8441016B2 (en) 2009-07-14 2013-05-14 Sharp Kabushiki Kaisha Thin-film transistor, display device, and manufacturing method for thin-film transistors

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004867A (ja) * 2006-06-26 2008-01-10 Denso Corp 半導体装置の製造方法
JP2010010161A (ja) * 2008-06-24 2010-01-14 Hitachi Displays Ltd 表示装置およびその製造方法
US8441016B2 (en) 2009-07-14 2013-05-14 Sharp Kabushiki Kaisha Thin-film transistor, display device, and manufacturing method for thin-film transistors
WO2011125156A1 (ja) * 2010-04-02 2011-10-13 トヨタ自動車株式会社 ダイオード領域とigbt領域を有する半導体基板を備える半導体装置
US8686467B2 (en) 2010-04-02 2014-04-01 Toyota Jidosha Kabushiki Kaisha Semiconductor device comprising semiconductor substrate and having diode region and IGBT region

Similar Documents

Publication Publication Date Title
JP3409542B2 (ja) 半導体装置の製造方法
KR100229676B1 (ko) 셀프얼라인 박막트랜지스터 제조방법
US6541323B2 (en) Method for fabricating polysilicon thin film transistor
JPH11514152A (ja) 薄膜トランジスタを具える電子デバイスの製造方法
US6534350B2 (en) Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step
JPH09326495A (ja) 薄膜トランジスタ及びその製造方法
KR19990075412A (ko) 박막 트랜지스터 및 그 제조 방법
CN109637932B (zh) 薄膜晶体管及其制备方法
GB2358079A (en) Thin film transistors
JP3358284B2 (ja) 薄膜トランジスタの製造方法
KR100493378B1 (ko) 다결정 실리콘 박막트랜지스터의 제조 방법
JP2639629B2 (ja) 半導体装置およびその作製方法
JP3923600B2 (ja) 薄膜トランジスタの製造方法
EP0955674B1 (en) Fabrication of hybrid polycrystalline and amorphous silicon structures
KR100239782B1 (ko) 박막트랜지스터의 제조방법
JP4160174B2 (ja) 半導体装置
JPH07193245A (ja) 薄膜トランジスタの製造方法
KR100510732B1 (ko) 다결정 실리콘 박막트랜지스터의 제조 방법
KR101186515B1 (ko) 폴리 실리콘 액정표시소자의 구조 및 그 제조방법
JP3190841B2 (ja) 順スタガ型薄膜トランジスタ
KR100631019B1 (ko) 박막 트랜지스터 및 그 제조방법
JP3467571B2 (ja) 薄膜トランジスタの製造方法
JP3393834B2 (ja) 半導体装置の作製方法
KR100542304B1 (ko) 액정 표시 장치-박막 트랜지스터의 제조방법
JP3293568B2 (ja) 薄膜トランジスタ