JP2010010161A - 表示装置およびその製造方法 - Google Patents

Abstract

【課題】オフ電流の増加を抑制できる薄膜トランジスタを備える表示装置の提供。
【解決手段】薄膜トランジスタが基板に形成されている表示装置であって、
前記薄膜トランジスタは、前記基板側から、ゲート電極、前記ゲート電極をも被って形成されるゲート絶縁膜、前記ゲート絶縁膜の上面に前記ゲート電極を跨いで形成される半導体層を備え、
前記半導体層は、チャネル領域、ソース・ドレイン領域が形成されているとともに、前記チャネル領域とソース・ドレイン領域の間にＬＤＤ領域を有し、
平面的に観て、前記チャネル電極は前記ＬＤＤ領域側に張り出すことなく前記ゲート領域と重ねられて形成され、非導電性の光吸収材層が、前記ＬＤＤ領域と重ねられて、前記ゲート電極と同層にあるいは前記ゲート電極の下層に形成されている。
【選択図】図１

Description

本発明は表示装置およびその製造方法に係り、特に、その基板に薄膜トランジスタが形成されている表示装置に関する。

いわゆるアクティブ・マトリックス型の表示装置は、その基板上の表示領域にマトリックス状に配置される複数の画素を有し、前記表示領域の周辺に前記各画素を独立に駆動する駆動回路（走査信号駆動回路、映像信号駆動回路）が形成されたものが知られている。

このような表示装置は、行方向に配列される各画素を、それらに共通に設けられたゲート信号線を介して走査信号駆動回路からの信号（走査信号）によって列方向に順次選択し、この選択のタイミングに合わせて、列方向に配列される各画素に共通に設けられたドレイン信号線を介して映像信号回路から前記選択された各画素に信号（映像信号）を供給するようになっている。

このため、前記各画素には前記走査信号の供給によってオンされ該オンの際に映像信号を当該画素に取り込むための薄膜トランジスタが備えられ、前記駆動回路においてもたとえばシフトレジスタを構成するための多数の薄膜トランジスタが備えられた構成となっている。

ここで、薄膜トランジスタは、いわゆるＭＩＳ（Metal Insulator Semiconductor）型構造からなり、そのゲート電極が、半導体層よりも下層に配置されるもの（ボトムゲート型と称される）、半導体層よりも上層に配置されるもの（トップゲート型と称される）が知られている。

この場合、該薄膜トランジスタが形成される基板の裏面側にバックライトが配置される場合、該薄膜トランジスタはボトムゲート型で形成することが好ましいとされる。ゲート電極が遮光膜の機能を果たし、前記バックライトの光が半導体層に照射されるのを防ぎ、薄膜トランジスタのフォトコンによるオフ電流の増加を回避できるからである。

また、薄膜トランジスタは、半導体層のソース・ドレイン領域は、それらのゲート電極と近接する部分において、前記ゲート電極との間に電界集中が起こり易いことから、半導体層の前記部分において不純物濃度の低いＬＤＤ（Lightly Doped Drain）層を形成したものが知られている。

ボトムゲート型であって前記ＬＤＤ層を設けた薄膜トランジスタの構成としてはたとえば下記特許文献１に開示がなされている。
特開２００２−１４１５１４号公報

しかし、上記特許文献１に開示された薄膜トランジスタは、そのゲート電極が、平面的に観て、チャネル領域と一致して配置されているため、前記ＬＤＤ層にはバックライトからの光が照射され、依然としてオフ電流が増加する構成となっている。

このことから、ゲート電極を前記ＬＤＤ層の形成領域にまで張り出させ、いわゆるＧＯＬＤ（Gate Overlapped LDD）構造を採用することを試みたが、フォトコンによる影響は少なくなるものの、負バイアスが大きくなるにともなうオフ電流が著しく増大するといった不都合が生じた。

本発明の目的は、オフ電流の増加を抑制できる薄膜トランジスタを備える表示装置を提供することにある。

本発明の構成は、たとえば、以下のようなものとすることができる。

（１）本発明の表示装置は、たとえば、薄膜トランジスタが基板に形成されている表示装置であって、
前記薄膜トランジスタは、前記基板側から、ゲート電極、前記ゲート電極をも被って形成されるゲート絶縁膜、前記ゲート絶縁膜の上面に前記ゲート電極を跨いで形成される半導体層を備え、
前記半導体層は、チャネル領域、ソース・ドレイン領域が形成されているとともに、前記チャネル領域とソース・ドレイン領域の間にＬＤＤ領域を有し、
平面的に観て、前記チャネル電極は前記ＬＤＤ領域側に張り出すことなく前記ゲート領域と重ねられて形成され、非導電性の光吸収材層が、前記ＬＤＤ領域と重ねられて、前記ゲート電極と同層にあるいは前記ゲート電極の下層に形成されていることを特徴とする。

（２）本発明の表示装置は、たとえば、（１）の構成を前提とし、前記光吸収材層は、平面的に観て、前記チャネル領域およびＬＤＤ領域に重ねられて形成され、前記ゲート電極は、前記光吸収材層の上層に形成され、前記チャネル領域に重ねられて形成されていることを特徴とする。

（３）本発明の表示装置は、たとえば、（１）の構成を前提とし、前記光吸収材層は、アモルファスシリコンであることを特徴とする。

（４）本発明の表示装置は、たとえば、（１）の構成を前提とし、前記光吸収材層は、アモルファスシリコンゲルマニウムであることを特徴とする。

（５）本発明の表示装置は、たとえば、（１）の構成を前提とし、前記光吸収材層は、アモルファスゲルマニウムであることを特徴とする。

（６）本発明の表示装置の製造方法は、たとえば、薄膜トランジスタが基板に形成されている表示装置の製造方法であって、
前記薄膜トランジスタは、
少なくとも、前記基板にパターン化された光吸収材層を形成する工程と、
前記光吸収材層の中央を交差して配置されるゲート電極を形成する工程と、
前記ゲート電極および光吸収材層を被って絶縁膜を形成する工程と、
前記絶縁膜上に前記ゲート電極と交差し前記光吸収材層の外方に延在する半導体層を形成する工程と、
前記光吸収材層と重なる部分の半導体層上にマスクを形成する工程と、
前記マスク上から不純物をドープして前記半導体層にソース・ドレイン領域を形成する工程と、
前記マスクをアッシングして前記半導体層のチャネル領域上に該マスクを残存させる工程と、
残存された前記マスク上から不純物をドープしてＬＤＤ領域を形成する工程
を経て形成することを特徴とする。

（７）本発明による表示装置の製造方法は、たとえば、（６）の構成を前提とし、前記光吸収材層は、アモルファスシリコンであることを特徴とする。

（８）本発明による表示装置の製造方法は、たとえば、（６）の構成を前提とし、前記光吸収材層は、アモルファスシリコンゲルマニウムであることを特徴とする。

（９）本発明による表示装置の製造方法は、たとえば、（６）の構成を前提とし、前記光吸収材層は、アモルファスゲルマニウムであることを特徴とする。

（１０）本発明による表示装置の製造方法は、たとえば、薄膜トランジスタが透明基板に形成されている表示装置の製造方法であって、
前記薄膜トランジスタは、
少なくとも、前記透明基板にパターン化された光吸収材層を形成する工程と、
前記光吸収材層の中央を交差して配置されるゲート電極を形成する工程と、
前記絶縁膜上に前記ゲート電極と交差し前記光吸収材層の外方に延在する半導体層を形成する工程と、
前記半導体層の上方に該半導体層をも被ってフォトレジスト膜を形成する工程と、
前記透明基板の前記半導体層か形成された面と反対側の面からの露光により、チャネル領域において膜厚が厚くＬＤＤ領域において膜厚が薄い前記フォトレジスト膜からなるマスクを形成する工程と、
前記マスク上から不純物をドープして前記半導体層にソース・ドレイン領域を形成する工程と、
前記マスクをアッシングして前記半導体層のチャネル領域上に該マスクを残存させる工程と、
残存された前記マスク上から不純物をドープしてＬＤＤ領域を形成する工程を経て形成することを特徴とする。

（１１）本発明の表示装置の製造方法は、たとえば、（１０）の構成を前提とし、前記光吸収材層は、アモルファスシリコンであることを特徴とする。

（１２）本発明の表示装置の製造方法は、たとえば、（１０）の構成を前提とし、前記光吸収材層は、アモルファスシリコンゲルマニウムであることを特徴とする。

（１３）本発明の表示装置の製造方法は、たとえば、（１０）の構成を前提とし、前記光吸収材層は、アモルファスゲルマニウムであることを特徴とする。

なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。

このような表示装置によれば、オフ電流の増加を抑制できるようになる。本発明の他の効果については、明細書全体の記載から明らかにされる。

本発明の実施例を、図面を参照しながら説明する。なお、各図および各実施例において、同一又は類似の構成要素には同じ符号を付している。

〈実施例１〉
（表示装置の全体構成）
図２は、本発明による表示装置の実施例１を示す平面図である。図２は、たとえば携帯電話器に組み込まれる液晶表示装置の全体構成を示している。

図２において、液晶表示装置は、たとえばガラスからなる矩形状の基板ＳＵＢ１および基板ＳＵＢ２によって外囲器を構成するようになっている。基板ＳＵＢ１と基板ＳＵＢ２との間には液晶（図示せず）が挟持され、この液晶は、基板ＳＵＢ１と基板ＳＵＢ２を固定するシール材ＳＬによって封入されている。該シール材ＳＬによって液晶が封入された領域は、その僅かな周辺を除いた中央部において液晶表示領域ＡＲを構成するようになっている。この液晶表示領域ＡＲは複数の画素がマトリックス状に配置された領域となっている。

前記基板ＳＵＢ１の下側辺部は、基板ＳＵＢ２から露出する部分を有し、この部分には、外部から信号を入力させるフレキシブル基板ＦＰＣの一端が接続されるようになっている。また、前記基板ＳＵＢ１上において、前記フレキシブル基板ＦＰＣと前記基板ＳＵＢ２の間の領域にはチップからなる半導体装置ＳＣＮが搭載されている。この半導体装置ＳＣＮは、基板ＳＵＢ１の面に形成された配線ＷＬを介して前記フレキシブル基板ＦＰＣからの各信号が入力されるようになっている。

また、シール材ＳＬと前記液晶表示領域ＡＲの間の領域であって、該液晶表示領域Ａのたとえば左側の領域には走査信号駆動回路Ｖ、下側の領域にはＲＧＢスイッチング回路ＲＧＢＳが形成されている。これら走査信号駆動回路Ｖ、およびＲＧＢスイッチング回路ＲＧＢＳには前記半導体装置ＳＣＮから信号が供給されるようになっている。走査信号駆動回路Ｖは後述する複数のゲート信号線ＧＬに走査信号を順次供給するための回路からなり、ＲＧＢスイッチング回路ＲＧＢＳは後述する複数のドレイン信号線ＤＬに供給する映像信号を赤色用、緑色用、および青色用ごとに時系列的に切り替える回路からなっている。

ここで、前記走査信号駆動回路ＶおよびＲＧＢスイッチング回路ＲＧＢＳは、前記液晶表示領域ＡＲ内の画素の形成と並行して基板ＳＵＢ１上に形成される回路であり、それぞれ複数の薄膜トランジスタ（図示せず）を備えて構成されるようになっている。

前記液晶表示領域ＡＲには、ゲート信号線ＧＬ、ドレイン信号線ＤＬ、および対向電圧信号線ＣＬが形成されている。前記ゲート信号線ＧＬは、図中ｘ方向に延在しｙ方向に並設され、それらの左側端は、前記走査信号駆動回路Ｖに接続されている。前記ドレイン信号線ＤＬは、図中ｙ方向に延在しｘ方向に並設され、それらの下端は、前記ＲＧＢスイッチング回路ＲＧＢＳに接続されている。前記対向電圧信号線ＣＬは、隣接するゲート信号線ＧＬの間に該ゲート信号線ＧＬと並行に形成され、その一端（たとえば図中右側端）は共通に接続され、前記半導体装置ＳＣＮから基準信号（映像信号に対して基準となる信号）が供給されるようになっている。

隣接する一対のゲート信号線ＧＬと隣接する一対のドレイン信号線ＤＬとで囲まれる領域（たとえば図中点線楕円枠内）は画素ＰＩＸの領域に相当するようになっている。画素ＰＩＸは、図中実線楕円枠Ａ内の拡大された図に示すように、ゲート信号線ＧＬからの走査信号によってオンされる薄膜トランジスタＴＦＴと、このオンされた薄膜トランジスタＴＦＴを介してドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸと、前記対向電圧信号線ＣＬに接続され基準信号が供給される対向電極ＣＴを備えて構成されている。画素電極ＰＸと対向電極ＣＴの間には電圧差に応じた電界が生じ、この電界によって液晶が駆動されるようになっている。

図２では、携帯電話器に組み込まれる液晶表示装置を例に揚げて説明したが、本発明は、この種の液晶表示装置に限定されることはない。

（薄膜トランジスタの構成）
図１は、前記基板ＳＵＢ１上に形成される薄膜トランジスタの実施例１の断面図である。ここで、図１に示す薄膜トランジスタは、前記画素ＰＩＸ、走査信号駆動回路Ｖ、ＲＧＢスイッチング回路ＲＧＢＳにそれぞれ備えられる薄膜トランジスタの全てに適用させる必要はない。特に、オフ電流の増加を抑制する必要のある薄膜トランジスタだけに適用するようにしてもよい。

図１において、基板ＳＵＢ１があり、この基板ＳＵＢ１の表面にはたとえばシリコン窒化膜等からなる下地層２が形成されている。この下地層２は、基板ＳＵＢ１内の不純物が後述の薄膜トランジスタの半導体層ＰＳへ侵入してしまうのを阻止する層となっている。

前記下地層２上に薄膜トランジスタの形成領域の一部に光吸収材層３が形成されている。前記光吸収材層３はたとえば非導電性のアモルファスシリコンからなっている。前記光吸収層３は、後述の薄膜トランジスタの半導体層ＰＳに形成されるチャネル領域７およびＬＤＤ領域１１に重なるように形成され、該薄膜トランジスタのソース・ドレイン領域１０に重ならないように形成されている。

前記光吸収材層３の上面にゲート電極４が形成されている。このゲート電極４は前記半導体層ＰＳのチャネル領域７に重なるように形成され、前記ＬＤＤ領域１１に重ならない部分を有するように形成されている。なお、このゲート電極４は信号線を兼ねて構成されていてもよく、この場合、該信号線は図中紙面裏から表にかけて走行するようになっている。

基板ＳＵＢ１上に、前記ゲート電極４、光吸収材層３、および下地層２をも被って絶縁膜６が形成されている。この絶縁膜６は薄膜トランジスタの形成領域においてゲート絶縁膜（以下、前記絶縁膜６をゲート絶縁膜と称する場合がある）として機能するようになっている。

前記絶縁膜６の上面に、たとえばポリシリコンからなる半導体層ＰＳが形成されている。この半導体層ＰＳは薄膜トランジスタの半導体層となるもので、前記ゲート電極４の走行方向に交差するようにして形成されている。前記半導体層ＰＳは、前記ゲート電極４と重なる部分においてチャネル領域７が、該チャネル領域７の両脇であって前記光吸収材層３と重なる部分においてＬＤＤ層１１が、該ＬＤＤ層１１の外方であって前記光吸収材層３と重ならない部分においてソース・ドレイン領域１０が形成されている。ここで、ＭＩＳ（Metal Insulator Semiconductor）型の薄膜トランジスタにおいて、その使用態様によって、前記ソース・ドレイン領域１０は、一方がソース領域となり、他方がドレイン領域として機能するが、この明細書では、説明を簡単にするため、いずれの領域もソース・ドレイン領域１０と称する。

半導体層ＰＳのチャネル領域７、ＬＤＤ領域１１、およびソース・ドレイン領域１０は、その順番で、不純物濃度が高くなるように構成されている。前記ＬＤＤ領域１１は、前記ゲート電極４と前記ソース・ドレイン領域１０との間の電界集中を緩和させるための層となっている。

基板ＳＵＢ１上に、たとえば無機絶縁膜８あるいは、無機絶縁膜８および絶縁膜１２の積層体からなる層間膜が形成されている。

前記層間膜上には、該層間膜に形成されたスルーホールＴＨを通して、前記半導体層ＰＳの前記ソース・ドレイン領域１０に電気的に接続されたソース・ドレイン電極１３が形成されている。このソース・ドレイン電極１３は信号線の一部を構成し、たとえば図示しない他の薄膜トランジスタと接続されている。

このように構成された薄膜トランジスタは、基板ＳＵＢ１の裏面からバックライトの光が照射されても、その光は前記光吸収材層３によって光吸収され、ＬＤＤ層１１への光照射量を大幅に低減させることができる。このため、前記ＬＤＤ層１１に発生するフォトコンの量も大幅に低減でき、オフ電流の増加を大幅に抑制できるようになる。また、前記光吸収材層３は非導電性であることから、前記ゲート電極４をＬＤＤ領域１１にまで張り出させて構成させることによって発生する負バイアスの増加にともなうオフ電流の増加の不都合を回避できるようになる。

（薄膜トランジスタの製造方法）
図３（ａ）ないし（ｄ）、および図４（ａ）、（ｂ）は、図１に示した薄膜トランジスタの製造方法の一実施例を示す工程図である。以下、工程順に説明をする。

工程１．（図３（ａ））
基板ＳＵＢ１の表面に、下地層２、光吸収材層３ａ、および金属等からなる導電層４ａを順次形成する。

工程２．（図３（ｂ））
前記導電層４ａの上面に、周知のフォトレジスト技術によって所定パターンのフォトレジスト膜５を形成する。このフォトレジスト膜５のパターンは、前記光吸収材層３ａにおいて得ようとするパターンに合わせて形成する。

前記フォトレジスト膜５をマスクとして、前記導電層４ａをエッチングし、さらに前記フォトレジスト膜５の端側面から内側へ約１μｍのサイドエッチングを施してゲート電極４を形成する。その後、前記フォトレジスト膜５を残存させたまま、該フォトレジスト膜５をマスクとして前記光吸収材層３ａをドライエッチングし、パターン化された光吸収材層３を形成する。

工程３．（図３（ｃ））
前記フォトレジスト膜５を除去する。そして、基板ＳＵＢ１の表面にゲート電極４、光吸収材層３、下地層２を被ってゲート絶縁膜６を形成する。

前記ゲート絶縁膜６の表面にアモルファスシリコンからなる半導体層を形成し、この半導体層をレーザー照射することにより多結晶化し、ポリシリコンからなる半導体層を形成する。その後、フォトリソグラフィ技術による選択エッチング法を用いて島状の半導体層ＰＳを形成する。なお、この半導体層ＰＳとしては、必ずしもポリシリコン等の多結晶化された半導体層に限らず、アモルファスシリコン等のように非晶質の半導体層であってもよい。

基板ＳＵＢ１上に、前記半導体層ＰＳをも被って無機絶縁膜８を形成する。そして、前記無機絶縁膜８を通してたとえばＰ（−）型不純物を前記半導体層ＰＳにドープし、前記半導体層ＰＳを所定の不純物濃度にする。なお、この不純物のドープは前記無機絶縁膜８の形成前に行うようにしてもよい。

工程４．（図３（ｄ））
前記無機絶縁膜８上に、周知のフォトレジスト技術によって所定パターンのフォトレジスト膜９を形成する。このフォトレジスト膜９は、前記半導体層ＰＳにおいて、チャネル形成領域、ＬＤＤ形成領域を被い、ソース・ドレイン形成領域を被うことのないパターンで形成する。

そして、前記フォトレジスト膜９をマスクとし、たとえばＮ（＋）型不純物を前記半導体層ＰＳにドープすることによって、ソース・ドレイン形成領域を所定の不純物濃度とし、これにより、ソース・ドレイン領域１０を形成する。なお、この不純物のドープも前記無機絶縁膜８の形成前に行うようにしてもよい。

工程５．（図４（ａ））
前記フォトレジスト膜９をアッシングし、該フォトレジスト膜９が前記半導体層ＰＳのチャネル形成領域上において残存し、ＬＤＤ形成領域上において除去されるまで前記アッシングを行う。これにより、前記半導体層ＰＳのチャネル形成領域上に形成されるフォトレジスト膜９'を形成でき、フォトリソグラフィ技術の適用を回避できる効果を奏する。

そして、残存されたフォトレジスト膜９'をマスクとし、たとえばＮ（−）型不純物を前記半導体層ＰＳにドープすることによって、ＬＤＤ形成領域を所定の不純物濃度とし、これにより、ＬＤＤ領域１１を形成する。この場合、半導体層ＰＳの各ＬＤＤ領域１１の間の領域がチャネル領域７となる。なお、この不純物のドープも前記無機絶縁膜８の形成前に行うようにしてもよい。

工程６．（図４（ｂ））
前記フォトレジスト膜９'を除去する。そして、絶縁膜１２を形成する。次に、前記絶縁膜１２および無機絶縁膜８にスルーホールＴＨを形成し、前記半導体層ＰＳのソース・ドレイン領域１０の一部を露出する。そして、前記絶縁膜１２上に、前記スルーホールＴＨを通して前記ソース・ドレイン領域１０と電気的に接続されたソース・ドレイン電極１３を形成する。

〈実施例２〉
図１に示した薄膜トランジスタは、その光吸収材層３をアモルファスシリコンで形成したものである。しかし、これに限定されることはなく、アモルファスシリコンゲルマニウム、あるいはアモルファスゲルマニウムであってもよい。また、前記光吸収材層３をたとえば黒色顔料を含有させた樹脂層によって構成してもよい。

また、図１に示した薄膜トランジスタは、その光吸収材層３をゲート電極４の下層に該ゲート電極４を重畳させて形成したものである。しかし、これに限定されることはなく、前記ゲート電極４と光吸収材層３を同層に形成し、前記ゲート電極４の周辺に前記光吸収材層３が配置される構成としてもよい。

〈実施例３〉
図５（ａ）ないし（ｄ）、および図６（ａ）、（ｂ）は、図１に示した薄膜トランジスタの製造方法の他の実施例を示す工程図である。実施例１における製造方法の場合と比較して、図５（ｄ）、図６（ａ）、および図６（ｂ）が異なっている。以下、工程順に説明をする。

工程１（図５（ａ））
基板ＳＵＢ１の表面に、下地層２、光吸収材層３ａ、および金属等からなる導電層４ａを順次形成する。

工程２（図５（ｂ））
前記導電層４ａの上面に、周知のフォトレジスト技術によって所定パターンのフォトレジスト膜５を形成する。このフォトレジスト膜５のパターンは、前記光吸収材層３ａにおいて得ようとするパターンに合わせて形成する。

前記フォトレジスト膜５をマスクとして、前記導電層４ａをエッチングし、さらに前記フォトレジスト膜５の端側面から内側へ約１μｍのサイドエッチングを施してゲート電極４を形成する。その後、前記フォトレジスト膜５を残存させたまま、該フォトレジスト膜５をマスクとして前記光吸収材層３ａをドライエッチングし、パターン化された光吸収材層３を形成する。

工程３（図５（ｃ））
前記フォトレジスト膜５を除去する。そして、基板ＳＵＢ１の表面にゲート電極４、光吸収材層３、下地層２を被って絶縁膜６を形成する。

前記絶縁膜６の表面にアモルファスシリコンからなる半導体層を形成し、この半導体層をレーザー照射することにより多結晶化し、ポリシリコンからなる半導体層を形成する。その後、フォトリソグラフィ技術による選択エッチング法を用いて島状の半導体層ＰＳを形成する。なお、この半導体層ＰＳとしては、必ずしもポリシリコン等の多結晶化された半導体層に限らず、アモルファスシリコン等のように非晶質の半導体層であってもよい。

基板ＳＵＢ１上に、前記半導体層ＰＳをも被って無機絶縁膜８を形成する。そして、前記無機絶縁膜８を通してたとえばＰ（−）型不純物を前記半導体層ＰＳにドープし、前記半導体層ＰＳを所定の不純物濃度にする。なお、この不純物のドープは前記無機絶縁膜８の形成前に行うようにしてもよい。

工程４（図５（ｄ））
前記無機絶縁膜８側の面の全域にフォトレジスト膜９を形成する。そして、基板ＳＵＢ１の裏面側から露光を行うことによって、前記フォトレジスト膜９を感光させる。

この場合、前記ゲート電極４が形成されている領域は遮光され、前記光吸収材層３が形成され前記ゲート電極４が形成されていない領域は若干の光が透過し、前記光吸収材層３が形成されていない領域は光が充分に透過するようになる。

工程５（図６（ａ））
前記フォトレジスト膜９の現像によってフォトレジスト膜９'を形成する。該フォトレジスト膜９'は、前記ゲート電極４が形成されている領域上のフォトレジスト膜（図中符号９ａで示す）において膜減りは僅かとなり、前記光吸収材層３が形成され前記ゲート電極４が形成されていない領域上のフォトレジスト膜（図中符号９ｂで示す）において膜減りは比較的大きく、前記光吸収材層３が形成されていない領域のフォトレジスト膜は完全に除去されるようになる。

そして、このフォトレジスト膜９'をマスクとして、たとえばＮ（＋）型不純物をドープすることにより、ソース・ドレイン形成領域を所定の不純物濃度とし、これにより、ソース・ドレイン領域１０を形成する。

工程６（図６（ｂ））
前記フォトレジスト膜９'をアッシングし、該フォトレジスト膜９'が前記半導体層ＰＳのチャネル形成領域上において残存し、ＬＤＤ形成領域上において除去されるまで前記アッシングを行う。これにより、前記半導体層ＰＳのチャネル形成領域上のみに形成されるフォトレジスト膜９"を形成でき、フォトリソグラフィ技術の適用を回避できる効果を奏する。

そして、残存されたフォトレジスト膜９"をマスクとし、たとえばＮ（−）型不純物を前記半導体層ＰＳにドープすることによって、ＬＤＤ形成領域を所定の不純物濃度とし、これにより、ＬＤＤ領域１１を形成する。この場合、半導体層ＰＳの各ＬＤＤ領域１１の間の領域がチャネル領域７となる。なお、この不純物のドープも前記無機絶縁膜８の形成前に行うようにしてもよい。

工程６（図６（ｃ））
前記フォトレジスト膜９"を除去する。そして、絶縁膜１２を形成する。次に、前記絶縁膜１２および無機絶縁膜８にスルーホールＴＨを形成し、前記半導体層ＰＳのソース・ドレイン領域１０の一部を露出する。そして、前記絶縁膜１２上に、前記スルーホールＴＨを通して前記ソース・ドレイン領域１０と電気的に接続されたソース・ドレイン電極１３を形成する。

本発明による表示装置およびその製造方法は、たとえば液晶表示装置を対象として説明したものである。しかし、これに限定されることはなく、たとえば有機ＥＬ表示装置等の他の表示装置においても適用できる。

本発明による表示装置の基板に形成される薄膜トランジスタの一実施例を示す断面図である。 本発明による表示装置の一実施例を示す概略平面図である。 図４とともに、本発明による表示装置の製造方法の一実施例を示す構成図で、薄膜トランジスタの製造の工程図を示している。 図３とともに、本発明による表示装置の製造方法の一実施例を示す構成図で、薄膜トランジスタの製造の工程図を示している。 図６とともに、本発明による表示装置の製造方法の他の実施例を示す構成図で、薄膜トランジスタの製造の工程図を示している。 図５とともに、本発明による表示装置の製造方法の他の実施例を示す構成図で、薄膜トランジスタの製造の工程図を示している。

符号の説明

ＳＵＢ１、ＳＵＢ２……基板、ＳＬ……シール材、ＡＲ……液晶表示領域、Ｖ……走査信号駆動回路、ＲＧＢＳ……ＲＧＢスイッチング回路、ＳＣＮ……半導体装置、ＦＰＣ……フレキシブル基板、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＣＬ……対向電圧信号線、ＴＦＴ……薄膜トランジスタ、ＰＸ……画素電極、ＣＴ……対向電極、ＰＩＸ……画素、ＰＳ……半導体層、ＴＨ……スルーホール、ＰＡＳ……保護膜、２……下地層、３……光吸収材層、４……ゲート電極、５、９、９'、９"……フォトレジスト膜、６……ゲート絶縁膜、７……チャネル領域、１０……ソース・ドレイン領域、１１……ＬＤＤ領域、８……無機絶縁膜、１２……絶縁膜、１３……ソース・ドレイン電極。

Claims (13)

1. 薄膜トランジスタが基板に形成されている表示装置であって、
   前記薄膜トランジスタは、前記基板側から、ゲート電極、前記ゲート電極をも被って形成されるゲート絶縁膜、前記ゲート絶縁膜の上面に前記ゲート電極を跨いで形成される半導体層を備え、
   前記半導体層は、チャネル領域、ソース・ドレイン領域が形成されているとともに、前記チャネル領域とソース・ドレイン領域の間にＬＤＤ領域を有し、
   平面的に観て、前記チャネル電極は前記ＬＤＤ領域側に張り出すことなく前記ゲート領域と重ねられて形成され、非導電性の光吸収材層が、前記ＬＤＤ領域と重ねられて、前記ゲート電極と同層にあるいは前記ゲート電極の下層に形成されていることを特徴とする表示装置。
2. 前記光吸収材層は、平面的に観て、前記チャネル領域およびＬＤＤ領域に重ねられて形成され、前記ゲート電極は、前記光吸収材層の上層に形成され、前記チャネル領域に重ねられて形成されていることを特徴とする請求項１に記載の表示装置。
3. 前記光吸収材層は、アモルファスシリコンであることを特徴とする請求項１に記載の表示装置。
4. 前記光吸収材層は、アモルファスシリコンゲルマニウムであることを特徴とする請求項１に記載の表示装置。
5. 前記光吸収材層は、アモルファスゲルマニウムであることを特徴とする請求項１に記載の表示装置。
6. 薄膜トランジスタが基板に形成されている表示装置の製造方法であって、
   前記薄膜トランジスタは、
   少なくとも、前記基板にパターン化された光吸収材層を形成する工程と、
   前記光吸収材層の中央を交差して配置されるゲート電極を形成する工程と、
   前記ゲート電極および光吸収材層を被って絶縁膜を形成する工程と、
   前記絶縁膜上に前記ゲート電極と交差し前記光吸収材層の外方に延在する半導体層を形成する工程と、
   前記光吸収材層と重なる部分の半導体層上にマスクを形成する工程と、
   前記マスク上から不純物をドープして前記半導体層にソース・ドレイン領域を形成する工程と、
   前記マスクをアッシングして前記半導体層のチャネル領域上に該マスクを残存させる工程と、
   残存された前記マスク上から不純物をドープしてＬＤＤ領域を形成する工程
   を経て形成することを特徴とする表示装置の製造方法。
7. 前記光吸収材層は、アモルファスシリコンであることを特徴とする請求項６に記載の表示装置の製造方法。
8. 前記光吸収材層は、アモルファスシリコンゲルマニウムであることを特徴とする請求項６に記載の表示装置の製造方法。
9. 前記光吸収材層は、アモルファスゲルマニウムであることを特徴とする請求項６に記載の表示装置の製造方法。
10. 薄膜トランジスタが透明基板に形成されている表示装置の製造方法であって、
    前記薄膜トランジスタは、
    少なくとも、前記透明基板にパターン化された光吸収材層を形成する工程と、
    前記光吸収材層の中央を交差して配置されるゲート電極を形成する工程と、
    前記絶縁膜上に前記ゲート電極と交差し前記光吸収材層の外方に延在する半導体層を形成する工程と、
    前記半導体層の上方に該半導体層をも被ってフォトレジスト膜を形成する工程と、
    前記透明基板の前記半導体層か形成された面と反対側の面からの露光により、チャネル領域において膜厚が厚くＬＤＤ領域において膜厚が薄い前記フォトレジスト膜からなるマスクを形成する工程と、
    前記マスク上から不純物をドープして前記半導体層にソース・ドレイン領域を形成する工程と、
    前記マスクをアッシングして前記半導体層のチャネル領域上に該マスクを残存させる工程と、
    残存された前記マスク上から不純物をドープしてＬＤＤ領域を形成する工程を経て形成することを特徴とする表示装置の製造方法。
11. 前記光吸収材層は、アモルファスシリコンであることを特徴とする請求項１０に記載の表示装置の製造方法。
12. 前記光吸収材層は、アモルファスシリコンゲルマニウムであることを特徴とする請求項１０に記載の表示装置の製造方法。
13. 前記光吸収材層は、アモルファスゲルマニウムであることを特徴とする請求項１０に記載の表示装置の製造方法。

Images