JP2010039228A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2010039228A JP2010039228A JP2008202523A JP2008202523A JP2010039228A JP 2010039228 A JP2010039228 A JP 2010039228A JP 2008202523 A JP2008202523 A JP 2008202523A JP 2008202523 A JP2008202523 A JP 2008202523A JP 2010039228 A JP2010039228 A JP 2010039228A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- thin film
- display device
- film transistor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】占有面積を増大させることなくオフリーク電流を低減できる薄膜トランジスタを備える表示装置の提供。
【解決手段】表示部が形成される基板に薄膜トランジスタを備える表示装置であって、
前記薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁間の上面に前記ゲート電極を跨って形成された半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜の上面に前記ゲート電極と重畳する箇所に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続される一対の電極とを備え、
前記一対の電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体から構成されている。
【選択図】図1
【解決手段】表示部が形成される基板に薄膜トランジスタを備える表示装置であって、
前記薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁間の上面に前記ゲート電極を跨って形成された半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜の上面に前記ゲート電極と重畳する箇所に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続される一対の電極とを備え、
前記一対の電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体から構成されている。
【選択図】図1
Description
本発明は表示装置に係り、特に、表示部が形成される基板に薄膜トランジスタを備える表示装置に関する。
たとえば、液晶表示装置は、液晶を挟持して対向配置される一対の基板の液晶側の面にマトリックス状に配列された複数の画素からなる表示部が形成され、これら各画素は独立に駆動され当該画素の液晶を通した光透過率が制御されるようになっている。
そして、いわゆるアクティブ・マトリックス型と称される液晶表示装置は、各画素にたとえばアモルファスシリコン(a−Si)の半導体層を備える薄膜トランジスタを備えて構成される。
これにより、行方向に配列された各画素(画素群)をそれらに共通に接続されているゲート信号線への信号供給によって前記薄膜トランジスタをオンさせ(画素群の選択)、このオン(選択)のタイミングに合わせて、列方向に配列された各画素に共通に接続されているドレイン信号線へ供給する信号(映像信号)を前記薄膜トランジスタを通して各画素に供給するようになっている。
この場合、前記薄膜トランジスタとして、いわゆるボトムゲート型と称されるものが知られている。すなわち、図7に示すように、半導体層ASに対してゲート電極GTがゲート絶縁膜GIを介して下層に位置づけられる構造からなり、比較的幅の狭いゲート電極GTを跨って半導体層ASが形成されている。前記半導体層ASの上面に、ゲート電極GTと重畳する領域を間にして互いに対向配置させた一対の電極TMを形成することによって、MIS(Metal Insulator Semiconductor)型の薄膜トランジスタTFTを構成できる。
この場合、半導体層ASがアモルファスシリコンの場合、電極ASとの界面に該半導体層に高濃度の不純物をドープされた高濃度半導体層HDSを介在させた構成とするのが通常である。該高濃度半導体層HDSをコンタクト層として機能させ、電極TMと半導体層ASとのオーミック接触を図らんがためである。
なお、図7に示す構成の説明は、ここでは、概略を示すのみに止める。後に、図7に対応した図を本発明の実施例として揚げ、その説明の際に、他の構成にまで及んで説明するからである。
本願発明の関連する文献としては、他に下記特許文献1等がある。
特開2003−107523号公報
図7に示した構成の薄膜トランジスタTFTは、上述したように、半導体層ASがゲート電極GTを跨って形成されているため、ゲート電極GTからはみ出した半導体層ASの両端部の領域に、それぞれ、基板SUB1を通してバックライトからの光Lが照射される場合がある。
この場合、光が照射された半導体層AS内にホトコンが発生し、その近傍に電極TMが存在するため、該ホトコンの発生によって生じる電流がドレイン電流として流れてしまうことになる。
この結果、薄膜トランジスタTFTのオフリーク電流を増大させるようになり、該薄膜トランジスタTFTを含む回路の高速化、消費電力の低減を阻害させることになってしまう。
このような不都合を解消する構造として、ゲート電極GTの幅を広く形成することによって、半導体層ASへの光の照射を該ゲート電極GTによって完全に遮断するようにしたものが知られているが、結果として薄膜トランジスタTFTの占有面積を増大させることになり、表示装置の画素の開口率の向上の妨げとなる不都合を有する。
本発明の目的は、占有面積を増大させることなくオフリーク電流を低減できる薄膜トランジスタを備える表示装置を提供することにある。
本発明の構成は、たとえば、以下のようなものとすることができる。
(1)本発明の表示装置は、表示部が形成される基板に薄膜トランジスタを備える表示装置であって、
前記薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁間の上面に前記ゲート電極を跨って形成された半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜の上面に前記ゲート電極と重畳する箇所に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続される一対の電極とを備え、
前記一対の電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体から構成されていることを特徴とする。
前記薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁間の上面に前記ゲート電極を跨って形成された半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜の上面に前記ゲート電極と重畳する箇所に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続される一対の電極とを備え、
前記一対の電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体から構成されていることを特徴とする。
(2)本発明の表示装置は、(1)において、前記半導体層はアモルファスシリコンからなることを特徴とする。
(3)本発明の表示装置は、(1)において、前記半導体層はポリシリコンからなることを特徴とする。
(4)本発明の表示装置は、(1)において、前記半導体層は、ポリシリコン層、およびアモルファスシリコン層の順次積層体からなることを特徴とする。
(5)本発明の表示装置は、(1)において、前記表示部は、複数の画素の集合体から構成され、前記画素のそれぞれに前記薄膜トランジスタが備えられていることを特徴とする。
(6)本発明の表示装置は、(1)において、前記表示部の周辺に前記表示部の各画素を駆動する回路が形成され、前記回路に前記薄膜トランジスタが備えられていることを特徴とする。
(7)本発明の表示装置は、(1)において、前記表示部は、複数の画素の集合体から構成されるとともに、カラー表示用の各色を担当する複数の隣接する画素をカラー表示用の単位画素として構成され、
各単位画素における同色を担当する画素毎に、順次、他の色を担当する画素に映像信号を供給する時分割駆動回路が備えられ、前記時分割駆動回路に前記薄膜トランジスタが備えられていることを特徴とする。
各単位画素における同色を担当する画素毎に、順次、他の色を担当する画素に映像信号を供給する時分割駆動回路が備えられ、前記時分割駆動回路に前記薄膜トランジスタが備えられていることを特徴とする。
(8)本発明の表示装置は、(1)において、表示装置は液晶表示装置であることを特徴とする。
(9)本発明の表示装置は、(8)において、前記薄膜トランジスタが形成される基板の液晶と反対側の面にバックライトが配置されていることを特徴とする。
なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
このように構成した表示装置によれば、占有面積を増大させることなくオフリーク電流を低減できる薄膜トランジスタを備えたものを得ることができる。
本発明のその他の効果については、明細書全体の記載から明らかにされる。
本発明の実施例を、図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。
〈実施例1〉
(表示領域の等価回路)
図2は、たとえば液晶表示装置の表示領域ARにおける等価回路図である。図2に示す等価回路は、液晶を挟持して対向配置される一対の基板のうち一方の基板の液晶側の面に形成されている。また、当該等価回路は実際の幾何学的配置に対応させて描いている。
(表示領域の等価回路)
図2は、たとえば液晶表示装置の表示領域ARにおける等価回路図である。図2に示す等価回路は、液晶を挟持して対向配置される一対の基板のうち一方の基板の液晶側の面に形成されている。また、当該等価回路は実際の幾何学的配置に対応させて描いている。
図2において、基板上に、図中x方向に延在しy方向に並設されるゲート信号線GLと、図中y方向に延在しx方向に並設されるドレイン信号線DLが形成されている。一対の隣接するゲート信号線GLと一対の隣接するドレイン信号線DLとで囲まれる領域は、画素PIXの領域(たとえば図中点線枠内で示す)を構成し、これら画素の領域が集合されて表示領域ARを構成するようになっている。
各画素PIXには、ゲート信号線GLからの信号(走査信号)によってオンされる薄膜トランジスタTFT、このオンされた薄膜トランジスタTFTを通してドレイン信号線DLからの信号(映像信号)が供給される画素電極PX、この画素電極PXと対をなし、対向電圧信号線CLを通して基準信号(映像信号に対して基準となる信号)が供給される対向電極CTを備えている。当該画素の液晶の分子は、画素電極PXと対向電極CTの間の電圧差(階調)に応じた電界によって駆動されるようになっている。
(画素の構成)
図3は、図2の点線枠内における画素PIXの構成を示した図で、図3(a)は平面図、図3(b)は図3(a)のb−b線における断面図を示している。また、図1(a)は、図3(a)に示す薄膜トランジスタTFT(図中点線枠内に示す)を拡大して示した平面図、図1(b)は、図1(a)のb−b線における断面図である。
図3は、図2の点線枠内における画素PIXの構成を示した図で、図3(a)は平面図、図3(b)は図3(a)のb−b線における断面図を示している。また、図1(a)は、図3(a)に示す薄膜トランジスタTFT(図中点線枠内に示す)を拡大して示した平面図、図1(b)は、図1(a)のb−b線における断面図である。
まず、図3(a)において、基板SUB1(図3(b)参照)の液晶側の面(表面)に、図中x方向に延在しy方向に並設されるゲート信号線GLが形成されている。このゲート信号線GLは当該画素の領域側に延在する突起部を有し、この突起部は後述の薄膜トランジスタTFTのゲート電極GTとして機能する。
基板SUB1の表面には、ゲート信号線GLをも被って絶縁膜GI(図3(b)、図1(b)参照)が形成されている。この絶縁膜GIは薄膜トランジスタTFTの形成領域において当該薄膜トランジスタTFTのゲート絶縁膜として機能する。
絶縁膜GIの表面にたとえばアモルファスシリコンからなる島状の半導体層ASが形成され、この半導体層ASはゲート電極GTを跨るようにして形成されている。すなわち、半導体層ASはゲート電極GTと交差するようにして配置され、その両端のそれぞれはゲート電極GTからはみ出した状態で形成されている。この半導体層ASは薄膜トランジスタTFTの半導体層となるものである。
絶縁膜GIの表面には、半導体層ASをも被って第1絶縁膜IN1(図3(b)、図1(b)参照)が形成されている。この第1絶縁膜IN1は、薄膜トランジスタTFTの形成領域において、半導体層ASの表面を露出させるスルーホールTH1、スルーホールTH2(図1参照)が形成されている。スルーホールTH1は後述のドレイン電極DTを半導体層ASと電気的に接続させるために設けられ、スルーホールTH2は後述のソース電極STを半導体層ASと電気的に接続させるために設けられる。ここで、スルーホールTH1、スルーホールTH2は、図1(a)、(b)に示すように、いずれもゲート電極GTと重畳する箇所に配置され、ゲート電極GTと交差する方向に互いに離間されて形成されている。すなわち、スルーホールTH1、スルーホールTH2はゲート電極GTからはみ出した箇所に形成されていないものとなっている。このように、前記第1絶縁膜IN1を設けるともに、スルーホールTH1、スルーホールTH2を上述した位置に形成することによって、後述で明らかとなるように、薄膜トランジスタTFTのオフリーク電流の低減を図ることができる。
図3(a)に戻り、第1絶縁膜IN1の表面には、図中y方向に延在されx方向に並設されるドレイン信号線DLが形成されている。ドレイン信号線DLは、薄膜トランジスタTFTの近傍において、該薄膜トランジスタTFT側に延在する突起部を有し、この突起部は該薄膜トランジスタTFTのドレイン電極DTを構成するようになっている。ここで、ドレイン信号線DLおよびドレイン電極DTは、高濃度の不純物がドープされた半導体層(以下、高濃度半導体層HDSと称する)と金属層MTとの順次積層体から構成され、図1(b)に示すように、ドレイン電極DTにおける前記高濃度半導体層HDSが前記スルーホールTH1を通して半導体層ASと接触することにより、該半導体層ASとドレイン電極DTとの電気的接続が図れるようになっている。ドレイン信号線DLおよびドレイン電極DTの形成の際に、同時に、薄膜トランジスタTFTのソース電極STが形成されるようになっている。ソース電極STは、ドレイン電極DTと同様に、高濃度半導体層HDSと金属層MTとの順次積層体から構成され、図1(b)に示すように、ソース電極STにおける前記高濃度半導体層HDSが前記スルーホールTH2を通して半導体層ASと接触することにより、該半導体層ASとソース電極STとの電気的接続が図れるようになっている。このソース電極STは、図3(a)に示すように、画素領域側に延在され、比較的広い面積を有するパッド部PDを有する。このパッド部PDは後述の画素電極PXと電気的な接続を図らんがために設けられる。
なお、ドレイン信号線DL、ドレイン電極DT、およびソース電極STの上述した構成は、第1絶縁膜IN1上に、高濃度半導体層HDS、金属層MTを順次形成し、一回のフォトリソグラフィ技術によって、金属層MT、高濃度半導体層HDSの順次エッチングによって形成することができる。
第1絶縁膜IN1の表面には、保護膜PAS(図3(b)、図1(b)参照)が形成されている。この保護膜PASは、薄膜トランジスタTFTの液晶との直接の接触を回避する膜で、たとえば、無機材料膜および有機材料膜の順次積層体から構成されている。有機材料膜として塗布により形成できる樹脂膜を選定することによって、表面が平坦な保護膜PASを構成することができる。
保護膜PASの表面には、たとえばITO(Indium Tin Oxide)の透明導電膜からなる対向電極CTが形成されている。この対向電極CTは画素領域の大部分を被って形成される面状の電極からなり、たとえば、図中x方向に隣接する他の画素領域の対向電極CTとドレイン信号線DLを跨いで相互に接続されている。これにより、図2に示した対向電圧信号線CLをも透明導電膜で形成した構成となっている。
保護膜PASの表面には、対向電極CTをも被って第2絶縁膜IN2が形成され、この第2絶縁膜IN2の表面の画素領域には、画素電極PXが形成されている。画素電極PXは、たとえば図中y方向に延在しx方向に並設される複数(図では2個)の線状の電極からなり、対向電極CTに重畳されて形成されている。画素電極PXの線状の各電極は薄膜トランジスタTFT側において互いに接続され、この接続部において、第2絶縁膜IN2および保護膜PASに形成されたスルーホールTH3を通して前記薄膜トランジスタTFTのソース電極ST(パッド部PD)に電気的に接続されている。この場合、保護膜PASと第2絶縁膜IN2の間にある対向電極CTは、画素電極PXとの短絡を回避させるために、前記スルーホールTH3の近傍に切り欠き(あるいは孔)CSが形成されている。
画素電極PXと対向電極CTの間には、基板SUB1の面と平行な成分を含む電界が発生し、このような電界によって液晶を駆動させるようになっている。このような構成の液晶表示装置は、IPS(In Plane Switching)型と称される。
このように構成された表示装置において、基板SUB1側からの光が薄膜トランジスタTFTの形成領域に照射される場合を想定する。この場合、当該薄膜トランジスタTFTにおいて、その半導体層ASのゲート電極GTからはみ出した部分、すなわち、半導体層ASの両端部に光が照射されることになる。 半導体層ASの両端部には従来と同様にホトコンが発生するが、そのホトコンの発生箇所は電極TM(スルーホールTH1、TH2が形成された部分に相当する)から比較的遠い位置にあり、該電極TM側へ流れる間にホール、エレクトロン対の再結合が生じ消滅してしまうことになる。このため、前記ホトコンの発生によって生じる電流が電極TMを通してドレイン電流として流れてしまうことを回避できることになる。したがって、薄膜トランジスタTFTのオフリーク電流の発生を抑制でき、該薄膜トランジスタTFTを含む回路の高速化、消費電力の低減を図ることができる。
〈実施例2〉
図4は、本発明の表示装置の実施例2を示す構成図で、図1(a)に対応する図となっている。図4においては、ゲート電極GTと一体に形成されるゲート信号線GL、ドレイン電極DTと一体に形成されるドレイン信号線DLをも合わせて描画している。図4に示す薄膜トランジスタTFTは、図1(a)、(b)に示す薄膜トランジスタTFTと構造的には同じとなっている。
図4は、本発明の表示装置の実施例2を示す構成図で、図1(a)に対応する図となっている。図4においては、ゲート電極GTと一体に形成されるゲート信号線GL、ドレイン電極DTと一体に形成されるドレイン信号線DLをも合わせて描画している。図4に示す薄膜トランジスタTFTは、図1(a)、(b)に示す薄膜トランジスタTFTと構造的には同じとなっている。
図4において、図1(a)、(b)の場合と比較して異なる部分は、まず、薄膜トランジスタTFTのゲート電極GTを、ゲート信号線GLの一部において形成した突出部PJと、この突出部PJの近傍のゲート信号線GLとで構成していることにある。このことは、ドレイン電極DTの半導体層ASとの電気的接続を図るスルーホールTH1、ソース電極STの半導体層ASとの電気的接続を図るスルーホールTH2は、それぞれ、前記突出部PJ上に限らずゲート信号線GL上にも位置づけられていることからも判る。これにより、ゲート信号線GLの突起部PJの突出方向への長さを短くでき、画素の開口率の向上を図ることができるようになる。また、前記突出部PJの幅wは比較的小さく構成され、半導体層ASはゲート電極GTを充分に被うように形成されている。さらに、前記突出部PJはドレイン信号線DLと一部重なるようにして形成され、これにより、薄膜トランジスタTFTをドレイン信号線DL側へ寄せて配置させることができる。したがって、画素の開口率の向上を図ることができるようになる。
〈実施例3〉
図5は、本発明の表示装置の実施例3を示す構成図で、図1(b)に対応した図となっている。図5において、図1(b)の場合と比較して異なる部分は、薄膜トランジスタTFTの半導体層がポリシリコン(p−Si)からなる半導体層PSとアモルファスシリコンからなる半導体層ASの順次積層体から構成されていることにある。アモルファスシリコンは比較的電気抵抗が大きいため、ポリシリコンとの積層構造とすることにより、電気抵抗の低減を図る趣旨である。また、同様の趣旨で、図には示していないが、薄膜トランジスタTFTの半導体層として、ポリシリコンからなる半導体層のみで構成するようにしてもよい。
図5は、本発明の表示装置の実施例3を示す構成図で、図1(b)に対応した図となっている。図5において、図1(b)の場合と比較して異なる部分は、薄膜トランジスタTFTの半導体層がポリシリコン(p−Si)からなる半導体層PSとアモルファスシリコンからなる半導体層ASの順次積層体から構成されていることにある。アモルファスシリコンは比較的電気抵抗が大きいため、ポリシリコンとの積層構造とすることにより、電気抵抗の低減を図る趣旨である。また、同様の趣旨で、図には示していないが、薄膜トランジスタTFTの半導体層として、ポリシリコンからなる半導体層のみで構成するようにしてもよい。
〈実施例4〉
上述した実施例で示した薄膜トランジスタTFTは、表示領域ARを構成する各画素PIXに形成される薄膜トランジスタについて説明したものである。
上述した実施例で示した薄膜トランジスタTFTは、表示領域ARを構成する各画素PIXに形成される薄膜トランジスタについて説明したものである。
しかし、液晶表示装置は、たとえば、図6(a)に示すように、基板SUB1の表示領域ARの周辺において、各ゲート信号線GLに走査信号を供給する走査信号駆動回路V、各ドレイン信号線DLに映像信号を供給する映像信号駆動回路Heを備え、これら走査信号駆動回路V、映像信号駆動回路Heは、各画素PIXに形成される薄膜トランジスタの形成の際に並行して形成される薄膜トランジスタを備えたものがある。このような液晶表示装置において、走査信号駆動回路V、あるいは映像信号駆動回路He内の薄膜トランジスタに上述した構成の薄膜トランジスタを適用させることができる。
また、カラー表示用の液晶表示装置であって、たとえば、図6(b)に示すように、R、G、Bの各色を担当する3個の隣接(図中x方向に隣接)する画素をカラー表示用の単位画素として構成し、映像信号駆動回路Heと各ドレイン信号線DLとの間に、RGB時分割駆動回路を設けたものがある。RGB時分割駆動回路は、前記各単位画素における同色を担当する画素毎に、順次、他の色を担当する画素に映像信号を切り替えて供給するように構成され、その切り替えを行うスイッチング素子として薄膜トランジスタが用いられている。本発明はこのような薄膜トランジスタにも適用することができる。
上述した各実施例は、いずれも、液晶表示装置を例に揚げて説明したものである。しかし、本発明は、液晶表示装置に限らず、たとえば、有機EL表示装置等の他の表示装置にも適用できる。
SUB1……基板、GL……ゲート信号線、DL……ドレイン信号線、CL……対向電圧信号線、TFT……薄膜トランジスタ、TM……電極、DT……ドレイン電極、ST……ソース電極、PX……画素電極、CT……対向電極、PIX……画素、AR……表示領域、GI……ゲート絶縁膜、IN1……第1絶縁膜、IN2……第2絶縁膜、PAS……保護膜、TH1、TH2、TH3……スルーホール、MT……金属層、HDS……高濃度半導体層、PJ……突出部、AS……半導体層(アモルファスシリコン)、PS……半導体層(ポリシリコン)、V……走査信号駆動回路、He……映像信号駆動回路、HPC……RGB時分割駆動回路。
Claims (9)
- 表示部が形成される基板に薄膜トランジスタを備える表示装置であって、
前記薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁間の上面に前記ゲート電極を跨って形成された半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜の上面に前記ゲート電極と重畳する箇所に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続される一対の電極とを備え、
前記一対の電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体から構成されていることを特徴とする表示装置。 - 前記半導体層はアモルファスシリコンからなることを特徴とする請求項1に記載の表示装置。
- 前記半導体層はポリシリコンからなることを特徴とする請求項1に記載の表示装置。
- 前記半導体層は、ポリシリコン層、およびアモルファスシリコン層の順次積層体からなることを特徴とする請求項1に記載の表示装置。
- 前記表示部は、複数の画素の集合体から構成され、前記画素のそれぞれに前記薄膜トランジスタが備えられていることを特徴とする請求項1に記載の表示装置。
- 前記表示部の周辺に前記表示部の各画素を駆動する回路が形成され、前記回路に前記薄膜トランジスタが備えられていることを特徴とする請求項1に記載の表示装置。
- 前記表示部は、複数の画素の集合体から構成されるとともに、カラー表示用の各色を担当する複数の隣接する画素をカラー表示用の単位画素として構成され、
各単位画素における同色を担当する画素毎に、順次、他の色を担当する画素に映像信号を供給する時分割駆動回路が備えられ、前記時分割駆動回路に前記薄膜トランジスタが備えられていることを特徴とする請求項1に記載の表示装置。 - 表示装置は液晶表示装置であることを特徴とする請求項1に記載の表示装置。
- 前記薄膜トランジスタが形成される基板の液晶と反対側の面にバックライトが配置されていることを特徴とする請求項8に記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008202523A JP2010039228A (ja) | 2008-08-06 | 2008-08-06 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008202523A JP2010039228A (ja) | 2008-08-06 | 2008-08-06 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010039228A true JP2010039228A (ja) | 2010-02-18 |
Family
ID=42011849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008202523A Pending JP2010039228A (ja) | 2008-08-06 | 2008-08-06 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010039228A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012244123A (ja) * | 2011-05-24 | 2012-12-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
KR101765100B1 (ko) * | 2010-11-26 | 2017-08-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 액정표시장치 |
-
2008
- 2008-08-06 JP JP2008202523A patent/JP2010039228A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101765100B1 (ko) * | 2010-11-26 | 2017-08-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 액정표시장치 |
JP2012244123A (ja) * | 2011-05-24 | 2012-12-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US9525023B2 (en) | 2011-05-24 | 2016-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9513521B2 (en) | Display device | |
US8350792B2 (en) | Display device | |
JP5448875B2 (ja) | 液晶表示装置 | |
US20090309821A1 (en) | Display Device | |
JP2009099887A (ja) | 表示装置 | |
JP2014153716A (ja) | 液晶表示装置 | |
JP5384088B2 (ja) | 表示装置 | |
JP2008203761A (ja) | 表示装置 | |
JP2018049919A (ja) | 表示装置 | |
KR20100035318A (ko) | 액정 표시 장치 | |
JP2008020660A (ja) | 液晶表示装置 | |
JP5250832B2 (ja) | アクティブマトリクス駆動表示装置 | |
US8330917B2 (en) | Thin film transistor substrate and liquid crystal display having the same | |
JP5111167B2 (ja) | 液晶表示装置 | |
JP6433169B2 (ja) | 薄膜半導体装置 | |
KR20160073691A (ko) | 박막 표시판 및 이를 포함하는 액정 표시 장치 | |
JP2016009719A5 (ja) | ||
US20100014014A1 (en) | Liquid crystal display | |
JP2008165029A (ja) | 液晶表示装置 | |
KR102422555B1 (ko) | 표시장치 | |
JP2011090288A (ja) | 薄膜トランジスタアレイパネル及びその製造方法 | |
JP2010243894A (ja) | 液晶表示装置 | |
JP4584614B2 (ja) | 液晶表示装置 | |
JP5135076B2 (ja) | 液晶表示装置 | |
JP2008089646A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110218 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110218 |