JP5448875B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP5448875B2
JP5448875B2 JP2010011670A JP2010011670A JP5448875B2 JP 5448875 B2 JP5448875 B2 JP 5448875B2 JP 2010011670 A JP2010011670 A JP 2010011670A JP 2010011670 A JP2010011670 A JP 2010011670A JP 5448875 B2 JP5448875 B2 JP 5448875B2
Authority
JP
Japan
Prior art keywords
pixel
electrode
signal line
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010011670A
Other languages
English (en)
Other versions
JP2011150153A (ja
Inventor
幸弘 長三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd, Japan Display Inc filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2010011670A priority Critical patent/JP5448875B2/ja
Priority to US13/010,013 priority patent/US8922742B2/en
Publication of JP2011150153A publication Critical patent/JP2011150153A/ja
Application granted granted Critical
Publication of JP5448875B2 publication Critical patent/JP5448875B2/ja
Priority to US14/564,181 priority patent/US9601072B2/en
Priority to US15/427,448 priority patent/US10281785B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G09G2300/0478—Details of the physics of pixel operation related to liquid crystal pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines

Description

本発明は液晶表示装置に係り、特に、一本のドレイン信号線から２つの画素列に対しドレイン信号を供給する液晶表示装置に関する。
一本のドレイン信号線から２つの画素列に対しドレイン信号を供給する液晶表示装置は、たとえば下記特許文献１に開示がなされている。
このような液晶表示装置は、マトリックス状に配置された各画素のうち、行方向に配列される各画素の画素群において、一つおきに配置される画素（たとえば奇数番目の画素）を前記画素群の一方の側に形成されたゲート信号線（第１ゲート信号線と称する場合がある）によって選択し、他の画素（偶数番目の画素）を前記画素群の他方の側に形成されたゲート信号線（第２ゲート信号線と称する場合がある）によって選択されるようになっている。
また、ドレイン信号線は、たとえば隣接する奇数番目の画素と偶数番目の画素との間に走行するように配置され、隣接する偶数番目の画素と奇数番目の画素との間に配置されていない構成となっている。第１ゲート信号線によって奇数番目の画素が選択された際には、この画素に隣接するドレイン信号線から前記画素に映像信号が供給されるようになっており、第２ゲート信号線によって偶数番目の画素が選択された際には、この画素に隣接するドレイン信号線から前記画素に映像信号が供給されるようになっている。
このことから、一本のドレイン信号線によって、このドレイン信号線の両脇に配置される２つの画素のそれぞれに映像信号を供給できるようになっている。したがって、このような構成からなる液晶表示装置は、各画素に映像信号を供給するドレイン信号線の数を従来の１／２にできる効果を奏する。
また、液晶表示装置は、いわゆる横電界方式と称され、それぞれの各画素において、たとえば、面状パターンからなる対向電極と、この対向電極と絶縁膜を介して重畳される複数の線状パターンからなる画素電極とを備えたものが知られている。
このように構成された液晶表示装置は、画素電極と対向電極との間に基板に対して平行な成分を有する電界を発生させて液晶分子を駆動させることから、いわゆる広視野角特性に優れたものを得ることができる。そして、対向電極および画素電極のそれぞれをたとえばＩＴＯ（Indium Tin Oxide）等の透光性導電膜によって構成することにより、画素の開口率を向上させることができる。
なお、このような構成された液晶表示装置は、対向電極と画素電極が絶縁膜を介して重畳された構成となっており、画素電極と対向電極との間に前記絶縁膜を誘電体膜とする容量素子が特別な領域を要することなく形成されるようになっている。この容量素子は、画素電極に映像信号が供給された際に、画素電極に前記映像信号を長い時間蓄積させるための素子となっている。
特開平２−４２４２０号公報
横電界方式からなる液晶表示装置を駆動させる場合、上述した効果を得ることができ、さらに高精細な表示を可能とすることができる。
しかし、液晶表示装置を高精細化させた場合、各画素における画素電極と対向電極との間の容量が充分でなくなり、容量をさらに増加するため新たな容量素子の形成が必要となってくる。この場合、製造工数の増大をもたらすことなく、画素領域内に新たな容量素子を形成することは、前記容量素子によって実質的な画素領域を狭め、画素の開口率を大幅に低減させることになる。
本発明の目的は、画素の開口率の大幅な低下を惹起せしめることなく、画素電極と対向電極との間の容量を大きくできる液晶表示装置を提供することにある。
本発明の液晶表示装置は、一本のドレイン信号線から２つの画素列に対しドレイン信号を供給する構造とした場合、隣接する画素の間にドレイン信号線が形成されていない箇所があることに鑑み、薄膜トランジスタの画素電極と接続されるソース電極を、容量素子の一方の電極として、実質的に画素領域として機能しない領域となる、隣接画素の領域に、あるいは隣接画素との境界部にまで延在させて構成したものである。横電界方式における各画素には、対向電極が形成されており、容量素子の前記一方の電極は、絶縁膜を介して前記対向電極と容易に重畳させて配置させることができる。
本発明の構成は、たとえば、以下のようなものとすることができる。
（１）本発明の液晶表示装置は、第１基板と第２基板が液晶を挟持して配置され、
前記第１基板の前記液晶側の面に第１電極と、この第１電極と第１絶縁膜を介して配置される第２電極とを有し、前記第１電極および前記第２電極のうち一方の電極を映像信号が供給される画素電極とし、他方の電極を対向電極として構成する画素を備えた液晶表示装置において、
前記画素は第１の方向に沿って複数配置されて画素行を形成し、
前記画素行が前記第１の方向と交差する第２の方向に沿って複数配置され、
前記画素行は前記第１の方向に沿って延在する第１ゲート信号線と第２ゲート信号線によりゲート信号が供給され、前記第１ゲート信号線に接続する第１画素と前記第２ゲート信号線に接続する第２画素を有し
前記第１画素と前記第２画素を挟んで前記第２方向に延在する第１ドレイン信号線と第２ドレイン信号線が配置され、
前記第１画素は、前記第１ゲート信号線からの信号によって駆動され前記第１ゲート信号線に近接されて配置される第１薄膜トランジスタを通して前記第１ドレイン信号線からの映像信号が前記第１画素の画素電極に供給されるように構成され、
前記第２画素は、前記第２ゲート信号線からの信号によって駆動され前記第２ゲート信号線に近接されて配置される第２薄膜トランジスタを通して前記第２ドレイン信号線からの映像信号が前記第２画素の画素電極に供給されるように構成され、
前記第１薄膜トランジスタの前記第１画素の画素電極と電気的に接続されるソース電極は、前記第１ゲート信号線に近接する前記第２画素の領域にまで延在する延在部を有し、この延在部は、平面的に視た場合、前記第２画素に形成された前記対向電極と第２絶縁膜を介して重ねられて形成され、
前記第２薄膜トランジスタの前記第２画素の画素電極と電気的に接続されるソース電極は、前記第２ゲート信号線に近接する前記第１画素の領域にまで延在する延在部を有し、この延在部は、平面的に視た場合、前記第１画素に形成された前記対向電極と前記第２絶縁膜を介して重ねられて形成されていることを特徴とする。
（２）本発明の液晶表示装置は、（１）において、前記第１薄膜トランジスタの前記ソース電極は、平面的に視た場合、前記第１画素の前記画素電極と前記第２画素の前記画素電極との間の領域に走行する延在部を有し、この延在部は前記領域に形成された前記対向電極と前記第２絶縁膜を介して重ねられて形成され、
前記第２薄膜トランジスタの前記ソース電極は、平面的に視た場合、前記第２画素の前記画素電極と前記第１画素の前記画素電極との間の領域に走行する延在部を有し、この延在部は前記領域に形成された前記対向電極と前記第２絶縁膜を介して重ねられて形成されていることを特徴とする。
（３）本発明の液晶表示装置は、（１）において、前記第１薄膜トランジスタの前記ソース電極は、前記第１薄膜トランジスタおよび前記第１ゲート信号線と隣接して、前記第１画素の画素電極とコンタクトをとる第１パッド部を備え、前記第２薄膜トランジスタの前記ソース電極は、前記第２薄膜トランジスタおよび前記第２ゲート信号線と隣接して、前記第２画素の前記画素電極とコンタクトをとる第２パッド部を備えることを特徴とする。
（４）本発明の液晶表示装置は、（１）において、前記第２基板の液晶側の面に、平面的に視た場合、少なくとも、前記第１ゲート信号線、前記第１薄膜トランジスタを被う第１遮光膜、前記第２ゲート信号線、前記第２薄膜トランジスタを被う第２遮光膜が形成され、
前記第１薄膜トランジスタの前記ソース電極の前記延在部は、少なくも一部において、前記第１遮光膜に重ねられて形成され、
前記第２薄膜トランジスタの前記ソース電極の前記延在部は、少なくも一部において、前記第２遮光膜に重ねられて形成されていることを特徴とする。
（５）本発明の液晶表示装置は、第１基板と第２基板が液晶を挟持して配置され、
前記第１基板上の前記液晶側の面に第１電極と、この第１電極と第１絶縁膜を介して配置される第２電極とを有し、前記第１電極および前記第２電極のうち一方の電極を映像信号が供給される画素電極とし、他方の電極を対向電極として構成する画素を備えた液晶表示装置において、
前記画素は第１の方向に沿って複数配置されて画素行を形成し、
前記画素行が前記第１の方向と交差する第２の方向に沿って複数配置され、
前記画素行は前記第１の方向に沿って延在する第１ゲート信号線と第２ゲート信号線によりゲート信号が供給され、前記第１ゲート信号線に接続する第１画素と前記第２ゲート信号線に接続する第２画素を有し、
前記第１画素と前記第２画素を間に配置して、前記第２方向に延在する第１ドレイン信号線と第２ドレイン信号線が配置され、
前記第１画素は、前記第１ゲート信号線からの信号によって駆動され前記第１ゲート信号線に近接されて配置される第１薄膜トランジスタを通して前記第１ドレイン信号線からの映像信号が前記第１画素の画素電極に供給されるように構成され、
前記第２画素は、前記第２ゲート信号線からの信号によって駆動され前記第２ゲート信号線に近接されて配置される第２薄膜トランジスタを通して前記第２ドレイン信号線からの映像信号が前記第２画素の画素電極に供給されるように構成され、
前記第１薄膜トランジスタの前記第１画素の画素電極に電気的に接続されるソース電極は、平面的に視た場合、前記第１画素の画素電極と前記第２画素の画素電極との間の領域を走行する延在部を有し、この延在部は前記領域に形成された前記対向電極と第２絶縁膜を介して重ねられて形成され、
前記第２薄膜トランジスタの前記第２画素の画素電極に電気的に接続されるソース電極は、平面的に視た場合、前記第２画素の画素電極と前記第１画素の画素電極との間の領域を走行する延在部を有し、この延在部は前記領域に形成された前記対向電極と前記第２絶縁膜を介して重ねられて形成されていることを特徴とする。
（６）本発明の液晶表示装置は、（５）において、前記第１薄膜トランジスタの前記ソース電極は、前記第１ゲート信号線に近接する第２画素の領域にまで延在する延在部を有し、この延在部は、平面的に視た場合、前記第２画素に形成された前記対向電極と第２絶縁膜を介して重ねられて形成され、
前記第２薄膜トランジスタの前記ソース電極は、前記第２ゲート信号線に近接する第１画素の領域にまで延在する延在部を有し、この延在部は、平面的に視た場合、前記第１画素に形成された前記対向電極と前記第２絶縁膜を介して重ねられて形成されていることを特徴とする。
（７）本発明の液晶表示装置は、（５）において、前記第１薄膜トランジスタの前記ソース電極は、前記第１薄膜トランジスタおよび前記第１ゲート信号線と隣接して、前記第１画素の画素電極とコンタクトをとる第１パッド部を備え、前記第２薄膜トランジスタの前記ソース電極は、前記第２薄膜トランジスタおよび前記第２ゲート信号線と隣接して、前記第２画素の前記画素電極とコンタクトをとる第２パッド部を備えることを特徴とする。
（８）第１基板と第２基板が液晶を挟持し、前記第１基板の前記液晶側の面に、映像信号が供給される画素電極と、前記画素電極と第１絶縁膜を介して配置される対向電極を有する画素を備え、前記画素は、第１の方向に沿って複数配置されて画素行を構成し、前記第１の方向と交差する第２の方向に沿って画素列を構成し、１つの画素行に対して２本のゲート線を配置し、２つの画素列に対して１本の映像信号線を配置した液晶表示装置であって、前記画素行は、前記第１ゲート信号線に接続する第１薄膜トランジスタを有する第１画素と、前記第２ゲート信号線に接続する第２薄膜トランジスタを有する第２画素を備え、前記第１薄膜トランジスタのソース電極は前記第１画素の画素電極と電気的に接続され、前記第１薄膜トランジスタのソース電極は、前記第２画素の領域に延在し、且つ、前記第２画素の対向電極と第２絶縁膜を介して重ねられて配置された第１延在部を有し、前記第２薄膜トランジスタのソース電極は前記第２画素の画素電極と電気的に接続され、前記第２薄膜トランジスタのソース電極は、前記第１画素の領域に延在し、且つ、前記第１画素に形成された前記対向電極と前記第２絶縁膜を介して重ねられて配置されていることを特徴とする液晶表示装置。
（９）第１基板と第２基板が液晶を挟持し、前記第１基板の前記液晶側の面に、映像信号が供給される画素電極と、前記画素電極と第１絶縁膜を介して配置される対向電極を有する画素を備え、前記画素は、第１の方向に沿って複数配置されて画素行を構成し、前記第１の方向と交差する第２の方向に沿って画素列を構成し、１つの画素行に対して２本のゲート線を配置し、２つの画素列に対して１本の映像信号線を配置した液晶表示装置であって、前記画素行は、前記第１ゲート信号線に接続する第１薄膜トランジスタを有する第１画素と、前記第２ゲート信号線に接続する第２薄膜トランジスタを有する第２画素を備え、前記第１薄膜トランジスタのソース電極は前記第１画素の画素電極と電気的に接続され、前記第１画素と前記第２画素の間を前記第１の方向に沿って延在する第１延在部を有し、前記第２薄膜トランジスタのソース電極は前記第２画素の画素電極と電気的に接続され、前記第１画素と前記第２画素の間を前記第１の方向に沿って延在する第２延在部を有し、前記第１延在部と前記第２延在部とは離間して配置したことを特徴とする液晶表示装置。
なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
このように構成した液晶表示装置は、画素の開口率の大幅な低下を惹起せしめることなく、画素電極と対向電極との間の容量を大きくできるようになる。
本発明のその他の効果については、明細書全体の記載から明らかにされる。
本発明の液晶表示装置の実施例１の表示領域における画素の構成を示した平面図である。 本発明の液晶表示装置の実施例１の表示領域における等価回路を示した図である。 図１のIII−III線における断面図である。 本発明の液晶表示装置の実施例２の構成図である。 本発明の液晶表示装置の実施例３の構成図である。 本発明の液晶表示装置の実施例４の構成図である。 本発明の液晶表示装置の実施例５の構成図である。 本発明の液晶表示装置の実施例５の構成図である。
本発明の実施例を図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。
〈表示領域の等価回路〉
図２は、液晶表示装置の液晶を介して対向配置される一対の基板のうち、一方の基板（以下、第１基板ＳＵＢ１と称する）の液晶側の面の表示領域に形成される等価回路図である。この等価回路は、一本のドレイン信号線から２つの画素列に対しドレイン信号を供給する駆動方式を採用した回路となっている。また、この等価回路は、一つの画素行に対し２本のゲート信号線を配置してある。この等価回路は、表示領域においてマトリックス状に配置される多数の画素のうち、隣接するたとえば６個の画素を信号線とともに実際の幾何学的配置に対応づけて描画している。
まず、図２において、上段にたとえば３個の画素がｘ方向に並設され、下段にたとえば３個の画素がｘ方向に並設されている。この場合、たとえば、上段の画素に対して下段の画素は半ピッチずれており、このずれの方向は、段の下降ごとに、交互に異なるようにして、各画素が配列されている。しかし、各画素は、このようなずれを有することなく、図中ｙ方向に直線状に配置されるようになっていてもよい。
上段の各画素からなる第１画素行（図中符号ＰＧ１で示す）を間にして、一方の側（図中下側）に第１ゲート信号線ＧＬ１が配置され、他方の側（図中上側）に第２ゲート信号線ＧＬ２が配置されている。また、下段の各画素からなる第２画素行（図中符号ＰＧ２で示す）を間にして、一方の側（図中上側）に第１ゲート信号線ＧＬ１が配置され、他方の側（図中下側）に第２ゲート信号線ＧＬ２が配置されている。なお、第１画素行ＰＧ１と第２画素行ＰＧ２とで第１ゲート信号線ＧＬ１と第２ゲート信号線ＧＬ２の配置が逆となっているのは、画素行ＰＧ１の各画素と画素行ＰＧ２の各画素において、構成部材が上下に反転されて配置されているためである。このように、一つの画素行に対して２本のゲート信号線ＧＬを配置し、各画素行のそれぞれの画素の選択を第１ゲート信号線ＧＬ１および第２ゲート信号線ＧＬ２によって行うようになっている。
ここで、たとえば第１画素行ＰＧ１において、隣接する２つの画素をそれぞれ第１画素ＰＩＸ１および第２画素ＰＩＸ２と命名する。この理由は、第１画素ＰＩＸ１と第２画素ＰＩＸ２は、それぞれ同じ構成部材を備えるが、平面的に視た前記構成部材の配置が上下および左右に反転された位置関係となっているからである。
すなわち、第１画素ＰＩＸ１は、第１ゲート信号線ＧＬ１からの信号（走査信号）によって駆動（ＯＮ）され前記第１ゲート信号線ＧＬ１に近接されて配置される薄膜トランジスタＴＦＴ（図中符号ＴＦＴ１で示す）を通して、ドレイン信号線ＤＬ（図中符号ＤＬ１で示す）からの信号（映像信号）が画素電極ＰＸに供給されるようなっている。第１画素につながるドレイン信号線ＤＬ１は、前記第２画素ＰＩＸ２とは反対側の辺に配置され、図中ｙ方向に沿って延在する。また、第２画素ＰＩＸ１は、第２ゲート信号線ＧＬ２からの信号（走査信号）によって駆動（ＯＮ）され前記第２ゲート信号線ＧＬ２に近接されて配置される薄膜トランジスタＴＦＴ（図中符号ＴＦＴ２で示す）を通して、ドレイン信号線ＤＬ（図中符号ＤＬ２で示す）からの信号（映像信号）が画素電極ＰＸに供給されるようなっている。第２画素につながるドレイン信号線ＤＬ２は、前記第１画素ＰＩＸ１とは反対側の辺に配置され、図中ｙ方向に沿って延在する。
このような第１画素ＰＩＸ１と第２画素ＰＩＸ２の構成関係は、第１画素行ＰＧ１において、図中ｘ方向へ順次繰り返して配置される。第１画素ＰＩＸ１’と第２画素ＰＩＸ２’においても同様となっている。このため、前記ドレイン信号線ＤＬ１およびドレイン信号線ＤＬ２は、それぞれ、それらの両隣の各画素に映像信号を供給できるように構成され、第１画素ＰＩＸ１と第２画素ＰＩＸ２との間に、ドレイン信号線ＤＬは存在しないようになっている。なお、ドレイン信号線ＤＬ１およびドレイン信号線ＤＬ２は、上述したように各画素行ＰＧが段の下降にともなって順次異なる方向に画素の半ピッチ分だけずれて配置されているため、図中ｙ方向に蛇行しながら延在するパターンで形成されている。
第１画素ＰＩＸ１および第２画素ＰＩＸ２には、それぞれ、画素電極ＰＸとの間で電界を生じせしめる対向電極ＣＴが形成されている。画素電極ＰＸと対向電極ＣＴとの間に生じる電界は、第１基板ＳＵＢ１に対して平行となる成分を有するようになっており、いわゆる横電界方式による表示がなされるようになっている。なお、画素電極ＰＸと対向電極ＣＴの具体的な構成は、後に、図１を用いて説明する。各画素の対向電極ＣＴは、少なくとも、各画素行ＰＧにおいてコモン信号線ＣＬによって共通に接続されるようになっている。対向電極ＣＴにはコモン信号線ＣＬを通して基準信号が供給されるのに対し、画素電極ＰＸにはドレイン信号線ＤＬおよび薄膜トランジスタＴＦＴを通して画素信号が供給され、これらの信号の電圧差によって前記電界を発生せしめるようになっている。
なお、図２の一点鎖線枠Ｑ内に示すように、画素行ＰＧ１における上述した第１画素ＰＩＸ１および第２画素ＰＩＸ２に対し、画素行ＰＧ２において対応する第１画素（図中符号ＰＩＸ１’で示す）および第２画素（図中符号ＰＩＸ２’で示す）は、構成部材が上下に反転した配置となっている。しかし、画素行ＰＧ２における第１画素と第２画素の位置関係は、上下反転を除いて、画素行ＰＧ１における第１画素と第２画素の位置関係と同様になっている。
図８は、第１画素行と第２画素行の構成が同じ場合の図である。図２ではた画素構造が反転していたが、図８では画素構造が反転していない。上段の各画素からなる第１画素行（図中符号ＰＧ１で示す）を間にして、一方の側（図中下側）に第１ゲート信号線ＧＬ１が配置され、他方の側（図中上側）に第２ゲート信号線ＧＬ２が配置されている。また、下段の各画素からなる第２画素行（図中符号ＰＧ２で示す）を間にして、一方の側（図中下側）に第１ゲート信号線ＧＬ１が配置され、他方の側（図中上側）に第２ゲート信号線ＧＬ２が配置されている。その他は図２と同じであるため説明を省略する。
〈画素の構成〉
図１は、第１基板ＳＵＢ１の液晶側の面に形成される画素の平面図を示し、図２の一点鎖線枠Ｑ内における構成の部分を示している。また、図３は、図１のIII−III線における断面を示す図で、液晶を介して対向配置される第２基板ＳＵＢ２とともに示している。
図１において、第１基板ＳＵＢ１（図３参照）の液晶側の面（表面）に、ゲート信号線ＧＬが形成されている。ゲート信号線ＧＬは図中ｘ方向に延在され、図中上側から、第１画素行ＰＧ１のゲート信号線ＧＬとなる第２ゲート信号線ＧＬ２、第１ゲート信号線ＧＬ１、第２画素行ＰＧ２のゲート信号線ＧＬとなる第１ゲート信号線ＧＬ１、第２ゲート信号線ＧＬ２が形成されている。
そして、たとえば第１画素行ＰＧ１の場合を例にとると、ゲート信号線ＧＬ１において第１画素ＰＩＸ１の形成領域側に突出部ＰＪ１を有し、ゲート信号線ＧＬ２において第２画素ＰＩＸ２の形成領域側に突出部ＰＪ２を有している。突出部ＰＪ１は薄膜トランジスタＴＦＴ１のゲート電極ＧＴ１として、突出部ＰＪ２は薄膜トランジスタＴＦＴ２のゲート電極ＧＴ２として機能するようになっている。なお、薄膜トランジスタＴＦＴ１は後述の第１ドレイン信号線ＤＬ１に近接し、薄膜トランジスタＴＦＴ２は後述の第２ドレイン信号線ＤＬ２に近接して形成されるようになっている。
第１基板の表面には、ゲート信号線ＧＬをも被って絶縁膜ＧＩ（図３参照）が形成されている。この絶縁膜ＧＩは薄膜トランジスタＴＦＴの形成領域においてゲート絶縁膜として機能するようになっている。
そして、第１画素行ＰＧ１の第１画素ＰＩＸ１を例にとって示すと、前記絶縁膜ＧＩ上の前記ゲート電極ＧＴ２に重ねられる部分にたとえばアモルファスシリコンからなる島状の半導体層ＡＳが形成されている。この半導体層ＡＳはたとえば半円形からなっている。この半導体層ＡＳは、薄膜トランジスタＴＦＴ１の半導体層となるものであり、その上面に互いに対向するドレイン電極ＤＴおよびソース電極ＳＴを形成することによっていわゆるＭＩＳ（Metal Insulator Semiconductor）構造の薄膜トランジスタＴＦＴ１が形成される。ここで、ドレイン電極ＤＴは、第１ドレイン信号線ＤＬ１の形成と同時に形成され、第１ドレイン信号線ＤＬ１の一部の延在部によって形成されるようになっている。また、ソース電極ＳＴは、ドレイン電極ＤＴの形成と同時に形成され、第１ゲート信号線ＧＬ１と近接して配置されるバッド部ＰＤ（図中符号ＰＤ１で示す）とともに形成されるようになっている。なお、薄膜トランジスタＴＦＴのドレイン電極ＤＴおよびソース電極ＳＴは、バイアスの印加状態によって入れ替わって動作するが、この明細書では、便宜上、ドレイン信号線ＤＬと接続される電極をドレイン電極ＤＴとし、画素電極ＰＸと接続される電極をソース電極ＳＴと定義して以下説明する。ドレイン電極ＤＴは、たとえば半導体層ＡＳの円弧部に沿って湾曲したパターンをなし、ソース電極ＳＴはドレイン電極ＤＴの凹面に対向して配置されている。これによって、薄膜トランジスタＴＦＴ１のチャネル幅を大きく構成できるようにしている。前記パッド部ＰＤ１は、第１ゲート信号線ＧＬ１に近接して配置され、第１画素ＰＩＸ１における後述の画素電極ＰＸとコンタクトされる部分となっている。また、このバッド部ＰＤ１には、このパッド部ＰＤ１と同時に形成される延在部ＥＸ（図中符号ＥＸ１で示す）を備え、この延在部ＥＸ１は、第１ゲート信号線ＧＬ１に近接して、第２画素ＰＩＸ２の形成領域にまで至って延在されている。この延在部ＥＸ１は、後述する容量素子ＣＥの一方の電極ＴＭ（図中符号ＴＭ１で示す）として機能するようになっている。この延在部ＥＸ１に関しては後に詳述する。
第１画素行ＰＧ１の第２画素ＰＩＸにおいても、薄膜トランジスタＴＦＴ２、パッド部ＰＤ（図中符号ＰＤ２で示す）は同様に形成され、また、パッド部ＰＤ２には、このパッド部ＰＤ２と同時に形成される延在部ＥＸ（図中符号ＥＸ２で示す）を備えている。この場合、これらは、第１画素ＰＩＸ１の場合と上下および左右に反転させた位置関係で形成されている。すなわち、薄膜トランジスタＴＦＴ２は、第２ゲート信号線ＧＬ２のゲート電極ＧＴ２に重ねて形成されている。薄膜トランジスタＴＦＴ２のドレイン電極ＤＴは、第２ドレイン信号線ＤＬ２の一部における延在部によって形成され、ソース電極ＳＴは、第２ゲート信号線ＧＬ２と近接して配置されるパッド部ＰＤ２とともに形成されるようになっている。また、延在部ＥＸ２は、第２ゲート信号線ＧＬ２に近接して、第１画素のＰＩＸ１の形成領域にまで至って延在されている。この延在部ＥＸ２も、後述する容量素子の一方の電極ＴＭ（図中符号ＴＭ２で示す）として機能するようになっている。
第１基板ＳＵＢ１の表面には、薄膜トランジスタＴＦＴ、ドレイン信号線ＤＬ等をも被って保護膜ＰＡＳ（図３参照）が形成されている。この保護膜ＰＡＳは、たとえば、無機絶縁膜からなる保護膜ＰＡＳ１（図３参照）と有機絶縁膜からなる保護膜ＰＡＳ２（図３参照）の順次積層体から構成されている。上層の保護膜ＰＡＳ２を塗布によって形成できる有機絶縁膜とすることによって、保護膜ＰＡＳの表面を平坦化することができる。
保護膜ＰＡＳの上面には対向電極ＣＴが形成されている。対向電極ＣＴはたとえばＩＴＯ（Indium Tin Oxide）からなる透光性導電膜によって構成されている。対向電極ＣＴは、同じ画素行ＰＧにおける各画素ＰＩＸを共通に被うように配置された帯状をなし、これにより、図２に示したコモン信号線ＣＬを具備させた構成となっている。すなわち、対向電極ＣＴは、各画素ＰＩＸにおいて面状のパターンとして形成され、同じ画素行ＰＧにおいて隣接する画素ＰＩＸの対向電極ＣＴと連続して形成されている。この場合、前記対向電極ＣＴは、平面的に視て、一方の辺（図中下側の辺）が第１ゲート信号線ＧＬ１に近接あるいは重畳して形成され、他方の辺（図中上側の辺）が第２ゲート信号線ＧＬ２に近接あるいは重畳して形成されるとともに、前記パッド部ＰＤと重なる部分において切り欠き部ＬＫを有している。パッド部ＰＤはコンタクトホール（図中符号ＴＨ）を通して後述の画素電極ＰＸと接続する必要があり、この場合、前記切り欠き部ＬＫによって、画素電極ＰＸと対向電極ＣＴがショートするのを回避できるようになっている。また、対向電極は画像表示領域一面に連続して形成してもよい。
第１基板ＳＵＢ１の表面には、対向電極ＣＴをも被って絶縁膜ＩＮ（図３参照）が形成され、この絶縁膜ＩＮの上面には、各画素ＰＩＸの領域ごとに画素電極ＰＸが形成されている。画素電極ＰＸはたとえばＩＴＯ（Indium Tin Oxide）からなる透光性導電膜によって構成されている。画素電極ＰＸは、たとえば図中ｙ方向に延在しｘ方向に並設される複数（図ではたとえば３個示している）の線状パターンで形成されている。図２に示した線状パターンの画素電極ＰＸはｘ方向よりもｙ方向に長い形状とした。この場合、１つの画素電極ＰＸ中の複数の線状パターンは、それぞれ、その両端が共通接続され、薄膜トランジスタＴＦＴ側の共通接続部は、絶縁膜ＩＮおよび保護膜ＰＡＳに形成されたコンタクトホールＴＨを通して前記バッド部ＰＤに接続されている。これにより、画素電極ＰＸは薄膜トランジスタＴＦＴのソース電極ＳＴに電気的に接続されるようになる。
ここで、画素電極ＰＸは絶縁膜ＩＮを介して対向電極ＣＴ上に重ねられて形成され、画素電極ＰＸと対向電極ＣＴとの間には前記絶縁膜ＩＮを誘電体膜とする容量素子が形成されることになる。そして、近年の液晶表示装置の高精細化にともない、各画素における前記容量素子の容量が充分でなくなっていることは上述したとおりである。このため、この実施例１では、上述したように、第１画素列ＰＢ１の第１画素ＰＩＸ１を例にとって示せば、薄膜トランジスタＴＦＴ１のソース電極ＳＴを、第１ゲート信号線ＧＬ１に近接させて、第２画素ＰＩＸ２の形成領域にまで延在させた延在部ＥＸを設けている。この場合、第１画素ＰＩＸ１と第２画素ＰＩＸ２の境界部には、ドレイン信号線ＤＬが走行していないことから、ドレイン信号線ＤＬの形成と同時に形成する前記延在部ＥＸ１は、独立した電極として第２画素ＰＩＸ２の形成領域にまで延在させて配置させることができる。延在部ＥＸ１は、図３に示すように、保護膜ＰＡＳを介して対向電極ＣＴと重ねられて形成されていることから、延在部ＥＸ１と対向電極ＣＴとの間に前記保護膜ＰＡＳを誘電体膜とする容量素子ＣＥが形成されることになる。延在部ＥＸ１は画素電極ＰＸと同電位となることから、前記容量素子ＣＥによって画素電極ＰＸと対向電極ＣＴとの間の容量を増大させることができる。ここで、延在部ＥＸ１を第１ゲート信号線ＧＬ１に近接させて配置させているのは、前記延在部ＥＸ１が第２画素ＰＩＸ２の実質的な画素領域（後述するブラックマトリックスＢＭの開口領域）にまで侵入させないためである。
第２画素行ＰＧ２の第１画素ＰＩＸ１’、第２画素ＰＩＸ２’においても、上述した第１画素ＰＩＸ１、第２画素ＰＩＸ２と上下の反転がなされた配置となっているが、同様の構成となっている。
なお、第１基板ＳＵＢ１の表面には画素電極ＰＸをも被って配向膜が形成されているが、この配向膜の描画は省略している。この配向膜は液晶と直接に接触する膜で、液晶の分子の初期配向方向を決定するようになっている。
また、図１には、第２基板ＳＵＢ２（図３参照）の液晶側の面に形成されるブラックマトリックス（遮光膜）ＢＭを平面的に重ねて示している。このブラックマトリックスＢＭは、図１に示すように、隣接する画素行ＰＧの境界に形成されている。図中では、第１画素行ＰＧ１における第１ゲート信号線ＧＬ１、第１薄膜トランジスタＴＦＴ１、パッド部ＰＤ１、延在部ＥＸ１を被うブラックマトリックスを符号ＢＭ１で示し、第２ゲート信号線ＧＬ２、第２薄膜トランジスタＴＦＴ２、パッド部ＰＤ２、延在部ＥＸ２を被うブラックマトリックスを符号ＢＭ２で示している。この場合、たとえばブラックマトリックスＢＭ１は、第２画素行ＰＧ１における第１ゲート信号線ＧＬ１、この第１ゲート信号線に近接して配置される薄膜トランジスタＴＦＴ、パッド部ＰＤ、延在部ＥＸを被うブラックマトリックスＢＭ（このブラックマトリックスＢＭも図中符号ＢＭ１で示す）とは、背中合わせの配置となるため、それぞれ一体化して形成されるようになっている。
なお、第２基板ＳＵＢ２の液晶側の面には、前記ブラックマトリックスＢＭのほかに、カラーフィルタ、平坦化膜等が形成されているが、これらの描画は省略している。
このように構成した液晶表示装置において、ブラックマトリックスＢＭ１は、第１基板ＳＵＢ１と第２基板ＳＵＢ２との貼り合わせにおける合わせずれを考慮して、長手方向辺のそれぞれを画素領域側に若干張り出させるようにして形成している。このため、たとえば第１画素行ＰＧ１の第２画素ＰＩＸ２において、第１ゲート信号線ＧＬ１近傍の領域であって、ブラックマトリックスＢＭによって被われた領域は、いわゆるデッドスペースとなっていた。上述した実施例１では、このデッドスペースにおいて、第１画素ＰＩＸ１における容量素子ＣＥを形成することにより、画素の開口率の低下を回避させるようにしたものである。この場合、画素の開口率よりも容量素子ＣＥの容量値の増大を優先させる場合、ソース電極ＳＴの前記延在部ＥＸ１をより大きな面積で構成し、これにより、前記延在部ＥＸ１の一部がブラックマトリックスＢＭ１から露出するようにしてもよい。このようにすることによって、画素の開口率の大幅な低下を惹起せしめることなく、画素電極と対向電極との間の容量を大きくすることができる効果を奏する。
なお、本実施例では、２本のゲート信号線と２本のドレイン信号線で囲まれた領域の内には２つの画素領域が存在し、画素電極により囲まれた領域を１つの画素領域とし、画素領域の間には境界部が存在する。また、ブラックマトリクスにより更に制限されてバックライトからの光を透過する領域を実質的な画素領域とした。
図４は、本発明の液晶表示装置の実施例２を示す構成図で、図１と対応させて描画した図となっている。
図４において、図１の場合と比較して異なる構成は、薄膜トランジスタＴＦＴのソース電極ＳＴの延在部ＥＸにある。すなわち、第１画素ＰＩＸ１において、パッドＰＤ１と同時に形成される延在部ＥＸ（図中符号ＥＸ１０で示す）は、平面的に視て、たとえば第１画素ＰＩＸ１と第２画素ＰＩＸ２の境界部、すなわち、第１画素ＰＩＸ１における画素電極ＰＸと第２画素ＰＩＸ２における画素電極ＰＸの間に位置づけられるように延在されている。同様に、第２画素ＰＩＸ２においても、パッドＰＤ２と同時に形成される延在部ＥＸ（図中符号ＥＸ２０で示す）は、平面的に視て、たとえば第１画素ＰＩＸ１と第２画素ＰＩＸ２の境界部、すなわち、第１画素ＰＩＸ１における画素電極ＰＸと第２画素ＰＩＸ２における画素電極ＰＸの間に位置づけられるように延在されている。延在部ＥＸ１０と延在部ＥＸ２０は、いずれも第１画素ＰＩＸ１と第２画素ＰＩＸ２の境界に位置づけられることになり、前記延在部ＥＸ１０の先端部と前記延在部ＥＸ２０の先端部は接続されることなく、互いに対向して離間されている。
第１画素ＰＩＸ１と第２画素ＰＩＸ２の境界部は、ドレイン信号線ＤＬが形成されていない領域となっており、この領域は、第１画素ＰＩＸ１の画素電極ＰＸからの電界が第２画素ＰＩＸ２側に影響を及ぼさないよう、また、第２画素ＰＩＸ２の画素電極ＰＸからの電界が第１画素ＰＩＸ１側に影響を及ぼさないように、幅が比較的広く形成されている。このため、この領域に、前記延在部ＥＸ１０、ＥＸ２０と対向電極ＣＴとの間に保護膜ＰＡＳを誘電体膜とする容量素子ＥＣ（図中符号ＣＥ１で示す）を形成することにより、画素の開口率の低減を惹起せしめることなく容量の増大を図ることができるようになる。
図５は、本発明の液晶表示装置の実施例３を示す構成図で、図１と対応させて描画した図となっている。
図５において、図１の場合と比較して異なる構成は、図１に示した構成を前提として、実施例２（図４）に示した延在部ＥＸ１０、ＥＸ２０を付加させた構成としたものとなっている。すなわち、画素行ＰＧ１の第１画素ＰＩＸ１を例に示せば、容量素子ＣＥの他に、容量素子ＣＥ１を新たに増設させた構成となっている。
これにより、画素の開口率の低減を惹起せしめることなくさらになる容量の増大を図ることができるようになる。
上述した各実施例では、各画素ＰＸにおいて、保護膜ＰＡＳ上に面状パターンからなる対向電極ＣＴが形成され、この対向電極ＣＴの上面に絶縁膜ＩＮを介して線状パターンからなる複数の画素電極ＰＸを形成した構成としたものである。しかし、前記対向電極ＣＴは、前記保護膜ＰＡＳよりも下層に形成するようにしてもよいことはいうまでもない。
図６は、実施例４を示す断面図（図１のVI−VI線に相当する箇所の断面図）であり、対向電極ＣＴがたとえば第１基板ＳＵＢ１の表面に形成されている場合を示している。すなわち、図示していなゲート信号線ＧＬと同層であって、前記ゲート信号線ＧＬと電気的に接続されることなく形成されている。このため、この対向電極ＣＴの平面的に視たパターンは、図１に示した対向電極ＣＴのパターンとほぼ同様となっている。
第１基板ＳＵＢ１の表面には、前記対向電極ＣＴ（ゲート信号線ＧＬ）をも被って絶縁膜ＧＩが形成され、この絶縁膜ＧＩの表面にはドレイン信号線ＤＬが形成されている。ここで、容量素子ＣＥの一方の電極（上述した延在部ＥＸ）はドレイン信号線ＤＬと同時に形成されるようになっている。したがって、容量素子ＣＥは、前記絶縁膜ＧＩを誘電体膜とし、他方の電極を対向電極ＣＴとして形成されるようになる。
また、第１基板ＳＵＢ１の表面には、ドレイン信号線ＤＬ、延在部ＥＸ等を被って保護膜ＰＡＳが形成され、この保護膜ＰＡＳの表面には画素電極ＰＸが形成されるようになっている。画素電極ＰＸは、図示していないが、保護膜ＰＡＳに形成されるコンタクトホールを通して薄膜トランジスタＴＦＴのソース電極ＳＴに電気的に接続されるようになっている。
上述した実施例は、対向電極ＣＴを画素電極ＰＸに対して下層に位置づけられるように形成したものである。しかし、これに限定されることはなく、対向電極ＣＴを画素電極ＰＸよりも上層に形成するようにしてもよいことはもちろんである。
図７は、図６に対応づけて描画した図である。図７において、保護膜ＰＡＳの上面には画素電極ＰＸが形成されている。この画素電極ＰＸは各画素ごとに独立して形成された面状パターンとして形成される。この画素電極ＰＸは、図示していないが、保護膜ＰＡＳに形成されるコンタクトホールを通して薄膜トランジスタＴＦＴのソース電極ＳＴに電気的に接続されるようになっている。そして、この画素電極ＰＸの上面に絶縁膜ＩＮを介して複数の線状パターンからなる対向電極ＣＴが形成されている。この対向電極ＣＴは、表示領域の全域に形成した透光性導電膜に複数の並設されたスリット（図中符号ＳＴで示す）を形成することにより、複数の線状パターンを構成するようになっている。このため、図示していないが、容量素子ＣＥの一方の電極（延在部ＥＸ）を形成する領域には、この領域に重なるようにして対向電極ＣＴが形成されており、前記絶縁膜ＩＮと保護膜ＰＡＳを誘電体膜とする容量素子ＣＥが形成されることになる。
以上、本発明を実施例を用いて説明してきたが、これまでの各実施例で説明した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、それぞれの実施例で説明した構成は、互いに矛盾しない限り、組み合わせて用いてもよい。
ＰＧ１……第１画素行、ＰＧ２……第２画素行、ＰＩＸ１……第１画素、ＰＩＸ２……第２画素、ＤＬ……ドレイン信号線、ＧＬ……ゲート信号線、ＰＪ……突起部、ＴＦＴ……薄膜トランジスタ、ＤＴ……ドレイン電極、ＳＴ……ソース電極、ＰＤ……パッド部、ＰＸ……画素電極、ＣＴ……対向電極、ＣＬ……コモン信号線、ＥＸ……ソース電極の延在部、ＴＭ……容量素子の一方の電極、ＳＵＢ１……第１基板、ＳＵＢ２……第２基板、ＧＩ……絶縁膜、ＰＡＳ……保護膜、ＰＡＳ１……無機絶縁膜、ＰＡＳ２……有機絶縁膜、ＩＮ……絶縁膜、ＴＨ……スルーホール、ＢＭ……ブラックマトリックス、ＣＥ……容量素子。

Claims (9)

  1. 第１基板と第２基板が液晶を挟持して配置され、
    前記第１基板の前記液晶側の面に第１電極と、この第１電極と第１絶縁膜を介して配置される第２電極とを有し、前記第１電極および前記第２電極のうち一方の電極を映像信号が供給される画素電極とし、他方の電極を対向電極として構成する画素を備えた液晶表示装置において、
    前記画素は第１の方向に沿って複数配置されて画素行を形成し、
    前記画素行が前記第１の方向と交差する第２の方向に沿って複数配置され、
    前記画素行は前記第１の方向に沿って延在する第１ゲート信号線と第２ゲート信号線によりゲート信号が供給され、前記第１ゲート信号線に接続する第１画素と前記第２ゲート信号線に接続する第２画素を有し
    前記第１画素と前記第２画素を挟んで前記第２方向に延在する第１ドレイン信号線と第２ドレイン信号線が配置され、
    前記第１画素は、前記第１ゲート信号線からの信号によって駆動され前記第１ゲート信号線に近接されて配置される第１薄膜トランジスタを通して前記第１ドレイン信号線からの映像信号が前記第１画素の画素電極に供給されるように構成され、
    前記第２画素は、前記第２ゲート信号線からの信号によって駆動され前記第２ゲート信号線に近接されて配置される第２薄膜トランジスタを通して前記第２ドレイン信号線からの映像信号が前記第２画素の画素電極に供給されるように構成され、
    前記第１薄膜トランジスタの前記第１画素の画素電極と電気的に接続されるソース電極は、前記第１ゲート信号線に近接する前記第２画素の領域にまで延在する延在部を有し、この延在部は、平面的に視た場合、前記第２画素に形成された前記対向電極と第２絶縁膜を介して重ねられて形成され、
    前記第２薄膜トランジスタの前記第２画素の画素電極と電気的に接続されるソース電極は、前記第２ゲート信号線に近接する前記第１画素の領域にまで延在する延在部を有し、この延在部は、平面的に視た場合、前記第１画素に形成された前記対向電極と前記第２絶縁膜を介して重ねられて形成されていることを特徴とする液晶表示装置。
  2. 前記第１薄膜トランジスタの前記ソース電極は、平面的に視た場合、前記第１画素の前記画素電極と前記第２画素の前記画素電極との間の領域に走行する延在部を有し、この延在部は前記領域に形成された前記対向電極と前記第２絶縁膜を介して重ねられて形成され、
    前記第２薄膜トランジスタの前記ソース電極は、平面的に視た場合、前記第２画素の前記画素電極と前記第１画素の前記画素電極との間の領域に走行する延在部を有し、この延在部は前記領域に形成された前記対向電極と前記第２絶縁膜を介して重ねられて形成されていることを特徴とする請求項１に記載の液晶表示装置。
  3. 前記第１薄膜トランジスタの前記ソース電極は、前記第１薄膜トランジスタおよび前記第１ゲート信号線と隣接して、前記第１画素の画素電極とコンタクトをとる第１パッド部を備え、前記第２薄膜トランジスタの前記ソース電極は、前記第２薄膜トランジスタおよび前記第２ゲート信号線と隣接して、前記第２画素の前記画素電極とコンタクトをとる第２パッド部を備えることを特徴とする請求項１に記載の液晶表示装置。
  4. 前記第２基板の液晶側の面に、平面的に視た場合、少なくとも、前記第１ゲート信号線、前記第１薄膜トランジスタを被う第１遮光膜、前記第２ゲート信号線、前記第２薄膜トランジスタを被う第２遮光膜が形成され、
    前記第１薄膜トランジスタの前記ソース電極の前記延在部は、少なくも一部において、前記第１遮光膜に重ねられて形成され、
    前記第２薄膜トランジスタの前記ソース電極の前記延在部は、少なくも一部において、前記第２遮光膜に重ねられて形成されていることを特徴とする請求項１に記載の液晶表示装置。
  5. 第１基板と第２基板が液晶を挟持して配置され、
    前記第１基板上の前記液晶側の面に第１電極と、この第１電極と第１絶縁膜を介して配置される第２電極とを有し、前記第１電極および前記第２電極のうち一方の電極を映像信号が供給される画素電極とし、他方の電極を対向電極として構成する画素を備えた液晶表示装置において、
    前記画素は第１の方向に沿って複数配置されて画素行を形成し、
    前記画素行が前記第１の方向と交差する第２の方向に沿って複数配置され、
    前記画素行は前記第１の方向に沿って延在する第１ゲート信号線と第２ゲート信号線によりゲート信号が供給され、前記第１ゲート信号線に接続する第１画素と前記第２ゲート信号線に接続する第２画素を有し、
    前記第１画素と前記第２画素を間に配置して、前記第２方向に延在する第１ドレイン信号線と第２ドレイン信号線が配置され、
    前記第１画素は、前記第１ゲート信号線からの信号によって駆動され前記第１ゲート信号線に近接されて配置される第１薄膜トランジスタを通して前記第１ドレイン信号線からの映像信号が前記第１画素の画素電極に供給されるように構成され、
    前記第２画素は、前記第２ゲート信号線からの信号によって駆動され前記第２ゲート信号線に近接されて配置される第２薄膜トランジスタを通して前記第２ドレイン信号線からの映像信号が前記第２画素の画素電極に供給されるように構成され、
    前記第１薄膜トランジスタの前記第１画素の画素電極に電気的に接続されるソース電極は、平面的に視た場合、前記第１画素の画素電極と前記第２画素の画素電極との間の領域を走行する延在部を有し、この延在部は前記領域に形成された前記対向電極と第２絶縁膜を介して重ねられて形成され、
    前記第２薄膜トランジスタの前記第２画素の画素電極に電気的に接続されるソース電極は、平面的に視た場合、前記第２画素の画素電極と前記第１画素の画素電極との間の領域を走行する延在部を有し、この延在部は前記領域に形成された前記対向電極と前記第２絶縁膜を介して重ねられて形成されていることを特徴とする液晶表示装置。
  6. 前記第１薄膜トランジスタの前記ソース電極は、前記第１ゲート信号線に近接する第２画素の領域にまで延在する延在部を有し、この延在部は、平面的に視た場合、前記第２画素に形成された前記対向電極と第２絶縁膜を介して重ねられて形成され、
    前記第２薄膜トランジスタの前記ソース電極は、前記第２ゲート信号線に近接する第１画素の領域にまで延在する延在部を有し、この延在部は、平面的に視た場合、前記第１画素に形成された前記対向電極と前記第２絶縁膜を介して重ねられて形成されていることを特徴とする請求項５に記載の液晶表示装置。
  7. 前記第１薄膜トランジスタの前記ソース電極は、前記第１薄膜トランジスタおよび前記第１ゲート信号線と隣接して、前記第１画素の画素電極とコンタクトをとる第１パッド部を備え、前記第２薄膜トランジスタの前記ソース電極は、前記第２薄膜トランジスタおよび前記第２ゲート信号線と隣接して、前記第２画素の前記画素電極とコンタクトをとる第２パッド部を備えることを特徴とする請求項５に記載の液晶表示装置。
  8. 第１基板と第２基板が液晶を挟持し、
    前記第１基板の前記液晶側の面に、映像信号が供給される画素電極と、前記画素電極と第１絶縁膜を介して配置される対向電極を有する画素を備え、
    前記画素は、第１の方向に沿って複数配置されて画素行を構成し、前記第１の方向と交差する第２の方向に沿って画素列を構成し、
    １つの画素行に対して２本のゲート線を配置し、２つの画素列に対して１本の映像信号線を配置した液晶表示装置であって、
    前記画素行は、前記第１ゲート信号線に接続する第１薄膜トランジスタを有する第１画素と、前記第２ゲート信号線に接続する第２薄膜トランジスタを有する第２画素を備え、
    前記第１薄膜トランジスタのソース電極は前記第１画素の画素電極と電気的に接続され、前記第１薄膜トランジスタのソース電極は、前記第２画素の領域に延在し、且つ、前記第２画素の対向電極と第２絶縁膜を介して重ねられて配置された第１延在部を有し、
    前記第２薄膜トランジスタのソース電極は前記第２画素の画素電極と電気的に接続され、前記第２薄膜トランジスタのソース電極は、前記第１画素の領域に延在し、且つ、前記第１画素に形成された前記対向電極と前記第２絶縁膜を介して重ねられて配置されていることを特徴とする液晶表示装置。
  9. 第１基板と第２基板が液晶を挟持し、
    前記第１基板の前記液晶側の面に、映像信号が供給される画素電極と、前記画素電極と第１絶縁膜を介して配置される対向電極を有する画素を備え、
    前記画素は、第１の方向に沿って複数配置されて画素行を構成し、前記第１の方向と交差する第２の方向に沿って画素列を構成し、
    １つの画素行に対して２本のゲート線を配置し、２つの画素列に対して１本の映像信号線を配置した液晶表示装置であって、
    前記画素行は、前記第１ゲート信号線に接続する第１薄膜トランジスタを有する第１画素と、前記第２ゲート信号線に接続する第２薄膜トランジスタを有する第２画素を備え、
    前記第１薄膜トランジスタのソース電極は前記第１画素の画素電極と電気的に接続され、前記第１画素と前記第２画素の間を前記第１の方向に沿って延在する第１延在部を有し、
    前記第２薄膜トランジスタのソース電極は前記第２画素の画素電極と電気的に接続され、前記第１画素と前記第２画素の間を前記第１の方向に沿って延在する第２延在部を有し、
    前記第１延在部と前記第２延在部とは離間して配置したことを特徴とする液晶表示装置。
JP2010011670A 2010-01-22 2010-01-22 液晶表示装置 Active JP5448875B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010011670A JP5448875B2 (ja) 2010-01-22 2010-01-22 液晶表示装置
US13/010,013 US8922742B2 (en) 2010-01-22 2011-01-20 IPS-type liquid crystal display device having improved capacitance between pixel electrode and counter electrode
US14/564,181 US9601072B2 (en) 2010-01-22 2014-12-09 Liquid crystal display device of increased holding capacitance
US15/427,448 US10281785B2 (en) 2010-01-22 2017-02-08 Liquid crystal display device having large holding capacitance in the pixel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010011670A JP5448875B2 (ja) 2010-01-22 2010-01-22 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2011150153A JP2011150153A (ja) 2011-08-04
JP5448875B2 true JP5448875B2 (ja) 2014-03-19

Family

ID=44308715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010011670A Active JP5448875B2 (ja) 2010-01-22 2010-01-22 液晶表示装置

Country Status (2)

Country Link
US (3) US8922742B2 (ja)
JP (1) JP5448875B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130012780A (ko) * 2011-07-26 2013-02-05 삼성디스플레이 주식회사 표시장치
US9075271B2 (en) * 2011-09-06 2015-07-07 Japan Display Inc. Liquid crystal display device
US9019439B2 (en) 2011-10-14 2015-04-28 Japan Display Inc. Liquid crystal display device
CN103176320B (zh) * 2011-12-22 2015-12-09 上海中航光电子有限公司 横向排列的像素结构、液晶显示装置及其制作方法
KR101938716B1 (ko) 2012-05-03 2019-01-16 삼성디스플레이 주식회사 액정 표시 장치
JP2014048339A (ja) 2012-08-29 2014-03-17 Japan Display Inc 液晶表示装置
US9570469B2 (en) * 2012-10-29 2017-02-14 Sharp Kabushiki Kaisha Active-matrix substrate and liquid-crystal display device
CN103116238B (zh) * 2013-02-05 2015-09-09 北京京东方光电科技有限公司 一种阵列基板及液晶显示面板
CN104102038B (zh) 2013-04-10 2019-08-09 三星显示有限公司 液晶显示器
CN103217846B (zh) * 2013-04-23 2015-12-02 京东方科技集团股份有限公司 阵列基板及显示装置
WO2015132819A1 (ja) * 2014-03-05 2015-09-11 パナソニック液晶ディスプレイ株式会社 液晶表示装置及びその製造方法
KR102136638B1 (ko) * 2014-03-31 2020-07-22 엘지디스플레이 주식회사 액정 표시 장치
CN204314580U (zh) * 2015-01-08 2015-05-06 京东方科技集团股份有限公司 一种像素结构、阵列基板、显示面板和显示装置
KR20170041929A (ko) * 2015-10-07 2017-04-18 삼성디스플레이 주식회사 액정 표시 장치
KR102148491B1 (ko) 2015-12-14 2020-08-26 엘지디스플레이 주식회사 박막트랜지스터 기판
CN107272292B (zh) * 2017-08-18 2020-02-18 京东方科技集团股份有限公司 一种显示基板、显示面板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2581796B2 (ja) 1988-04-25 1997-02-12 株式会社日立製作所 表示装置及び液晶表示装置
JP3993263B2 (ja) * 1997-01-23 2007-10-17 エルジー フィリップス エルシーディー カンパニー リミテッド 液晶表示装置
JP3291249B2 (ja) * 1998-07-16 2002-06-10 アルプス電気株式会社 アクティブマトリクス型液晶表示装置およびそれに用いる基板
TWI387800B (zh) * 2004-09-10 2013-03-01 Samsung Display Co Ltd 顯示裝置
KR101137840B1 (ko) * 2005-06-23 2012-04-20 엘지디스플레이 주식회사 횡전계방식 액정표시소자
JP5079462B2 (ja) * 2007-11-19 2012-11-21 株式会社ジャパンディスプレイウェスト 液晶装置および電子機器

Also Published As

Publication number Publication date
JP2011150153A (ja) 2011-08-04
US8922742B2 (en) 2014-12-30
US20110181805A1 (en) 2011-07-28
US10281785B2 (en) 2019-05-07
US9601072B2 (en) 2017-03-21
US20150091788A1 (en) 2015-04-02
US20170146879A1 (en) 2017-05-25

Similar Documents

Publication Publication Date Title
JP5448875B2 (ja) 液晶表示装置
JP3909572B2 (ja) 表示装置
US8665192B2 (en) Liquid crystal display device
JP5659708B2 (ja) 液晶表示パネル、及び液晶表示装置
US9293649B2 (en) Display device having dummy data lines
JP5165169B2 (ja) 液晶表示装置
US20140184964A1 (en) Display device
JP4583922B2 (ja) 液晶表示装置及びその製造方法
JP4606103B2 (ja) 液晶表示装置
JP2005099797A (ja) 液晶表示装置
JP2016105121A (ja) カラーフィルタ基板及び表示装置
JP6369801B2 (ja) 液晶表示装置
JP2014032346A (ja) 液晶表示パネル
JP4006012B2 (ja) 表示装置および液晶表示装置
US10890815B2 (en) Display apparatus
JP4584614B2 (ja) 液晶表示装置
JP5135076B2 (ja) 液晶表示装置
JP4047626B2 (ja) 画像表示装置
KR20070080143A (ko) 액정표시장치
JP5620211B2 (ja) 液晶表示装置
KR20110071036A (ko) 표시장치
JP4441507B2 (ja) 液晶表示装置
JP5513052B2 (ja) 液晶表示装置
JP5337603B2 (ja) 液晶表示装置
US11169424B2 (en) Display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131224

R150 Certificate of patent or registration of utility model

Ref document number: 5448875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250