JP5337603B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP5337603B2 JP5337603B2 JP2009161355A JP2009161355A JP5337603B2 JP 5337603 B2 JP5337603 B2 JP 5337603B2 JP 2009161355 A JP2009161355 A JP 2009161355A JP 2009161355 A JP2009161355 A JP 2009161355A JP 5337603 B2 JP5337603 B2 JP 5337603B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- signal line
- group
- pixel group
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
第1の方向に第1画素、第2画素、第3画素、第4画素がこの順で繰り返して配置される画素群を該第1の方向に並べて複数個(m個(m=2,3,4・・・))配置して構成した4m個の画素からなる複数個の画素群を前記第1の方向と交差する第2の方向に沿って複数の列(n列(n=2,3,4・・・))配置して構成した4mn個の画素からなり、
前記ゲート信号線は、前記第1の方向に並べて配置される複数の画素からなる前記画素群を前記第1の方向と交差する前記第2の方向から挟むように第1ゲート信号線および第2ゲート信号線を有し、
前記第1画素に設けられる前記薄膜トランジスタと前記第3画素に設けられる前記薄膜トランジスタは、前記第1ゲート信号線からの走査信号によって制御され、前記第2画素に設けられる前記薄膜トランジスタと前記第4画素に設けられる前記薄膜トランジスタは、前記第2ゲート信号線からの走査信号によって制御され、
前記薄膜トランジスタを通して前記各画素に前記映像信号を供給するドレイン信号線は、前記4つの画素からなる画素群が複数前記第1の方向に並べて配置されてなる複数の画素群における前記各第4画素と前記各第1画素の間に配置されて前記第4画素と前記第1画素のそれぞれに映像信号を供給する第1ドレイン信号線と、前記各第2画素と前記各第3画素の間に配置されて前記第2画素と前記第3画素のそれぞれ映像信号を供給する第2ドレイン信号線とからなり、
前記ストレージ線は、前記画素群内において前記第1ゲート信号線に隣接し該第1ゲート信号線に沿って形成され前記第1画素に映像信号を供給する前記画素電極との間に容量素子を形成すると共に前記第3画素に映像信号を供給する画素電極との間に容量素子を形成する第1ストレージ線と、前記画素群内において前記第2ゲート信号線に隣接し該第2ゲート信号線に沿って形成され前記第2画素に映像信号を供給する前記画素電極との間に容量素子を形成すると共に前記第4画素に映像信号を供給する画素電極との間に容量素子を形成する第2ストレージ線と、前記各画素群の前記第1画素と前記第2画素との間を走行し前記第1ストレージ線と前記第2ストレージ線とを電気的に接続する第3ストレージ線と、前記各画素群の前記第3画素と前記第4画素との間を走行し前記第1ストレージ線と前記第2ストレージ線とを電気的に接続する第4ストレージ線とを備え、
前記画素群を形成する前記画素電極は、前記ゲート信号線の走行方向と交差する方向の一対の辺において、一方の辺が前記ドレイン信号線又は前記ストレージ線に重畳する部分を有するようにして形成され、他方の辺が前記ストレージ信号線又はドレイン信号線に重畳する部分を有するようにして形成されてなることを特徴とする。
ドレイン信号線は、第1画素群と第2画素群の間の領域において屈曲部を有して形成されていることを特徴とする。
ドレイン信号線は、第1画素群と第2画素群の間の領域において屈曲部を有することなく形成されていることを特徴とする。
第1の方向に第1画素、第2画素、第3画素、第4画素がこの順で繰り返して配置される画素群を該第1の方向に並べて複数個(m個(m=2,3,4・・・))配置して構成した4m個の画素からなる複数個の画素群を前記第1の方向と交差する第2の方向に沿って複数の列(n列(n=2,3,4・・・))配置して構成した4mn個の画素からなり、
前記第1画素に設けられる前記薄膜トランジスタと前記第4画素に設けられる前記薄膜トランジスタは、前記第1ゲート信号線からの走査信号によって制御され、前記第2画素に設けられる前記薄膜トランジスタと前記第3画素に設けられる前記薄膜トランジスタは前記第2ゲート信号線からの走査信号によって制御され、
前記薄膜トランジスタを通して前記各画素に前記映像信号を供給するドレイン信号線は、前記4つの画素からなる画素群が複数前記第1の方向に並べて配置されてなる複数の画素群における前記各第4画素と前記各第1画素の間に配置されて前記第4画素と前記第1画素のそれぞれに映像信号を供給する第1ドレイン信号線と、前記各第2画素と前記各第3画素の間に配置されて前記第2画素と前記第3画素のそれぞれ映像信号を供給する第2ドレイン信号線とからなり、
前記ストレージ線は、前記画素群内において前記第1画素と前記第4画素で前記第1ゲート信号線に隣接し該第1ゲート信号線に沿って形成され前記第1画素に映像信号を供給する前記画素電極との間に容量素子を形成すると共に前記第4画素に映像信号を供給する画素電極との間に容量素子を形成する第1ストレージ線と、前記画素群内において前記第2画素と前記第3画素で前記第2ゲート信号線に隣接し該第2ゲート信号線に沿って形成され前記第2画素に映像信号を供給する前記画素電極との間に容量素子を形成すると共に前記第3画素に映像信号を供給する画素電極との間に容量素子を形成する第2ストレージ線と、前記各画素群の前記第1画素と前記第2画素との間を走行し前記第1ストレージ線と前記第2ストレージ線とを電気的に接続する第3ストレージ線と、前記各画素群の前記第3画素と前記第4画素との間を走行し前記第1ストレージ線と前記第2ストレージ線とを電気的に接続する第4ストレージ線とを備え、
前記画素群を形成する前記各画素電極は、前記ゲート信号線の走行方向と交差する方向の一対の辺を第1辺および第2辺とした場合において、平面的に観て、前記第1辺は該第1辺に隣接して配置される前記ドレイン信号線に重畳する部分を有し、前記第2辺は該第2辺に隣接して配置される前記ストレージ線に重畳する部分を有することを特徴とする。
ドレイン信号線は、第1画素群と第2画素群の間の領域において屈曲部を有して形成されていることを特徴とする。
ドレイン信号線は、第1画素群と第2画素群の間の領域において屈曲部を有することなく形成されていることを特徴とする。
Claims (10)
- 基板上に形成する複数の画素のそれぞれに、ゲート信号線からの走査信号によって制御される薄膜トランジスタと、該薄膜トランジスタを通して前記画素にドレイン信号線を介して送信されてくる映像信号を前記各画素に供給する画素電極と、前記画素電極との間に容量素子を形成するストレージ線とを備えた液晶表示装置であって、
第1の方向に第1画素、第2画素、第3画素、第4画素がこの順で繰り返して配置される画素群を該第1の方向に並べて複数個(m個(m=2,3,4・・・))配置して構成した4m個の画素からなる複数個の画素群を前記第1の方向と交差する第2の方向に沿って複数の列(n列(n=2,3,4・・・))配置して構成した4mn個の画素からなり、
前記ゲート信号線は、前記第1の方向に並べて配置される複数の画素からなる前記画素群を前記第1の方向と交差する前記第2の方向から挟むように第1ゲート信号線および第2ゲート信号線を有し、
前記第1画素に設けられる前記薄膜トランジスタと前記第3画素に設けられる前記薄膜トランジスタは、前記第1ゲート信号線からの走査信号によって制御され、前記第2画素に設けられる前記薄膜トランジスタと前記第4画素に設けられる前記薄膜トランジスタは、前記第2ゲート信号線からの走査信号によって制御され、
前記薄膜トランジスタを通して前記各画素に前記映像信号を供給するドレイン信号線は、前記4つの画素からなる画素群が複数前記第1の方向に並べて配置されてなる複数の画素群における前記各第4画素と前記各第1画素の間に配置されて前記第4画素と前記第1画素のそれぞれに映像信号を供給する第1ドレイン信号線と、前記各第2画素と前記各第3画素の間に配置されて前記第2画素と前記第3画素のそれぞれ映像信号を供給する第2ドレイン信号線とからなり、
前記ストレージ線は、前記画素群内において前記第1ゲート信号線に隣接し該第1ゲート信号線に沿って形成され前記第1画素に映像信号を供給する前記画素電極との間に容量素子を形成すると共に前記第3画素に映像信号を供給する画素電極との間に容量素子を形成する第1ストレージ線と、前記画素群内において前記第2ゲート信号線に隣接し該第2ゲート信号線に沿って形成され前記第2画素に映像信号を供給する前記画素電極との間に容量素子を形成すると共に前記第4画素に映像信号を供給する画素電極との間に容量素子を形成する第2ストレージ線と、前記各画素群の前記第1画素と前記第2画素との間を走行し前記第1ストレージ線と前記第2ストレージ線とを電気的に接続する第3ストレージ線と、前記各画素群の前記第3画素と前記第4画素との間を走行し前記第1ストレージ線と前記第2ストレージ線とを電気的に接続する第4ストレージ線とを備え、
前記画素群を形成する前記画素電極は、前記ゲート信号線の走行方向と交差する方向の一対の辺において、一方の辺が前記ドレイン信号線又は前記ストレージ線に重畳する部分を有するようにして形成され、他方の辺が前記ストレージ信号線又はドレイン信号線に重畳する部分を有するようにして形成されてなる
ことを特徴とする液晶表示装置。 - 前記第1ストレージ線は、前記薄膜トランジスタに近接する部分において幅の広い領域を有し、
前記第2ストレージ線は、前記薄膜トランジスタに近接する部分において幅の広い領域を有する
ことを特徴とする請求項1に記載の液晶表示装置。 - 前記基板上に、前記薄膜トランジスタを被って有機絶縁膜からなる保護膜が形成され、前記画素電極は前記保護膜の上面に形成されている
ことを特徴とする請求項1に記載の液晶表示装置。 - 前記第1画素、第2画素、第3画素、第4画素がこの順で繰り返して配置される画素群を第1画素群とし、この第1画素群に隣接して配置される他の画素群を第2画素群とした場合、第1画素群に対して第2画素群は画素の半ピッチ分ずれて配置され、
ドレイン信号線は、第1画素群と第2画素群の間の領域において屈曲部を有して形成されている
ことを特徴とする請求項1に記載の液晶表示装置。 - 前記第1画素、第2画素、第3画素、第4画素がこの順で繰り返して配置される画素群を第1画素群とし、この第1画素群に隣接して配置される他の画素群を第2画素群とした場合、第1画素群に対して第2画素群はずれることなく配置され、
ドレイン信号線は、第1画素群と第2画素群の間の領域において屈曲部を有することなく形成されている
ことを特徴とする請求項1に記載の液晶表示装置。 - 基板上に形成する複数の画素のそれぞれに、ゲート信号線からの走査信号によって制御される薄膜トランジスタと、該薄膜トランジスタを通して前記画素にドレイン信号線から送信されてくる映像信号を前記各画素に供給する画素電極と、前記画素電極との間に容量素子を形成するストレージ線とを備えた液晶表示装置であって、
第1の方向に第1画素、第2画素、第3画素、第4画素がこの順で繰り返して配置される画素群を該第1の方向に並べて複数個(m個(m=2,3,4・・・))配置して構成した4m個の画素からなる複数個の画素群を前記第1の方向と交差する第2の方向に沿って複数の列(n列(n=2,3,4・・・))配置して構成した4mn個の画素からなり、
前記第1画素に設けられる前記薄膜トランジスタと前記第4画素に設けられる前記薄膜トランジスタは、前記第1ゲート信号線からの走査信号によって制御され、前記第2画素に設けられる前記薄膜トランジスタと前記第3画素に設けられる前記薄膜トランジスタは前記第2ゲート信号線からの走査信号によって制御され、
前記薄膜トランジスタを通して前記各画素に前記映像信号を供給するドレイン信号線は、前記4つの画素からなる画素群が複数前記第1の方向に並べて配置されてなる複数の画素群における前記各第4画素と前記各第1画素の間に配置されて前記第4画素と前記第1画素のそれぞれに映像信号を供給する第1ドレイン信号線と、前記各第2画素と前記各第3画素の間に配置されて前記第2画素と前記第3画素のそれぞれ映像信号を供給する第2ドレイン信号線とからなり、
前記ストレージ線は、前記画素群内において前記第1画素と前記第4画素で前記第1ゲート信号線に隣接し該第1ゲート信号線に沿って形成され前記第1画素に映像信号を供給する前記画素電極との間に容量素子を形成すると共に前記第4画素に映像信号を供給する画素電極との間に容量素子を形成する第1ストレージ線と、前記画素群内において前記第2画素と前記第3画素で前記第2ゲート信号線に隣接し該第2ゲート信号線に沿って形成され前記第2画素に映像信号を供給する前記画素電極との間に容量素子を形成すると共に前記第3画素に映像信号を供給する画素電極との間に容量素子を形成する第2ストレージ線と、前記各画素群の前記第1画素と前記第2画素との間を走行し前記第1ストレージ線と前記第2ストレージ線とを電気的に接続する第3ストレージ線と、前記各画素群の前記第3画素と前記第4画素との間を走行し前記第1ストレージ線と前記第2ストレージ線とを電気的に接続する第4ストレージ線とを備え、
前記画素群を形成する前記各画素電極は、前記ゲート信号線の走行方向と交差する方向の一対の辺を第1辺および第2辺とした場合において、平面的に観て、前記第1辺は該第1辺に隣接して配置される前記ドレイン信号線に重畳する部分を有し、前記第2辺は該第2辺に隣接して配置される前記ストレージ線に重畳する部分を有する
ことを特徴とする液晶表示装置。 - 前記第1ストレージ線は、前記第1画素および第4画素において、幅の広い領域を有し、この領域は前記容量素子の一方の電極を構成し、
前記第2ストレージ線は、前記第2画素および第3画素において、幅の広い領域を有し、この領域は当該画素の前記容量素子の一方の電極を構成している
ことを特徴とする請求項6に記載の液晶表示装置。 - 前記基板上に、前記薄膜トランジスタを被って有機絶縁膜からなる保護膜が形成され、前記画素電極は前記保護膜の上面に形成されている
ことを特徴とする請求項6に記載の液晶表示装置。 - 前記第1画素、第2画素、第3画素、第4画素がこの順で繰り返して配置される画素群を第1画素群とし、この第1画素群に隣接して配置される他の画素群を第2画素群とした場合、第1画素群に対して第2画素群は画素の半ピッチ分ずれて配置され、
ドレイン信号線は、第1画素群と第2画素群の間の領域において屈曲部を有して形成されている
ことを特徴とする請求項6に記載の液晶表示装置。 - 前記第1画素、第2画素、第3画素、第4画素がこの順で繰り返して配置される画素群を第1画素群とし、この第1画素群に隣接して配置される他の画素群を第2画素群とした場合、第1画素群に対して第2画素群はずれることなく配置され、
ドレイン信号線は、第1画素群と第2画素群の間の領域において屈曲部を有することなく形成されている
ことを特徴とする請求項6に記載の液晶表示装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009161355A JP5337603B2 (ja) | 2009-07-08 | 2009-07-08 | 液晶表示装置 |
US12/773,098 US8665192B2 (en) | 2009-07-08 | 2010-05-04 | Liquid crystal display device |
US14/140,241 US9299303B2 (en) | 2009-07-08 | 2013-12-24 | Liquid crystal display device |
US15/045,596 US9869916B2 (en) | 2009-07-08 | 2016-02-17 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009161355A JP5337603B2 (ja) | 2009-07-08 | 2009-07-08 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011017809A JP2011017809A (ja) | 2011-01-27 |
JP5337603B2 true JP5337603B2 (ja) | 2013-11-06 |
Family
ID=43595662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009161355A Active JP5337603B2 (ja) | 2009-07-08 | 2009-07-08 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5337603B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6486660B2 (ja) | 2013-11-27 | 2019-03-20 | 株式会社半導体エネルギー研究所 | 表示装置 |
CN113341624A (zh) * | 2015-02-12 | 2021-09-03 | 株式会社半导体能源研究所 | 显示装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2549840B2 (ja) * | 1986-03-25 | 1996-10-30 | セイコーエプソン株式会社 | 液晶パネル |
JP2581796B2 (ja) * | 1988-04-25 | 1997-02-12 | 株式会社日立製作所 | 表示装置及び液晶表示装置 |
JP3525018B2 (ja) * | 1996-11-15 | 2004-05-10 | エルジー フィリップス エルシーディー カンパニー リミテッド | アクティブマトリックス型液晶表示装置 |
TWI387800B (zh) * | 2004-09-10 | 2013-03-01 | Samsung Display Co Ltd | 顯示裝置 |
KR101061854B1 (ko) * | 2004-10-01 | 2011-09-02 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
JP4371121B2 (ja) * | 2006-05-24 | 2009-11-25 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
-
2009
- 2009-07-08 JP JP2009161355A patent/JP5337603B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011017809A (ja) | 2011-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9869916B2 (en) | Liquid crystal display device | |
US11506949B2 (en) | Liquid crystal display device | |
JP5448875B2 (ja) | 液晶表示装置 | |
TWI511303B (zh) | 液晶顯示器的陣列基板 | |
JP6116220B2 (ja) | 液晶表示パネル | |
JP4589256B2 (ja) | 横電界方式の液晶表示素子及びその製造方法 | |
US10007155B2 (en) | Display device having a pixel structure to which a lateral electric field mode is applied | |
JP2019148855A (ja) | センサ付き表示装置 | |
JP4092309B2 (ja) | 液晶表示装置 | |
JP5868993B2 (ja) | 液晶表示素子および液晶表示装置 | |
JP2010175790A (ja) | 液晶表示装置 | |
JP2009192883A (ja) | 液晶表示装置 | |
JP5337603B2 (ja) | 液晶表示装置 | |
JP6970701B2 (ja) | 表示装置 | |
KR20180003161A (ko) | 액정 표시 장치 | |
JP6400935B2 (ja) | 表示装置 | |
US9791757B2 (en) | Liquid crystal display device and display device | |
JP5513052B2 (ja) | 液晶表示装置 | |
JP4170235B2 (ja) | 表示装置 | |
JP2006030367A (ja) | アレイ基板及び液晶表示装置 | |
KR101763792B1 (ko) | 박막 트랜지스터 표시판 | |
KR102024655B1 (ko) | 액정표시장치 | |
JP4668256B2 (ja) | 表示装置 | |
JP4946458B2 (ja) | 表示装置 | |
JP2015179217A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110218 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110218 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130805 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5337603 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |