JP2549840B2 - 液晶パネル - Google Patents
液晶パネルInfo
- Publication number
- JP2549840B2 JP2549840B2 JP61066418A JP6641886A JP2549840B2 JP 2549840 B2 JP2549840 B2 JP 2549840B2 JP 61066418 A JP61066418 A JP 61066418A JP 6641886 A JP6641886 A JP 6641886A JP 2549840 B2 JP2549840 B2 JP 2549840B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- line
- pixel electrode
- timing
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はトランジスタを格子状に形成したいわゆるア
クテイブマトリクス基板を用いた液晶パネルの電極構造
に関する。
クテイブマトリクス基板を用いた液晶パネルの電極構造
に関する。
従来のアクテイブマトリクス基板は、SID83 DIGEST
P156の様に画素電極14とデータ線13とを同時に形成
し、第２図に平面図を示したようにデータ線13と画素電
極14は平面的に隙間を有している。
P156の様に画素電極14とデータ線13とを同時に形成
し、第２図に平面図を示したようにデータ線13と画素電
極14は平面的に隙間を有している。
また、第３図に示すようにタイミング線12と画素電極
14を同時に形成していた。第３図はアモルフアスシコン
トランジスタの一般的な構造であり、ゲート22上にゲー
ト絶縁膜23、アモルフアスSi21の順に形成してある。画
素電極14とトラジスタとはメタル24で接続されておりメ
タル24及びデータ線13がそれぞれドレイン、ソースを形
成している。
14を同時に形成していた。第３図はアモルフアスシコン
トランジスタの一般的な構造であり、ゲート22上にゲー
ト絶縁膜23、アモルフアスSi21の順に形成してある。画
素電極14とトラジスタとはメタル24で接続されておりメ
タル24及びデータ線13がそれぞれドレイン、ソースを形
成している。
以上のようなアクテイブマトリクス基板と透明導電膜
による電極形成した基板とをそれぞれ配向処理したのち
所定の間隙を保持して、その隙間に液晶を封入して液晶
パネルとなしていた。
による電極形成した基板とをそれぞれ配向処理したのち
所定の間隙を保持して、その隙間に液晶を封入して液晶
パネルとなしていた。
しかし前述の従来技術では画素電極とタイミング線や
データ線との間に形成された間隙のため、画素電極の占
有率が低下し、このために液晶パネルのコントラスト比
が低下したり、透過率が低下したりする。また画素電極
とタイミング線やデータ線が小さな間隙を有し、それら
の間で電界を生じ、この電界が、液晶を制御している画
素電極と対抗電極の間の電界に比べ無視出来ない強さに
なつたり、あるいは部分的に支配的になつたりする。こ
の電界によつて画素電極周辺の液晶はその影響を受け、
制御性を失う。これらの影響を受ける領域を遮光する方
法が１つの方法として考えられるが、画素電極の占有率
がさらに低下してしまう。
データ線との間に形成された間隙のため、画素電極の占
有率が低下し、このために液晶パネルのコントラスト比
が低下したり、透過率が低下したりする。また画素電極
とタイミング線やデータ線が小さな間隙を有し、それら
の間で電界を生じ、この電界が、液晶を制御している画
素電極と対抗電極の間の電界に比べ無視出来ない強さに
なつたり、あるいは部分的に支配的になつたりする。こ
の電界によつて画素電極周辺の液晶はその影響を受け、
制御性を失う。これらの影響を受ける領域を遮光する方
法が１つの方法として考えられるが、画素電極の占有率
がさらに低下してしまう。
そこで本発明はこのような問題点を解決するもので、
その目的とするところは、画素占有率を高め、データ線
やタイミング線から液晶が影響を受けない、高コントラ
ストかつ高透過率の液晶パネルを提供することにある。
その目的とするところは、画素占有率を高め、データ線
やタイミング線から液晶が影響を受けない、高コントラ
ストかつ高透過率の液晶パネルを提供することにある。
本発明は、一対の透明基板間に液晶が挟持され、該透
明基板の一方の基板上には複数のデータ線と複数のタイ
ミング線とが交差して配置され、該複数のデータ線とタ
イミング線との交差により画成される画素にはトランジ
スタと透明導電膜からなる画素電極が形成されてなる液
晶パネルにおいて、 該データ線および該タイミング線は遮光成を有する導
電性物質からなり、該データ線、該タイミング線および
該トランジスタ上には層間絶縁膜が形成されてなり、該
画素電極は該層間絶縁膜上に形成されて該層間絶縁膜に
形成された開口部を介して該トランジスタと電気的に接
続されると共に、該画素電極の隣接する画素電極との分
離が、該データ線上および該タイミング線上においてな
されることを特徴とする。
明基板の一方の基板上には複数のデータ線と複数のタイ
ミング線とが交差して配置され、該複数のデータ線とタ
イミング線との交差により画成される画素にはトランジ
スタと透明導電膜からなる画素電極が形成されてなる液
晶パネルにおいて、 該データ線および該タイミング線は遮光成を有する導
電性物質からなり、該データ線、該タイミング線および
該トランジスタ上には層間絶縁膜が形成されてなり、該
画素電極は該層間絶縁膜上に形成されて該層間絶縁膜に
形成された開口部を介して該トランジスタと電気的に接
続されると共に、該画素電極の隣接する画素電極との分
離が、該データ線上および該タイミング線上においてな
されることを特徴とする。
本発明の上記の構成によれば、タイミング線やデータ
線との分離のために平面的な間隙を必要とせず、タイミ
ング線やデータ線の配線部とトランジスタの素子領域以
外では全て画素有効領域となる。
線との分離のために平面的な間隙を必要とせず、タイミ
ング線やデータ線の配線部とトランジスタの素子領域以
外では全て画素有効領域となる。
さらにまた配線からの電界の影響は、画素電極の分離
を配線上で行うことで電界の横へ拡がりをおさえること
が出来る。
を配線上で行うことで電界の横へ拡がりをおさえること
が出来る。
第１図は本発明の実施例における液晶パネルのアクテ
イブマトリクス基板の主要平面図と主要断面図を示す。
イブマトリクス基板の主要平面図と主要断面図を示す。
絶縁基板上にSi薄膜を１を所定の形状にした後、ゲー
ト絶縁膜、ゲート電極配線を行う。ゲート電極をマスク
としてイオン注入によりソース・ドレイン形成を行つた
後、層間絶縁膜形成し所定の位置に開口部を形成し、さ
らにソース線３を形成する。ゲート電極配線２及びソー
ス線３はそれぞれタイミング線２、データ線３であり、
タイミング線２及びデータ線３が格子状に形成され、そ
の交点にトランジスタを形成したいわゆるアクテイブマ
トリクス基板となる。なおソース線及びゲート電極配線
は遮光性を有する導電性物質（Ta,Mo,W,Ti,Alといつた
金属もしくはそれらにSiを含む金属さらには不純物によ
り抵抗を下げたSi等）にすればさらに効果がある。この
アクテイブマトリクス基板上に層間絶縁膜を形成し所定
の位置に開口を形成し、ITO（Indium−Tin−Oxide）等
の透明導電膜により画素電極４を形成する。このとき各
画素電極間の絶縁のためのスペースＳはゲート電極配線
（タイミング線２）及びソース線（データ線３）上に形
成する。この後必要に応じてDC成分を除去する絶縁膜を
形成する。
ト絶縁膜、ゲート電極配線を行う。ゲート電極をマスク
としてイオン注入によりソース・ドレイン形成を行つた
後、層間絶縁膜形成し所定の位置に開口部を形成し、さ
らにソース線３を形成する。ゲート電極配線２及びソー
ス線３はそれぞれタイミング線２、データ線３であり、
タイミング線２及びデータ線３が格子状に形成され、そ
の交点にトランジスタを形成したいわゆるアクテイブマ
トリクス基板となる。なおソース線及びゲート電極配線
は遮光性を有する導電性物質（Ta,Mo,W,Ti,Alといつた
金属もしくはそれらにSiを含む金属さらには不純物によ
り抵抗を下げたSi等）にすればさらに効果がある。この
アクテイブマトリクス基板上に層間絶縁膜を形成し所定
の位置に開口を形成し、ITO（Indium−Tin−Oxide）等
の透明導電膜により画素電極４を形成する。このとき各
画素電極間の絶縁のためのスペースＳはゲート電極配線
（タイミング線２）及びソース線（データ線３）上に形
成する。この後必要に応じてDC成分を除去する絶縁膜を
形成する。
以上の基板を液晶パネルのパネル組立てで行われる通
常の工程に従つて、配向処理を行い、対向基板として透
明導電膜による電極形成した絶縁基板（場合によつては
カラーフイルタを形成した基板）を配向処理して、液晶
を封入して液晶パネルとなす。
常の工程に従つて、配向処理を行い、対向基板として透
明導電膜による電極形成した絶縁基板（場合によつては
カラーフイルタを形成した基板）を配向処理して、液晶
を封入して液晶パネルとなす。
以上述べたように、本発明によれば、液晶パネルの性
能を大幅に向上できる。第１図および第２図を比較する
とわかるとおり、第２図の従来の構成では画素電極の隙
間16から光がもれてしまうため、このままではコントラ
ストが大幅に低下する。第２図の場合で、約19.7％の光
がもれる。このため、対向基板に隙間16に相当する部分
を遮光する遮光部を設けなければならなるが、この遮光
部を設けると液晶パネルを通過する透過光は約41.5％に
なってしまう。さらに、従来の構成では、タイミング線
やデータ線に発生する電界の影響で、画素電極周辺の液
晶の制御が困難となり、コントラストの低下等の画質劣
化の原因となっていた。そこで、これらの影響を排除
し、かつ、対向基板との位置合わせを考慮すると、第２
図の破線示す領域まで遮光をしなければならなくなる。
この時の液晶パネルの透過率は約28.7％であり、大幅に
透過率が低下する。
能を大幅に向上できる。第１図および第２図を比較する
とわかるとおり、第２図の従来の構成では画素電極の隙
間16から光がもれてしまうため、このままではコントラ
ストが大幅に低下する。第２図の場合で、約19.7％の光
がもれる。このため、対向基板に隙間16に相当する部分
を遮光する遮光部を設けなければならなるが、この遮光
部を設けると液晶パネルを通過する透過光は約41.5％に
なってしまう。さらに、従来の構成では、タイミング線
やデータ線に発生する電界の影響で、画素電極周辺の液
晶の制御が困難となり、コントラストの低下等の画質劣
化の原因となっていた。そこで、これらの影響を排除
し、かつ、対向基板との位置合わせを考慮すると、第２
図の破線示す領域まで遮光をしなければならなくなる。
この時の液晶パネルの透過率は約28.7％であり、大幅に
透過率が低下する。
一方、本発明の構成によれば、第１図の場合で約61.7
％の透過率を有する。しかも、タイミング線およびデー
タ線を遮光膜として利用しているため、対向基板に遮光
膜を形成する必要がなく、対向基板との位置ずれに伴う
光のもれもない。さらに、タイミング線およびデータ線
に発生する電界の影響も、第４図に示すようにデータ線
３上に絶縁膜43を形成し、かつ、データ線３上に画素電
極４が一部重なる様に配置したことにより、データ線に
発生する電界の影響を抑え込むことができる。加えて、
隣接する画素電極間のスペースＳに発生する電界も液晶
の配向に影響を及ぼすが、この液晶の乱れも、遮光性を
有するデータ線上に限られるためにデータ線により遮光
され、実際に観測される液晶パネル画質には何等影響を
与えない。
％の透過率を有する。しかも、タイミング線およびデー
タ線を遮光膜として利用しているため、対向基板に遮光
膜を形成する必要がなく、対向基板との位置ずれに伴う
光のもれもない。さらに、タイミング線およびデータ線
に発生する電界の影響も、第４図に示すようにデータ線
３上に絶縁膜43を形成し、かつ、データ線３上に画素電
極４が一部重なる様に配置したことにより、データ線に
発生する電界の影響を抑え込むことができる。加えて、
隣接する画素電極間のスペースＳに発生する電界も液晶
の配向に影響を及ぼすが、この液晶の乱れも、遮光性を
有するデータ線上に限られるためにデータ線により遮光
され、実際に観測される液晶パネル画質には何等影響を
与えない。
第４図中の破線は、データ線３による電界が、画素電
極４および対向電極42による電界へ及ぼす影響を示した
図である。また、ここでは、データ線について説明を行
ったが、タイミング線に関してもまったく同様である。
極４および対向電極42による電界へ及ぼす影響を示した
図である。また、ここでは、データ線について説明を行
ったが、タイミング線に関してもまったく同様である。
以上のごとく、本発明による液晶パネルは、その開口
率を高めてパネルの透過率を大幅に改善できると共に、
光もれを防いで高コントラストのパネルを達成できる。
また、データ線、タイミング線、画素電極端部の電界の
影響を抑えることができる。
率を高めてパネルの透過率を大幅に改善できると共に、
光もれを防いで高コントラストのパネルを達成できる。
また、データ線、タイミング線、画素電極端部の電界の
影響を抑えることができる。
第１図は本発明による液晶パネルのアクテイブマトリク
ス基板の一実施例を示す主要平面図。 第２図は従来の液晶パネルのアクテイブマトリクス基板
の主要平面図。 第３図は従来の液晶パネルのアクテイブマトリクスの一
例を示す主要断面図。 第４図は本発明の構造によるデータ線の電界への影響を
示す断面図。 3,13……データ線、2,12……タイミング線 4,14……画素電極
ス基板の一実施例を示す主要平面図。 第２図は従来の液晶パネルのアクテイブマトリクス基板
の主要平面図。 第３図は従来の液晶パネルのアクテイブマトリクスの一
例を示す主要断面図。 第４図は本発明の構造によるデータ線の電界への影響を
示す断面図。 3,13……データ線、2,12……タイミング線 4,14……画素電極
Claims (1)
- 【請求項１】一対の透明基板間に液晶が挟持され、該透
明基板の一方の基板上には複数のデータ線と複数のタイ
ミング線とが交差して配置され、該複数のデータ線とタ
イミング線との交差により画成される画素にはトランジ
スタと透明導電膜からなる画素電極が形成されてなる液
晶パネルにおいて、 該データ線および該タイミング線は遮光性を有する導電
性物質からなり、該データ線、該タイミング線および該
トランジスタ上には層間絶縁膜が形成されてなり、該画
素電極は該層間絶縁膜上に形成されて該層間絶縁膜に形
成された開口部を介して該トランジスタと電気的に接続
されると共に、該画素電極の隣接する画素電極との分離
が、該データ線上および該タイミング線上においてなさ
れることを特徴とする液晶パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61066418A JP2549840B2 (ja) | 1986-03-25 | 1986-03-25 | 液晶パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61066418A JP2549840B2 (ja) | 1986-03-25 | 1986-03-25 | 液晶パネル |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32564995A Division JP2663932B2 (ja) | 1995-12-14 | 1995-12-14 | 液晶パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62223727A JPS62223727A (ja) | 1987-10-01 |
| JP2549840B2 true JP2549840B2 (ja) | 1996-10-30 |
Family
ID=13315224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61066418A Expired - Lifetime JP2549840B2 (ja) | 1986-03-25 | 1986-03-25 | 液晶パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2549840B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2521752B2 (ja) * | 1987-05-11 | 1996-08-07 | 沖電気工業株式会社 | 液晶表示装置 |
| JP2646557B2 (ja) * | 1987-06-02 | 1997-08-27 | セイコーエプソン株式会社 | アクティプマトリックス基板 |
| JP2604386B2 (ja) * | 1987-09-09 | 1997-04-30 | カシオ計算機株式会社 | 薄膜トランジスタパネル |
| JP2594971B2 (ja) * | 1987-09-09 | 1997-03-26 | カシオ計算機株式会社 | 薄膜トランジスタパネル |
| JP2592463B2 (ja) * | 1987-09-17 | 1997-03-19 | カシオ計算機株式会社 | 薄膜トランジスタパネル |
| JPH01156725A (ja) * | 1987-12-15 | 1989-06-20 | Seiko Epson Corp | 表示装置 |
| JPH02248927A (ja) * | 1989-03-23 | 1990-10-04 | Matsushita Electron Corp | 液晶表示装置 |
| JP2742163B2 (ja) * | 1991-10-29 | 1998-04-22 | シャープ株式会社 | 液晶表示装置 |
| JP2556262B2 (ja) * | 1993-07-07 | 1996-11-20 | 日本電気株式会社 | 液晶表示パネル |
| JPH07244298A (ja) * | 1994-03-07 | 1995-09-19 | G T C:Kk | アクティブマトリクス液晶表示装置 |
| US5563727A (en) * | 1994-06-30 | 1996-10-08 | Honeywell Inc. | High aperture AMLCD with nonparallel alignment of addressing lines to the pixel edges or with distributed analog processing at the pixel level |
| JP3521490B2 (ja) * | 1994-08-05 | 2004-04-19 | カシオ計算機株式会社 | 液晶表示素子およびその製造方法 |
| US6682961B1 (en) | 1995-12-29 | 2004-01-27 | Samsung Electronics Co., Ltd. | Thin film transistor array panel used for a liquid crystal display and a manufacturing method thereof |
| KR100479000B1 (ko) | 1996-05-15 | 2005-08-01 | 세이코 엡슨 가부시키가이샤 | 박막디바이스,액정패널및전자기기및박막디바이스의제조방법 |
| JP3423165B2 (ja) * | 1996-11-07 | 2003-07-07 | シャープ株式会社 | 液晶表示装置 |
| JP3899566B2 (ja) | 1996-11-25 | 2007-03-28 | セイコーエプソン株式会社 | 有機ｅｌ表示装置の製造方法 |
| US6825488B2 (en) * | 2000-01-26 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP4351695B2 (ja) * | 2006-11-27 | 2009-10-28 | エルジー ディスプレイ カンパニー リミテッド | 有機ｅｌ表示装置 |
| JP5337603B2 (ja) * | 2009-07-08 | 2013-11-06 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| US8665192B2 (en) | 2009-07-08 | 2014-03-04 | Hitachi Displays, Ltd. | Liquid crystal display device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4239346A (en) * | 1979-05-23 | 1980-12-16 | Hughes Aircraft Company | Compact liquid crystal display system |
| JPS5730881A (en) * | 1980-07-31 | 1982-02-19 | Suwa Seikosha Kk | Active matrix substrate |
| JPS5862623A (ja) * | 1981-10-09 | 1983-04-14 | Seiko Instr & Electronics Ltd | 液晶表示装置 |
| JPS60112089A (ja) * | 1983-11-22 | 1985-06-18 | 松下電器産業株式会社 | 画像表示装置およびその製造方法 |
| JPS61130717A (ja) * | 1984-11-30 | 1986-06-18 | Matsushita Electric Ind Co Ltd | 石油燃焼機器 |
-
1986
- 1986-03-25 JP JP61066418A patent/JP2549840B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62223727A (ja) | 1987-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2549840B2 (ja) | 液晶パネル | |
| KR100471397B1 (ko) | 프린지 필드 스위칭 액정표시장치 및 그 제조방법 | |
| JP4130490B2 (ja) | 液晶表示装置 | |
| US6005648A (en) | Display device | |
| CN100435012C (zh) | 液晶显示装置及其制造方法 | |
| KR100238795B1 (ko) | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법 | |
| JP4162890B2 (ja) | 液晶表示装置 | |
| JP2001059976A (ja) | 液晶表示装置及びその製造方法 | |
| JPH11133450A (ja) | 液晶表示装置及びその製造方法 | |
| JPH0926603A (ja) | 表示装置 | |
| JPH10240162A (ja) | アクティブマトリクス表示装置 | |
| JP2004199049A (ja) | 液晶表示装置用アレイ基板とその製造方法 | |
| US6319760B1 (en) | Manufacturing method of liquid crystal display having high aperture ratio and high transmittance | |
| JPH0954342A (ja) | アクティブマトリクス液晶表示パネル及びその製造方法 | |
| KR101274703B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| KR100482167B1 (ko) | 액정표시장치및그제조방법 | |
| JPH04318522A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
| KR100674236B1 (ko) | 프린지필드구동 액정표시장치의 제조방법 | |
| JP2882319B2 (ja) | 液晶パネル | |
| JP2702319B2 (ja) | アクティブマトリクス基板 | |
| JP2950737B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP2003107526A (ja) | 液晶表示パネル | |
| JPH06301052A (ja) | 液晶表示装置及びその製造方法 | |
| JP2663932B2 (ja) | 液晶パネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |