JPH07244298A - アクティブマトリクス液晶表示装置 - Google Patents
アクティブマトリクス液晶表示装置Info
- Publication number
- JPH07244298A JPH07244298A JP3616594A JP3616594A JPH07244298A JP H07244298 A JPH07244298 A JP H07244298A JP 3616594 A JP3616594 A JP 3616594A JP 3616594 A JP3616594 A JP 3616594A JP H07244298 A JPH07244298 A JP H07244298A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- signal
- pixel
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 印刷技術を用いて配線を形成する際に、パタ
ーンの寸法変形や層間合わせの際のずれがあっても表示
特性に欠陥が生じないようにしたアクティブマトリクス
液晶表示装置を提供する。 【構成】 電極１の端部を、導電性薄膜により形成され
てなる、該電極端部よりも大きい形状の電極端被覆部２
によって被覆し、かつ該電極１の長手方向およびそれに
直交する方向の電極端部と電極端被覆部２との大きさの
差５、６がいずれも、画素内の該電極１と薄膜トランジ
スタ素子との該電極直交方向の間隔、および該電極１と
画素内および隣接する画素の表示電極との該電極直交方
向の間隔よりも大きくなるように形成する。
ーンの寸法変形や層間合わせの際のずれがあっても表示
特性に欠陥が生じないようにしたアクティブマトリクス
液晶表示装置を提供する。 【構成】 電極１の端部を、導電性薄膜により形成され
てなる、該電極端部よりも大きい形状の電極端被覆部２
によって被覆し、かつ該電極１の長手方向およびそれに
直交する方向の電極端部と電極端被覆部２との大きさの
差５、６がいずれも、画素内の該電極１と薄膜トランジ
スタ素子との該電極直交方向の間隔、および該電極１と
画素内および隣接する画素の表示電極との該電極直交方
向の間隔よりも大きくなるように形成する。
Description
【０００１】
【産業上の利用分野】本発明は平面ディスプレイに係
り、特に大面積ＴＦＴアクティブマトリクス液晶表示装
置に関する。
り、特に大面積ＴＦＴアクティブマトリクス液晶表示装
置に関する。
【０００２】
【従来の技術】従来より、薄膜トランジスタ素子（以
下、ＴＦＴと略記する）をスイッチング素子として用い
たアクティブマトリクス液晶表示装置について、多くの
研究、開発がなされている。ＴＦＴを備えたアクティブ
マトリクス液晶表示装置は、第１の基板とこれに対向す
る第２の基板との間に液晶材料が狭持されたものであ
る。第１の基板は、ガラス基板上に、複数の走査電極
と、複数の信号電極が行列方向に設けられたもので、こ
れら走査電極と信号電極によって区切られた各画素に
は、ＴＦＴ素子および表示電極がそれぞれ配されてい
る。そして、ＴＦＴは、走査電極、信号電極、および表
示電極と、それぞれ接続されている。また、第２の基板
には対向電極が形成されている。
下、ＴＦＴと略記する）をスイッチング素子として用い
たアクティブマトリクス液晶表示装置について、多くの
研究、開発がなされている。ＴＦＴを備えたアクティブ
マトリクス液晶表示装置は、第１の基板とこれに対向す
る第２の基板との間に液晶材料が狭持されたものであ
る。第１の基板は、ガラス基板上に、複数の走査電極
と、複数の信号電極が行列方向に設けられたもので、こ
れら走査電極と信号電極によって区切られた各画素に
は、ＴＦＴ素子および表示電極がそれぞれ配されてい
る。そして、ＴＦＴは、走査電極、信号電極、および表
示電極と、それぞれ接続されている。また、第２の基板
には対向電極が形成されている。
【０００３】そして、ＴＦＴとしては多結晶シリコン
（以下、ｐ−Ｓｉと略記する）を用いたｐ−Ｓｉ ＴＦ
Ｔが有望視されている。ｐ−Ｓｉ ＴＦＴは、アモルフ
ァスＳｉ ＴＦＴに比べて、電界効果移動度が約３０ｃ
ｍ2／Ｖ・ｓと高いので、大面積、高解像度の液晶ディ
スプレイを実現するために有用である。また、電界効果
移動度が高いため、液晶表示パネル部の駆動用周辺回路
をＴＦＴを用いて同一基板上に構成することができ、デ
ィスプレイのコンパクト化、低コスト化にも有効であ
る。
（以下、ｐ−Ｓｉと略記する）を用いたｐ−Ｓｉ ＴＦ
Ｔが有望視されている。ｐ−Ｓｉ ＴＦＴは、アモルフ
ァスＳｉ ＴＦＴに比べて、電界効果移動度が約３０ｃ
ｍ2／Ｖ・ｓと高いので、大面積、高解像度の液晶ディ
スプレイを実現するために有用である。また、電界効果
移動度が高いため、液晶表示パネル部の駆動用周辺回路
をＴＦＴを用いて同一基板上に構成することができ、デ
ィスプレイのコンパクト化、低コスト化にも有効であ
る。
【０００４】このようなｐ−Ｓｉ ＴＦＴの製造方法に
ついてはプロシーディングス オブ１９８８ インター
ナショナル ディスプレイ リサーチ コンファレンス
２１５〜２１９頁に報告がなされている。この方法は、
活性層としてｐ−Ｓｉ薄膜を形成するために、まず減圧
ＣＶＤ法を用いて基板温度５００℃で成膜した後、窒素
雰囲気中で６００℃で焼成することにより、結晶性を向
上させたＳｉ薄膜を形成する。そして、パターン化した
該ｐ−Ｓｉ層上に、ゲート絶縁膜、ゲートＳｉ層、層間
絶縁用ＳｉＯ2層、走査電極、信号電極、および表示電
極等を順次形成する。これらの形成は常圧ＣＶＤ法、減
圧ＣＶＤ法等により成膜、パターニングを繰り返し行う
ことによってできる。このようにして、高移動度のｐ−
ＳｉＴＦＴを作製し、これを用いたＴＦＴ液晶表示装置
を実現することができる。
ついてはプロシーディングス オブ１９８８ インター
ナショナル ディスプレイ リサーチ コンファレンス
２１５〜２１９頁に報告がなされている。この方法は、
活性層としてｐ−Ｓｉ薄膜を形成するために、まず減圧
ＣＶＤ法を用いて基板温度５００℃で成膜した後、窒素
雰囲気中で６００℃で焼成することにより、結晶性を向
上させたＳｉ薄膜を形成する。そして、パターン化した
該ｐ−Ｓｉ層上に、ゲート絶縁膜、ゲートＳｉ層、層間
絶縁用ＳｉＯ2層、走査電極、信号電極、および表示電
極等を順次形成する。これらの形成は常圧ＣＶＤ法、減
圧ＣＶＤ法等により成膜、パターニングを繰り返し行う
ことによってできる。このようにして、高移動度のｐ−
ＳｉＴＦＴを作製し、これを用いたＴＦＴ液晶表示装置
を実現することができる。
【０００５】また、大型のディスプレイを製造する手法
としては、プロシーディングス オブ １９９１ イン
ターナショナル ディスプレイ リサーチ コンファレ
ンス２２７〜２３０頁に報告がなされている。この方法
によれば、レジストパターン形成時に印刷技術を応用す
ることにより４０”以上の対角サイズの基板上に安い装
置コスト、高い生産性でレジストパターンを形成するこ
とができる。しかも、これにより形成できるパターンの
細線幅は最小３μｍ幅であり、このパターニング技術
と、上述のｐ−Ｓｉ ＴＦＴ製造プロセスを組み合わせ
て、シフトレジスタや回路や、８×８マトリクスの液晶
表示装置を作製する試みがなされている。
としては、プロシーディングス オブ １９９１ イン
ターナショナル ディスプレイ リサーチ コンファレ
ンス２２７〜２３０頁に報告がなされている。この方法
によれば、レジストパターン形成時に印刷技術を応用す
ることにより４０”以上の対角サイズの基板上に安い装
置コスト、高い生産性でレジストパターンを形成するこ
とができる。しかも、これにより形成できるパターンの
細線幅は最小３μｍ幅であり、このパターニング技術
と、上述のｐ−Ｓｉ ＴＦＴ製造プロセスを組み合わせ
て、シフトレジスタや回路や、８×８マトリクスの液晶
表示装置を作製する試みがなされている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
印刷技術を用いてレジストパターンを形成する際には印
刷するレジストパターンの伸縮が重要な問題となる。な
ぜなら、例えば上記の印刷方法としてオフセット印刷法
が用いられるが、オフセット印刷法では印刷の際に、版
上のインキパターンを被印刷物であるガラス基板上に写
しとる転写工程において、インキはブランケットと呼ば
れるゴム製の円筒形のドラム表面を介してガラス基板上
に写しとられる。この時、インキを安定して転写するた
めには基板とブランケットとを密着させるために、転写
中は、基板表面の垂直方向に圧力を印加しなくてはなら
ず、その際にブランケットは回転しながら圧力を受ける
ことにより変形するため、版上のインキパターンと印刷
するレジストパターンとに寸法差が発生することが避け
られない。特にブランケット回転方向の寸法差がこれと
直交する回転軸方向の寸法差よりも大きいため、印刷方
向により精度が異なり、印刷パターンと基板上のパター
ンとのずれがブランケット回転方向において発生する恐
れがあった。特に基板サイズが大型になると寸法差が顕
著に発生する可能性があった。
印刷技術を用いてレジストパターンを形成する際には印
刷するレジストパターンの伸縮が重要な問題となる。な
ぜなら、例えば上記の印刷方法としてオフセット印刷法
が用いられるが、オフセット印刷法では印刷の際に、版
上のインキパターンを被印刷物であるガラス基板上に写
しとる転写工程において、インキはブランケットと呼ば
れるゴム製の円筒形のドラム表面を介してガラス基板上
に写しとられる。この時、インキを安定して転写するた
めには基板とブランケットとを密着させるために、転写
中は、基板表面の垂直方向に圧力を印加しなくてはなら
ず、その際にブランケットは回転しながら圧力を受ける
ことにより変形するため、版上のインキパターンと印刷
するレジストパターンとに寸法差が発生することが避け
られない。特にブランケット回転方向の寸法差がこれと
直交する回転軸方向の寸法差よりも大きいため、印刷方
向により精度が異なり、印刷パターンと基板上のパター
ンとのずれがブランケット回転方向において発生する恐
れがあった。特に基板サイズが大型になると寸法差が顕
著に発生する可能性があった。
【０００７】本発明は前記事情に鑑みてなされたもの
で、印刷技術を用いて大面積の液晶表示装置を構成する
際に層間合わせ精度が低くても、充分な表示特性を得る
ことができるようにしたアクティブマトリクス液晶表示
装置の提供を目的とする。
で、印刷技術を用いて大面積の液晶表示装置を構成する
際に層間合わせ精度が低くても、充分な表示特性を得る
ことができるようにしたアクティブマトリクス液晶表示
装置の提供を目的とする。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明の請求項１に記載のアクティブマトリクス液
晶表示装置は、透明絶縁基板からなる第１の基板上に、
複数の走査電極および複数の信号電極が行列方向に配さ
れ、該走査電極と信号電極とによって区切られてなる各
画素に少なくとも、多結晶シリコン層およびこれに直交
するゲート電極からなる薄膜トランジスタ素子、および
表示電極が設けられ、かつ上記第１の基板に対して、絶
縁基板上に対向電極が設けられてなる第２の基板が対向
配置され、該第１の基板と第２の基板との間に液晶材料
が狭持されてなるアクティブマトリクス液晶表示装置で
あって、上記走査電極の端部が、導電性薄膜により形成
されてなる、該電極端部よりも大きい形状の電極端被覆
部によって被覆され、かつ走査電極方向および信号電極
方向の電極端部と電極端被覆部との大きさの差がいずれ
も、画素内の走査電極と薄膜トランジスタ素子との信号
電極方向の間隔、および走査電極と画素内および隣接す
る画素の表示電極との信号電極方向の間隔よりも大きく
形成されてなることを特徴としたものである。
に、本発明の請求項１に記載のアクティブマトリクス液
晶表示装置は、透明絶縁基板からなる第１の基板上に、
複数の走査電極および複数の信号電極が行列方向に配さ
れ、該走査電極と信号電極とによって区切られてなる各
画素に少なくとも、多結晶シリコン層およびこれに直交
するゲート電極からなる薄膜トランジスタ素子、および
表示電極が設けられ、かつ上記第１の基板に対して、絶
縁基板上に対向電極が設けられてなる第２の基板が対向
配置され、該第１の基板と第２の基板との間に液晶材料
が狭持されてなるアクティブマトリクス液晶表示装置で
あって、上記走査電極の端部が、導電性薄膜により形成
されてなる、該電極端部よりも大きい形状の電極端被覆
部によって被覆され、かつ走査電極方向および信号電極
方向の電極端部と電極端被覆部との大きさの差がいずれ
も、画素内の走査電極と薄膜トランジスタ素子との信号
電極方向の間隔、および走査電極と画素内および隣接す
る画素の表示電極との信号電極方向の間隔よりも大きく
形成されてなることを特徴としたものである。
【０００９】また本発明の請求項２に記載のアクティブ
マトリクス液晶表示装置は、記信号電極の端部が、導電
性薄膜により形成されてなる、該電極端部よりも大きい
形状の電極端被覆部によって被覆され、かつ走査電極方
向および信号電極方向の電極端部と電極端被覆部との大
きさの差がいずれも、画素内の信号電極と薄膜トランジ
スタ素子との走査電極方向の間隔、および信号電極と画
素内および隣接する画素の表示電極との走査電極方向の
間隔よりも大きく形成されてなることを特徴としたもの
である。本発明の請求項３に記載のアクティブマトリク
ス液晶表示装置は、走査電極の端部が、導電性薄膜によ
り形成されてなる、該電極端部よりも大きい形状の電極
端被覆部によって被覆され、かつ走査電極方向および信
号電極方向の電極端部と電極端被覆部との大きさの差が
いずれも、画素内の走査電極と薄膜トランジスタ素子と
の信号電極方向の間隔、および走査電極と画素内および
隣接する画素の表示電極との信号電極方向の間隔よりも
大きく形成されてなり、かつ信号電極の端部が、導電性
薄膜により形成されてなる、該電極端部よりも大きい形
状の電極端被覆部によって被覆され、かつ走査電極方向
および信号電極方向の電極端部と電極端被覆部との大き
さの差がいずれも、画素内の信号電極と薄膜トランジス
タ素子との走査電極方向の間隔、および信号電極と画素
内および隣接する画素の表示電極との走査電極方向の間
隔よりも大きく形成されてなることを特徴としたもので
ある。
マトリクス液晶表示装置は、記信号電極の端部が、導電
性薄膜により形成されてなる、該電極端部よりも大きい
形状の電極端被覆部によって被覆され、かつ走査電極方
向および信号電極方向の電極端部と電極端被覆部との大
きさの差がいずれも、画素内の信号電極と薄膜トランジ
スタ素子との走査電極方向の間隔、および信号電極と画
素内および隣接する画素の表示電極との走査電極方向の
間隔よりも大きく形成されてなることを特徴としたもの
である。本発明の請求項３に記載のアクティブマトリク
ス液晶表示装置は、走査電極の端部が、導電性薄膜によ
り形成されてなる、該電極端部よりも大きい形状の電極
端被覆部によって被覆され、かつ走査電極方向および信
号電極方向の電極端部と電極端被覆部との大きさの差が
いずれも、画素内の走査電極と薄膜トランジスタ素子と
の信号電極方向の間隔、および走査電極と画素内および
隣接する画素の表示電極との信号電極方向の間隔よりも
大きく形成されてなり、かつ信号電極の端部が、導電性
薄膜により形成されてなる、該電極端部よりも大きい形
状の電極端被覆部によって被覆され、かつ走査電極方向
および信号電極方向の電極端部と電極端被覆部との大き
さの差がいずれも、画素内の信号電極と薄膜トランジス
タ素子との走査電極方向の間隔、および信号電極と画素
内および隣接する画素の表示電極との走査電極方向の間
隔よりも大きく形成されてなることを特徴としたもので
ある。
【００１０】本発明の請求項４に記載のアクティブマト
リクス液晶表示装置は、請求項１〜３のいずれかに記載
のアクティブマトリクス液晶表示装置であって、電極端
部と電極端被覆部との大きさの差が、走査電極方向と信
号電極方向とで異なることを特徴としたものである。本
発明の請求項５に記載のアクティブマトリクス液晶表示
装置は、走査電極および信号電極の少なくとも一方にお
いて、該電極の外周と、該電極と間隔をおいて隣合う薄
膜トランジスタ素子、表示電極、および該電極と同一基
板上に形成された他の導電性薄膜パターンとの、該電極
の長手方向における間隔が、該電極と直交する方向にお
ける間隔よりも大きく形成されてなることを特徴とした
ものである。本発明の請求項６に記載のアクティブマト
リクス液晶表示装置は、走査電極および信号電極の、画
素内における形状が長方形であることを特徴としたもの
である。
リクス液晶表示装置は、請求項１〜３のいずれかに記載
のアクティブマトリクス液晶表示装置であって、電極端
部と電極端被覆部との大きさの差が、走査電極方向と信
号電極方向とで異なることを特徴としたものである。本
発明の請求項５に記載のアクティブマトリクス液晶表示
装置は、走査電極および信号電極の少なくとも一方にお
いて、該電極の外周と、該電極と間隔をおいて隣合う薄
膜トランジスタ素子、表示電極、および該電極と同一基
板上に形成された他の導電性薄膜パターンとの、該電極
の長手方向における間隔が、該電極と直交する方向にお
ける間隔よりも大きく形成されてなることを特徴とした
ものである。本発明の請求項６に記載のアクティブマト
リクス液晶表示装置は、走査電極および信号電極の、画
素内における形状が長方形であることを特徴としたもの
である。
【００１１】
【作用】本発明のアクティブマトリクス液晶表示装置
は、走査電極端部が、導電性薄膜により形成された、電
極端部よりも大きい形状の電極端被覆部により被覆され
ており、かつ走査電極方向の電極端部と電極端被覆部と
の大きさの差が、画素内の走査電極とＴＦＴとの信号電
極方向の間隔、および走査電極と画素内および隣接する
画素の表示電極との信号電極方向の間隔よりも大きく形
成されたものである。したがって、液晶表示装置の製造
工程における走査電極形成時のレジストパターンの変形
や、基板上のパターンとマスク上のパターンとの重ね合
わせの際に起こるずれであって、特に走査電極方向のず
れ、あるいは寸法変形に対して、走査電極端部の電極端
被覆部による被覆、電極端被覆部との接続を確保するこ
とができる。
は、走査電極端部が、導電性薄膜により形成された、電
極端部よりも大きい形状の電極端被覆部により被覆され
ており、かつ走査電極方向の電極端部と電極端被覆部と
の大きさの差が、画素内の走査電極とＴＦＴとの信号電
極方向の間隔、および走査電極と画素内および隣接する
画素の表示電極との信号電極方向の間隔よりも大きく形
成されたものである。したがって、液晶表示装置の製造
工程における走査電極形成時のレジストパターンの変形
や、基板上のパターンとマスク上のパターンとの重ね合
わせの際に起こるずれであって、特に走査電極方向のず
れ、あるいは寸法変形に対して、走査電極端部の電極端
被覆部による被覆、電極端被覆部との接続を確保するこ
とができる。
【００１２】また本発明のアクティブマトリクス液晶表
示装置は、信号電極端部が、導電性薄膜により形成され
た、電極端部よりも大きい形状の電極端被覆部により被
覆されており、かつ信号電極方向の電極端部と電極端被
覆部との大きさの差が、画素内の信号電極とＴＦＴとの
走査電極方向の間隔、および信号電極と画素内および隣
接する画素の表示電極との走査電極方向の間隔よりも大
きく形成されたものである。したがって、液晶表示装置
の製造工程における信号電極形成時のレジストパターン
の変形や、基板上のパターンとマスク上のパターンとの
重ね合わせの際に起こるずれであって、特に信号電極方
向のずれ、あるいは寸法変形に対して、信号電極端部の
電極端被覆部による被覆、電極端被覆部との接続を確保
することができる。
示装置は、信号電極端部が、導電性薄膜により形成され
た、電極端部よりも大きい形状の電極端被覆部により被
覆されており、かつ信号電極方向の電極端部と電極端被
覆部との大きさの差が、画素内の信号電極とＴＦＴとの
走査電極方向の間隔、および信号電極と画素内および隣
接する画素の表示電極との走査電極方向の間隔よりも大
きく形成されたものである。したがって、液晶表示装置
の製造工程における信号電極形成時のレジストパターン
の変形や、基板上のパターンとマスク上のパターンとの
重ね合わせの際に起こるずれであって、特に信号電極方
向のずれ、あるいは寸法変形に対して、信号電極端部の
電極端被覆部による被覆、電極端被覆部との接続を確保
することができる。
【００１３】また本発明のアクティブマトリクス液晶表
示装置は、走査電極および信号電極の少なくとも一方に
おいて、該電極の外周と、該電極と間隔をおいて隣合う
ＴＦＴ、表示電極、および該電極と同一基板上に形成さ
れた他の導電性薄膜パターンとの、該電極の長手方向に
おける間隔が、該電極と直交する方向における間隔より
も大きく形成することによって、電極の長手方向のずれ
の許容範囲を大きくし、電極形成時に生じるずれの大き
さが方向によって不均一であっても、配線の接触による
欠陥発生を防止できるようにしたものである。
示装置は、走査電極および信号電極の少なくとも一方に
おいて、該電極の外周と、該電極と間隔をおいて隣合う
ＴＦＴ、表示電極、および該電極と同一基板上に形成さ
れた他の導電性薄膜パターンとの、該電極の長手方向に
おける間隔が、該電極と直交する方向における間隔より
も大きく形成することによって、電極の長手方向のずれ
の許容範囲を大きくし、電極形成時に生じるずれの大き
さが方向によって不均一であっても、配線の接触による
欠陥発生を防止できるようにしたものである。
【００１４】
【実施例】以下、図面を参照して本発明のアクティブマ
トリクス液晶表示装置を詳しく説明する。図１〜３は本
発明のアクティブマトリクス液晶表示装置の第１の実施
例を示したもので、図１（ａ）は走査電極を示す平面
図、（ｂ）は走査電極端部を示す部分拡大図である。図
２（ａ）は信号電極を示す平面図、（ｂ）は信号電極端
部を示す部分拡大図である。図３は画素部分の構成図で
ある。図中符号１は走査電極を示す。走査電極１は、導
電性薄膜であるＡｌ、Ｃｒ、Ｔａ、Ｃｕなどにより形成
されており、形状は、画素部では互いに並行な帯状でそ
の間隔は画素ピッチに等しい。信号電極３も同様に、導
電性薄膜であるＡｌ、Ｃｒ、Ｔａ、Ｃｕなどにより形成
されており、形状は、画素部では互いに並行な帯状でそ
の間隔は画素ピッチに等しい。図３において図中符号１
１は走査電極、１２は信号電極をそれぞれ示す。画素内
部には、ｐ−Ｓｉ層１０ａとこれに直交するゲート電極
１０ｂからなるＴＦＴ１０、表示電極１４、蓄積容量配
線１３が形成されており、ＴＦＴ１０に信号を供給する
ために走査電極１１、信号電極１２が配置されている。
また、ＴＦＴ１０と走査電極１１はゲートコンタクトホ
ール１５、ＴＦＴ１０と信号電極１２はドレインコンタ
クトホール１６とによりそれぞれ接続されている。
トリクス液晶表示装置を詳しく説明する。図１〜３は本
発明のアクティブマトリクス液晶表示装置の第１の実施
例を示したもので、図１（ａ）は走査電極を示す平面
図、（ｂ）は走査電極端部を示す部分拡大図である。図
２（ａ）は信号電極を示す平面図、（ｂ）は信号電極端
部を示す部分拡大図である。図３は画素部分の構成図で
ある。図中符号１は走査電極を示す。走査電極１は、導
電性薄膜であるＡｌ、Ｃｒ、Ｔａ、Ｃｕなどにより形成
されており、形状は、画素部では互いに並行な帯状でそ
の間隔は画素ピッチに等しい。信号電極３も同様に、導
電性薄膜であるＡｌ、Ｃｒ、Ｔａ、Ｃｕなどにより形成
されており、形状は、画素部では互いに並行な帯状でそ
の間隔は画素ピッチに等しい。図３において図中符号１
１は走査電極、１２は信号電極をそれぞれ示す。画素内
部には、ｐ−Ｓｉ層１０ａとこれに直交するゲート電極
１０ｂからなるＴＦＴ１０、表示電極１４、蓄積容量配
線１３が形成されており、ＴＦＴ１０に信号を供給する
ために走査電極１１、信号電極１２が配置されている。
また、ＴＦＴ１０と走査電極１１はゲートコンタクトホ
ール１５、ＴＦＴ１０と信号電極１２はドレインコンタ
クトホール１６とによりそれぞれ接続されている。
【００１５】画素内における走査電極１１および信号電
極１２の形状は、いずれも長方形になっている。また、
画素内での走査電極１１と周囲の配線パターンとの位置
関係については、図３に示すように走査電極１１を長方
形とすることによって、走査電極１１のパターニング工
程において、左右方向すなわち走査電極長手方向（以
下、単に走査電極方向という）にずれても画素性能に影
響することがなく、画素内部では欠陥とはならない。ま
た、走査電極１１のパターンが他のパターンに対して上
下方向すなわち信号電極長手方向（以下、単に信号電極
方向という）にずれて、走査電極１１と、ゲートコンタ
クトホール１５とが接触しなくなる場合には、画素が機
能しなくなる。このため本実施例の画素では、走査電極
１１のずれの許容範囲は信号電極方向が狭く、走査電極
方向には広いという性質をもつことがわかる。また、信
号電極１２については、走査電極１１と同様に、画素内
部において信号電極１２の形状を長方形とすることによ
って、信号電極１２以外のパターンに対して、信号電極
方向にずれても画素欠陥は発生しない。しかし、走査電
極方向にずれた場合は、ドレインコンタクトホール１６
と信号電極１２とが接触しなくなるため画素欠陥が発生
する。したがって、信号電極１２については、ずれの許
容範囲は信号電極方向が広く、走査電極方向には狭いと
いう性質をもつことがわかる。
極１２の形状は、いずれも長方形になっている。また、
画素内での走査電極１１と周囲の配線パターンとの位置
関係については、図３に示すように走査電極１１を長方
形とすることによって、走査電極１１のパターニング工
程において、左右方向すなわち走査電極長手方向（以
下、単に走査電極方向という）にずれても画素性能に影
響することがなく、画素内部では欠陥とはならない。ま
た、走査電極１１のパターンが他のパターンに対して上
下方向すなわち信号電極長手方向（以下、単に信号電極
方向という）にずれて、走査電極１１と、ゲートコンタ
クトホール１５とが接触しなくなる場合には、画素が機
能しなくなる。このため本実施例の画素では、走査電極
１１のずれの許容範囲は信号電極方向が狭く、走査電極
方向には広いという性質をもつことがわかる。また、信
号電極１２については、走査電極１１と同様に、画素内
部において信号電極１２の形状を長方形とすることによ
って、信号電極１２以外のパターンに対して、信号電極
方向にずれても画素欠陥は発生しない。しかし、走査電
極方向にずれた場合は、ドレインコンタクトホール１６
と信号電極１２とが接触しなくなるため画素欠陥が発生
する。したがって、信号電極１２については、ずれの許
容範囲は信号電極方向が広く、走査電極方向には狭いと
いう性質をもつことがわかる。
【００１６】一方、画素部以外の端子引出部および端子
部については、図１および２に示すように、走査電極１
および信号電極３の端部が、走査電極端被覆部２および
信号電極端被覆部４でそれぞれ覆われており、外部信号
線と接続できるようになっている。走査電極端被覆部
２、２……（または信号電極端被覆部４、４……）は、
基板外部からの電気信号を各走査電極１、１……（また
は各信号電極３、３……）ごとに供給するためにボンデ
ィングまたはフレキシブルプリント電極などの外部配線
と接続する部分であり、この部分の走査電極１、１……
（または信号電極３、３……）の間隔は画素部に比べて
大きくする必要がある。また、電極端被覆部２、４の材
料としては、低抵抗薄膜のＡｌ、Ｃｒ、Ｔａ、Ｃｕ等を
用いることができるが、特にＩＴＯは表面硬度が他の金
属よりも固いため、外部配線と接触しても変形が少な
く、この用途に好適である。
部については、図１および２に示すように、走査電極１
および信号電極３の端部が、走査電極端被覆部２および
信号電極端被覆部４でそれぞれ覆われており、外部信号
線と接続できるようになっている。走査電極端被覆部
２、２……（または信号電極端被覆部４、４……）は、
基板外部からの電気信号を各走査電極１、１……（また
は各信号電極３、３……）ごとに供給するためにボンデ
ィングまたはフレキシブルプリント電極などの外部配線
と接続する部分であり、この部分の走査電極１、１……
（または信号電極３、３……）の間隔は画素部に比べて
大きくする必要がある。また、電極端被覆部２、４の材
料としては、低抵抗薄膜のＡｌ、Ｃｒ、Ｔａ、Ｃｕ等を
用いることができるが、特にＩＴＯは表面硬度が他の金
属よりも固いため、外部配線と接触しても変形が少な
く、この用途に好適である。
【００１７】図１において、走査電極端被覆部２は、走
査電極端部よりも大きい形状に形成され、かつ走査電極
方向の電極端部と電極端被覆部との大きさの差（図中符
号５で示す）および信号電極方向の電極端部と電極端被
覆部との大きさの差（図中符号６で示す）がいずれも、
画素内の走査電極１１とＴＦＴ１０との信号電極方向の
間隔（図中符号３０で示す）、および走査電極１１と画
素内および隣接する画素の表示電極１４との信号電極方
向の間隔（図中符号３１、３２で示す）よりも大きく形
成されている。また、走査電極１の端部を覆う走査電極
端被覆部２の形状を、走査電極方向のマージン５を信号
電極方向のマージン６よりも大きくすることにより、走
査電極１が、基板上で走査電極方向すなわち電極の長手
方向にずれた場合でも電極端部は必ず電極端被覆部２に
より覆われており、外部配線の接続位置は基板上で変化
しないので、外部接続が精度良く行われる。ここで、走
査電極方向のずれが、画素ピッチよりも大きくなると画
素欠陥が生じるので、走査電極方向のマージン５の大き
さは、最大で走査電極方向の画素ピッチと同様の大きさ
とすることができる。
査電極端部よりも大きい形状に形成され、かつ走査電極
方向の電極端部と電極端被覆部との大きさの差（図中符
号５で示す）および信号電極方向の電極端部と電極端被
覆部との大きさの差（図中符号６で示す）がいずれも、
画素内の走査電極１１とＴＦＴ１０との信号電極方向の
間隔（図中符号３０で示す）、および走査電極１１と画
素内および隣接する画素の表示電極１４との信号電極方
向の間隔（図中符号３１、３２で示す）よりも大きく形
成されている。また、走査電極１の端部を覆う走査電極
端被覆部２の形状を、走査電極方向のマージン５を信号
電極方向のマージン６よりも大きくすることにより、走
査電極１が、基板上で走査電極方向すなわち電極の長手
方向にずれた場合でも電極端部は必ず電極端被覆部２に
より覆われており、外部配線の接続位置は基板上で変化
しないので、外部接続が精度良く行われる。ここで、走
査電極方向のずれが、画素ピッチよりも大きくなると画
素欠陥が生じるので、走査電極方向のマージン５の大き
さは、最大で走査電極方向の画素ピッチと同様の大きさ
とすることができる。
【００１８】同様に信号電極３については、図２に示す
ように、信号電極端被覆部４は、信号電極端部よりも大
きい形状に形成され、かつ信号電極方向の電極端部と電
極端被覆部との大きさの差（図中符号７で示す）および
走査電極方向の電極端部と電極端被覆部との大きさの差
（図中符号８で示す）がいずれも、画素内の信号電極１
２とＴＦＴ１０との走査電極方向の間隔（図中符号３３
で示す）、および信号電極１２と画素内および隣接する
画素の表示電極１４との走査電極方向の間隔（図中符号
３４、３５で示す）よりも大きく形成されている。ま
た、信号電極３の端部を覆う信号電極端被覆部４の形状
を、信号電極方向のマージン７を走査電極方向のマージ
ン８よりも大きくすることにより、信号電極３が、基板
上で信号電極方向すなわち電極の長手方向にずれた場合
でも電極端部は必ず電極端被覆部４により覆われてお
り、外部配線の接続位置は基板上で変化しないので、外
部接続が精度良く行われる。ここで、上記走査電極の場
合と同様、信号電極方向のマージン７の大きさは、最大
で信号電極方向の画素ピッチと同様の大きさとすること
ができる。
ように、信号電極端被覆部４は、信号電極端部よりも大
きい形状に形成され、かつ信号電極方向の電極端部と電
極端被覆部との大きさの差（図中符号７で示す）および
走査電極方向の電極端部と電極端被覆部との大きさの差
（図中符号８で示す）がいずれも、画素内の信号電極１
２とＴＦＴ１０との走査電極方向の間隔（図中符号３３
で示す）、および信号電極１２と画素内および隣接する
画素の表示電極１４との走査電極方向の間隔（図中符号
３４、３５で示す）よりも大きく形成されている。ま
た、信号電極３の端部を覆う信号電極端被覆部４の形状
を、信号電極方向のマージン７を走査電極方向のマージ
ン８よりも大きくすることにより、信号電極３が、基板
上で信号電極方向すなわち電極の長手方向にずれた場合
でも電極端部は必ず電極端被覆部４により覆われてお
り、外部配線の接続位置は基板上で変化しないので、外
部接続が精度良く行われる。ここで、上記走査電極の場
合と同様、信号電極方向のマージン７の大きさは、最大
で信号電極方向の画素ピッチと同様の大きさとすること
ができる。
【００１９】この結果、走査電極および信号電極のパタ
ーン形成工程でオフセット印刷法を用いても、印刷の際
のブランケットの回転方向が、電極パターンの長手方向
となるように版を配置することによって、電極の長手方
向であれば、電極と、基板上の他のパターンとのずれが
たとえ画素ピッチ程度に大きく発生しても、表示欠陥と
ならず良好な表示を得ることができる。
ーン形成工程でオフセット印刷法を用いても、印刷の際
のブランケットの回転方向が、電極パターンの長手方向
となるように版を配置することによって、電極の長手方
向であれば、電極と、基板上の他のパターンとのずれが
たとえ画素ピッチ程度に大きく発生しても、表示欠陥と
ならず良好な表示を得ることができる。
【００２０】ここでいうパターン形成工程での印刷の適
用方法とは、以下の通りである。まず耐薬品性、または
耐ドライエッチング性のあるインキを用い、形成するパ
ターンをガラス基板上の薄膜上に直接オフセット印刷法
により印刷する。次にインキを乾燥または、ＵＶ照射に
より凝固させ、この基板をウェットエッチングまたはド
ライエッチングなどによりエッチングすることにより、
インキに覆われない部分のみが選択的にエッチングされ
る。その後、インキを溶剤または酸素プラズマ中に暴露
することによりレジストパターンのみが剥離し、パター
ニングされた薄膜が形成される。むろん、本発明に適用
する印刷法としては、凸版印刷、凹版印刷、スクリーン
印刷、および各種オフセット印刷等のいずれの方式でも
可能であることは言うまでもない。しかし、いずれの印
刷法でも、回転するドラムを用い、表面に版を組付けた
り、薄いシート状の版を用い、張力により版を固定した
り、といった版材もしくは、非印刷物の張力、圧縮な
ど、大型基板上で、画素サイズに比べ少なくない、例え
ば１０μｍ程度以上の弾性変形を起こす要因を有してい
る。このことは、原版に対する印刷パターンの寸法差が
発生する要因を有しており、しかも多くの場合印刷面内
で方向により不均一な変形を起こすため、いずれの印刷
法に対しても本発明が有効であることは明らかである。
用方法とは、以下の通りである。まず耐薬品性、または
耐ドライエッチング性のあるインキを用い、形成するパ
ターンをガラス基板上の薄膜上に直接オフセット印刷法
により印刷する。次にインキを乾燥または、ＵＶ照射に
より凝固させ、この基板をウェットエッチングまたはド
ライエッチングなどによりエッチングすることにより、
インキに覆われない部分のみが選択的にエッチングされ
る。その後、インキを溶剤または酸素プラズマ中に暴露
することによりレジストパターンのみが剥離し、パター
ニングされた薄膜が形成される。むろん、本発明に適用
する印刷法としては、凸版印刷、凹版印刷、スクリーン
印刷、および各種オフセット印刷等のいずれの方式でも
可能であることは言うまでもない。しかし、いずれの印
刷法でも、回転するドラムを用い、表面に版を組付けた
り、薄いシート状の版を用い、張力により版を固定した
り、といった版材もしくは、非印刷物の張力、圧縮な
ど、大型基板上で、画素サイズに比べ少なくない、例え
ば１０μｍ程度以上の弾性変形を起こす要因を有してい
る。このことは、原版に対する印刷パターンの寸法差が
発生する要因を有しており、しかも多くの場合印刷面内
で方向により不均一な変形を起こすため、いずれの印刷
法に対しても本発明が有効であることは明らかである。
【００２１】図４は本発明のアクティブマトリクス液晶
表示装置の第２の実施例を示したもので、画素部分の構
成図である。この例では、印刷を用いて電極パターンを
形成する際に、電極配線が交差する部分（図中符号２０
で示す）のみ配線幅が狭く形成されている。このように
配線交差部２０の配線幅を狭くすることにより、交差配
線容量を低減するとともに配線インピーダンスを低減す
ることができ、良好な表示が得られるとともに印刷を用
いた場合の配線欠陥の発生を低く抑えることができる。
その際、信号電極１２のレジストパターンを印刷法によ
り形成しようとすると、電極幅が変化する部分（図中符
号２１で示す）ではインキパターンの断線が発生しやす
く、配線の断線が発生しやすい。そこで、電極幅が変化
する部分２１では図４に示すように、テーパーをつけ、
次第に幅が変化するようにすることにより、断線を少な
くし、歩留まりをさらに向上させることができる。
表示装置の第２の実施例を示したもので、画素部分の構
成図である。この例では、印刷を用いて電極パターンを
形成する際に、電極配線が交差する部分（図中符号２０
で示す）のみ配線幅が狭く形成されている。このように
配線交差部２０の配線幅を狭くすることにより、交差配
線容量を低減するとともに配線インピーダンスを低減す
ることができ、良好な表示が得られるとともに印刷を用
いた場合の配線欠陥の発生を低く抑えることができる。
その際、信号電極１２のレジストパターンを印刷法によ
り形成しようとすると、電極幅が変化する部分（図中符
号２１で示す）ではインキパターンの断線が発生しやす
く、配線の断線が発生しやすい。そこで、電極幅が変化
する部分２１では図４に示すように、テーパーをつけ、
次第に幅が変化するようにすることにより、断線を少な
くし、歩留まりをさらに向上させることができる。
【００２２】また本実施例において、信号電極１２の外
周と、信号電極１２と間隔をおいて隣合うＴＦＴ１０の
ゲート電極１０ｂとの、信号電極方向における間隔（図
中符号４０で示す）が、走査電極方向における間隔（図
中符号４１で示す）よりも大きく形成されている。同様
に、信号電極１２の外周と、信号電極１２と間隔をおい
て隣合う表示電極１４との、信号電極方向における間隔
（図中符号４２で示す）が、走査電極方向における間隔
（図中符号４３で示す）よりも大きく形成されている。
このことにより、本実施例の画素では、信号電極１２の
ずれの許容範囲は、走査電極方向よりも信号電極方向の
ほうが広く、電極形成時に生じるずれの大きさが方向に
よって不均一であっても、ずれの大きい方向を信号電極
方向とすることによって配線の接触による欠陥発生を防
止することができる。さらに、走査電極１１の画素内の
形状が長方形でない場合には、走査電極１１の外周と、
走査電極１１と間隔をおいて隣合うＴＦＴ１０のｐ−Ｓ
ｉ層１０ａ、表示電極１４、および蓄積容量配線１３等
の同一基板上に形成された他の導電性薄膜パターンと
の、走査電極方向における間隔が、信号電極方向におけ
る間隔よりも大きくなるように形成することによって、
同様に、電極形成時に生じるずれの大きさが、方向によ
って不均一であっても、配線の接触による欠陥発生を防
止することができる。
周と、信号電極１２と間隔をおいて隣合うＴＦＴ１０の
ゲート電極１０ｂとの、信号電極方向における間隔（図
中符号４０で示す）が、走査電極方向における間隔（図
中符号４１で示す）よりも大きく形成されている。同様
に、信号電極１２の外周と、信号電極１２と間隔をおい
て隣合う表示電極１４との、信号電極方向における間隔
（図中符号４２で示す）が、走査電極方向における間隔
（図中符号４３で示す）よりも大きく形成されている。
このことにより、本実施例の画素では、信号電極１２の
ずれの許容範囲は、走査電極方向よりも信号電極方向の
ほうが広く、電極形成時に生じるずれの大きさが方向に
よって不均一であっても、ずれの大きい方向を信号電極
方向とすることによって配線の接触による欠陥発生を防
止することができる。さらに、走査電極１１の画素内の
形状が長方形でない場合には、走査電極１１の外周と、
走査電極１１と間隔をおいて隣合うＴＦＴ１０のｐ−Ｓ
ｉ層１０ａ、表示電極１４、および蓄積容量配線１３等
の同一基板上に形成された他の導電性薄膜パターンと
の、走査電極方向における間隔が、信号電極方向におけ
る間隔よりも大きくなるように形成することによって、
同様に、電極形成時に生じるずれの大きさが、方向によ
って不均一であっても、配線の接触による欠陥発生を防
止することができる。
【００２３】
【発明の効果】以上説明したように本発明のアクティブ
マトリクス液晶表示装置によれば、電極パターン形成時
において方向性のある原版と印刷パターンとに寸法差が
あっても良好な表示特性を得ることができ、印刷技術を
用いて大面積の液晶表示装置を構成する際に層間合わせ
精度が低くても、充分な表示特性を有するアクティブマ
トリクス液晶表示装置を得ることができる。
マトリクス液晶表示装置によれば、電極パターン形成時
において方向性のある原版と印刷パターンとに寸法差が
あっても良好な表示特性を得ることができ、印刷技術を
用いて大面積の液晶表示装置を構成する際に層間合わせ
精度が低くても、充分な表示特性を有するアクティブマ
トリクス液晶表示装置を得ることができる。
【図１】本発明の第１の実施例における（ａ）走査電極
を示す平面図、（ｂ）走査電極端部を示す部分拡大図で
ある。
を示す平面図、（ｂ）走査電極端部を示す部分拡大図で
ある。
【図２】本発明の第１の実施例における（ａ）信号電極
を示す平面図、（ｂ）信号電極端部を示す部分拡大図で
ある。
を示す平面図、（ｂ）信号電極端部を示す部分拡大図で
ある。
【図３】本発明の第１の実施例における画素部分の構成
図である。
図である。
【図４】本発明の第２の実施例における画素部分の構成
図である。
図である。
１ 走査電極 ２ 走査電極端被覆部 ３ 信号電極 ４ 信号電極端被覆部 １０ａ 多結晶シリコン層 １０ｂ ゲート電極 １０ 薄膜トランジスタ素子 １１ 走査電極 １２ 信号電極 １４ 表示電極
フロントページの続き (72)発明者 桑原 和広 東京都中央区東日本橋１−６−５ 株式会 社ジーティシー内
Claims (6)
- 【請求項１】 透明絶縁基板からなる第１の基板上に、
複数の走査電極および複数の信号電極が行列方向に配さ
れ、該走査電極と信号電極とによって区切られてなる各
画素に少なくとも、多結晶シリコン層およびこれに直交
するゲート電極からなる薄膜トランジスタ素子、および
表示電極が設けられ、かつ上記第１の基板に対して、絶
縁基板上に対向電極が設けられてなる第２の基板が対向
配置され、該第１の基板と第２の基板との間に液晶材料
が狭持されてなるアクティブマトリクス液晶表示装置で
あって、 上記走査電極の端部が、導電性薄膜により形成されてな
る、該電極端部よりも大きい形状の電極端被覆部によっ
て被覆され、かつ走査電極方向および信号電極方向の電
極端部と電極端被覆部との大きさの差がいずれも、画素
内の走査電極と薄膜トランジスタ素子との信号電極方向
の間隔、および走査電極と画素内および隣接する画素の
表示電極との信号電極方向の間隔よりも大きく形成され
てなることを特徴とするアクティブマトリクス液晶表示
装置。 - 【請求項２】 透明絶縁基板からなる第１の基板上に、
複数の走査電極および複数の信号電極が行列方向に配さ
れ、該走査電極と信号電極とによって区切られてなる各
画素に少なくとも、多結晶シリコン層およびこれに直交
するゲート電極からなる薄膜トランジスタ素子、および
表示電極が設けられ、かつ上記第１の基板に対して、絶
縁基板上に対向電極が設けられてなる第２の基板が対向
配置され、該第１の基板と第２の基板との間に液晶材料
が狭持されてなるアクティブマトリクス液晶表示装置で
あって、 上記信号電極の端部が、導電性薄膜により形成されてな
る、該電極端部よりも大きい形状の電極端被覆部によっ
て被覆され、かつ走査電極方向および信号電極方向の電
極端部と電極端被覆部との大きさの差がいずれも、画素
内の信号電極と薄膜トランジスタ素子との走査電極方向
の間隔、および信号電極と画素内および隣接する画素の
表示電極との走査電極方向の間隔よりも大きく形成され
てなることを特徴とするアクティブマトリクス液晶表示
装置。 - 【請求項３】 透明絶縁基板からなる第１の基板上に、
複数の走査電極および複数の信号電極が行列方向に配さ
れ、該走査電極と信号電極とによって区切られてなる各
画素に少なくとも、多結晶シリコン層およびこれに直交
するゲート電極からなる薄膜トランジスタ素子、および
表示電極が設けられ、かつ上記第１の基板に対して、絶
縁基板上に対向電極が設けられてなる第２の基板が対向
配置され、該第１の基板と第２の基板との間に液晶材料
が狭持されてなるアクティブマトリクス液晶表示装置で
あって、 上記走査電極の端部が、導電性薄膜により形成されてな
る、該電極端部よりも大きい形状の電極端被覆部によっ
て被覆され、かつ走査電極方向および信号電極方向の電
極端部と電極端被覆部との大きさの差がいずれも、画素
内の走査電極と薄膜トランジスタ素子との信号電極方向
の間隔、および走査電極と画素内および隣接する画素の
表示電極との信号電極方向の間隔よりも大きく形成され
てなり、 かつ上記信号電極の端部が、導電性薄膜により形成され
てなる、該電極端部よりも大きい形状の電極端被覆部に
よって被覆され、かつ走査電極方向および信号電極方向
の電極端部と電極端被覆部との大きさの差がいずれも、
画素内の信号電極と薄膜トランジスタ素子との走査電極
方向の間隔、および信号電極と画素内および隣接する画
素の表示電極との走査電極方向の間隔よりも大きく形成
されてなることを特徴とするアクティブマトリクス液晶
表示装置。 - 【請求項４】 上記電極端部と電極端被覆部との大きさ
の差が、走査電極方向と信号電極方向とで異なることを
特徴とする請求項１〜３のいずれかに記載のアクティブ
マトリクス液晶表示装置。 - 【請求項５】 透明絶縁基板からなる第１の基板上に、
複数の走査電極および複数の信号電極が行列方向に配さ
れ、該走査電極と信号電極とによって区切られてなる各
画素に少なくとも、多結晶シリコン層およびこれに直交
するゲート電極からなる薄膜トランジスタ素子、および
表示電極が設けられ、かつ上記第１の基板に対して、絶
縁基板上に対向電極が設けられてなる第２の基板が対向
配置され、該第１の基板と第２の基板との間に液晶材料
が狭持されてなるアクティブマトリクス液晶表示装置で
あって、 上記走査電極および信号電極の少なくとも一方におい
て、該電極の外周と、該電極と間隔をおいて隣合う薄膜
トランジスタ素子、表示電極、および該電極と同一基板
上に形成された他の導電性薄膜パターンとの、該電極の
長手方向における間隔が、該電極と直交する方向におけ
る間隔よりも大きく形成されてなることを特徴とするア
クティブマトリクス液晶表示装置。 - 【請求項６】 透明絶縁基板からなる第１の基板上に、
複数の走査電極および複数の信号電極が行列方向に配さ
れ、該走査電極と信号電極とによって区切られてなる各
画素に少なくとも、多結晶シリコン層およびこれに直交
するゲート電極からなる薄膜トランジスタ素子、および
表示電極が設けられ、かつ上記第１の基板に対して、絶
縁基板上に対向電極が設けられてなる第２の基板が対向
配置され、該第１の基板と第２の基板との間に液晶材料
が狭持されてなるアクティブマトリクス液晶表示装置で
あって、 上記走査電極および信号電極の、画素内における形状が
長方形であることを特徴とするアクティブマトリクス液
晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3616594A JPH07244298A (ja) | 1994-03-07 | 1994-03-07 | アクティブマトリクス液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3616594A JPH07244298A (ja) | 1994-03-07 | 1994-03-07 | アクティブマトリクス液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07244298A true JPH07244298A (ja) | 1995-09-19 |
Family
ID=12462156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3616594A Pending JPH07244298A (ja) | 1994-03-07 | 1994-03-07 | アクティブマトリクス液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07244298A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686229B2 (en) | 2001-03-02 | 2004-02-03 | Koninklijke Philips Electronics N.V. | Thin film transistors and method of manufacture |
| JP2006332165A (ja) * | 2005-05-24 | 2006-12-07 | Toppan Printing Co Ltd | 薄膜トランジスタの製造方法 |
| JP2009054727A (ja) * | 2007-08-24 | 2009-03-12 | Sanyo Electric Co Ltd | 太陽電池の製造方法 |
| JP2010034163A (ja) * | 2008-07-25 | 2010-02-12 | Sanyo Electric Co Ltd | 太陽電池の製造方法及び太陽電池モジュールの製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6019189A (ja) * | 1983-07-13 | 1985-01-31 | キヤノン株式会社 | カラ−表示装置 |
| JPS62223727A (ja) * | 1986-03-25 | 1987-10-01 | Seiko Epson Corp | 液晶パネル |
| JPH02244126A (ja) * | 1989-03-17 | 1990-09-28 | Fujitsu Ltd | 薄膜トランジスタパネルの製造方法 |
| JPH0426825A (ja) * | 1990-05-22 | 1992-01-30 | Alps Electric Co Ltd | 薄膜トランジスタアレイおよびその製造方法 |
| JPH0451120A (ja) * | 1990-06-19 | 1992-02-19 | Nec Corp | 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ |
| JPH04152325A (ja) * | 1990-10-17 | 1992-05-26 | Hitachi Ltd | 液晶表示装置 |
-
1994
- 1994-03-07 JP JP3616594A patent/JPH07244298A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6019189A (ja) * | 1983-07-13 | 1985-01-31 | キヤノン株式会社 | カラ−表示装置 |
| JPS62223727A (ja) * | 1986-03-25 | 1987-10-01 | Seiko Epson Corp | 液晶パネル |
| JPH02244126A (ja) * | 1989-03-17 | 1990-09-28 | Fujitsu Ltd | 薄膜トランジスタパネルの製造方法 |
| JPH0426825A (ja) * | 1990-05-22 | 1992-01-30 | Alps Electric Co Ltd | 薄膜トランジスタアレイおよびその製造方法 |
| JPH0451120A (ja) * | 1990-06-19 | 1992-02-19 | Nec Corp | 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ |
| JPH04152325A (ja) * | 1990-10-17 | 1992-05-26 | Hitachi Ltd | 液晶表示装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686229B2 (en) | 2001-03-02 | 2004-02-03 | Koninklijke Philips Electronics N.V. | Thin film transistors and method of manufacture |
| JP2006332165A (ja) * | 2005-05-24 | 2006-12-07 | Toppan Printing Co Ltd | 薄膜トランジスタの製造方法 |
| JP2009054727A (ja) * | 2007-08-24 | 2009-03-12 | Sanyo Electric Co Ltd | 太陽電池の製造方法 |
| JP4578510B2 (ja) * | 2007-08-24 | 2010-11-10 | 三洋電機株式会社 | 太陽電池の製造方法 |
| JP2010034163A (ja) * | 2008-07-25 | 2010-02-12 | Sanyo Electric Co Ltd | 太陽電池の製造方法及び太陽電池モジュールの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6614500B2 (en) | Liquid crystal display having a dummy source pad and method for manufacturing the same | |
| US6184948B1 (en) | Liquid crystal display device having a plurality of error detecting shorting bars and a method of manufacturing the same | |
| US6831318B2 (en) | Thin film transistor array | |
| KR100975734B1 (ko) | 횡전계방식 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| US8730418B2 (en) | Array substrate and method for manufacturing the same | |
| WO2002001286A1 (fr) | Substrat a reseau de tft et dispositif d'affichage a cristaux liquides utilisant ce dernier | |
| US6759348B1 (en) | Pattern and its forming method of liquid crystal display device | |
| TW569439B (en) | Method of manufacturing a plate comprising array of thin film transistor, the plate and an active matrix liquid crystal display comprising the plate | |
| JPH06208137A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| US6567135B1 (en) | Liquid crystal display device and method for fabricating the same | |
| JP2002190598A (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| JPH07244298A (ja) | アクティブマトリクス液晶表示装置 | |
| JP2002268585A (ja) | アクティブマトリクス基板およびその製造方法 | |
| US6940565B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR101205767B1 (ko) | 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법 | |
| US20040149683A1 (en) | Method for forming pattern using printing process | |
| KR100905017B1 (ko) | 액정표시소자 및 그 제조방법 | |
| US7297565B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US8105762B2 (en) | Method for forming pattern using printing process | |
| KR101023319B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| JPH0527261A (ja) | アクテイブマトリクス基板の製造方法 | |
| JP2809892B2 (ja) | 大面積回路基板のレジストパターン形成方法 | |
| KR20030058327A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| JPS63119256A (ja) | アクテイブマトリクス基板の製造方法 | |
| KR100268302B1 (ko) | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970401 |