JPH04152325A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野１ この発明は液晶表示装置、特に薄膜トランジスタ等を使
用したアクティブ・マトリクス方式の液晶表示装置に関
する。 ［従来の技術］ アクティブ・マトリクス方式の液晶表示装置は、マトリ
クス状に配列された複数の画素電極のそれぞれに対応し
て非線形素子（スイッチング素子）を設けたものである
。各画素における液晶は理論的には常時駆動（デユーテ
ィ比１．０）されているので１時分割駆動力式を採用し
ている、いわゆる単純マトリクス方式と比べてアクティ
ブ方式はコントラストが良く、特にカラー液晶表示装置
では欠かせない技術となりつつある。スイッチング素子
として代表的なものとしては薄膜トランジスタ（ＴＰＴ
）がある。 第１７図は従来のアクティブ・マトリクス方式の液晶表
示装置の一部を示す断面図である。この液晶表示装置お
いては、透明ガラス基板ＳＵＢ　ｌ上にゲート電極ＧＴ
が設けられ、ゲート電極ＧＴ上にゲート絶縁膜として使
用される絶縁膜Ｇｌが設けられ、絶縁膜ＧＩ上に１型半
導体層ＡＳが設けられ、絶縁膜ＧＩ上に映像信号線ＤＬ
が設けられ、ｌ型半導体層ＡＳの両側にソース電極５Ｄ
１１、ドレイン電極ＳＤ２１が設けられ、ソース電極５
ＤＩＩに接続して透明画素＠極ＩＴＯＩＩが設けられて
いる。 第１８図は従来の他のアクティブ・マトリクス方式の液
晶表示装置（プロシーデイングズ　オブザ　ニスアイデ
イ　（Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　５ＩＤ
）Ｖｏｌ、　３１／ｌ、　１９９０　１３〜１７頁）の
一部を示す断面図である。この液晶表示装置おいては、
透明ガラス基板ＳＵＢ　ｌ上にゲート電極ＧＴが設けら
れ、ゲート電極ＧＴ上に窒化シリコン膜からなる絶縁膜
ＧＩＩが設けられ、絶縁膜ＧＩＩ上に透明画素電極ＩＴ
Ｏ１２が設けられ、透明画素電極ＩＴ○１２上に窒化シ
リコン膜からなる絶縁膜ＧＩ２が設けられ、絶縁膜ＣＩ
１２上に１型半導体層ＡＳが設けられ、絶縁膜Ｇ１１２
上に映像信号線ＤＬが設けられ、ｉ型半導体層ＡＳの両
側にソース電極５ＤＩＩ、ドレイン電極ＳＤ２１が設け
られ、絶縁膜ＧＩ２に設けられたスルーホールを介して
ソース電極５ＤＩＩと透明画素電極ＩＴ○１１とを接続
している。 （発明が解決しようとする課題） 第１７図に示した液晶表示装置においては、映像信号線
ＤＬと透明画素電極ＩＴＯＩＩとが同一平面上に形成さ
れているから、隣接する映像信号線ＤＬと透明画素電極
ＩＴＯＩＩとが短絡し、点欠陥が生じ１表示特性が劣化
する。 また、第１８図に示した液晶表示装置においては、映像
信号線ＤＬと透明画素電極ＩＴＯ１２とが同一平面上に
形成されていないから、映像信号線ＤＬと透明画素電極
ＩＴＯ１２とが短絡することはほとんどない。しかし、
２層の絶縁膜ＧＩＩ、ＣＩ２を設けており、絶縁膜ＧＩ
Ｉ、ＣＩ２をプラズマＣＶＤ法によって形成したときに
は、プラズマＣＶＤ装置内でのプラズマ反応による発塵
が極めて多く、絶縁膜ＧＩＩ、ＣＩ２に欠陥が発生しや
すいから、たとえばゲート電極ＧＴとソース電極５ＤＩ
Ｉ、ドレイン電極５Ｄ２１との短絡等の欠陥の発生が増
加して、点欠陥が生じ、表示特性が劣化する。 この発明は上述の課題を解決するためになされたもので
、表示特性が良好である液晶表示装置を提供することを
目的とする。 ［課題を解決するための手段１ この目的を達成するため、この発明においては、薄膜ト
ランジスタと画素電極とを画素の一構成要素とするアク
ティブ・マトリクス方式の液晶表示装置において、上記
薄膜トランジスタのゲート電極上に上記ゲート電極を構
成する金属の陽極酸化膜からなる第１の絶縁膜を設け、
上記画素電極と映像信号線との間に上記薄膜トランジス
タのゲート絶縁膜として使用されかつ上記第１の絶縁膜
とは異なる第２の絶縁膜を形成する。 この場合、上記薄膜トランジスタのゲート絶縁膜を上記
第１の絶縁膜および上記第２の絶縁膜とで構成してもよ
い。 また、上記画素電極を上記ゲート電極と同一平面に形成
してもよい。 さらに、薄膜トランジスタと画素電極とを画素の一構成
要素とするアクティブ・マトリクス方式の液晶表示装置
において、上記画素電極と映像信号線との間に上記薄膜
トランジスタのゲート絶縁膜として使用する第３の絶縁
膜を形成し、上記画素電極上の上記第３の絶縁膜を実質
的に除去する。 また、薄膜トランジスタと画素電極とを画素の一構成要
素とするアクティブ・マトリクス方式の液晶表示装置に
おいて、上記薄膜トランジスタのゲート絶縁膜として使
用される窒化シリコン膜からなる第４の絶縁膜に設けら
れた穴の周囲の少なくとも一部に、シリコン膜からなる
孤立パターンを形成する。 （作用１ この発明の液晶表示装置においては、画素電極と映像信
号線との間に第２の絶縁膜を形成するから、画素電極と
映像信号線とが短絡することがない。 また、薄膜トランジスタのゲート絶縁膜を第１の絶縁膜
および上記第２の絶縁膜とで構成すれば、薄膜トランジ
スタ部での電極間の短絡を防止することができる。 さらに、画素！極をゲート電極と同一平面に形成すれば
、絶縁膜の数を少なくすることができる。 また、この発明の液晶表示装置においては、画素電極と
映像信号線との間に薄膜トランジスタのゲート絶縁膜と
して使用する第３の絶縁膜を形成するから、画素電極と
映像信号線とが短絡することがなく、また画素電極上の
第３の絶縁膜を実質的に除去するから、画素電極上に形
成される絶縁膜の全膜厚が薄くなる。 さらに、この発明の液晶表示装置においては、薄膜トラ
ンジスタのゲート絶縁膜として使用される窒化シリコン
膜からなる第４の絶縁膜に設けられた穴の周囲の少なく
とも一部に、シリコン膜からなる孤立パターンを形成す
るから、穴の端面が傾斜面となる。 ［実施例］ 以下、この発明の構成について、アクティブ・マトリク
ス方式のカラー液晶表示装置にこの発明を適用した実施
例とともに説明する。 なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。 第１図はこの発明が適用されるアクティブ・マトリクス
方式カラー液晶表示装置の一画票とその周辺を示す平面
図、第２Ａ図は第１図のＩＩＩＡ−ＩＩＡ切断線におけ
る断面と表示パネルのシール部付近の断面を示す図、第
２Ｂ図は第１図のＩＩＢ−ＩｔＢ切断線における断面図
である。また、第３図（要部平面図）には第１図に示す
画素を複数配置したときの平面図を示す。 （画素配置） 第１図に示すように、各画素は隣接する２本の走査信号
線（ゲート信号線または水平信号線）ＧＬと、隣接する
２本の映像信号線（ドレイン信号線または垂直信号線）
ＤＬとの交差領域内（４本の信号線で囲まれた領域内）
に配置されている。 各画素は薄膜トランジスタＴＰＴ、透明画素電極ＩＴ○
１および保持容量素子Ｃａｄｄを含む。走査信号線ＧＬ
は列方向に延在し、行方向に複数本配置されている。映
像信号線ＤＬは行方向に延在し、列方向に複数本配置さ
れている。 （表示部断面全体構造） 第２Ａ図に示すように、液晶ＬＣを基準に下部透明ガラ
ス基板ＳＵＢ　ｌ側には薄膜トランジスタＴＰＴおよび
透明画素電極ＩＴ○１が形成され、上部透明ガラス基板
５ＵＢ２側にはカラーフィルタＦＩＬ、遮光用ブラック
マトリクスパターンを形成する遮光膜ＢＭが形成されて
いる。下部透明ガラス基板ＳＵＢ　１はたとえば１．ｌ
［ｍｍ］程度の厚さで構成されている。また、透明ガラ
ス基板５ＵＢｌ、５ＵＢ２の両面にはデイツプ処理等に
よって形成された酸化シリコン膜ＳＩＯが設けられてい
る。このため、透明ガラス基板ＳＵＢ　１．５ＵＢ２の
表面に鋭い傷があったとしても、鋭い傷を酸化シリコン
膜Ｓ■Ｏで覆うことができるので、走査信号！ＧＬ、カ
ラーフィルタＦＩＬが損傷するのを有効に防止すること
ができる。 第２Ａ図の中央部は一画素部分の断面を示しているが、
左側は透明ガラス基板５ＵＢＩ、５ＵＢ２の左側縁部分
で外部引出配線の存在する部分の断面を示しており、右
側は透明ガラス基板５ＵＢ１．５ＵＢ２の右側縁部分で
外部引出配線の存在しない部分の断面を示している。 第２ＡＢＵの左側、右側のそれぞれに示すシール材ＳＬ
は液晶ＬＣを封止するように構成されており、液晶封入
口（図示していない）を除く透明ガラス基板５ｔＪＢ１
，５ＵＢ２の縁周囲全体に沿って形成されている。シー
ル材ＳＬはたとえばエポキシ樹脂で形成されている。 上部透明ガラス基板５ｔＪＢ２側の共通透明画素電極Ｉ
ＴＯ２は、少なくとも一個所において、銀ペースト材Ｓ
ＩＬによって下部透明ガラス基板５ＵＢＩ側に形成され
た外部引出配線に接続されている。この外部引出配線は
ゲート電極ＧＴ、ソース電極ＳＤＩ、−レイン電極ＳＤ
２のそれぞれと同一製造工程で形成される。 配向膜ＯＲＩ　１．ＯＲＩ　２、透明画素電極ＩＴ○工
、共通透明画素電極ｒＴＯ２、保護膜ＰＳＶ１、ＰＳＶ
２、絶縁ＭＧＩのそれぞれの層は、シール材ＳＬの内側
に形成される。偏光板ＰＯＬＩ、ＰＯＬ２はそれぞれ下
部透明ガラス基板ＳＵＢ　１、上部透明ガラス基板５Ｕ
Ｂ２の外側の表面に形成されている。 液晶ＬＣは液晶分子の向きを設定する下部配向膜○Ｒ１
１と上部配向膜○ＲＩ２との間に封入され、シール部Ｓ
Ｌによってシールされている。 下部配向膜○ＲＩＩは下部透明ガラス基板５ＯＢｌ側の
保護膜ＰＳＶＩの上部に形成される。 上部透明ガラス基板５ＵＢ２の内側（液晶ＬＣ側）の表
面には、遮光膜ＢＭ、カラーフィルタＦＩＬ、保護膜Ｐ
ＳＶ２、共通透明画素電極ＩＴＯ２（ＣＯＭ）および上
部配向膜０ＲＩ２が順次積層して設けられている。 この液晶表示装置は下部透明ガラス基板５ＵＢｌ側、上
部透明ガラス基板５ＵＢＺ側のそれぞれの層を別々に形
成し、その後上下透明ガラス基板ＳＯＢ　１．５ＵＢ２
を重ね合わせ、両者間に液晶ＬＣを封入することによっ
て組み立てられる。 （薄膜トランジスタＴＰＴ） 薄膜トランジスタＴＰＴは、ゲート電極ＧＴに正のバイ
アスを印加すると、ソース−ドレイン間のチャネル抵抗
が小さくなり、バイアスを零にすると、チャネル抵抗は
大きくなるように動作する。 各画素の薄膜トランジスタＴＰＴは、画素内において２
つ（複数）に分割され、薄膜トランジスタ（分割薄層ト
ランジスタ）ＴＦＴＩおよびＴＦＴ２で構成されている
。薄膜トランジスタＴＦＴ　１、ＴＦＴ２のそれぞれは
実質的に同一サイズ（チャネル長、チャネル幅が同じ）
で構成されている。 この分割された薄膜トランジスタＴＦＴ　１、ＴＦＴ２
のそれぞれは、主にゲート電極ＧＴ、ゲート絶縁膜ＧＩ
、１型（真性、１ｎｔｒｉｎｓｉｃ、導電型決定不純物
がドープされていない）非晶質シリコン（Ｓ］）からな
るｌ型半導体層ＡＳ、一対のソース電極ＳＤＩ、ドレイ
ン電極ＳＤ２で構成されている。なお、ソース・ドレイ
ンは本来その間のバイアス極性によって決まり、この液
晶表示装置の回路ではその極性は動作中反転するので、
ソース・ドレインは動作中入れ替わると理解されたい。 しかし、以下の説明でも、便宜上一方をソース、他方を
ドレインと固定して表現する。 （ゲート電極ＧＴ） ゲート電極ＧＴは第４図（第１図の第２導を膜ｇ２およ
び１型半導体層ＡＳのみを描いた平面図）に詳細に示す
ように、走査信号線ＧＬから垂直方向（第１図および第
４図において上方向）に突出する形状で構成されている
（丁字形状に分岐されている）。ゲート電極ＧＴは薄膜
トランジスタＴＦＴ１．ＴＦＴ２のそれぞれの形成領域
まで突出するように構成されている。薄膜トランジスタ
ＴＦＴＩ、ＴＰＴ２のそれぞれのゲート電極ＧＴは、一
体に（共通ゲート電極として）構成されており、走査信
号線ＧＬに連続して形成されている。ゲート電極ＧＴは
、単層の第２導電膜ｇ２で構成する。 第２導電膜ｇ２はたとえばスパッタで形成されたアルミ
ニウム膜を用い、１０００〜５５００［人コ程度の膜厚
で形成する。また、ゲート電極ＧＴ上にはアルミニウム
の陽極酸化膜ＡＯＦが設けられている。 このゲート電極ＧＴは第１図、第２Ａ図および第４図に
示されているように、ｉ型半導体層ＡＳを完全に覆うよ
う（下方からみて）それより太き目に形成される。した
がって、下部透明ガラス基板５ＵＢＩの下方に蛍光灯等
のバックライトＢＬを取り付けた場合、この不透明なア
ルミニウムからなるゲート電極ＧＴが影となって、ｌ型
半導体層ＡＳにはバックライト光が当たらず、光照射に
よる導！現象すなわち薄膜トランジスタＴＰＴのオフ特
性劣化は起きにくくなる。なお、ゲート電極ＧＴの本来
の大きさは、ソース電極ＳＤＩとドレイン電極ＳＤ２と
の間をまたがるに最低限必要な（ゲート電極ＧＴとソー
ス電極ＳＤＩ、ドレイン電極ＳＤ２との位置合わせ余裕
分も含めて）幅を持ち、チャネル幅Ｗを決めるその奥行
き長さはソース電極ＳＤ１とドレイン電極ＳＤ２との間
の距離（チャネル長）Ｌとの比、すなわち相互コンダク
タンスｇｍを決定するファクタＷ／Ｌをいくつにするか
によって決められる。 この液晶表示装置におけるゲート電極ＧＴの大きさはも
ちろん、上述した本来の大きさよりも大きくされる。 （走査信号線ＧＬ） 走査信号線ＧＬは第２導電膜ｇ２で構成されている。こ
の走査信号線ＧＬの第２導電膜ｇ２はゲート電極ＧＴの
第２導電膜ｇ２と同一製造工程で形成され、かつ一体に
構成されている。 （陽極酸化１１１ｊＡＯＦ） 陽極酸化膜（ＡＩ、Ｏ，）ＡＯＦは第２導電膜ｇ２を陽
極酸化することによって形成されている。この陽極酸化
膜ＡＯＦは走査信号線ＧＬの映像信号線ＤＬとの交差部
、ゲート電極ＧＴ部、電極ＰＬ１部に設けられている。 このため、薄膜トランジヌタＴＦＴ部での電極間の短絡
、配線交差部での信号線間の短絡を防止することができ
、しかも走査信号線ＧＬの一部にのみ陽極酸化膜ＡＯＦ
を設けているから、走査信号線ＧＬの配線抵抗を低く抑
えることができる。また、Ａｌ、Ｏ，の比誘電率は９．
２であり、窒化シリコンの比誘電率は６．７であるから
、ＡＩ、Ｏ，の比誘電率は窒化シリコンの比誘電率より
３０％高いので、薄膜トランジスタＴＰＴの相互コンダ
クタンスｇｍを約１．５倍向上することができ、しかも
保持容量素子Ｃａｄｄの面積を小さくすることができる
ため、開口率を向上することができる。さらに、従来の
ように窒化シリコン膜からなる２層の絶縁膜ＧＩＩ、Ｇ
Ｉ２を設ける場合と相違して、高価なプラズマＣＶＤ装
置を余分に必要としないから、製造コストが高価となる
ことはない。 （絶縁膜Ｇｒ） 絶縁膜Ｇｌは薄膜トランジスタＴＦＴ　１、ＴＦＴ２の
それぞれのゲート絶縁膜として使用される。 絶縁膜ＧＩはゲート電極ＧＴ、走査信号線ＧＬ、透明画
素電極ＩＴＯＩの上層に形成されている。 絶縁膜ＧｌはたとえばプラズマＣＶＤで形成された窒化
シリコン膜を用いる。 つぎに、絶縁膜Ｇｌの膜厚、陽極酸化１ＡＯＦの膜厚に
ついて説明する。第１０図はゲート絶縁膜を陽極酸化膜
ＡＯＦおよび絶縁膜ＧＩで構成した場合の、絶縁膜ＣＩ
の膜厚、陽極酸化膜ＡＯＦの膜厚と一般の絶縁膜ＣＩ　
　（膜厚がｏ、３［ｍ］）の相互コンダクタンスｇｍを
１としたときの相互コンダクタンスｇｍの増加比との関
係を示すグラフである。このグラフの斜線で示す領域と
なるように、絶縁膜Ｇｌの膜厚、陽極酸化膜ＡＯＦの膜
厚を定めれば、相互コンダグタンスｇｍを改善すること
ができる。一方、実際の作動状態ではゲート電極ＧＴと
ソース電極ＳＤＩ、ドレイン電極ＳＤ２との間に最大２
５Ｖの電圧が印加され、この３倍の７５Ｖのスクリーニ
ングが行なわれる。そして、絶縁膜ＧＩのない部分、陽
極酸化膜ＡＯＦのない部分があると考えなければならな
いから、絶縁膜Ｇｌの膜厚、陽極酸化膜ＡＯＦの膜厚そ
れぞれが７５Ｖの電圧に酎えうる膜厚であることが必要
である。そして、７５Ｖの電圧に耐えつる絶縁膜ＣＩの
膜厚は１２００［人コであり、また７５Ｖの電圧に耐え
うる陽極酸化ＭＡＯＦの膜厚はｕｏｏ［Ａｌであり、こ
れは陽極酸化電圧８０Ｖに対応する。さらに、第１１図
は陽極酸化膜ＡＯＦのリーク電流特性を示すグラフであ
る。ところで、薄膜トランジスタＴＰＴのオフ電流は約
１０−’Ａ／ａｎｔであるから、リーク電流はＩＦ’Ａ
／ｄ以下でなければならない。そして、リーク電流が１
０−”　Ａ　／ａｌｌ以下となるのは。 陽極酸化電圧が８０Ｖ以上のときである。この点がらも
陽極酸化膜ＡＯＦの膜厚を１１００［人コ以上にする必
要がある。一方、陽極酸化電圧が陽極酸化時のレジスト
の耐圧を越えると、レジストが破壊されるとともに、レ
ジストの下の第２導電膜ｇ２が消失するから、陽極酸化
電圧を高くすることは適当ではなく、陽極酸化電圧を１
５０Ｖ　（このときの陽極酸化ｌ［ＡＯＦ膜厚は約２１
００［人コ）以下にすることが望ましい。以上のことか
ら、絶縁１ｉＧＩの膜厚を１２００〜２２００［人］と
し、陽極酸化膜ＡＯＦの膜厚を１ｉｏｏ〜２１００［人
］とすること、すなわち絶縁膜ＧＩの膜厚、陽極酸化膜
ＡＯＦの膜厚を第１０図の格子網目で示す領域内の値に
するのが望ましい。 （ｌ型半導体層ＡＳ） １型半導体層ＡＳは、第４図に示すように、複数に分割
された薄膜トランジスタＴＦＴＩ、ＴＦＴ２のそれぞれ
のチャネル形成領域として使用される。ｉ型半導体層Ａ
Ｓは非晶質シリコン膜または多結晶シリコン膜で形成し
、２００〜１ｏ００［人コ程度の膜厚で形成する。 二の１型半導体層ＡＳは、供給ガスの成分を変えてＳｉ
、Ｎ、からなるゲート絶縁膜として使用される絶縁膜Ｇ
ｌの形成に連続して、同じプラズマＣＶＤ装置で、しか
もそのプラズマＣＶＤ装置から外部に露出することなく
形成される。また、オーミックコンタクト用のＰをドー
プしたＮ３型半導体層ｄｏ（第２Ａ図）も同様に連続し
て２００〜５００［人］の厚さに形成される。しかる後
、下部透明ガラス基板ＳＵＢ　１はＣＶＤ装置から外に
取り出され、写真処理技術によりＮ　４−型半導体層ｄ
Ｏおよびｌ型半導体層ＡＳは第１図、第２Ａ図および第
４図に示すように独立した島状にパターニングされる。 １型半導体層ＡＳは、第１図および第４図に詳細に示す
ように、走査信号線ＧＬと映像信号線ＤＬどの交差部（
クロスオーバ部）の両者間にも設けられている。この交
差部のｊ型半導体層ＡＳは交差部における走査信号線Ｇ
Ｌと映像信号線ＤＬとの短絡を低減するように構成され
ている。 （ソース電極ＳＤＩ、ドレイン電極５Ｄ２）複数に分割
された薄膜トランジスタＴＦＴＩ、ＴＰＴ２のそれぞれ
のソース電極ＳＤＩとドレイン電極ＳＤ２とは、第１図
、第２Ａ図および第５図（第１図の第１〜第３導電膜ｄ
１〜ｄ３のみを描いた平面図）で詳細に示すように、ｌ
型半導体層ＡＳ上にそれぞれ離隔して設けられている。 ソース電極ＳＤＩ、ドレイン電極ＳＤ２のそれぞれは、
Ｎ″″型半導体層ｄ○に接触する下層側から、第２導電
膜ｄ２、第３導電膜ｄ３を順次重ね合わせて構成されて
いる。ソース電極ＳＤＩの第２導電膜ｄ２および第３導
電ｉｄ３は、ドレイン電極ＳＤ２の第２導電膜ｄ２およ
び第３導電膜ｄ３と同一製造工程で形成される。 第２導電膜ｄ２はスパッタで形成したクロム膜を用い、
５００〜１０００［Ａ］の膜厚（この液晶表示装置では
、６００［Ａ］程度の膜厚）で形成する。クロム膜は膜
厚を厚く形成するとストレスが大きくなるので、２００
０［人コ程度の膜厚を越えない範囲で形成する。クロム
膜はＮ＋型半導体層ｄｏとの接触が良好である。クロム
膜は後述する第３導電膜ｄ３のアルミニウムがＮ“型半
導体層ｃｌｏに拡散することを防止するいわゆるバリア
層を構成する。 第２導電膜ｄ２としては、クロム膜の他に高融点金属（
Ｍｏ、Ｔ　ｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド（
ＭｏＳｉ、、ＴｉＳｉ、、ＴａＳｉ、。 ＷＳｉ、）膜で形成してもよい。 第２導電膜ｄ２を写真処理でパターニングした後、同じ
写真処理用マスクを用いて、あるいは第２導電膜ｄ２を
マスクとして、Ｎ４型半導体層ｄＯが除去される。つま
り、ｌ型半導体層ＡＳ上に残っていたＮ１型半導体層ｄ
ｏは第２導電膜ｄ２以外の部分がセルファラインで除去
される。このとき、Ｎ＋型半導体層ｄＯはその厚さ分は
全て除去されるようエッチされるので、ｌ型半導体層Ａ
Ｓも若干その表面部分でエッチされるが、その程度はエ
ッチ時間で制御すればよい。 しかる後、第３導電ｊＩｄ３がアルミニウムの抵抗加熱
蒸着またはスパッタリングで３０００〜８０００［人コ
の膜厚（この液晶表示装置では、３５００［人コ程度の
膜厚）に形成される。アルミニウム膜はクロム膜に比べ
てストレスが小さく、厚い膜厚に形成することが可能で
、ソースｔｍｓＤ１、ドレイン電極ＳＤ２および映像信
号線ＤＬの抵抗値を低減するように構成されている。 ソース電極ＳＤＩの第２導電膜ｄ２、ドレイン電極ＳＤ
２の第２導電膜ｄ２のそれぞれは、上層の第３導電膜ｄ
３に比べて内側に（チャネル領域内に）大きく入り込ん
でいる。つまり、これらの部分における第２導電膜ｄ２
は第３導電膜ｄ３とは無関係に薄膜トランジスタＴＰＴ
のチャネル長りを規定できるように構成されている。 ソース電極ＳＤＩは透明画素電極ＩＴ○１に接続されて
いる。ソース電極ＳＤＩは、ｌ型半導体層ＡＳの段差形
状（第２導電膜ｇ２の膜厚、Ｎ＋型半導体層ｄｏの膜厚
および１型半導体層ＡＳの膜厚を加算した膜厚に相当す
る段差）に沿って構成されている。具体的には、ソース
電極ＳＤＩは、ｉ型半導体層ＡＳの段差形状に沿って形
成された第２導電膜ｄ２と、この第２導電膜ｄ２の上部
に形成した第３導電膜ｄ３とで構成されている。ソース
電極ＳＤＩの第３導電ｉｄ３は第２導電膜ｄ２のクロム
膜がストレスの増大から厚く形成できず、ｌ型半導体層
ＡＳの段差形状を乗り越えられないので、このＪ型半導
体層ＡＳを乗り越えるために構成されている。つまり、
第３導電膜ｄ３は厚く形成することでステップカバレッ
ジを向上している。第３導電膜ｄ３は厚く形成できるの
で、ソース電極ＳＤＩの抵抗値（ドレイン電極ＳＤ２や
映像信号線Ｄ　Ｌについても同様）の低減に大きく寄与
している。 （透明画素電極ＩＴＯＩ） 透明画素電極ＩＴＯＩは液晶表示部の画素電極の一方を
構成する。透明画紫電ＷＩＴ○〕は絶縁膜ＧＩに設けら
れたスルーホールＣＮＴを介してソース電ｍ５Ｄ１に接
続されている。 透明画素電極ＩＴＯＩは第１導電膜ｄｉによって構成さ
れている。この第１導電膜ｄ１はスパッタリングで形成
された透明導電Ｍ　（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄ
ｅ　　Ｔ　Ｔ○：ネサ膜）からなり、１０００〜２００
０ＵＡ］の膜厚（この液晶表示装置では、１２００［人
コ程度の膜厚）で形成される。 透明画素電極ＩＴ○１は薄膜トランジスタＴＦＴ１のソ
ース電極ＳＤＩおよび薄膜トランジスタＴＦＴ２のソー
ス電極ＳＤＩに接続されている。 このため、薄膜トランジスタＴＦＴＩ、ＴＰＴ２のうち
の１つたとえば薄膜トランジスタＴＦＴ　１に欠陥が発
生したときには、製造工程においてレーザ光等によって
、薄膜トランジスタＴ’　Ｆ　Ｔ　１と映像信号線ＤＬ
とを切り離すとともに、薄膜トランジスタＴＦＴＩと透
明画素電極ＩＴＯＩとを切り離せば、点欠陥、線欠陥に
はならず、しかも２つの薄膜トランジスタＴＦＴＩ、Ｔ
　Ｐ　Ｔ’　２に同時に欠陥が発生することはほとんど
ないがら、点欠陥が発生する確率を極めて小さくするこ
とができる。 また、透明画素電極ＩＴ○１はゲート電極ＧＴと陽極酸
化膜ＡＯＦで分離されており、しかも映像信号線ＤＬと
は絶縁膜Ｇ■で分離されているから、点欠陥が極めて少
ないので、表示特性が良好である。。 さらに、透明画紫電［ｉ１Ｔ○１がゲート電極Ｇ丁と同
一平面に形成されているから、絶縁膜の数を少なくする
ことができるので、製造コストが安価である。 （保護膜ＰＳＶＩ） 薄膜トランジスタＴＦＴおよび透明画素電極ＩＴ○１上
には保護膜Ｐ　Ｓ　Ｖ　ｌが設けられている。 保護膜ＰＳＶＩは主に薄膜トランジスタ下ＦＴを湿気等
から保護するために形成されており、透明性が高くしか
も耐湿性の良いものを使用する。保護膜ＰＳＶＩはたと
えばプラズマＣＶＤ装置で形成した酸化シリコン膜や窒
化シリコン膜で形成されており、１［ρ］程度の膜厚で
形成する。 （ゲート端子Ｇ　Ｔ　Ｍ） 第２Ｄ図に示すように、ゲート端子ＧＴＭは第１導電膜
ｇ１と第１導電膜ｄ１とで構成されている。 第１導電膜ｇ１はたとえばスパッタで形成されたクロム
（Ｃｒ）膜を用い、１ｏ００［人］程度の膜厚で形成す
る。 （遮光膜ＢＭ） 上部透明カラス基板５ＵＢ２側には、外部光（第２Ａ図
では上方からの光）がチャネル形成領域として使用され
るｌ型半導体層ＡＳに入射されないように、遮光膜ＢＭ
が設けられ、遮光膜Ｂ　Ｍは第６図のハツチングに示す
ようなパターンとされている。なお、第６図は第１図に
おけるＩＴ○膜からなる第１導電膜ｄ１、カラーフィル
タＦＩＬおよび遮光ＮＢＭのみを描いた平面図である。 遮光膜ＢＭは光に対する遮蔽性が高いたとえばアルミニ
ウム膜やクロム膜等で形成されており、この液晶表示装
置ではクロム膜がスパッタリングで１３００［入］程度
の膜厚に形成される。 したがって、薄膜トランジスタＴＦＴ　１、ＴＦＴ２の
ｌ型半導体層ＡＳは上下にある遮光膜Ｂ　ｋｉおよび太
き目のゲート電極ＧＴによってサンドイッチにされ、そ
の部分は外部の自然光やバックライト光が当たらなくな
る。遮光膜ＢＭは第６図のハツチング部分で示すように
、画素の周囲に形成され、つまり遮光膜ＢＭは格子状に
形成され（ブラックマトリクス）、この格子で１画素の
有効表示領域が仕切られている。したがって、各画素の
輪郭が遮光膜ＢＭによってはっきりとし、コントラスト
が向上する。つまり、遮光膜ＢＭは１型半導体層ＡＳに
対する遮光とブラックマトリゲスとの２つの機能をもつ
。 また、透明画素電極ＩＴＯＩのラビング方向の根本側の
エツジ部に対向する部分（第１図右下部分）が遮光ｇＢ
Ｍによって遮光されているから、上記部分にドメインが
発生したとしても、ドメインが見えないので、表示特性
が劣化することはない。 なお、バックライトを上部透明ガラス基板５ＵＢ２側に
取り付け、下部透明ガラス基板ＳＵＢ　１を観察側（外
部露出側）とすることもできる。 （共通透明画素電極ＩＴ○２） 共通透明画素電極ＩＴ○２は、下部透明ガラス基板ＳＵ
Ｂ　Ｉ側に画素ごとに設けられた透明画素電極ＩＴＯＩ
に対向し、液晶ＬＣの光学的な状態は各画素電極ＩＴ○
１と共通透明画素電極ＩＴ○２との間の電位差（電界）
に応答して変化する。 この共通透明画素電極ＩＴＯＩこはコモン電圧Ｖ　ｃｏ
ｍか印加されるように構成されている。コモン電圧Ｖｃ
ｏｍは映像信号線ＤＬに印加されるロウレベルの駆動電
圧Ｖｄｍ１ｎとハイレベルの駆動電圧〜、’ｄｍａｘと
の中間電位である。 （カラーフィルタＦＩＬ） カラーフィルタＦＩＬはアクリル樹脂等の樹脂材料で形
成される染色基材に染料を着色して構成されている。カ
ラーフィルタＦＩＬは画素に対向する位置にストライプ
状に形成され（第７図）、染め分けられている（第７図
は第３図の第１導電膜層ｄｉ、遮光膜ＢＭおよびカラー
フィルタＦＩＬのみを描いたもので、Ｂ、ＲｌＧの各カ
ラーフィルターＦＩＬはそれぞれ、４５°　　１３５°
、クロスのハツチを施しである）。カラーフィルタＦＩ
Ｌは第６図に示すように透明画素電極ＩＴ○１の全てを
覆うように太き目に形成され、遮光膜ＢＭはカラーフィ
ルタＦＩＬおよび透明画素電極ＩＴ○ｌのエツジ部分と
重なるよう透明画素電極ＩＴＯ１の周縁部より内側に形
成されている。 カラーフィルタＦＩＬは次のように形成することができ
る。まず、上部透明ガラス基板ＳＵＢ　２の表面に染色
基材を形成し、フォトリソグラフィ技術で赤色フィルタ
形成領域以外の染色基材を除去する。この後、染色基材
を赤色染料で染め、固着処理を施し、赤色フィルタＲを
形成する。つぎに、同様な工程を施すことによって、緑
色フィルタＧ、青色フィルタＢを順次形成する。 （保護膜ＰＳＶ２） 保護膜ＰＳＶ２はカラーフィルタＦＩＬを異なる色に染
め分けた染料が液晶ＬＣに漏れることを防止するために
設けられている。保護膜ＰＳＶ２はたとえばアクリル樹
脂、エポキシ樹脂等の透明樹脂材料で形成されている。 （表示装置全体等価回路） 表示マトリクス部の等価回路とその周辺回路の結線図を
第８図に示す。同図は回路図ではあるが、実際の幾何学
的配置に対応して描かれている。ＡＲは複数の画素を二
次元状に配列したマトリクス・アレイである。 図中、Ｘは映像信号線ＤＬを意味し、添字Ｇ、Ｂおよび
Ｒがそれぞれ緑、青および赤画素に対応して付加されて
いる。Ｙは走査信号線ＧＬを意味し、添字１，２，３．
・・・、　ｅｎｄは走査タイミングの順序に従って付加
されている。 映像信号線Ｘ（添字省略）は交互に上側（または奇数）
映像信号駆動回路Ｈｅ、下側（または偶数）映像信号駆
動回路Ｈｏに接続されている。 ＳＵＰは１つの電圧源から複数の分圧した安定化された
電圧源を得るための電源回路やホスト（上位演算処理装
置）からのＣＲＴ　（陰極線管）用の情報をＴＰＴ液晶
表示装置用の情報に交換する回路を含む回路である。 （保持容量素子Ｃａｄｄの構造） 透明画素電極ＩＴ○１は、薄膜トランジスタＴＰＴと接
続される端部と反対側の端部において、隣りの走査信号
線ＧＬと重なるように形成されている。この重ね合わせ
は、第２Ｂ図からも明らかなように、透明画素電極ＩＴ
○１を一方の電極ＰＬ２とし、隣りの走査信号線ＧＬを
他方の電極ＰＬ１とする保持容量素子（静電容量素子）
　Ｃａｄｄを構成する。この保持容量素子Ｃａｃｌｄの
誘電体膜は、陽極酸化膜ＡＯＦで構成されている。 保持容量素子Ｃａｄｄは、第４図からも明らかなように
、走査信号線ＧＬの第２導電膜ｇ２の幅を広げた部分に
形成されている。なお、映像信号線ＤＬと交差する部分
の第２導電膜ｇ２は映像信号線ＤＬとの短絡の確率を小
さくするため細くされている。 （保持容量素子Ｃａｄｄの等価回路とその動作）第１図
に示される画素の等価回路を第９図に示す。第９図にお
いて、Ｃｇｓは薄膜トランジスタＴＰＴのゲート電極Ｇ
Ｔとソース電極ＳＤＩとの間に形成される寄生容量であ
る。寄生容量Ｃｇｓの誘電体膜は陽極酸化膜ＡＦＯおよ
び絶縁膜Ｇｌである。Ｃｐｉｘは透明画素電極ＩＴ○１
（ＰＩＸ）と共通透明画素電極ＩＴ○２　（ＣＯＭ）と
の間に形成される液晶容量である。液晶容量Ｃｐｉｘの
誘電体膜は液晶ＬＣ１絶縁膜Ｇｌ、保護膜ＰＳＶＩおよ
び配向膜○ＲＴＩ、０ＲＩ２である。Ｖｌｃは中点電位
である。 保持容量素子Ｃａｄｄは、薄膜トランジスタＴＦＴがス
イッチングするとき、中点電位（画素電極電位）Ｖｌ、
ｃに対するゲート電位変化△Ｖｇの影響を低減するよう
に働く。この様子を式で表すと、次式のようになる。 △Ｖ１ｃ＝　（ＣｇＳ／（Ｃｇｓ＋Ｃａｄｄ＋Ｃｐｉｘ
月×ΔＶｇここで、△Ｖｌｃは△Ｖｇによる中点電位の
変化分を表わす。この変化分△Ｖ１．ｃは液晶ＬＣに加
わる直流成分の原因となるが、保持容量Ｃａｄｄを大き
くすればする程、その値を小さくすることができる。ま
た、保持容量素子Ｃａｄｄは放電時間を長くする作用も
あり、薄膜トランジスタＴＰＴがオフした後の映像情報
を長く蓄積する。液晶ＬＣに印加される直流成分の低減
は、液晶ＬＣの寿命を向上し、液晶表示画面の切り替え
時に前の画像が残るいわゆる焼き付きを低減することが
できる。 前述したように、ゲート電極ＧＴは１型半導体層ＡＳを
完全に覆うよう大きくされている分、ソース電極ＳＤＩ
、ドレイン電極ＳＤ２とのオーバラップ面積が増え、し
たがって寄生容量Ｃｇｓが大きくなり、中点電位Ｖｌｃ
はゲート（走査）信号Ｖｇの影響を受は易くなるという
逆効果が生じる。 しかし、保持容量素子Ｃａｄｄを設けることによりこの
デメリットも解消することができる。 保持容量素子Ｃａｄｄの保持容量は、画素の書込特性か
ら、液晶容量Ｃｐｉｘに対して４〜８倍（４・Ｃｐｉｘ
＜　Ｃａｄｄ＜　８−Ｃｐｉｘ）　、寄生容量Ｃｇｓに
対して８〜３２倍（８・Ｃｇｓ＜Ｃａｄｄ＜３２−Ｃｇ
ｓ）程度の値に設定する。 （保持容量素子Ｃａｄｄ　＠極線の結線方法・）保持容
量電極線としてのみ使用される初段の走査信号線ＧＬ　
（Ｙ。）は、第８図に示すように、共通透明画素電極Ｉ
Ｔ○２（Ｖｃｏｍ　）に接続する。 共通透明画素電極ＩＴ○２は、第２Ａ図に示すように、
液晶表示装置の周縁部において銀ペースト材ＳＬによっ
て外部引出配線に接続されている。 しかも、この外部引出配線の一部の導電膜（ｇｌおよび
ｇ２）はゲート端子ＧＴＭ、走査信号線ＧＬと同一製造
工程で構成されている。この結果、最終段の保持容量電
極線ＧＬは、共通透明画素電極ＩＴ○２に簡単に接続す
ることができる。 初段の保持容量電極線Ｙ。は最終段の走査信号線Ｙ　ｅ
ｎｄに接続、Ｖ　ｃｏｍ以外の直流電位点（交流接地点
）に接続するかまたは垂直走路回路Ｖから１つ余分に走
査パルスＹ。を受けるように接続してもよい。 つぎに、第１図等に示した液晶表示装置の製造方法につ
いて説明する。まず、７０５９ガラス（商品名）からな
る下部透明ガラス基板ＳＵＢ　１の両面に酸化シリコン
膜ＳＩＯをデイツプ処理により設けたのち、５００℃、
６０分間のベークを行なう。つぎに、下部透明ガラス基
板５ｔＪＢ　ｌ上に膜厚が１１００［人］のクロムから
なる第１導電膜ｇ１をスパッタリングにより設ける。つ
ぎに、エツチング液として硝酸第２セリウムアンモニウ
ム溶液を使用した写真蝕刻技術で第１導電膜ｇｌを選択
的にエツチングすることによって、第１２図に示すよう
に、ゲート端子ＧＴＭおよびドレイン端子ＤＴＭを形成
するとともに、ゲート端子Ｇ　Ｔ　Ｍを接続する陽極酸
化給電線ＡＳＬ、陽極酸化給電線ＡＳＬに接続されたパ
ッドＰＡＤを形成する。つぎに、レジストを剥離液５５
０２　（商品名）で除去したのち、０１アッシャ−を１
分間行なう。つぎに、膜厚が２６００［Ａ］のアルミニ
ウムからなる第２導電膜ｇ２をスパッタリングにより設
ける。つぎに、エツチング液としてリン酸と硝酸と酢酸
との混酸を使用した写真蝕刻技術で第２導電膜ｇ２を選
択的にエツチングすることにより、走査信号線ＧＬ、ゲ
ート電極ＧＴおよび保持容量素子Ｃａｄｃｌの電極ＰＬ
Ｉを形成する。この場合、第２導電膜ｇ２の第１導電膜
ｇ１との重ね合わせ部をくし形にするとともに、上記重
ね合わせ部の近傍を線幅が１ｏ　［ｔｔｍ　］以下のス
トライプ状にする。つぎに、ドライエツチング装置にＳ
Ｆ、ガスを導入して、シリコン等の残渣を除去したのち
、レジストを除去する。つぎに、厚さ３［−］のレジス
トを塗布し、ホトエツチングプロセスにより走査信号線
ＧＬの映像信号線ＤＬとの交差部、ゲート電極ＧＴ部、
電極ＰＬＬ部のレジストを除去する。つぎに、３％酒石
酸溶液をアンモニアで中和し、エチレングツコールもし
くはプロピレングリコールで１・９に稀釈し、、Ｐｈ７
±０．５に調整した陽極酸化液に浸し、パッドＰＡＤに
陽極酸化電圧を印加することにより、第２導電膜ｇ２を
陽極酸化して、陽極酸化膜ＡＯＦを設ける。この場合、
最初は電流密度が０．５〜ｌＯｍＡ／ｃｍとなるように
電圧をＯから徐々に＋１２０Ｖまで昇圧しく定電流酸化
）　、　＋１２０Ｖになったらそのままその電圧を保持
する（定電圧酸化）。すると、約３０分で約１１００［
人］の第２導１１膜ｇ２が酸化され、約１７００［人］
の陽極酸化電圧〇Ｆが得られる。つぎに、レジストを除
去したのち、大気中または真空中で２００〜４００℃で
６０分間加熱する。つぎに、膜厚が］、０００［人コの
ＩＴＯ膜からなる第１導電膜ｄ１をスパッタリングによ
り設ける。つぎに、エツチング液として塩酸と硝酸との
混酸を使用した写真蝕刻技術で第１導電膜ｄｉを選択的
にエツチングすることにより、透明画素電極ＩＴＯＩお
よびゲート端子ＧＴＭ、ドレイン端子Ｄ　Ｔ　Ｍの最上
層を形成する。つぎに、プラズマＣＶＤ装置にアンモニ
アガス、シランガス、窒素ガスを導入して、膜厚が１２
００〜２０００［人］の窒化シリコン層（ＧＩ）を設け
、プラズマＣＶＤ装置にシランカス、水素ガスを導入し
て、膜厚が２００〜１０００［人］の１型非晶質シリコ
ン層（ＡＳ）を設けたのち、プラズマＣＶＤ装置に水素
ガス、ホスフィンカスを導入して、膜厚が２００〜５０
０［人］のＰを０．６〜２．５％ドープしたＮ“型シリ
コン層（ｃｌｏ）膜を設ける。つぎに、ドライエツチン
グガスとしてＳＦ、、ＣＣＱ４　を使用した写真蝕刻技
術でＮ”型シリコン層（ｄｏ）、ｉ型非晶質シリコン層
（ＡＳ）を選択的にエツチングすることにより、ｉ型半
導体層ＡＳを形成する。つぎに、１ノジストを除去した
のち、ドライエツチングガスとしてＳＦ、を使用した写
真蝕刻技術で、窒化シリコン層（ＣＩ）を選択的にエツ
チングすることによって、絶縁膜ＧＩを形成するととも
に、ソース電極ＳＤＩと透明画素電極ＩＴ○１とを接続
するためのスルーホールＣＮＴを設ける。つぎに、レジ
ストを除去したのち、膜厚が５００〜＋０００［Ａ］の
クロムからなる第２導電膜ｄ２をスパッタリングにより
設ける。つぎに、写真蝕刻技術で第２導電膜ｄ２を選択
的にエツチングすることにより、映像信号線ＤＬ、ソー
ス電極ＳＤＩ、ドレイン電極ＳＤ２の第１層を形成する
とともに、ドレイン電極ＤＴＭを接続しかつ第１図に示
す陽極酸化給電線ＡＳＬと接続された静電破壊防止線（
図示せず）を形成する。つぎに、レジストを除去する前
に、ドライエツチング装置にＣＣＱ４．ＳＦ、　を導入
して、Ｎ“型シリコン層（ｄｏ）を選択的にエツチング
することにより、Ｎ＋型半導体層ｄｏを形成する。 つぎに、レジストを除去したのち、○、アッシャ−を１
分間行なう。つぎに、膜厚が３０００〜ｓｏｏ。 ［人コのアルミニウムからなる第３導電ｇｄ３を抵抗加
熱蒸着またはスパッタリングにより設ける。 つぎに、写真蝕刻技術で第３導電膜ｄ３を選択的にエツ
チングすることにより、映像信号線ＤＬ、ソース電極Ｓ
ＤＩ、ドレイン電極ＳＤ２の第２層を形成する。つぎに
、レジストを除去したのち、Ｏ，アッシャ−を１分間行
なう。つぎに、レジストを除去したのち、プラズマＣＶ
Ｄ装置にアンモニアガス、シランガス、窒素カスを導入
して、膜厚が１［−］の窒化シリコン層（ＰＳＶＩ）を
設ける。つぎに、ドライエツチングカスとしてＳＦ。 を使用した写真蝕刻技術で窒化シリコン層（ＰＳＶｌ）
を選択的にエツチングすることによって、保護膜ＰＳＶ
　１を形成する。 この液晶表示装置の製造方法においては、第２導電膜ｇ
２の第１導電膜ｇ】との重ね合わせ部をくし形にすると
ともに、上記重ね合わせ部の近傍を線幅がＩＯ［虜コ以
下のストライプ状にするから、ホイスカが発生するのを
防止することができる。 すなわち、発明者等の実験によれば、アルミニウム膜の
線幅が７０［、ｍ］のときのホイスカ密度は４，９×１
０−個／ｄであり、アルミニウム膜の線幅が２５［１７
ＩＩ＋］のときのホイスカ密度は３，６　Ｘ　１０−”
個／ｃＴＩ！であり、アルミニウム膜の線幅がｌＯ［摩
］のときのホイスカ密度はＯ個／Ｃｌ１１であった。ま
た、陽極酸化膜ＡＯＦを設けたのち、２００〜４００℃
で６０分間加熱するから、第１３図からも明らかなよう
に、陽極酸化膜へ〇Ｆのリーク電流を１桁以上減少する
ことかできる。なお、熱処理温度を４００℃より高くす
ると、第２導電膜ｇ２が剥離する二とがあるから、熱処
理温度を４００℃以下にするのが望ましい。 第１４図はこの発明に係る他のアクティブ・マトリック
ス方式のカラー液晶表示装置の液晶表示部の一部を示す
断面図である。この液晶表示装置においては、窒化シリ
コン膜からなる絶縁膜ＧＩに設けられたスルーホールＣ
ＮＴの周囲に、１型非晶質シリコン層（ＡＳ）、Ｎ＋型
多シリコン層ｄｏ）からなる孤立パターンＩＳＰが形成
されているから、スルーホールＣＮＴの端面が傾斜面と
なるので、透明画素電極ＩＴＯＩとソース電極ＳＤＩと
を穴を介して確実に接続することができる。 第１４図に示した液晶表示装置を製造するには、まず透
明画素電極ＩＴ○１を形成したのちに、窒化シリコン層
（Ｇｌ）を設け、ｉ型非晶質シリコン層（ＡＳ）を設け
たのち、Ｎ“型シリコン層（ｄ　Ｏ）膜を設ける。つぎ
に、Ｎ４型シリコン層（ｄＯ）、ｉ型非晶質シリコン層
（ＡＳ）を選択的にエツチングすることにより、１型半
導体層ＡＳを形成するとともに、スルーホールＣＮ　Ｔ
よりも少し大きい形状の孤立パターンＩＳＰを形成する
。つぎに、窒化シリコン層（Ｇ１）を選択的にエツチン
グすることによって、絶縁ｉＣＩを形成するとともに、
スルーホールＣＮＴを設けると、スルーホールＣＮＴの
端面が傾斜面となる。 第１５図はこの発明に係る他のアクティブ・マトリック
ス方式のカラー液晶表示装置の液晶表示部の一画素を示
す要部平面図、第１６図は第１５図のＸＶＩ−ＸＶＩ切
断線における断面図である。この液晶表示装置において
は、絶縁膜ＧＩに開口部ＨＯＰが設けられており、開口
部ＨＯＰの端部を介して透明画素電極ＩＴＯＩとソース
電極ＳＤＩとが接続されている。そして、開口部ＨＯＰ
を設けることにより、透明画素電極ＩｒＯ２上の絶縁膜
ＣＩを実質的に除去しているから、透明画素電極ＩｒＯ
２上に形成される絶縁膜の膜厚が薄くなるので、液晶Ｌ
Ｃに作用する電圧を大きくすることができる。しかも、
透明画素型１ＩＴＯ１と映像信号線ＤＬとの間に絶縁膜
ＧＩが形成されているから、透明画素電極ＩＴＯＩと映
像信号線ＤＬとが短絡することがないので、点欠陥が生
ずることがないため、表示特性が良好である。 以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、この発明は、前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて種々変更可能であることは勿論である。 たとえば、上述実施例においては、走査信号線ＧＬ、ゲ
ート電極ＧＴをアルミニウムからなる第２導電膜ｇ２に
よって構成したが、タンタル（Ｔａ）等の金属を用い、
ゲート電極ＧＴ部等にタンタルの陽極酸化膜を設けても
よい。また、上述実施例においては、透明画素電極ＩＴ
○１を１ＴＯ膜からなる第１導電膜ｄ１によって構成し
たが、反射型の場合には画素電極を金属膜で構成しても
よい。さらに、上述実施例においては、第２導電膜ｇ２
としてアルミニウム膜を用いたが、１％以下のシリコン
またはパラジウム（Ｐｄ）を含んだアルミニウム膜を用
いてもよい。また、上述実施例においては、第３導電膜
ｄ３としてアルミニウム膜を用いたが、シリコンまたは
パラジウムを含んだアルミニウム膜を用いてもよい。さ
らに、上述実施例においては、隣接した走査信号線ＧＬ
との間で保持容量素子Ｃａｄｄを形成したが、保持容量
素子を設けなくともよく、また自殺の走査信号線ＯＬと
の間で保持容量素子を形成してもよい。 ［発明の効果１ 以上説明したように、この発明に係る液晶表示装置にお
いては、画素電極と映像信号線との間に第２の絶縁膜を
形成するから、画素電極と映像信号線とが短絡すること
がないので、点欠陥が生ずることがないため、表示特性
が良好である。 また、薄膜トランジスタのゲート絶縁膜を第１の絶縁膜
および上記第２の絶縁膜とで構成すれば、薄膜トランジ
スタ部での電極間の短絡を防止することができるから、
点欠陥が生ずることがないので、表示特性が良好である
。 また、画素電極をゲート電極と同一平面に形成すれば、
絶縁膜の数を少なくすることができるから、製造コスト
が安価である。 また、この発明の液晶表示装置においては、画素電極と
映像信号線との間に薄膜トランジスタのゲート絶縁膜と
して使用する第３の絶縁膜を形成するから、画素電極と
映像信号線とが短絡することがないので、点欠陥が生ず
ることがないため、表示特性が良好であり、また画素ｉ
ｉ榛上の第４の絶縁膜を実質的に除去するから、画素電
極上に形成される絶縁膜の全膜厚が薄くなるので、液晶
に作用する電圧を大きくすることができる。 さらに、この発明の液晶表示装置においては、薄膜トラ
ンジスタのゲート絶縁膜として使用される窒化シリコン
膜からなる第４の絶縁膜に設けられた穴の周囲の少なく
とも一部に、シリコン膜からなる孤立パターンを形成す
るから、穴の端面が傾斜面となるので、第４の絶縁膜の
上面に形成された導電膜と第４の絶縁膜の下面に形成さ
れた導電膜とを穴を介して確実に接続する二とができる
。 このように、この発明の効果は顕著である。

【図面の簡単な説明】

第１図はこの発明が適用されるアクティブ・マトリック
ス方式のカラー液晶表示装置の液晶表示部の一画素を示
す要部平面図、第２ＡｌｌＪは第１図の′ｆｌＡ−４Ａ
切断線で切った部分とシール部周辺部の断面図、第２Ｂ
図は第１図のＩＩＢ−ｎＢ切断線における断面図、第２
Ｃ図は第１図に示す液晶表示装置のゲート端子部を示す
断面図、第３図は第１図に示す画素を複数配置した液晶
表示部の要部平面図、第４図〜第６図は第１図に示す画
素の所定の層のみを描いた平面図、第７図は第３図に示
す画素電接層、遮光膜およびカラーフィルタ層のみを描
いた要部平面図、第８図はアクティブ・マトリックス方
式のカラー液晶表示装置の液晶表示部を示す等価回路図
、第９図は第１図に示す画素の等価回路図、第１０図は
絶縁膜の膜厚、陽極酸化膜の膜厚と相互コンダクタンス
ｇｍの増加比との関係を示すグラフ、第１１図はｌｌ！
榛酸化膜のリーク電流特性を示すグラフ、第１２図は第
１図等に示した液晶表示装置の製造方法の説明図、第１
３図は熱処理温度とリーク電流との関係を示すグラフ、
第１４図はこの発明に係る他のアクティブ・マトリック
ス方式のカラー液晶表示装置の液晶表示部の一部を示す
断面図、第１５図はこの発明に係る他のアクティブ・マ
トリックス方式のカラー液晶表示装置の液晶表示部の一
画素を示す要部平面図、第１６図は第１５図のＸＶＩ−
ＸＶＩ切断線における断面図、第１７図、第１８図はそ
れぞれ従来の液晶表示装置の一部を示す断面図である。 ＳＵＢ・・・透明ガラス基板 ＧＬ・・・走査信号線 ＤＬ・・・映像信号線 ＧＩ・・・絶縁膜 ＧＴ・・・ゲート電極 ＡＳ・・・１型半導体層 ＳＤ・・ソース電極またはドレイン電極ＰＳｖ・・・保
護膜 ＢＭ・・・遮光膜 ＬＣ・・液晶 ＴＰＴ・薄膜トランジスタ ＩＴＯ・・・透明画素電極 ｇ、ｄ・・・導電膜 Ｃａｄｄ・・・保持容量素子 Ｃｇｓ・・・寄生容量 Ｃｐｉｘ・・・液晶容量 ＡＯＦ・・陽極酸化膜 ＩＳＰ・・・孤立パターン ＨＯＰ・・・開口部

Claims (1)

1. 【特許請求の範囲】 １、薄膜トランジスタと画素電極とを画素の一構成要素
   とするアクティブ・マトリクス方式の液晶表示装置にお
   いて、上記薄膜トランジスタのゲート電極上に上記ゲー
   ト電極を構成する金属の陽極酸化膜からなる第１の絶縁
   膜を設け、上記画素電極と映像信号線との間に上記第１
   の絶縁膜とは異なる第２の絶縁膜を形成したことを特徴
   とする液晶表示装置。２、上記薄膜トランジスタのゲー
   ト絶縁膜を上記第１の絶縁膜および上記第２の絶縁膜と
   で構成したことを特徴とする請求項第１項記載の液晶表
   示装置。 ３、上記画素電極を上記ゲート電極と同一平面に形成し
   たことを特徴とする請求項第１項記載の液晶表示装置。 ４、薄膜トランジスタと画素電極とを画素の一構成要素
   とするアクティブ・マトリクス方式の液晶表示装置にお
   いて、上記画素電極と映像信号線との間に上記薄膜トラ
   ンジスタのゲート絶縁膜として使用する第３の絶縁膜を
   形成し、上記画素電極上の上記第３の絶縁膜を実質的に
   除去したことを特徴とする液晶表示装置。 ５、薄膜トランジスタと画素電極とを画素の一構成要素
   とするアクティブ・マトリクス方式の液晶表示装置にお
   いて、上記薄膜トランジスタのゲート絶縁膜として使用
   される窒化シリコン膜からなる第４の絶縁膜に設けられ
   た穴の周囲の少なくとも一部に、シリコン膜からなる孤
   立パターンを形成したことを特徴とする液晶表示装置。