JP2938521B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、表示装置、特に、薄膜トランジスタ等を使
用したアクティブ・マトクリス方式の液晶表示装置に関
する。

【従来の技術】

アクティブ・マトクリス方式の液晶表示装置は、マト
リックス状に配列された複数の画素電極の各々に対応し
て非線形素子（スイッチング素子）を設けたものであ
る。各画素における液晶は理論的には常時駆動（デュー
ティ比1.0）されているので、時分割駆動方式を採用し
ている、いわゆる単純マトリクス方式と比べてアクティ
ブ方式はコントラストが良く特にカラーでは欠かせない
技術となりつつある。スイッチング素子として代表的な
ものとしては薄膜トランジスタ（TFT）がある。 そして、この薄膜トランジスタは、前記画素電極をも
含んで、透明性が高くしかも耐湿性の良好な保護膜、た
とえば、酸化珪素膜あるいは窒化珪素膜で覆われて形成
されたものとなっている。 このような保護膜で覆う構成としているのは、前記薄
膜トランジスタを湿気等から保護するためにある。 なお、TFTを使用したアクティブ・マトリクス液晶表
示装置は、例えば「冗長構成を採用した12.5型アクティ
ブ・マトリクス方式カラー液晶ディスプレイ」、日経エ
レクトロニクス、頁193〜210、1986年12月15日、日経マ
グロウヒル社発行、で知られている。

【発明が解決しようとする課題】

しかしながら、このような構成からなる液晶表示装置
は、前記透明電極と、他方の透明基板の液晶側の面に形
成された共通透明電極との間で電界を生じさせるもので
あるが、この間には前記液晶、配向膜のほかに前記透明
保護膜が介在されていることになる。 そして、この透明保護膜は高抵抗材料で形成され、こ
の高抵抗材料を介しているため、チャージの出入りに時
間を要し、僅かなチャージの出入りで所謂焼き付け現
象、すなわち、液晶表示画面の切り替え時に前の画像が
残る現象が生じてしまっていた。 本発明の一つの目的は所謂焼き付け現象の防止を図っ
た液晶表示装置を提供することである。 本発明の他の目的は画面上に生じる所謂白むらの発生
の防止を図った液晶表示装置を提供することである。 本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。

【課題を解決するための手段】

このような目的を達成するために、本発明は、まず、
請求項第１の記載のように、液晶を挟んで対向配置され
る２枚の透明基板のうち、一方の透明基板の前記液晶側
の面に、各画素に対応し形成された透明電極と、この透
明電極に外部信号の供給による電圧を印加させるための
薄膜スイッチング素子と、この薄膜スイッチング素子お
よび前記透明電極を覆って前記透明基板上に形成される
透明保護膜と、を備える液晶表示装置において、前記透
明保護膜は、前記薄膜スイッチング素子および透明電極
の周辺部を覆って形成され、かつ前記透明電極の前記周
辺部を除く領域を露呈させ、透明電極の前記周辺部を除
く領域を露呈させている前記透明保護膜の孔は、その側
壁において斜面が形成されていることを特徴とするもの
である。 また、請求項第２の記載のように、請求項第１記載の
液晶表示装置において、透明保護膜は少なくとも２層以
上の多層構造となっており、これら各層の透明保護膜の
エッチングレートは、前記透明電極側から順次大きく構
成され、エッチングレート差により前記孔側壁の斜面を
形成することを特徴とするものである。 また、請求項第３の記載のように、請求項第１あるい
は第２記載の液晶表示装置において、透明保護膜は少な
くとも２層以上の多層構造となっており、このうち前記
透明電極に隣接していない他の透明保護膜のうち少なく
とも一層を導電性材料から構成するとともに、この導電
性材料に一定の電位をもたせていることを特徴とするも
のである。

【作用】

このように、請求項第１の記載の発明によれば、透明
保護膜は、薄膜スイッチング素子および透明電極の周辺
部を覆って形成されるものとし、前記透明電極の前記周
辺部を除く領域を露呈させている。このため、透明電極
は、他方の透明基板の液晶側の面に形成された共通透明
電極との間において、高抵抗材料である透明保護膜を介
させい構成となる。したがって、チャージの出入りに時
間を要することがなく、所謂焼き付け現象が生じること
はなくなる。 また、透明電極の前記周辺部を除く領域を露呈させて
いる前記透明保護膜の孔を、その側壁において斜面が形
成されているようにしたものである。このようにすれ
ば、平面方向から見た前記透明保護膜の孔の周囲にはい
わゆる液晶ドメイン構造が生じることがなく点灯不良の
部分が発生しないという効果を奏することになる。すな
わち、前記透明保護膜の孔を、その側壁が垂直になるよ
うに形成した場合、平面方向から見た前記透明保護膜の
孔の周囲には液晶分子の配向がドメイン状に逆方向にな
って点灯不良が生じてしまう問題点を解消することがで
きるようになる。 また、請求項第２の記載の発明によれば、透明保護膜
は少なくとも２層以上の多層構造となっており、これら
各層の透明保護膜のエッチングレートは、前記透明電極
側から順次大きく構成されたものとなっている。このよ
うにすれば、同一のレジストパターンのエッチングによ
って、側面に斜面を有する孔を容易に形成することがで
きるようになる。 さらに、請求項第３の記載の発明によれば、透明保護
膜はその表面がほぼ均一な電位に保持されるようにな
る。このことは、表示画面上の白むら発生を防止できる
ようになる。従来では、走査信号線の順次電圧印加が原
因していると思われるが、表示画面の下部に白むらが生
じていた。しかし、本発明のように、透明保護膜の表面
をその全域にわたって一定の電位に保持させるようにし
ておけば、永年駆動後においても前記白むらが生じない
ことが判明した。

【実施例】

以下、本発明の構成について、アクティブ・マトリク
ス方式のカラー液晶表示装置に本発明を適用した実施例
とともに説明する。 なお、実施例を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。 第1A図は本発明が適用されるアクティブ・マトリクス
方式カラー液晶表示装置の一画素とその周辺を示す平面
図であり、第1B図は第1A図のII B−II B切断線における
断面と表示パネルのシール部付近の断面を示す図であ
り、第1C図は第1A図のII C−II C切断線における断面図
である。また、第２図（要部平面図）には、第1A図に示
す画素を複数配置したときの平面図を示す。 （画素配置） 第1A図に示すように、各画素は、隣接する２本の走査
信号線（ゲート信号線又は水平信号線）GLと、隣接する
２本の映像信号線（ドレイン信号線又は垂直信号線）DL
との交差領域内（４本の信号線で囲まれた領域内）に配
置されている。各画素は薄膜トランジスタTFT、画素電
極ITO1及び付加容量Caddを含む。走査信号線GLは、列方
向に延在し、行方向に複数本配置されている。映像信号
線DLは、行方向に延在し、列方向に複数本配置されてい
る。 （パネル断面全体構造） 第1B図に示すように、液晶層LCを基準に下部透明ガラ
ス基板SUB1側には薄膜トランジスタTFT及び透明画素電
極ITO1が形成され、上部透明ガラス基板SUB2側には、カ
ラーフィルタFIL、遮光用ブラックマトリクスパターンB
Mが形成されている。下部透明ガラス基板SUB1側は、例
えば、1.1［mm］程度の厚さで構成されている。 第1B図の中央部は一画素部分の断面を示しているが、
左側は透明ガラス基板SUB1及びSUB2の左側縁部分で外部
引出配線の存在する部分の断面を示している。右側は、
透明ガラス基板SUB1及びSUB2の右側縁部分で外部引出配
線の存在しない部分の断面を示している。 第1B図の左側、右側の夫々に示すシール材SLは、液晶
LCを封止するように構成されており、液晶封入口（図示
していない）を除く透明ガラス基板SUB1及びSUB2の縁周
囲全体に沿って形成されている。シール材SLは、例え
ば、エポキシ樹脂で形成されている。 前記上部透明ガラス基板SUB2側の共通透明画素電極IT
O2は、少なくとも一個所において、銀ペースト材SILに
よって、下部透明ガラス基板SUB1側に形成された外部引
出配線に接続されている。この外部引出配線は、前述し
たゲート電極GT、ソース電極SD1、ドレイン電極SD2の夫
々と同一製造工程で形成される。 配向膜ORI1及びORI2、透明画素電極ITO、共通透明画
素電極ITO、保護膜PSV1及びPSV2、絶縁膜GIの夫々の層
は、シール材SLの内側に形成される。偏光板POLは、下
部透明ガラス基板SUB1、上部透明ガラス基板SUB2の夫々
の外側の表面に形成されている。 液晶LCは、液晶分子の向きを設定する下部配向膜ORI1
及び上部配向膜ORI2の間に封入され、シール部SLよって
シールされている。 下部配向線ORI1は、下部透明ガラス基板SUB1側の保護
膜PSV1の上部に形成される。 ここで、本実施例では、前記保護膜PSV1は、透明画素
電極ITO.d3の部分において孔HLが形成されている。すな
わち、前記透明画素電極ITO.d3の周辺部においては、前
記保護膜PSV1が覆っており、該周辺部を除く前記透明画
素電極ITO.d3の領域は、前記孔HLによって前記保護膜PS
V1から露呈されている。 そして、前記保護膜PSV1から露呈されている透明画素
電極ITO.d3の領域上には、前記保護膜PSV1の上面の下部
配向膜ORI1と同時に形成される下部配向膜ORI1が形成さ
れている。 このようにすることにより、透明画素電極ITO.d3は、
上部ガラス基板SUB2の液晶側の面に形成された共通透明
画素電極ITO2との間において、高抵抗材料である保護膜
PSV1を介させない構成となる。したがって、チャージの
出入りに時間を要することがなく、所謂焼き付け現象が
生じることはなくなる。 また、前記保護膜PSV1は２層構造となっており、下部
ガラス基板SUB1側から順次積層された、窒化珪素膜SiN
−PAS、およびアモルファスシリコンａ−Siとで構成さ
れている。 このように、窒化珪素膜SiN−PASおよびアモルファス
シリコンａ−Siからなる２層構造の保護膜PSV1とするこ
とにより、同一エッチング液に対するアモルファスシリ
コンａ−Siのエッチングレートは、窒化珪素膜SiN−PAS
のエッチングレートよりも大きいことから、前記孔HLを
選択エッチング方法で形成することによって該孔HLの側
壁においてなだらかな傾斜を形成することができる。 このようにすることにより、平面方向から見た前記保
護膜PSV1の孔HLの周囲にはいわゆるドメインが生じるこ
とがなく点灯不良の部分が発生しないという効果を奏す
ることになる。すなわち、前記保護膜PSV1の孔HLを、そ
の側壁が垂直になるように形成した場合、平面方向から
見た前記保護膜PSV1の孔HLの周囲には液晶分子の配向が
ドメイン状に逆方向になって点灯不良が生じてしまう問
題点を解消することができるようになる。 さらに、上述のように窒化珪素膜SiN−PASおよびアモ
ルファスシリコンａ−Siからなる２層構造の保護膜PSV1
において、導電性材料である前記アモルファスシリコン
ａ−Siには、一定の電位をもたせている。たとえばこの
電位は、コモン電圧Vcomと同電位に設定されている。 このようにすれば、保護膜PSV1はその表面がほぼ均一
な電位に保持されるようになる。このことは、表示画面
上の白むら発生を防止できるようになる。従来では、走
査信号線の順次電圧印加が原因していると思われるが、
表示画面の下部に白むらが生じていた。しかし、本実施
例のように、保護膜PSV1の表面をその全域にわたって一
定の電位に保持させるようにしておけば、永年駆動後に
おいても前記白むらが生じないことが判明した。 上部透明ガラス基板SUB2の内側（液晶側）の表面に
は、遮光膜BM、カラーフィルタFIL、保護膜PSV2、共通
透明画素電極（COM）ITO2及び上部配向膜ORI2が順次積
層して設けられている。 この液晶表示装置は、下部透明ガラス基板SUB1側、上
部透明ガラス基板SUB2側の夫々の層を別々に形成し、そ
の後、上下透明ガラス基板SUB1及びSUB2を重ね合せ、両
者間に液晶LCを封入することによって組み立てられる。 （薄膜トランジスタTFT） 薄膜トランジスタTFTは、ゲート電極GTに正のバイア
スを印加すると、ソース−ドレイン間のチャネル抵抗が
小さくなり、バイアスを零にすると、チャネル抵抗は大
きくなるように動作する。 各画素の薄膜トランジスタTFTは、画素内において２
つ（複数）に分割され、薄膜トランジスタ（分割薄膜ト
ランジスタ）TFT1及びTFT2で構成されている。薄膜トラ
ンジスタTFT1、TFT2の夫々は、実質的に同一サイズ（チ
ャンネル長と幅が同じ）で構成されている。この分割さ
れた薄膜トランジスタTFT1、TFT2の夫々は、主に、ゲー
ト電極GT、ゲート絶縁膜GI、ｉ型（真性、intrinsic、
導電型決定不純物がドープされていない）非晶質Si半導
体層AS、一対のソース電極SD1及びドレイン電極SD2で構
成されている。なお、ソース・ドレインは本来その間の
バイアス極性によって決まり、本表示装置の回路ではそ
の極性は動作中反転するので、ソース・ドレインは動作
中入れ替わると理解されたい。しかし以下の説明でも、
便宜上一方をソース、他方をドレインと固定して表現す
る。 （ゲート電極GT） ゲート電極GTは、第３図（第1A図の層g1、g2及びASの
みを描いた平面図）に詳細に示すように、走査信号線GL
から垂直方向（第1A図及び第３図において上方向）に突
出する形状で構成されている（Ｔ字形状に分岐されてい
る）。ゲート電極GTは、薄膜トランジスタTFT1、TFT2の
夫々の形成領域まで突出するように構成されている。薄
膜トランジスタTFT1、TFT2の夫々のゲート電極GTは、一
体に（共通ゲート電極として）構成されており、走査信
号線GLに連続して形成されている。ゲート電極GTは、薄
膜トランジスタTFTの形成領域において大きい段差を作
らないように、単層の第１導電膜g1で構成する。第１導
電膜g1は、例えばスパッタで形成されたクロム（Cr）膜
を用い、1000［Å］程度の膜厚で形成する。 このゲート電極GTは、第1A図、第1B図及び第３図に示
されているように、半導体層ASを完全に覆うよう（下方
からみて）それより大き目に形成される。従って、基板
SUB1の下方に蛍光灯等のバックライトBLを取付けた場
合、この不透明のCrゲート電極GTが影となって、半導体
層ASにはバックライト光が当たらず、光照射による導電
現象すなわちTFTのオフ特性劣化は起きにくくなる。な
お、ゲート電極GTの本来の大きさは、ソース・ドレイン
電極SD1とSD2間をまたがるに最低限必要な（ゲート電極
とソース・ドレイン電極の位置合わせ余裕分も含めて）
幅を持ち、チャンネル幅Ｗを決めるその奥行き長さはソ
ース・ドレイン電極間の距離（チャンネル長）Ｌとの
比、即ち相互コンダクタンスgmを決定するファクタW/L
をいくつにするかによって決められる。 本実施例におけるゲート電極の大きさは勿論、上述し
た本来の大きさよりも大きくされる。 ゲート電極GTのゲート及び遮光の機能面からだけで考
えれば、ゲート電極及びその配線GLは単一の層で一体に
形成しても良く、この場合不透明導電材料としてSiを含
有させたAl、純Al、及びPdを含有させたAl等を選ぶこと
ができる。 （走査信号線GL） 前記走査信号線GLは、第１導電膜g1及びその上部に設
けられた第２導電膜g2からなる複合膜で構成されてい
る。この走査信号線GLの第１導電膜g1は、前記ゲート電
極GTの第１導電膜g1と同一製造工程で形成され、かつ一
体に構成されている。第２導電膜g2は、例えば、スパッ
タで形成されたアルミニウム（Al）膜を用い、2000〜40
00［Å］程度の膜厚で形成する。第２導電膜g2は、走査
信号線GLの抵抗値を低減し、信号伝達速度の高速化（画
素の情報の書込特性向上）を図ることができるように構
成されている。 また、走査信号線GLは、第１導電膜g1の幅寸法に比べ
て第２導電膜g2の幅寸法を小さく構成している。すなわ
ち、走査信号線GLは、その側壁の段差形状がゆるやかに
なっている。 （ゲート絶縁膜GI） 絶縁膜GIは、薄膜トランジスタTFT1、TFT2の夫々のゲ
ート絶縁膜として使用される。絶縁膜GIは、ゲート電極
GT及び走査信号線GLの上層に形成されている。絶縁膜GI
は、例えば、プラズマCVDで形成された窒化珪素膜を用
い、3000［Å］程度の膜厚で形成する。 （半導体層AS） ｉ型半導体層ASは、第３図に示すように、複数に分割
された薄膜トランジスタTFT1、TFT2の夫々のチャネル形
成領域として使用される。ｉ型半導体層ASは、アモーフ
ァスシリコン膜又は多結晶シリコン膜で形成し、約1800
［Å］程度の膜厚で形成する。 このｉ型半導体層ASは、供給ガスの成分を変えてSi₃N
₄ゲート絶縁膜GIの形成に連続して、同じプラズマCVD装
置で、しかもその装置から外部に露出することなく形成
される。また、オーミックコンタクト用のＰをドープし
たN_a層d0（第1B図）も同様に連続して約400［Å］の厚
さに形成される。しかる後下側基板SUB1はCVD装置から
外に取り出され、写真処理技術により、N_a層d0及びｉ層
ASは第1A図、第1B図及び第３図に示すように独立した島
にパターニングされる。 ｉ型半導体層ASは、第1A図及び第３図に詳細に示すよ
うに、走査信号線GLと映像信号線DLとの交差部（クロス
オーバ部）の両者間にも設けられている。この交差部ｉ
型半導体ASは、交差部における走査信号線GLと映像信号
線DLとの短絡を低減するように構成されている。 （ソース・ドレイン電極SD1、SD2） 複数に分割された薄膜トランジスタTFT1、TFT2の夫々
のソース電極SD1とドレイン電極SD2とは、第1A図、第1B
図及び第４図（第1A図の層d1〜d3のみを描いた平面図）
で詳細に示すように、半導体層AS上に夫々離隔して設け
られている。 ソース電極SD1、ドレイン電極SD2の夫々は、N_a型半導
体層d0に接触する下層側から、第１導電膜d1、第２導電
膜d2、第３導電膜d3を順次重ね合わせて構成されてい
る。ソース電極SD1の第１導電膜d1、第２導電膜d2及び
第３導電膜d3は、ドレイン電極SD2の夫々と同一製造工
程で形成される。 第１導電膜d1は、スパッタで形成したクロム膜を用
い、500〜1000［Å］の膜厚（本実施例では、600［Å］
程度の膜厚）で形成する。クロム膜は、膜厚を厚く形成
するとストレスが大きくなるので、2000［Å］程度の膜
厚を越えない範囲で形成する。クロム膜は、N_a型半導体
層d0との接触が良好である。クロム膜は、後述する第２
導電膜d2のアルミニウムがN_a型半導体層d0に拡散するこ
とを防止する、所謂バリア層を構成する。第１導電膜d1
としては、クロム膜の他に、高融点金属（Mo,Ti,Ta,W）
膜、高融点金属シリサイド（MoSi_z,TiSi_z,TaSi_z,WSi_z）
膜で形成してもよい。 第１導電膜d1を写真処理でパターニングした後、同じ
写真処理用マスクで或は第１導電膜d1をマスクとしてN_a
層d0が除去される。つまり、ｉ層AS上に残っていたN_a層
d0は第１導電d1以外の部分がセルフアラインで除去され
る。このとき、N_a層d0はその厚さ分は全て除去されるよ
うにエッチされるのでｉ層ASも若干その表面部分でエッ
チされるが、その程度はエッチ時間で制御すれば良い。 しかる後第２導電膜d2が、アルミニウムのスパッタリ
ングで3000〜4000［Å］の膜厚（本実施例では、3000
［Å］程度の膜厚）に形成される。アルミニウム膜は、
クロム膜に比べてストレスが小さく、厚い膜厚に形成す
ることが可能で、ソース電極SD1、ドレイン電極SD2及び
映像信号線DLの抵抗値を低減するように構成されてい
る。第２導電膜d2としては、アルミニウム膜の他に、シ
リコン（Si）や銅（Cu）を添加物として含有させたアル
ミニウム膜で形成してもよい。 第２導電膜d2の写真処理技術によるパターニング後第
３導電膜d3が形成される。この第３導電膜d3はスパッタ
リングで形成された透明導電膜（Induim−Tin−Oxide I
TO:ネサ膜）から成り、1000〜2000［Å］の膜厚（本実
施例では、1200［Å］程度の膜厚）で形成される。この
第３導電膜d3は、ソース電極SD1、ドレイン電極SD2及び
映像信号線DLを構成すると共に、透明画素電極ITO1を構
成するようになっている。 ソース電極SD1の第１導電膜d1、ドレイン電極SD2の第
１導電膜d1の夫々は、上層の第２導電膜d2及び第３導電
膜d3に比べて内側に（チャンネル領域内に）大きく入り
込んでいる。つまり、これらの部分における第１導電膜
d1は、層d2、d3とは無関係に薄膜トランジスタTFTのゲ
ート長Ｌを規定できるように構成されている。 ソース電極SD1は、前記のように、透明画素電極ITO1
に接続されている。ソース電極SD1は、ｉ型半導体層AS
の段差形状（第１導電膜g1の膜厚、N_a層d0の膜厚及びｉ
型半導体層ASの膜厚とを加算した膜厚に相当する段差）
に沿って構成されている。具体的には、ソース電極SD1
は、ｉ型半導体層ASの段差形状に沿って形成された第１
導電膜d1と、この第１導電膜d1の上部にそれに比べて透
明画素電極ITO1と接続される側を小さいサイズで形成し
た第２導電膜d2と、この第２導電膜から露出する第１導
電膜d1に接続された第３導電膜d3とで構成されている。
ソース電極SD1の第２導電膜d2は、第１導電膜d1のクロ
ム膜がストレスの増大から厚く形成できず、ｉ型半導体
層ASの段差形状を乗り越えられないので、このｉ型半導
体層ASを乗り越えるために構成されている。つまり、第
２導電膜d2は、厚く形成することでステップカバレッジ
を向上している。第２導電膜d2は、厚く形成できるの
で、ソース電極SD1の抵抗値（ドレイン電極SD2や映像信
号線DLについても同様）の低減に大きく寄与している。
第３導電膜d3は、第２導電膜d2のｉ型半導体層ASに起因
する段差形状を乗り越えることができないので、第２導
電膜d2のサイズを小さくすることで露出する第１導電膜
d1に接続するように構成されている。第１導電膜d1と第
３導電膜d3とは、接着性が良好であるばかりか、両者間
の接続部の段差形状が小さいので、確実に接続すること
ができる。 （画素電極ITO1） 前記透明画素電極ITO1は、各画素毎に設けられてお
り、液晶表示部の画素電極の一方を構成する。透明画素
電極ITO1は、画素の複数に分割された薄膜トランジスタ
TFT1、TFT2の夫々に対応して３つの透明画素電極（分割
透明画素電極）E1、E2に分割されている。透明画素電極
E1、E2は、各々、薄膜トランジスタTFTのソース電極SD1
に接続されている。 透明画素電極E1、E2の夫々は、実質的に同一面積とな
るようにパターニングされている。 このようにして、１画素の薄膜トランジスタTFTを複
数の薄膜トランジスタTFT1、TFT2に分割し、この複数に
分割された薄膜トランジスタTFT1、TFT2の夫々に複数に
分割した透明画素電極E1、E2の夫々を接続することによ
り、分割された一部分（例えば、TFT1）が点欠陥になっ
ても、画素全体でみれば点欠陥でなくなる（TFT2が欠陥
でない）ので、点欠陥の確率を低減することができ、ま
た欠陥を見にくくすることができる。。 また、前記画素の分割された透明画素電極E1、E2の夫
々を実質的に同一面積で構成することにより、透明画素
電極E1、E2の夫々と共通透明画素電極ITO2とで構成され
る夫々の液晶容量（Cpix）を均一にすることができる。 （保護膜PSV1） 薄膜トランジスタTFT及び透明画素電極ITO1上には、
保護膜PSV1が設けられている。保護膜PSV1は、主に、薄
膜トランジスタTFTを湿気等から保護するために形成さ
れており、透明性が高くしかも耐湿性の良いものを使用
する。保護膜PSV1は、例えば、プラズマCVDで形成した
酸化珪素膜や窒化珪素膜で形成されており、8000［Å］
程度の膜厚で形成する。 この保護膜PSV1は、上述したように前記薄膜トランジ
スタTFTおよび透明画素電極ITO1の周辺部を覆って形成
されるものとし、前記透明画素電極ITO1の前記周辺部を
除く領域を露呈させているものである。 そして、この露呈部を含んで前記保護膜PSV1上には、
下部配向膜ORI1が被覆されて形成されている。 （遮光膜BM） 上部基板SUB2側には、外部光（第1B図では上方からの
光）がチャネル形成領域として使用されるｉ型半導体層
ASに入射されないように、遮蔽膜BMが設けられ、第５図
のハッチングに示すようなパターンとされている。な
お、第４図は第1A図におけるITO膜層d3、フィルタ層FIL
及び遮光膜BMのみを描いた平面図である。遮光膜BMは、
光に対する遮蔽性が高い、例えば、アルミニウム膜やク
ロム膜等で形成されており、本実施例では、クロム膜が
スパッタリングで1300［Å］程度の膜厚に形成される。 従って、TFT1、２の共通半導体層ASは上下にある遮光
膜BM及び大き目のゲート電極GTによってサンドイッチに
され、その部分は外部の自然光やバックライト光が当た
らなくなる。遮光膜BMは第５図のハッチング部分で示す
ように、画素の周囲に形成され、つまり遮光膜BMは格子
状に形成され（ブラックマトリクス）、この格子で１画
素の有効表示領域が仕切られている。従って、各画素の
輪郭が遮光膜BMによってはっきりとしコントラストが向
上する。つまり遮光膜BMは、半導体層ASに対する遮光と
ブラックマトリクスとの２つの機能をもつ。 なお、バックライトをSUB2側に取り付け、SUB1を観察
側（外部露出側）とすることもできる。 （共通電極ITO2） 共通透明画素電極ITO2は、下部透明ガラス基板SUB1側
に画素毎に設けられた透明画素電極ITO1に対向し、液晶
の光学的な状態は各画素電極ITO1と共通電極ITO2間の電
位差（電界）に応答して変化する。この共通透明画素電
極ITO2には、コモン電圧Vcomが印加されるように構成さ
れている。コモン電圧Vcomは、映像信号線DLに印加され
るロウレベルの駆動電圧Vdminとハイレベルの駆動電圧V
dmaxとの中間電位である。 （カラーフィルタFIL） カラーフィルタFILは、アクリル樹脂等の樹脂材料で
形成される染色基材に染料を着色して構成されている。
カラーフィルタFILは、画素に対向する位置に各画素毎
にドット状に形成され（第６図）、染め分けられている
（第６図は第２図の第３導電膜層d3、ブラックマトリク
ス層BM及びとカラーフィルタ層FILのみを描いたもの
で、R,G,Bの各フィルターはそれぞれ、45゜、135゜、ク
ロスのハッチを施してある）。カラーフィルタFILは第
５図に示すように画素電極ITO1（E1、E2）の全てを覆う
ように大き目に形成され、遮光膜BMはカラーフィルタFI
L及び画素電極ITO1のエッジ部分と重なるよう画素電極I
TO1の周縁部より内側に形成されている。 カラーフィルタFILは、次のように形成することがで
きる。まず、上部透明ガラス基板SUB2の表面に染色基材
を形成し、フォトリソグラフィ技術で赤色フィルタ形成
領域以外の染色基材を除去する。この後、染色基材を赤
色染料で染め、固着処理を施し、赤色フィルタＲを形成
する。次に、同様な工程を施すことによって、緑色フィ
ルタＧ、青色フィルタＢを順次形成する。 保護膜PSV2は、前記カラーフィルタFILを異なる色に
染め分けた染料が液晶LCに漏れることを防止するために
設けられている。保護膜PSV2は、例えば、アクリル樹
脂，エポキシ樹脂等の透明樹脂材料で形成されている。 （表示パネル全体等価回路） 表示マトリクス部の等価回路とその周辺回路の結線図
を第７図に示す。同図は回路図ではあるが、実際の幾何
学的配置に対応して描かれている。ARは複数の画素を二
次元状に配列したマトリクス・アレイである。 図中、Ｘは映像信号線DLを意味し、添字Ｇ、Ｂ及びＲ
がそれぞれ緑、青及び赤画素に対応して付加されてい
る。Ｙは走査信号線GLを意味し、添字１、２、３…end
は走査タイミングの順序に従って付加されている。 映像信号線Ｘ（添字省略）は交互に上側（又は奇数）
映像信号駆動回路He及び下側（又は偶数）映像信号駆動
回路Hoに接続されている。 SUPは１つの電圧源から複数の分圧した安定化された
電圧源を得るための電源回路やホスト（上位演算処理装
置）からCRT（陰極線管）用の情報をTFT液晶表示パネル
用の情報に交換する回路を含む回路である。 （付加容量Caddの構造） 透明画素電極E1、E2の夫々は、薄膜トランジスタTFT
と接続される端部と反対側の端部において、隣りの走査
信号線GLと重なるように形成されている。この重ね合せ
は、第1C図からも明らかなように、透明画素電極E1、E2
の夫々を一方の電極PL1とし、隣りの走査信号線GLを他
方の電極PL2とする保持容量素子（静電容量素子）Cadd
を構成する。この保持容量素子Caddの誘電体膜は、薄膜
トランジスタTFTのゲート絶縁膜として使用される絶縁
膜GIと同一層で構成されている。 保持容量Caddは、第３図からも明らかなように、ゲー
ト線GLの１層目g1の幅を広げた部分に形成されている。
なお、ドレイン線DLと交差する部分の層g1はドレイン線
との短絡の確率を小さくするため細くされている。 保持容量素子Caddを構成するために重ね合わされる透
明画素電極E1、E2の夫々と容量電極線（g1）との間の一
部には、前記ソース電極SD1と同様に、段差形状を乗り
越える際に透明画素電極ITO1が断線しないように、第１
導電膜d1及び第２導電膜d2で構成された島領域が設けら
れている。この島領域は、透明画素電極ITO1の面積（開
口率）を低下しないように、できる限り小さく構成す
る。 （付加容量Caddの等価回路とその動作） 第1A図に示される画素の等価回路を第８図に示す。第
８図において、Cgsは薄膜トランジスタTFTのゲート電極
GT及びソース電極SD1間に形成される寄生容量である。
寄生容量Cgsの誘電体膜は絶縁膜GIである。Cpixは透明
画素電極ITO1（PIX）及び共通透明画素電極ITO2（COM）
間で形成される液晶容量である。液晶容量Cpixの誘電体
膜は液晶LC、保護膜PSV1及び配向膜ORI1,ORI2である。V
lcは中点電位である。 前記保持容量素子Caddは、TFTがスイッチングすると
き、中点電位（画素電極電位）Vlcに対するゲート電位
変化ΔVgの影響を低減するように働く。この様子を式で
表すと ΔVlc＝｛（Cgs/（Cgs＋Cadd＋Cpix）｝×ΔVg となる。ここでΔVlcはΔVgによる中点電位の変化分を
表わす。この変化分ΔVlcは液晶に加わる直流成分の原
因となるが、保持容量Caddを大きくすればする程その値
を小さくすることができる。また、保持容量Caddは放電
時間を長くする作用もあり、TFTがオフした後の映像情
報を長く蓄積する。液晶LCに印加される直流成分の低減
は、液晶LCの寿命を向上し、液晶表示画面の切り替え時
に前の画像が残る所謂焼き付けを低減することができ
る。 前述したように、ゲート電極GTは半導体層ASを完全に
覆うよう大きくされている分、ソース・ドレイン電極SD
1、SD2とのオーバラップ面積が増え、従って寄生容量Cg
sが大きくなり中点電位Vlcはゲート（走査）信号Vgの影
響を受け易くなるという逆効果が生じる。しかし、保持
容量Caddを設けることによりこのデメリットも解消する
ことができる。 前記保持容量素子Caddの保持容量は、画素の書込特性
から、液晶容量Cpixに対して４〜８倍（４・Cpix＜Cadd
＜８・Cpix）、重ね合せ容量Cgsに対して８〜32倍（８
・Cgs＜Cadd＜32・Cgs）程度の値に設定する。 （付加容量Cadd電極線の結線方法） 容量電極線としてのみ使用される初段の走査信号線GL
（Y₀）は、第９図に示すように、共通透明画素電極（Vc
om）ITO2に接続する。共通透明画素電極ITO2は、第1B図
に示すように、液晶表示装置の周縁部において銀ペース
ト材SLによって外部引出配線に接続されている。しか
も、この外部引出配線の一部の導電層（g1及びg2）は走
査信号線GLと同一製造工程で構成されている。この結
果、最終段の容量電極線GLは、共通透明画素電極ITO2に
簡単に接続することができる。 初段の容量電極線Y₀は最終段の走査信号線Yendに接
続、Vcom以外の直流電位点（交流接地点）に接続するか
又は垂直走路回路Ｖから１つ余分に走査パルスY₀を受け
るように接続しても良い。 以上、本発明者によってなされた発明を、前記実施例
に基づき具体的に説明したが、本発明は、前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて種々変更可能であることは勿論である。 例えば、本実施例ではゲート電極形成→ゲート絶縁膜
形成→半導体層形成→ソース・ドレイン電極形成の逆ス
タガ構造を示したが、上下関係又は作る順番がそれと逆
のスタガ構造でも本発明は有効である。 また、保護膜PSV1は、２層構造としたものであるが、
それ以上の多層構造としてもよい。この場合、積層方向
に向かって順次エッチングレートを大きくすることによ
って、選択エッチングにより孔を形成する場合、この孔
の側壁に傾斜を設けることができるようになる。 さらに、前記保護膜PSV1を多層構造とした場合、透明
画素電極ITO1に隣接していない他の保護膜のうち少なく
とも一層を導電材料から構成するとともに、この導電性
材料に一定の電位をもたせるようにしてもよい。 さらに、本実施例では、一画素につき透明画素電極が
２個備えられたものであるが、第９図に示すように、透
明画素電極が１個の場合であっても適用できることはい
うまでもない。この場合であっても、透明画素電極ITO1
の周辺部を残して孔が設けられており、対向する共通透
明画素電極ITO2との間に高抵抗の保護膜PSV1が存在しな
いようになっている。

【発明の効果】

以上説明したことから明らかなように、本発明による
液晶表示装置によれば、焼き付け現象の発生を防止する
ことができるようになる。 また、表示画面上に生じていた白むらの発生を防止す
ることができるようになる。

【図面の簡単な説明】

第1A図は、本発明の実施例Ｉであるアクティブ・マトリ
ックス方式のカラー液晶表示装置の液晶表示部の一画素
を示す要部平面図、 第1B図は、前記第1A図のII B−II B切断線で切った部分
とシール部周辺部の断面図、 第1C図は、第1A図のII C−II C切断線における断面図、 第２図は、前記第1A図に示す画素を複数配置した液晶表
示部の要部平面図、 第３図乃至第５図は、前記第1A図に示す画素の所定の層
のみを描いた平面図、 第６図は、前記第２図に示す画素電極層とカラーフィル
タ層のみを描いたとを重ね合せた状態における要部平面
図、 第７図はアクティブ・マトリックス方式のカラー液晶表
示装置の液晶表示部を示す等価回路図、 第８図は、第1A図に記載される画素の等価回路図、 第９図は、本発明による液晶表示装置の他の実施例を示
す前記第1A図に対応する平面図である。 図中、SUB……透明ガラス基板、GL……走査信号線、DL
……映像信号線、GI……絶縁膜、GT……ゲート電極、AS
……ｉ型半導体層、SD……ソース電極又はドレイン電
極、PSV……保護膜、LS……遮光膜、LC……液晶、TFT…
…薄膜トランジスタ、ITO……透明電極、g,d……導電
膜、Cadd……保持容量素子、Cgs……重ね合せ容量、Cpi
x……液晶容量、SiN−PAS……窒化珪素膜、ａ−Si……
アモルファスシリコン、PSV……保護膜、HL……孔であ
る（英文字の後の数字の添字は省略）。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】液晶を挟んで対向配置される２枚の透明基
   板のうち、一方の透明基板の前記液晶側の面に、各画素
   に対応し形成された透明電極と、この透明電極に外部信
   号の供給による電圧を印加させるための薄膜スイッチン
   グ素子と、この薄膜スイッチング素子および前記透明電
   極を覆って前記透明基板上に形成される透明保護膜と、
   を備える液晶表示装置において、前記透明保護膜は、前
   記薄膜スイッチング素子および透明電極の周辺部を覆っ
   て形成され、かつ前記透明電極の前記周辺部を除く領域
   を露呈させ、透明電極の前記周辺部を除く領域を露呈さ
   せている前記透明保護膜の孔は、その側壁において斜面
   が形成されていることを特徴とする液晶表示装置。
2. 【請求項２】透明保護膜は少なくとも２層以上の多層構
   造となっており、これら各層の透明保護膜のエッチング
   レートは、前記透明電極側から順次大きく構成され、エ
   ッチングレート差により前記孔側壁の斜面を形成するこ
   とを特徴とする請求項第１記載の液晶表示装置の製造方
   法。
3. 【請求項３】透明保護膜は少なくとも２層以上の多層構
   造となっており、このうち前記透明電極に隣接していな
   い他の透明保護膜のうち少なくとも一層を導電性材料か
   ら構成するとともに、この導電性材料に一定の電位をも
   たせていることを特徴とする請求項第１あるいは第２記
   載の液晶表示装置。