KR100288775B1 - 액정표시장치 - Google Patents

Abstract

본 발명은, 박막트랜지스터와 화소전극을 화소의 1 구성요소로 하는 액티브 매트릭스방식의 액정표시장치에 있어서, 상기 박막트랜지스터의 게이트전극위에 상기 게이트전극을 구성하는 금속의 양극산화막으로 이루어진 제1절연막을 형성하고, 상기 화소전극과 영상신호선과의 사이에 상기 제1절연막과는 다른 제2절연막을 형성한 것을 특징으로 하는 액정표시장치를 제공하는 것이다.

본 발명에 의하면, 화소전극과 영상신호선과의 사이에 절연막을 형성하므로 화소전극과 영상신호선이 단락하는 일이 없어 점결함이 발생하는 일이 없기때문에 표시특성이 양호하며, 화소전극을 게이트전극과 동일평면에 형성하면 절연막의 수를 줄일 수 있으므로 제조비용이 염가이다.

Description

액정표시장치

제1도는 본 발명이 적용되는 액티브매트릭스방식의 컬러액정표시장치의 액정표시부의 1 화소의 주요부분을 표시한 평면도.

제2(a)도는 제1도의 선(IIA-IIA)을 따라서 취한 부분과 시일부주변부의 단면도.

제2(b)도는 제1도의 선(IIB-IIB)을 따라서 취한 단면도.

제2(c)도는 제1도에 표시한 액정표시장치의 게이트단자부를 표시한 단면도.

제3도는 제1도에 표시한 복수의 화소를 배치한 액정표시회로의 주요부를 표시한 평면도.

제4도∼제6도는 제1도에 표시한 화소의 특정한 레벨의 층만을 표시한 평면도.

제7도는 제3도에 표시한 화소전극층, 차광막 및 컬러필터층만의 주요부분을 표시한 평면도.

제8도는 액티브매트릭스방식의 컬러액정표시장치의 액정표시부를 표시한 등가회로도.

제9도는 제1도에 표시한 화소의 등가회로도.

제10도는 절연막의 막두께와 양극산화막의 막두께와 상호콘덕턴스 gm의 증가비와의 관계를 표시한 그래프.

제11도는 양극산화막의 리이크전류특성을 표시한 그래프.

제12도는 제1도에 표시한 액정표시장치의 제조방법의 설명도.

제13도는 열처리온도와 리이크전류와의 관계를 표시한 그래프.

제14도는 본 발명의 다른 실시예의 액티브매트릭스방식의 컬러액정표시장치의 액정표시부의 일부를 표시한 단면도.

제15도는 본 발명의 다른 실시예의 액티브매트릭스방식의 컬러액정표시장치의 액정표시부의 1화소의 주요부를 표시한 평면도.

제16도는 제15도의 선(XVI-XVI)을 따라서 취한 단면도.

제17도, 제18도는 각각 종래의 액정표시장치의 일부를 표시한 단면도.

제19(a)도는 본 발명의 또다른 실시예를 표시한 평면도.

제19(b)도는 제19(a)도의 선(19A-19B)을 따라서 취한 유지용량소자(Cadd)의 단면도.

* 도면의 주요부분에 대한 부호의 설명

LC : 액정 TFT : 박막트랜지스터

ITO : 투명화소전극 g, d : 도전막

Cadd : 유지용량소자 Cgs : 기생용량

Cpix : 액정용량 AOF : 양극산화막

ISP : 고립패턴 HOP : 개구부

본 발명은 액정표시장치에 관한 것으로써, 특히 박막트랜지스터등을 사용한 액티브매트릭스방식의 액정표시장치에 관한 것이다.

액티브매트릭스방식의 액정표시장치는, 매트릭스형상으로 배열된 복수의 화소전극의 각각에 대응해서 비선형소자(스위칭소자)를 배치한 것이다. 각 화소에 있어서의 액정은 이론적으로는 상시구동(듀티비 1.0) 되고 있으므로, 시분할구동 방식을 채용하고 있다. 소위 단순 매트릭스방식과 비교해서 액티브방식은 콘트라스트가 양호하고, 특히 컬러액정표시장치에서는 없어선 안되는 기술로 되고 있다. 스위칭 소자로서 대표적인 것으로서는 박막트랜지스터(TFT)가 있다.

제17도는 종래의 액티브매트릭스방식의 액정표시장치의 일부를 표시한 단면도이다. 이 액정표시장치에 있어서는, 투명글래스기판(SUB1)위에 게이트전극(GT)이 형성되고, 게이트전극(GT)위에 게이트절연막으로서 사용되는 절연막(GI)이 형성되고, 절연막(GI)위에 i형반도체층(AS)이 형성되고, 절연막(GI) 위에 영상신호선(DL)이 형성되고, i형반도체층(AS)의 양쪽에 소오스전극(SD11)과 드레인전극(SD21)이 형성되고, 소오스전극(SD11)에 접속해서 투명화소전극(ITO11)이 형성되어 있다.

제18도는 종래의 다른 액티브매트릭스방식의 액정표시장치(Proceedings of the SID Vol.31/1, 1990 13∼17페이지에 기재되어 있음)의 일부를 표시한 단면도이다. 이 액정표시장치에 있어서는, 투명글래스기판(SUB1) 위에 게이트전극(GT)이 형성되고, 게이트전극(GT)위에 질화실리콘막으로 이루어진 절연막(GI 1)이 형성되고, 절연막(GI 1)의에 투명화소전극(ITO 12)이 형성되고, 투명화소전극(ITO 12)위에 질화실리콘막으로 이루어진 절연막(GI 2)이 형성되고, 절연막(GI 12)위에 i형 반도체층(AS)이 형성되고, 절연막(GI 12)위에 영상신호선(DL)이 형성되고, i형 반도체층(AS)의 양쪽에 소오스전극(SD 11)과 드레인전극(SD 12)이 형성되고, 절연막(GI 2)에 형성된 관통구멍을 개재해서 소오스전극(SD 11)과 투명화소전극(ITO 11)을 접속하고 있다.

제17도에 표시한 액정표시장치에 있어서는, 영상신호선(DL)과 투명화소전극(ITO 11)이 동일평면상에 형성되어 있으므로, 인접하는 영상신호선(DL)과 투명화소전극(ITO 11)이 단락하여 점결함이 발생하고 표시특성이 열화한다.

또, 제18도에 표시한 액정표시장치에 있어서는, 영상신호선(DL)과 투명화소전극(ITO 12)이 동일평면상에 형성되어 있지 않으므로, 영상신호선(DL)과 투명화소전극(ITO 12)이 단락하는 일은 거의 없다. 그러나, 2층의 절연막(GI 1), (GI 2)을 형성하고 있으며, 절연막(GI 1), (GI 2)을 플라즈마 CVD법에 의해서 형성했을 때에는 플라즈마 CVD장치내에서 플라즈마 반응에 의한 먼지의 발생이 극히 많아 절연막(GI 1), (GI 2)에 결함이 발생하기 쉽다. 예를들면 게이트전극(GT)과 소오스전극(SD11), 드레인전극(SD 21)과의 단락등의 결함발생이 증가하므로, 점결함이 발생하고 표시특성이 열화한다.

본 발명은 상기의 과제를 해결하기 위하여 이루어진 것으로서, 표시특성이 양호한 액정표시장치를 제공하는 것을 목적으로 한다.

이 목적을 달성하기 의하여, 본 발명에 있어서는 박막트랜지스터와 화소전극을 화소의 1구성 요소로 하는 액티브매트릭스방식의 액정표시장치에 있어서, 상기 박막트랜지스터의 게이트전극상에 상기 게이트전극을 구성하는 금속의 양극산화막으로 이루어진 제1절연막을 형성하고, 상기 화소전극과 영상신호선과의 사이에 상기 박막트랜지스터의 게이트절연막으로서 사용되고 또한 상기 제1절연막과는 다른 제2절연막을 형성한다.

이 경우, 상기 박막트랜지스터의 게이트절연막을 상기 제1절연막 및 상기 제2절연막으로 구성해도 된다.

또, 상기 화소전극을 상기 게이트전극과 동일평면에 형성해도 된다.

또, 박막트랜지스터와 화소전극을 화소의 1 구성요소로 하는 액티브매트릭스방식의 액정표시장치에 있어서, 상기 화소전극과 영상신호선과의 사이에 상기 박막트랜지스터의 게이트절연막으로서 사용하는 제3절연막을 형성하고, 상기 화소전극상의 상기 제3절연막을 실질적으로 제거한다.

또, 박막트랜지스터와 화소전극을 화소의 1 구성요소로 하는 액티브매트릭스방식의 액정표시장치에 있어서, 상기 박막트랜지스터의 게이트절연막으로서 사용되는 질화실리콘막으로 이루어진 제4절연막에 형성된 구멍의 주위의 적어도 일부에, 실리콘막으로 이루어진 고립패턴을 형성한다.

본 발명의 액정표시장치에 있어서는, 화소전극과 영상신호선의 사이에 제2절연막을 형성하므로 화소전극과 영상신호선이 단락하는 일이 없다.

또, 박막트랜지스터의 게이트절연막을 제1절연막 및 상기 제2절연막으로 구성하면, 박막트랜지스터부에서의 전극간의 단락을 방지할 수 있다.

또, 화소전극을 게이트전극과 동일평면에 형성하면, 절연막의 수를 줄일 수 있다.

또, 본 발명의 액정표시장치에 있어서는, 화소전극과 영상신호선의 사이에 박막트랜지스터의 게이트절연막으로서 사용하는 제3절연막을 형성하므로, 화소전극과 영상신호선이 단락하는 일이 없고, 또 화소전극상의 제3절연막을 실질적으로 제거하므로, 화소전극상에 형성되는 절연막의 전체막두께가 얇아진다.

또, 본 발명의 액정표시장치에 있어서는 박막트랜지스터의 게이트절연막으로서 사용되는 질화실리콘막으로 이루어진 제4절연막에 형성된 구멍의 주위의 적어도 일부에 실리콘막으로 이루어진 고립패턴을 형성하므로 구멍의 단부면이 경사면으로 된다.

이하, 본 발명의 구성에 대해서, 액티브매트릭스방식의 컬러액정표시장치에 본 발명을 적용한 실시예와 함께 설명한다.

또한, 실시예를 설명하기 위한 전체도면에 있어서, 동일기능을 가진 것을 동일부호를 부여하고, 이들의 반복설명은 생략한다.

제1도는 본 발명이 적용되는 액티브매트릭스방식 컬러액정표시장치의 1 화소와 그 주변을 표시한 평면도, 제2(a)도는 제1도의 선(IIA-IIA)을 따라서 취한 단면과 표시패널의 시일부 부근의 단면을 표시한 도면, 제2(b)도는 제1도의 선(IIB-IIB)을 따라서 취한 단면도이다. 또, 제3도(주요부평면도)에는 제1도에 표시한 복수의 화소를 배치하였을때의 평면도를 도시한다.

[화소배치]

제1도에 표시한 바와같이, 각화소는 인접하는 2개의 주사신호선(게이트신호선 또는 수평신호선)(GL)과, 인접하는 2개의 영상신호선(드레인신호선 또는 수직신호선)(DL)과의 교차영역내(4개의 신호선으로 둘러싸인 영역내)에 배치되어 있다. 각화소는 박막트랜지스터(TFT), 투명화소전극(ITO 1) 및 유지용량소자(Cadd)를 포함한다. 주사신호선(GL)은 열방향으로 연장되어 있고, 행방향으로 복수개 배치되어 있다. 영상신호선(DL)은 행방향으로 연장되어 있고, 열방향으로 복수개 배치되어 있다.

[표시부 단면전체구조]

제2(a)도에 표시한 바와같이, 액정(LC)을 기준으로 하부투명글래스기판(SUB 1) 쪽에는 박막트랜지스터(TFT) 및 투명화소전극(ITO 1)이 형성되고, 상부투명글래스기판(SUB 2) 쪽에는 컬러필터(FIL), 차광용블랙매트릭스패턴을 형성하는 차광막(BM)이 형성되어 있다. 하부투명글래스기판(SUB 1)은 예를들면 1.1mm 정도의 두께로 구성되어 있다. 또, 투명글래스기판(SUB 1), (SUB 2)의 양면에는 담금질처리등에 의해서 형성된 산화실리콘막(SIO)이 형성되어 있다. 이 때문에, 투명글래스기판(SUB 1), (SUB 2)의 표면에 날카로운 홈이 있는 경우에도, 날카로운 홈을 산화실리콘막(SIO)에 의해서 커버할 수 있으므로, 주사신호선(GL), 컬러필터(FIL)가 손상하는 것을 유효하게 방지할 수 있다.

제2(a)도의 중앙부는 1화소부분의 단면을 표시하고 있으나, 좌측은 투명글래스기판(SUB 1), (SUB 2)의 좌측가장자리 부분에서 외부인출배선이 존재하는 부분의 단면을 표시하고 있으며, 우측은 투명글래스기판(SUB 1), (SUB 2)의 우측가장자리 부분에서 외부인출배선이 존재하지 않는 부분의 단면을 표시하고 있다.

제2(a)도의 좌측, 우측의 각각에 표시한 시일재(SL)는 액정(LS)을 밀봉해서 막도록 구성되어 있으며, 액정밀봉입구(도시하지 않음)를 제외하는 투명글래스기판(SUB 1), (SUB 2)의 가장자리 주의전체를 따라서 형성되어 있다. 시일재(SL)는 예를들면 에폭시 수지로 형성되어 있다.

상부 투명글래스기판(SUB 2) 쪽의 공통투명화소전극(ITO 2)은, 적어도 1개소에서, 은페이스트재(SIL)에 의해서 하부투명글래스기판(SUB 1) 쪽으로 형성된 외부 인출배선에 접속되어 있다. 이 외부인출배선은 게이트전극(GT), 소오스전극(SD 1), 드레인전극(SD 2)의 각각과 동일제조공정으로 형성된다.

배향막(ORI 1), (ORI 2), 투명화소전극(ITO 1), 공통투명화소전극(ITO 2), 보호막(PSV 1), (PSV 2), 절연막(GI)의 각각의 층은, 시일재(SL)의 안쪽으로 형성된다. 편광판(POI 1), (POI 2)은 각각 하부투명글래스기판(SUB 1), 상부투명글래스기판(SUB 2)의 바깥쪽의 표면에 형성되어 있다.

액정(LS)은 액정분자의 방향을 설정하는 하부배향막(ORI 1)과 상부배향막(ORI 2)과의 사이에 봉입되어, 시일부(SL)에 의해서 시일되어 있다.

하부배향막(ORI 1)은 하부투명글래스기판(SUB 1)쪽의 보호막(PSV 1)의 상부에 형성된다.

상부투명글래스기판(SUB 2)의 안쪽(액정(LS)쪽)의 표면에는, 차광막(BM), 컬러필터(FIL), 보호막(PSV 2), 공통투명화소전극(ITO 2) (COM) 및 상부배향막(ORI 2)이 순차적층해서 형성되어 있다.

이 액정표시장치는 하부투명글래스기판(SUB 1), 상부투명글래스기판(SUB 2) 쪽의 각각의 층을 따로따로 형성하고, 그후 상하투명글래스기판(SUB 1), (SUB 2)을 맞포개며, 양자간에 액정(LC)을 봉입함으로써 조립된다.

[박막트랜지스터(TFT)]

박막트랜지스터(TFT)는, 게이트전극(GT)에 정의바이어스를 인가하면, 소오스와 드레인사이의 채널저항이 작아지고, 바이어스를 0으로 하면, 채널저항은 커지게 되도록 동작한다.

각화소의 박막트랜지스터(TFT)는, 화소내에서 2개(복수)로 분할되어, 박막트랜지스터(분할박막트랜지스터) (TFT 1) 및 (TFT 2)로 구성되어 있다. 박막트랜지스터(TFT 1), (TFT 2)의 각각은 실질적으로 동일사이즈(채널길이, 폭이 같음)로 구성되어 있다. 이 분할된 박막트랜지스터(TFT 1), (TFT 2)의 각각은, 주로 게이트전극(GT), 게이트절연막(GI), i형 (진성, intrinsic, 도전형결정 불순물이 도우프되어 있지 않음) 비정질실리콘(Si)으로 이루어진 i형 반도체층(AS), 한쌍의 소오스전극(SD 1)과 드레인전극(SD 2)으로 구성되어 있다. 또한, 소오스·드레인은 본래 그 사이의 바이어스극성에 의해서 결정하고, 이 액정표시장치의 회로에는 그 극성은 동작중 반전하므로, 소오스·드레인은 동작중 고체되는 것으로 이해되어야 한다. 그러나, 이하의 설명에서도, 편의상 한쪽을 소오스, 다른쪽을 드레인이라고 정해서 표현한다.

[게이트전극(GT)]

게이트전극(ST)은 제4도(제1도의 제2도전막(g2) 및 형반도체층(AS)만을 도시한 평면도)에 상세히 표시한 바와같이, 주사신호선(GL)으로부터 수직방향(제1도 및 제4도에 있어서 위쪽방향)으로 돌출하는 형상으로 구성되어 있다(T자형상으로 분기되어 있다). 게이트전극(GT)은 박막트랜지스터(TFT 1), (TFT 2)의 각각의 형성영역까지 돌출하도록 구성되어 있다. 박막트랜지스터(TFT 1), (TFT 2)의 각각의 게이트전극(GT)은, 일체적으로(공통게이트전극으로서)구성되어 있으며, 주사신호선(GL)에 연속해서 형성되어 있다. 게이트전극(GT)은, 단층의 제2도전막(g2)으로 구성한다. 제2도전막(g2)은 예를들면 스퍼터에 의해 형성된 알루미늄막을 사용하여, 1000∼5500Å 정도의 막두께로 형성한다. 또, 게이트전극(GT)위에는 알루미늄의 양극산화막(AOF)이 형성되어 있다.

이 게이트전극(GT)은 제1도, 제2(a)도 및 제4도에 표시되어 있는 바와같이, i형 반도체층(AS)을 완전히 덮도록(아래쪽에서부터 보아서)그것보다 약간크게 형성된다. 따라서, 하부투명글래스기판(SUB 1)의 아래쪽에 형광등 등의 백라이트(BL)를 장착하였을 경우, 이 불투명한 알루미늄으로 이루어진 게이트전극(GT)이 그림자로 되어서, i형 반도체층(AS)에는 백라이트광이 차단되고, 광조사에 의한 도전현상 즉 박막트랜지스터(TFT)의 오프특성열화는 일어나기 어렵게 된다. 또한, 게이트전극(GT)의 본래의 크기는, 소오스전극(SD1)과 드레인전극(SD2)과의 사이를 걸치는데 최저한 필요한(게이트전극(GT)과 소오스전극(SD1), 드레인전극(SD2)과의 위치맞춤여유분도 포함한) 폭을 가지며, 채널폭 W를 결정하는 그 깊이는 소오스전극(SD1)과 드레인전극(SD2)과의 사이의 거리(채널길이)L과의 비, 즉 상호콘덕턴스 gm을 결정하는 팩터W/L에 의존하여 결정된다.

이 액정표시장치에 있어서의 게이트전극(GT)의 크기는 물론, 상기 한 본래의 크기 보다도 크게된다.

[주사신호선(GL)]

주사신호선(GL)은 제2도전막(g2)으로 구성되어 있다. 이 주사신호선(GL)의 제2도전막(g2)은 게이트전극(GT)의 제2도전막(g2)과 동일 제조공정으로 형성되고, 또한 일체적으로 구성되어 있다.

[양극산화막(AOF)]

양극산화막(Al₂O₃)(AOF)은 제2도전막(g2)을 양극산화함으로써 형성되어 있다. 이 양극산화막(AOF)은 주사신호선(GL)의 영상신호선(DL)과의 교차부, 게이트전극(GT)부, 전극(PL1)부에 형성되어 있다. 이 때문에, 박막트랜지스터(TFT)부에서의 전극간의 단락, 배선교차부에서의 신호선간의 단락을 방지할 수 있고, 또한 주사신호선(GL)의 일부에만 양극산화막(AOF)을 형성하고 있으므로, 주사신호선(GL)의 배선저항을 낮게 억제할 수 있다. 또 Al₂O₃의 비유전율은 9.2이며, 질화실리콘의 비유전율은 6.7이므로, Al₂O₃의 비유전율은 질화실리콘의 비유전율보다 30%높으므로, 박막트랜지스터(TFT)의 상호콘덕턴스 gm을 약1.5배 향상할 수 있고, 또한 유지용량소자(Cadd)의 면적을 줄일 수 있기때문에, 개구율을 향상할 수 있다. 또 종래와 같이 질화실리콘막으로 이루어진 2층의 절연막(GI 1) (GI 2)을 형성하는 경우와 달리, 고가의 플라즈마 CVD장치를 여분으로 필요로하지 않으므로 제조비용이 고가가 되는 일은 없다.

[절연막(GI)]

절연막(GI)은 박막트랜지스터(TFT 1), (TFT 2)의 각각의 게이트절연막으로서 사용된다. 절연막(GI)은 게이트전극(GT), 주사신호선(GL), 투명화소전극(ITO 1)의 상층에 형성되어 있다. 절연막(GI)은 예를들면 플라즈마 CVD로 형성된 질화실리콘막을 사용한다.

다음에 절연막(GI)의 막두께, 양극산화막(AOF)의 막두께에 대해서 설명한다. 제10도는 게이트절연막을 양극산화막(AOF) 및 절연막(GI)으로 구성하고 또한 일반절연막(GI) (막두께가 0.3㎛)의 상호콘덕턴스 gm을 1로 한 경우 상호콘덕턴스 gm의 증가비에 따른 절연막(GI)의 막두께와 양극산화막(AOF)의 막두께사이의 관계를 표시한 그래프이다. 상기 관계가 상기 그래프의 사선으로 표시한 영역내에 있도록, 절연막(GI)의 막두께와 양극산화막(AOF)의 막두께를 결정하면, 상호콘덕턴스 gm을 개선할 수 있다. 한편, 실제의 작동상태에서는 게이트전극(GT)과 소오스전극(SD1)사이에 또한 게이트전극(GT)과 드레인전극(SD2) 사이에 최대 25V의 전압이 인가되고, 이 3배인 75V의 스크리이닝(screening)이 행해진다. 그리고, 절연막(GI)이 없는 부분과 양극산화막(AOF)이 없는 부분이 있다고 생각하지 않으면 안되므로, 절연막(GI)의 막두께와 양극산화막(AOF)의 막두께가 각각 75V의 전압에 견딜 수 있는 막두께인 것이 필요하다. 그리고 75V의 전압에 견딜 수 있는 절연막(GI)의 막두께는 1200Å이며, 또 75V의 전압에 견딜 수 있는 양극산화막(AOF)의 막두께는 1100Å이며, 이것은 양극산화전압 80V에 대응한다. 또, 제11도는 양극산화막(AOF)의 리이크전류특성을 표시한 그래프이다. 그런데 박막트랜지스터(TFT)의 OFF전류는 약 10^-8A/㎠ 이므로, 리이크전류는 10^-8A/㎠이하가 아니면 안된다. 그리고, 리이크전류가 10^-8A/㎠ 이하가 되는 것은 양극산화전압이 80V이상일때이다. 이 점에서도 양극산화막(AOF)의 막두께를 1100Å 이상으로 할 필요가 있다. 한편, 양극산화전압이 양극산화시의 레지스트의 내압을 초과하면, 레지스트가 파괴되는 동시에, 레지스트 아래의 제2도전막(g2)이 소실하므로, 양극산화전압을 높이는 것은 적당하지 않고 양극 산화전압을 150V(이때의 양극산화막(AOF)막두께는 약 1200Å)이하로 설정하는 것이 바람직하다. 이상의 내용으로부터, 절연막(GI)의 막두께를 1200∼2200Å으로 하고, 양극산화막(AOF)의 막두께를 1100∼2100Å으로 하고, 즉 절연막(GI)의 막두께와 양극산화막(AOF)의 막두께를 제10도의 격자그물(grid mesh)로 표시한 영역내의 값으로 하는 것이 바람직하다.

[i형 반도체층(AS)]

i형 반도체층(AS)은, 제4도에 표시한 바와같이, 복수로 분할된 박막트랜지스터(TFT 1), (TFT 2)의 각각의 채널형성영역으로서 사용된다. i형반도체층(AS)은 비정질실리콘막 또는 다정질실리콘막으로 형성하고, 약 200∼1000Å 정도의 막두께로 형성한다.

플라즈마 CVD장치로부터 외부에 노출되지 않도로 동일의 플라즈마 CVD장치에서 공급가스의 성분을 바꾸어서 Si₃N₄로 이루어진 게이트절연막으로서 사용되는 절연막(GI)의 형성에 연속해서 상기 i형 반도체층(AS)이 형성된다. 또 오믹콘택트를 위해 P를 도우프한 N⁺형 반도체층(d0) (제2(a)도)도 마찬가지로 연속해서 약 200∼500Å의 두께로 형성된다. 다음에, 하부투명글래스기판(SUB 1)은 CVD장치로부터 밖으로 인출되어, 사진처리기술에 의해 N⁺형 반도체층 (d0) 및 i형 반도체층(AS)은 제1도, 제2(a)도 및 제4도에 표시한 바와같이 독립한 섬형상으로 패터닝된다.

i형반도체층(AS)은, 제1도 및 제4도에 상세히 표시한 바와같이, 주사신호선(GL)과 영상신호선(DL)과의 교차부(크로스오우버부)의 양자간에도 형성되어 있다. 이 교차부의 i형 반도체층(AS)은 교차부에서 주사신호선(GL)과 영상신호선(DL)과의 단락을 저감하도록 구성되어 있다.

[소오스전극(SD1), 드레인전극(SD2)]

복수로 분할된 박막트랜지스터(TFT 1), (TFT 2)의 각각의 소오스전극(SD1)과 드레인전극(SD2)은, 제1도, 제2(a)도 및 제5도(제1도의 제1∼제3도전막(d1)∼(d3)만을 도시한 평면도)에서 상세히 표시한 바와같이, i형 반도체층(AS) 위에 각각 이격해서 형성되어 있다.

소오스전극(SD1)과 드레인전극(SD2)의 각각은, N⁺형 반도체층(d0)에 접촉하는 하부층쪽으로부터, 제2도전막(d2), 제3도전막(d3)을 순차적으로 맞포개서 구성되어 있다. 소오스전극(SD1)의 제2도전막(d2) 및 제3도전막(d3)은, 드레인전극(SD2)의 제2도전막(d2) 및 제3도전막(d3)과 동일 제조공정으로 형성된다.

제2도전막(d2)은 스퍼터로 형성한 크롬막을 사용하여, 500∼1000Å의 막두께(이 액정표시장치에서는, 600Å 정도의 막두께)로 형성한다. 크롬막은 막두께를 두껍게 형성하면 스트레스가 커지게 되므로, 2000Å 정도의 막두께를 초과하지 않는 범위에서 형성한다. 크롬막은 N⁺형반도체층(d0)과의 접촉이 양호하다. 크롬막은 후술하는 제3도전막(d3)의 알루미늄이 N⁺형반도체층(d0)에 확산하는 것을 방지하는 이른바 배리어층을 구성한다. 제2도전막(d2)으로서는, 크롬막외에 고융점금속(Mo, Ti, Ta, W)막, 고융점금속실리사이드(MoSi₂, TiSi₂, TaSi₂, WSi₂)막으로 형성해도 된다.

제2도전막(d2)을 사진처리에 의해서 패터닝한후, 동일의 사진처리용 마스크를 사용해서, 또는 제2도전막(d2)을 마스크로해서, N⁺형반도체층(d0)이 제거된다. 즉, i형반도체층(AS)위에 남아 있었던 N⁺형반도체층(d0)은 제2도전막(d2)이외의 부분이 자체중심맞춤에 의해서 제거된다. 이때, N⁺형반도체층(d0)은 그 두께 전체를 완전히 제기되도록 에칭되므로, i형반도체층(AS)도 약간 그 표면부분에서 에칭되나, 그정도는 에칭시간으로 제어하면 된다.

다음에, 제3도전막(d3)이 알루미늄의 저항가열증착 또는 스퍼터링으로 3000∼8000Å의 막두께(이 액정표시장치에서는, 3500Å 정도의 막두께)로 형성된다. 알루미늄막은 크롬막에 비해서 스트레스가 작고, 두꺼운 막두께로 형성하는 것이 가능하고, 소오스전극(SD1)과 드레인전극(SD2) 및 영상신호선(DL)의 저항치를 저감하도록 구성되어 있다.

소오스전극(SD1)의 제2도전막(d2)과 드레인전극(SD2)의 제2도전막(d2)의 각각은, 상층의 제3도전막(d3)에 비해서 안쪽으로 (채널영역으로)한층 더 깊게 들어가 있다. 즉, 이들 부분에서 제2도전막(d2)은 제3도전막(d3)과 독립적으로 박막트랜지스터(TFT)의 채널길이 L을 규제할 수 있도록 구성되어 있다.

소오스전극(SD1)은 투명화소전극(ITO 1)에 접속되어 있다. 소오스전극(SD1)은, i형반도체층(AS)의 단차형상(제2도전막(d2)의 막두께와 N⁺형반도체층(d0)의 막두께 및 i형반도체층(AS)의 막두께를 가산한 막두께에 상당하는 단차)을 따라서 구성되어 있다. 구체적으로는, 소오스전극(SD1)은, i형반도체층(AS)의 단차정상을 따라서 형성된 제2도전막(d2)과, 이 제2도전막(d2)의 상부에 형성한 제3도전막(d3)으로 구성되어 있다. 제2도전막(d2)의 크롬막이 스트레스의 증대로 인해서 두껍게 형성할 수 없고 또한 i형 반도체층(AS)의 단차형상을 타고넘을 수 없지만, 소오스전극(SD1)의 제3도전막(d3)은 상기 i형 반도체층(AS)을 타고 넘을 수 있도록 구성되어 있다. 즉, 제3도전막(d3)은 두껍게 형성하므로써 스텝커버레지를 향상하고 있다. 제3도전막(d3)은 두껍게 형성할 수 있으므로, 소오스전극(SD1)의 저항치(드레인전극(SD2)이나 영상신호선(DL)에 대해서도 마찬가지임)의 저감에 크게 기여하고 있다.

[투명화소전극(ITO 1)]

투명화소전극(ITO 1)은 액정표시부의 화소전극의 한쪽을 구성한다. 투명화소전극(TIO 1)은 절연막(GI)에 형성된 관통구멍(CNT)을 개재해서 소오스전극(SD1)에 접속되어 있다.

투명화소전극(ITO 1)은 제1도전막(d1)에 의해서 구성되어 있다. 이 제1도전막(d1)은 스퍼터링으로 형성된 투명도전막(Indium - Tin - Oxide ITO: 네사막(NESA film))으로 이루어지고, 1000∼2000Å의 막두께(이 액정표시장치에서는 1200Å 정도의 막두께)로 형성된다.

투명화소전극(ITO 1)은 박막트랜지스터(TFT 1)의 소오스전극(SD1) 및 박막트랜지스터(TFT2)의 소오스전극(SD1)에 접속되어 있다. 이때문에, 박막트랜지스터(TFT 1), (TFT 2) 중의 1개 예를들면 박막트랜지스터(TFT 1)에 결함이 발생하였을 때에는, 제조공정에서 레이저광등에 의해서, 박막트랜지스터(TFT 1)와 영상신호선(DL)을 분리하는 동시에, 박막트랜지스터(TFT 1)와 투명화소전극(ITO)을 분리하면, 점결함이나 선결함이 발생하지 않고, 또한 2개의 박막트랜지스터(TFT 1), (TFT 2)에 동시에 결함이 발생하는 일은 거의 없으므로, 점결함이 발생하는 확률을 매우 적게할 수 있다.

또, 투명화소전극(ITO 1)은, 양극산화막(AOF)에 의해 게이트전극(GT)과 분리되어 있으며, 또한 절연막(GI)에 의해 영상신호선(DL)과 분리되어 있으므로, 점결함이 매우 적게되어 표시특성이 양호하다.

또, 투명화소전극(ITO 1)이 게이트전극(GT)과 동일평면에 형성되어 있으므로, 절연막의 수를 줄일 수 있어 제조비용이 염가이다.

[보호막(PSV 1)]

박막트랜지스터(TFT) 및 투명화소전극(ITO 1) 위에는 보호막(PSV 1)이 형성되어 있다. 보호막(PSV 1)은, 주로 박막트랜지스터(TFT)를 습기등으로부터 보호하기 위하여 형성되어 있으며, 투명성이 높고 또한 내습성이 양호한 것을 사용한다. 보호막(PSV 1)은 예를들면 플라즈마 CVD장치에 의해서 형성한 산화실리콘막이나 질화실리콘막으로 형성되어 있으며, 1㎛정도의 막두께로 형성한다.

[게이트단자(GTM)]

제2(c)도에 표시한 바와같이, 게이트단자(GTM)는 제1도전막(g1)과 제1도전막(d1)으로 구성되어 있다.

제1도전막(g1)은 예를들면 스퍼터에 의해 형성된 크롬(Cr)막을 사용하여, 1000Å 정도의 막두께로 형성한다.

[차광막 BM]

상부투명글래스기판(SUB 2) 쪽에는, 외부광(제2(a)도에서는 위쪽으로부터의 광)이 채널형성영역으로서 사용되는 i형 반도체층(AS)에 입사되지 않도록, 차광막(BM)이 형성되고, 차광막(BM)은 제6도의 사선으로 표시한 것같은 패턴으로 되어 있다. 또한, 제6도는, 제1도에서 ITO막으로 이루어진 제1도전막(d1), 컬러필터(FIL) 및 차광막(BM)만을 도시한 평면도이다. 차광막(BM)은 광에 대한 차폐성이 높은 막 예를들면 알루미늄막이나 크롬막등으로 형성되어 있으며, 이 액정표시장치에서는 크롬막이 스퍼터링으로 1300Å 정도의 막두께로 형성된다.

따라서, 박막트랜지스터(TFT 1), (TFT 2)의 i형 반도체층(AS)은 상부의 차광막(BM)과 약간 큰 하부의 게이트전극(GT)사이에 샌드위치되고, 그부분은 외부의 자연광이나 백라이트광이 차단된다. 차광막(BM)은 제6도의 사선부분으로 표시한 바와같이, 화소의 주위에 형성되고, 즉 차광막(BM)은 격자형상으로 형성되어(블랙매트릭스), 이격자에 의해 1화소의 유효표시영역을 형성한다. 따라서, 각화소의 윤곽이 차광막(BM)에 의해서 분명해지고, 콘트라스트가 향상한다. 즉, 차광막(BM)은 i형 반도체층(AS)에 대한 차광과 블랙매트릭스의 2개의 기능을 가진다.

또, 투명화소전극(ITO 1)의 러빙방향의 최하부쪽의 에지부에 대향하는 부분(제1도 우측아래부분)이 차광막(BM)에 의해서 차광되어 있기 때문에, 상기 부분에 도메인이 발생하였어도, 도메인이 보이지 않으므로, 표시특성이 열화하는 일은 없다.

또한, 백라이트를 상부투명글래스기판(SUB 2) 쪽에 장착하여, 하부투명글래스기판(SUB 1)을 관찰쪽(외부노출쪽)으로 할 수도 있다.

[공통투명화소전극(ITO 2)]

공통투명화소전극(ITO 2)은, 하부투명글래스기판(SUB 1)쪽에 화소마다 형성된 투명화소전극(ITO 1)에 대향하며, 액정(LC)의 광학적인 상태는 각화소전극(ITO 1)과 공통투명화소전극(ITO 2)과의 사이의 전위차(전계)에 응답해서 변화한다. 이 공통투명화소전극(ITO 2)에는 공통전압(Vcom)이 인가되도록 구성되어 있다. 공통전압(Vcom)은 영상신호선(DL)에 인가되는 저레벨의 구동전압(Vdmin)과 고레벨의 구동전압(Vdmax)과의 중간전위이다.

[컬러필터(FIL)]

컬러필터(FIL)는 아크릴수지 등의 수지재료에 의해서 형성되는 염색베이스재에 염료를 착색해서 구성되어 있다. 컬러필터(FIL)는 화소에 대향하는 위치에 스트라이프형상으로 형성되고(제7도), 컬러별로 나누어 염색되어 있다(제7도는 제3도의 제1도전막층(d1), 차광막(BM) 및 컬러필터(FIL)만을 도시한 것으로서, B, R, G의 각 컬러필터(FIL)는 각각, 45°, 135°, 크로스의 해칭을 행하고 있다). 컬러필터(FIL)는 제6도에 표시한 바와같이 투명화소 전극(ITO 1)의 전부를 커버하도록 약간 크게 형성되고, 차광막(BM)은 컬러필터(FIL) 및 투명화소전극(ITO 1)의 에지부분과 포개지도록 투명화소전극(ITO 1)의 둘레가장자리 부분으로부터 안쪽으로 형성되어 있다.

컬러필터(FIL)는 다음과 같이 형성할 수 있다. 먼저, 상부투명글래스기판(SUB 2)의 표면에 염색베이스재를 형성하고, 사진석판기술에 의해서 적색필터 형성영역이외의 염색베이스재를 제거한다. 이후, 염색베이스재를 적색염료로 염색하고, 고착처리를 행하여, 적색필터 R을 형성한다. 다음에, 마찬가지의 공정을 행함으로써, 녹색필터 G, 청색필터 B를 순차적으로 형성한다.

[보호막(PSV 2)]

보호막(PSV 2)은 컬러필터(FIL)를 다른색으로 나누어 염색한 염료가 액정(LC)에 누설하는 것을 방지하기 위하여 형성되어 있다. 보호막(PSV 2)은 예를들면 아크릴수지 또는 에폭시수지등의 투명수지재료로 형성되어 있다.

[표시장치전체의 등가회로]

표시매트릭스부의 등가회로와 그 주변회로의 결선도를 제8도에 표시한다. 동도면은 회로도이지만, 실제의 기하학적 배치에 대응해서 그려져 있다. (AR)은 복수개의 화소를 2차원형상으로 배열한 매트릭스 배열을 나타낸다.

도면중, X는 영상신호선(DL)을 나타내고, 첨자 G, B, 및 R이 각각 녹, 청 및 적화소에 대응해서 부가되어 있다. Y는 주사신호선(GL)을 의미하고, 첨자 1, 2, 3, ... , end는 주사타이밍의 순서에 따라서 부가되어 있다.

영상신호선 X(첨자생략)는 교대로 위쪽(또는 홀수)영상신호구동회로(He), 아래쪽(또는 짝수) 영상신호구동회로(Ho)에 접속되어 있다. SUP는 1개의 전압원으로부터 안정하게 분압된 복수의 전압원을 얻기위한 전원회로 및 호우스트(상위연산처리장치)로부터 CRT(음극선관)용 정보를 TFT액정표시장치용 정보로 변환하는 회로를 포함하는 회로이다.

[유지용량소자(Cadd)의 구조]

투명화소전극(ITO 1)은, 박막트랜지스터(TFT)와 접속되는 단부와 반대쪽의 단부에서, 인접한 주사신호선(GL)을 포개도록 형성되어 있다. 이 맞포갬은, 제2(b)도에서도 명확한 바와같이, 투명화소전극(ITO 1)을 한쪽의 전극(PL2)으로 하고, 인접한 주사신호선(GL)을 다른쪽의 전극(PL1)으로 하는 유지용량소자(정전용량소자)(Cadd)를 구성한다. 이 유지용량소자(Cadd)의 유전체막은, 양극산화막(AOF)으로 구성되어 있다.

유지용량소자(Cadd)는, 제4도에서도 명확한 바와같이, 주사신호선(GL)의 제2도전막(g2)의 폭을 확장한 부분에 형성되어 있다. 또한, 영상신호선(DL)과 교차하는 부분의 제2도전막(g2)은 영상신호선(DL)과의 단락의 확률을 작게 하기 위하여 미세하게 되어 있다.

[유지용량소자(Cadd)의 등가회로와 그 동작]

제1도에 표시되는 화소의 등가회로를 제9도에 표시한다. 제9도에 있어서 (Cgs)는 박막트랜지스터(TFT)의 게이트전극(GT)과 소오스전극(SD1)과의 사이에 형성되는 기생용량이다. 기생용량(Cgs)의 유전체막은 양극산화막(AFO) 및 절연막(GI)이다. (Cpix)는 투명화소전극(ITO 1)(PIX)과 공통투명화소전극(ITO 2) (COM)과의 사이에 형성되는 액정용량이다. 액정용량(Cpix)의 유전체막은 액정(LC), 절연막(GI), 보호막(PSV 1) 및 배향막(ORI 1), (ORI 2)이다. (Vlc)는 중간점전위이다.

유지용량소자(Cadd)는, 박막트랜지스터(TFT)가 스위칭할때, 중간점전위(화소전극전위)(Vlc)에 대한 게이트전위변화 △Vg의 영향을 저감하도록 작용한다. 이것을 식으로 표시하면, 다음과 같이된다.

Vlc = {Cgs/(Cgs + Cadd + Cpix)} X △Vg

여기서, △Vlc는 △Vg에 의한 중간점전위의 변화분을 나타낸다. 이 변화분 △Vlc는 액정(LC)에 가해지는 직류성분의 원인으로 되나, 유지용량(Cadd)을 크게하면 할수록, 그값을 작게할 수 있다. 또, 유지용량소자(Cadd)는 방전시간을 길게하는 작용도 있으며 박막트랜지스터(TFT)가 오프한후의 영상정보를 장기간 축적한다. 액정(LC)에 인가되는 직류성분의 저감은 액정(LC)의 수명을 향상하고, 액정표시화면의 절환시에 선행의 화상이 잔류하는 이른바 프린팅(printing)을 저감할 수 있다.

상기한 바와같이, 게이트전극(GT)은 i형 반도체층(AS)를 완전히 덮도록 크게 되어 있으므로, 소오스전극(SD1), 드레인전극(SD2)과의 오우버랩면적이 증가하고, 따라서 기생용량(Cgs)이 커지게 되며, 중간점전위(Vlc)는 게이트(주사)신호(Vg)의 영향을 쉽게 받는다고하는 역효과가 발생한다. 그러나, 유지용량소자(Cadd)를 형성함으로써 이 결점도 해소할 수 있다.

유지용량소자(Cadd)의 유지용량은, 화소의 기록특성으로부터, 액정용량(Cpix)에 대해서 4∼8배(4·Cpix 〈 Cadd 〈 B·Cpix), 기생용량(Cgs)에 대해서 8∼32배(8·Cgs 〈 Cadd 〈 32·Cgs)정도의 값으로 설정한다.

[유지용량소자(Cadd)의 전극선의 결선방법]

유지용량전극선으로서만 사용되는 처음단계의 주사신호선(GL)(Yo)은 제8도에 표시한 것같이, 공통투명화소전극(ITO 2)(VCOM)에 접속한다. 공통투명화소전극(ITO 2)은, 제2(a)도에 표시한 바와같이 액정표시장치의 둘레가장자리부분에서 은페이스트재(SL)에 의해서 외부인출배선에 접속되어 있다.

또한, 이 외부인출배선의 일부의 도전막(g1 및 g2)은 게이트단자(GTM), 주사신호선(GL)의 공정과 동일한 공정으로 제조된다. 이 결과, 최종단의 유지용량전극선(GL)은, 공통투명화소전극(ITO 2)에 간단히 접속할 수 있다.

처음단계의 유지용량전극선(Yo)은 최종단의 주사신호선(Yend)에 접속하거나 또는 Vcom 이외의 직류전위점(교류접지점)에 접속하거나 또는 수직주사회로(V)로부터 1개여분으로 주사펄스(Yo)를 받도록 수직주사회로(V)에 접속하여도 된다.

다음에, 제1도등에 표시한 액정표시장치의 제조방법에 대해서 설명한다. 먼저, 7059글래스(상품명)로 이루어진 하부투명글래스기판(SUB 1)의 양면에 산화실리콘막(SIO)을 담금질처리에 의해 형성한 후에, 500℃, 60분간의 베이크를 행한다. 다음에, 하부투명글래스기판(SUB 1)위에 박막이 1,100Å의 크롬으로 이루어진 제1도전막(g1)을 스퍼터링에 의해 형성한다. 다음에, 에칭액으로서 질산제 2세륨암모늄용액을 사용한 사진식각기술로 제1도전막(g1)을 선택적으로 에칭함으로써, 제12도에 표시한 바와같이, 게이트단자(GTM) 및 드레인단자(DTM)를 형성하는 동시에, 게이트단자(GTM)를 접속하는 양극산화공급선(ASL), 양극산화공급선(ASL)에 접속된 패드(PAD)를 형성한다. 다음에, 레지스트를 박리액S502(상품명)에 의해서 제거한후에, O₂아샤(O₂asher)를 1분간 행한다. 다음에, 막두께가 2600Å의 알루미늄으로 이루어진 제2도전막(g2)을 스퍼터링에 의해 형성한다. 다음에, 에칭액으로서 인산과 질산과 초산과의 혼합산을 사용한 사진식각기술에 의해서 제2도전막(g2)을 선택적으로 에칭함으로써, 주사신호선(GL), 게이트전극(GT) 및 유지용량소자(Cadd)의 전극(PL 1)을 형성한다. 이 경우, 제2도전막(g2)의 제1도전막(g1)과의 맞포갠부분을 빗살형으로 하는 동시에, 상기 맞포갠부분의 근처를 선폭이 10㎛ 이하의 스트라이프형상으로 한다. 다음에, 드라이에칭장치에 SF₆가스를 도입해서, 실리콘등의 잔류물을 제거한 후에 레지스트를 제거한다. 다음에, 두께 3㎛의 레지스트를 도포하고 포토에칭프로세스에 의해 주사신호선(GL)과 영상신호선(DL)과의 교차부, 게이트전극(GT)부, 전극(PL 1)부의 레지스트를 제거한다. 다음에 3%주석산용액을 암모니아로 중화하고, 에틸렌글리콜 혹은 프로필렌글리콜로 1:9로 희석하고 Ph 7 ± 0.5로 조정한 양극산화액에 담그고, 패드(PAD)에 양극산화전압을 인가함으로써, 제2도전막(g2)을 양극산화해서, 양극산화막(AOF)을 형성한다. 이 경우, 최초에는 전류밀도가 0.5∼10mA/㎠이 되도록 전압을 0에서부터 서서히 +120V까지 승압하고 (정전류산화), +120V로 되면 그대로 그 전압을 유지한다(정전압산화). 그러면 약 30분에 약 1100Å의 제2도전막(g2)이 산화되고, 약 1700Å의 양극산화막(AOF)이 얻어진다. 다음에 레지스트를 제거한 후, 대기중 또는 진공 중에서 200∼400℃에서 60분간 가열한다. 다음에, 막두께가 1000Å의 ITO막으로 이루어진 제1도전막(d1)을 스퍼터링에 의해 형성한다. 다음에 에칭액으로서 염산과 질산과의 혼합산을 사용한 사진식각기술에 의해서 제1도전막(d1)을 선택적으로 에칭함으로써, 투명화소전극(ITO 1) 및 게이트단자(GTM), 드레인단자(DTM)의 최상층을 형성한다. 다음에, 플라즈마 CVD장치에 암모니아가스, 실란가스, 질소가스를 도입해서, 막두께가 1200∼2000Å의 질화실리콘층(GI)을 형성하고, 플라즈마 CVD장치에 실란가스, 수소가스를 도입해서, 막두께가 200∼1000Å의 i형 비정질실리콘층(AS)을 형성한후, 플라즈마 CVD장치에 수소가스, 포스핀가스를 도입해서, 막두께가 200∼500Å의 P를 0.6∼2.5%도우프한 N⁺형 실리콘층(d0)을 형성한다. 다음에, 드라이에칭가스로서 SF₆, CCl₄를 사용한 사진식각기술로 N⁺형 실리콘층(d0), i형 비정질실리콘층(AS)을 선택적으로 에칭함으로써, i형 반도체층(AS)을 형성한다. 다음에, 레지스트를 제거한후, 드라이 에칭가스로서 SF₆를 사용한 사진식각기술로, 질화실리콘층(GI)을 선택적으로 에칭함으로써, 절연막(GI)을 형성하는 동시에, 소오스전극(SD1)과 투명화소전극(ITO 1)을 접속하기 위한 관통구멍(CNT)을 형성한다. 다음에, 레지스트를 제거한 후에, 막두께가 500∼1000Å의 크롬으로 이루어진 제2도전막(d2)을 스퍼터링에 의해 형성한다. 다음에, 사진식각기술로 제2도전막(d2)을 선택적으로 에칭함으로써, 영상신호선(DL), 소오스전극(SD1), 드레인전극(SD2)의 제1층을 형성하는 동시에 드레인전극(DTM)을 접속하고 또한 제1도에 표시한 양극산화공급선(ASL)과 접속된 정전파괴방지선(도시하지 않음)을 형성한다. 다음에, 레지스트를 제거하기전에, 드라이에칭장치에 CCl₄, SF₆를 도입해서, N⁺형 실리콘층(d0)을 선택적으로 에칭함으로써, N⁺형 실리콘층(d0)을 형성한다. 다음에, 레지스트를 제거한 후에, O₂아샤를 1분간 행한다. 다음에, 막두께 3000∼8000Å의 알루미늄으로 이루어진 제3도전막(d3)을 저항가열증착 또는 스퍼터링에 의해 형성한다. 다음에, 사진식각기술에 의해서 제3도전막(d3)을 선택적으로 에칭함으로써, 영상신호선(DL), 소오스전극(SD1), 드레인전극(SD2)의 제2층을 형성한다. 다음에, 레지스트를 제기한 후에, O₂아샤를 1분간 행한다. 다음에, 레지스트를 제거한후에, 플라즈마 CVD장치에 암모니아가스, 실란가스, 질소가스를 도입해서, 막두께가 1㎛의 질화실리콘층(PSV 1)을 형성한다. 다음에, 드라이에칭가스로서 SF₆을 사용한 사진식각기술에 의해서 질화실리콘층(PSV 1)을 선택적으로 에칭함으로써, 보호막(PSV 1)을 형성한다.

이 액정표시장치의 제조방법에 있어서는, 제2도전막(g2)의 제1도전막(g1)과의 맞포갠부분을 빗살형으로 하는 동시에, 상기 맞포갠부분의 근처를 선폭이 10㎛ 이하의 스트라이프형상으로 하므로, 위스커(whisker)가 발생하는 것을 방지할 수 있다. 즉, 발명자들의 실험에 의하면, 알루미늄막의 선폭이 70㎛일때의 위스커밀도는 4.9 × 10^-6개/㎠이며, 알루미늄막의 선폭이 25㎛일때의 위스커밀도는 3.6 × 10^-6개/㎠이며, 알루미늄막의 선폭이 10㎛일때의 위스커밀도는 0개/㎠이었다. 또 양극산화막(AOF)을 형성한 후, 200∼400℃에서 60분간 가열하므로, 제13도로부터도 명백한 바와같이, 양극산화막(AOF)의 리이크전류를 1자리수이상 감소할 수 있다. 또한 열처리온도를 400℃보다 높게하면 제2도전막(g2)이 박리하는 경우가 있으므로, 열처리온도를 400℃이하로 하는 것이 바람직하다.

제14도는 본 발명에 관한 다른 액티브매트릭스방식의 컬러액정표시장치의 액정표시부의 일부를 표시한 단면도이다. 이 액정표시장치에 있어서의 질화실리콘막으로 이루어진 절연막(GI)에 형성된 관통구멍(CNT)의 주위에 i형 비정질실리콘층(AS)과, N⁺형 실리콘층(d0)으로 이루어진 고립패턴(ISP)이 형성되어 있으므로, 관통구멍(CNT)의 단부면이 경사면으로 되고, 따라서 투명화소전극(ITO 1)과 소오스전극(SD1)은 구멍을 개재해서 확실히 접속될 수 있다.

제14도에 표시한 액정표시장치를 제조하기 위해서는, 먼저 투명화소전극(ITO 1)을 형성한 후에, 질화실리콘층(GI)을 형성하고, i형 비정질실리콘층(AS)을 형성한 후, N⁺형 실리콘층(d0)막을 형성한다. 다음에 N⁺형 실리콘층(d0), i형 비정질실리콘층(AS)을 선택적으로 에칭함으로써, i형 반도체층(AS)을 형성하는 동시에, 관통구멍(CNT)보다 약간 큰형상의 고립패턴(ISP)을 형성한다. 다음에 질화실리콘(GI)을 선택적으로 에칭함으로써, 절연막(GI)을 형성하는 동시에, 관통구멍(CNT)을 형성하면, 관통구멍(CNT)의 단부면이 경사면이 된다.

제15도는 본 발명에 관한 다른 액티브매트릭스방식의 컬러액정표시장치의 액정표시부의 1화소의 주요부를 표시한 평면도, 제16도는 제15도의 선(XVI-XVI)을 따라서 취한 단면도이다. 이 액정표시장치에 있어서는, 절연막(GI)에 개구부(HOP)가 형성되어 있으며, 개구부(HOP)의 단부를 개재해서 투명화소전극(ITO 1)과 소오스전극(SD1)이 접속되어 있다. 그리고, 개구부(HOP)를 형성함으로써, 투명화소전극(ITO 1)위의 절연막(G1)을 실질적으로 제거하고 있으므로 투명화소 전극(ITO 1)위에 형성되는 절연막의 막두께가 얇아지고, 따라서 액정(LC)에 작용하는 전압을 크게할 수 있다. 또한, 투명화소전극(ITO 1)과 영상신호선(DL)과의 사이에 절연막(GI)이 형성되어 있으므로, 투명화소전극(ITO 1)과 영상신호선(DL)이 단락하는 일이 없다. 따라서, 점결함이 발생하는 일이 없기 때문에, 표시특성이 양호하다.

[유지용량소자(Cadd)의 변형예]

제19(a)도는 본 발명의 다른 실시예를 표시한 평면도이며, 제19(b)도는 제19(a)도의 선(19B-19B)을 따라서 취한 유지용량소자(Cadd)의 단면도이다.

본 실시예의 제2(b)도나 제15도에 표시된 실시예와 매우 다른 점은, 유지용량소자(Cadd)의 상부전극(PL2)이, 소오스·드레인전극(SD 1), (SD 2)과 같은 레벨의 층(d2), (d3)으로 형성되고, 그 유전체가 양극산화막(AOF)과 SiN 절연막(GI)으로 구성되어 있는 점이다.

상기한 실시예에서는 유지용량소자(Cadd)의 유전체가 양극산화막(AOF)의 단층이며, 비교적 간단한 구성이기 때문에, 평면적의 이용효율이 높은 장점을 가지고 있다. 한편, 양극산화막에는 CVD(Chemical Vapor Deposition)법이나 열산화법으로 형성한 절연막에 비해서, 절연결함이 많은 것이 본 발명자들의 분석으로 판명되고 있다. 이점에 대해서, 본 실시예에서는 CVD법에서 형성한 막의 품질이 높은 절연막(GI)을 콘덴서의 유전체로서도 활용하고 있기 때문에, 대향전극간의 리이크전류저감이나, 단락방지의 효과가 있다.

이 유지용량소자(Cadd)의 한쪽전극(본 실시예에서는 (PL 2))은 회로기능상 소오스전극(SD 1) 또는 투명화소전극(ITO 1)에 접속할 필요가 있다. 본 실시예에서는, 상기한 절연막(GI)의 개구부(HOP)내에서 도체층(d2)과 투명전극층(d1)이 포개지는 패턴으로 형성함으로써, 제조공정수나 사진처리용 마스크의 증가를 수반하는 일없이, 투명화소전극(ITO 1)과 상부용량전극(PL2)을 접촉시키고 있다.

이상, 본 발명자에 의해서 이루어진 발명을, 상기 실시예에 의거해서 구체적으로 설명했으나, 본 발명은 상기 실시예에 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에 있어서 여러가지 변경이 가능한 것은 물론이다.

예를들면, 상기 실시예에 있어서는, 주사신호선(GL), 게이트전극(GT)을 알루미늄으로 이루어진 제2도전막(g2)에 의해서 구성했으나, 탄탈(Ta)등의 금속을 사용하여, 게이트전극(GT)부등에 탄탈의 양극산화막을 형성해도 된다. 또 상기 실시예에 있어서는, 투명화소전극(ITO 1)을 ITO막으로 이루어진 제1도전막(d1)에 의해서 구성했으나, 반사형의 경우에는 화소전극을 금속막으로 구성해도 된다. 또 상기 실시예에 있어서는 제2도전막(g2)으로서 알루미늄막을 사용했으나, 1%이하의 실리콘 또는 팔라듐(Pd)을 함유한 알루미늄막을 사용해도 된다. 또 상기 실시예에 있어서는, 제3도전막(d3)으로서 알루미늄막을 사용했으나, 실리콘 또는 팔라듐을 함유한 알루미늄막을 사용해도 된다. 또 상기 실시예에 있어서는, 인접한 주사신호선(GL)과의 사이에서 유지용량소자(Cadd)를 형성했으나, 유지용량소자를 형성하지 않아도 되고 또 다음단계의 주사신호선(GL)과의 사이에서 유지용량소자를 형성해도 된다.

이상 설명한 바와같이, 본 발명에 관한 액정표시장치에 있어서는, 화소전극과 영상신호선과의 사이에 제2절연막을 형성하므로, 화소전극과 영상신호선이 단락하는 일이 없고, 따라서 점결함이 발생하는 일이 없기 때문에 표시특성이 양호하다.

또, 박막트랜지스터의 게이트절연막을 제1절연막 및 상기 제2절연막으로 구성하면 박막트랜지스터부에서의 전극간의 단락을 방지할 수 있으므로, 점결함이 발생하는 일이 없으므로 표시특성이 양호하다.

또, 화소전극을 게이트전극과 동일평면에 형성하면, 절연막의 수를 줄일 수 있으므로 제조비용이 염가이다.

또, 본 발명의 액정표시장치에 있어서는, 화소전극과 영상신호선과의 사이에 박막트랜지스터의 게이트절연막으로서 사용하는 제3절연막을 형성하므로, 화소전극과 영상신호선이 단락하는 일이 없다. 따라서, 점결함이 발생하는 일이 없기때문에 표시특성이 양호하다. 또한, 화소전극상의 제4절연막을 실질적으로 제기하므로, 화소전극상에 형성되는 절연막의 전체막두께가 얇아지므로 액정에 작용하는 전압을 크게할 수 있다.

또, 본 발명의 액정표시장치에 있어서는, 박막트랜지스터의 게이트절연막으로서 사용되는 질화실리콘막으로 이루어진 제4절연막에 형성된 구멍의 주위의 적어도 일부에 실리콘막으로 이루어진 고립패턴을 형성하므로, 구멍의 단부면이 경사면으로 되고, 따라서 제4절연막의 상면에 형성된 도전막과 제4절연막의 하면에 형성된 도전막을 구멍을 개재해서 확실히 접속할 수 있다.

이와같이, 본 발명의 효과는 현저하다.

Claims (5)

1. 투명한 절연성의 제1기판과, 상기 제1기판위에 형성된 제1금속으로 이루어진 박막트랜지스터의 게이트전극 및 주사신호선과, 상기 게이트전극 및 주사신호선의 상면 및 측면을 덮는 상기 게이트 전극 및 주사신호선의 표면산화물로 이루어진 제1절연막과, 상기 제1기판상에 형성된 투명한 화소전극과, 상기 화소전극의 단부, 상기 표면산화물에 덮혀진 게이트 전극 및 주사신호선을 덮는 제2절연막과, 상기 제2절연막위에 형성된 상기 박막트랜지스터의 반도체층과, 상기 제2절연막위에 형성된 제2금속으로 이루어진 영상신호선, 상기 박막트랜지스터의 소스 및 드레인전극과, 상기 영상신호선, 상기 박막 트랜지스터의 소스 및 드레인전극을 덮는 보호막과, 상기 보호막위에 형성된 배향막과, 상기 제1기판에 액정층을 개재하여 대향하는 투명한 제2기판으로 이루어지고, 상기 제2절연막은 상기 화소전극의 상면에 개구부를 가지고, 상기 개구부의 가장자리는 상기 화소전극의 상면의 단부로부터 이간(離間)하여 또한 상기 개구부에서 상기 화소전극의 상면에 상기 보호막이 형성되고, 상기 영상신호선은 상기 드레인 전극에 전기적으로 접속하며 또한 상기 개구부의 가장자리로부터 이간하여 배치되며, 상기 소스전극은 상기 개구부의 가장자리에서 상기 화소전극에 전기적으로 접속하고, 상기 제2기판에 차광막을 설치하고, 상기 개구부의 주위에 있는 상기 제2절연막의 단부를 상기 차광막으로 덮는 것을 특징으로 하는 액정표시장치.
2. 제1항에 있어서, 상기 보호막은, 산화실리콘막 또는 질화실리콘막으로 이루어진 것을 특징으로 하는 액정표시장치.
3. 제1항에 있어서, 상기 제2기판에는 상기 액정층을 개재하여 상기 화소전극에 대향하며 또한 상기 화소전극과 함께 상기 액정층에 전계를 인가하는 대향전극이 형성되어 있는 것을 특징으로 하는 액정표시장치.
4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1금속은 알루미늄이고, 상기 표면산화물은 Al₂O₃으로 이루어진 것을 특징으로 하는 액정표시장치.
5. 제4항에 있어서, 상기 박막트랜지스터의 소스 및 드레인전극은, 상기 반도체층상에 크롬으로 이루어진 층과 알루미늄으로 이루어진 층을 적층해서 형성된 것을 특징으로 하는 액정표시장치.