JPH063659A

JPH063659A - 液晶表示装置

Info

Publication number: JPH063659A
Application number: JP16271992A
Authority: JP
Inventors: Akira Ishii; 彰石井; Yoshiki Watanabe; 善樹渡辺; Kenichi Shimada; 賢一島田; Akira Aoki; 晃青木
Original assignee: Hitachi Device Engineering Co Ltd; Hitachi Ltd; Hitachi Consumer Electronics Co Ltd
Current assignee: Hitachi Ltd; Hitachi Consumer Electronics Co Ltd; Japan Display Inc
Priority date: 1992-06-22
Filing date: 1992-06-22
Publication date: 1994-01-14

Abstract

(57)【要約】【構成】２枚の透明基板（ＳＵＢ１、２）をそれぞれ透
明画素電極（ＩＴＯ１、２）を設けた面が対向するよう
に所定の間隙を隔てて重ね合せ、両基板（ＳＵＢ１、
２）間に液晶（ＬＣ）を封止した液晶表示装置におい
て、いずれか一方の透明基板（ＳＵＢ１、２）上に黒色
の有機系材料からなるブラックマトリクス（ＢＭ）を設
け、かつ、ブラックマトリクス（ＢＭ）上に平坦化膜
（ＰＳＶ３）を設けた構成。【効果】ブラックマトリクスを黒色有機系材料で形成し
たので、表示画面における外光の反射による表示品質の
低下、光照射による導電現象を抑制することができる。
また、ブラックマトリクス上に平坦化膜を設けたので、
表面平坦性の低下による表示品質の低下を抑制すること
ができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示装置に係り、特
に、ブラックマトリクスを有するカラー液晶表示装置に
関する。

【０００２】

【従来の技術】例えば、アクティブ・マトリクス方式の
液晶表示装置は、マトリクス状に配列された複数の画素
電極のそれぞれに対応して非線形素子（スイッチング素
子）を設けたものである。各画素における液晶は理論的
には常時駆動（デューティ比 1.0）されているので、時
分割駆動方式を採用している、いわゆる単純マトリクス
方式と比べてアクティブ方式はコントラストが良く、特
にカラー液晶表示装置では欠かせない技術となりつつあ
る。スイッチング素子として代表的なものとしては薄膜
トランジスタ（ＴＦＴ）がある。

【０００３】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、例えば「冗長
構成を採用した12.5型アクティブ・マトリクス方式カラ
ー液晶ディスプレイ」、日経エレクトロニクス、頁193
〜210、1986年12月15日、日経マグロウヒル社発行、で
知られている。

【０００４】液晶表示部（液晶表示パネル）は、例え
ば、液晶層を基準として下部透明ガラス基板上に薄膜ト
ランジスタ、透明画素電極、薄膜トランジスタの保護
膜、液晶分子の向きを設定するための下部配向膜が順次
設けられた下部透明基板と、上部透明ガラス基板上にブ
ラックマトリクス、カラーフィルタ、カラーフィルタの
保護膜、共通透明画素電極、上部配向膜が順次設けられ
た上部透明基板とを互いの配向膜が向き合うように重ね
合わせ、基板の縁周囲に配置したシール材によって両基
板を接着すると共に両基板の間に液晶を封止する構成に
なっている。なお、一方の基板側にはバックライトが配
置される。

【０００５】

【発明が解決しようとする課題】従来のブラックマトリ
クスを設けたカラー液晶表示装置としては、特開昭６０
−２６００２０号公報、特開平２−２３９２０４号公報
が挙げられる。前者においては、ブラックマトリクスを
金属膜で形成し、後者においては、黒色の有機系材料で
形成している。

【０００６】ブラックマトリクスを金属膜で形成する場
合は、表示画面側（観察側）となる上部透明ガラス基板
の内面には、反射性の金属材料からなり、表示画面の広
い面積を占めるブラックマトリクスが形成されているた
め、表示画面側の外部の光（外光）がブラックマトリク
スで外側に反射し、画面が見にくく（鏡のようにな
る）、コントラストが低下し、表示品質が低下する問題
があった。また、薄膜トランジスタを設けた下部透明ガ
ラス基板側にバックライトを配置する場合、下部透明ガ
ラス基板側から照射されるバックライトの光が、上部透
明ガラス基板の内面に広い面積をもって存在し、かつ、
Ｃｒ等の反射性の金属材料からなるブラックマトリクス
で内側に反射し、薄膜トランジスタのチャネル形成領域
となる半導体層に光が当り、光照射による導電現象が生
じ、薄膜トランジスタのオフ特性が劣化する問題があっ
た。

【０００７】一方、ブラックマトリクスを黒色の有機系
材料で形成する場合は、ブラックマトリクスとしての遮
光性を考慮すると、黒色有機系材料膜の膜厚は、約１．
０〜３．０μｍ必要となり、その上に、画素となるＲ
（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタを形成す
ると、ブラックマトリクスの厚い膜厚の影響を受け、一
画素内において、カラーフィルタの高さが異なるため、
両基板間のギャップが均一でなくなり、その結果、色調
が不均一になり、表示品質が低下する問題があった。

【０００８】本発明の目的は、上記従来の問題点である
表示画面における外光の反射による表示品質の低下、光
照射による導電現象（薄膜トランジスタのオフ特性の劣
化）、ブラックマトリクスの膜厚に起因する表面平坦性
の低下による表示品質の低下を抑制することができる品
質の良好な液晶表示装置を提供することにある。

【０００９】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、２枚の透明基板をそれぞれ透明画素電極
を設けた面が対向するように所定の間隙を隔てて重ね合
せ、両基板間に液晶を封止した液晶表示装置において、
いずれか一方の上記透明基板上に黒色の有機系材料から
なるブラックマトリクスを設け、かつ、上記ブラックマ
トリクス上に平坦化膜を設けたことを特徴とする。

【００１０】さらに、上記平坦化膜上にカラーフィルタ
を設け、その上に第２の平坦化膜を設けたことを特徴と
する。

【００１１】

【作用】ブラックマトリクスを黒色の有機系材料膜で形
成したので、表示画面における外光の反射による表示品
質の低下、光照射による導電現象（薄膜トランジスタの
オフ特性の劣化）を抑制することができる。また、ブラ
ックマトリクス上に平坦化膜を設けたので、ブラックマ
トリクスの膜厚に起因する表面平坦性の低下による表示
品質の低下を抑制することができる。

【００１２】

【実施例】

（アクティブ・マトリクス液晶表示装置）以下、アクテ
ィブ・マトリクス方式のカラー液晶表示装置にこの発明
を適用した実施例を説明する。なお、以下説明する図面
で、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００１３】図２はこの発明が適用されるアクティブ・
マトリクス方式カラー液晶表示装置の一画素とその周辺
を示す平面図、図３は図２の３−３切断線における断面
を示す図、図４は図２の４−４切断線における断面図で
ある。また、図５には図２に示す画素を複数配置したと
きの平面図を示す。

【００１４】（画素配置）図２に示すように、各画素は
隣接する２本の走査信号線（ゲート信号線または水平信
号線）ＧＬと、隣接する２本の映像信号線（ドレイン信
号線または垂直信号線）ＤＬとの交差領域内（４本の信
号線で囲まれた領域内）に配置されている。各画素は薄
膜トランジスタＴＦＴ、透明画素電極ＩＴＯ１および保
持容量素子Ｃaddを含む。走査信号線ＧＬは列方向に延
在し、行方向に複数本配置されている。映像信号線ＤＬ
は行方向に延在し、列方向に複数本配置されている。

【００１５】（表示部断面全体構造）図３に示すよう
に、液晶ＬＣを基準に下部透明ガラス基板ＳＵＢ１側に
は薄膜トランジスタＴＦＴおよび透明画素電極ＩＴＯ１
が形成され、上部透明ガラス基板ＳＵＢ２側にはカラー
フィルタＦＩＬ、遮光用ブラックマトリクスパターンＢ
Ｍが形成されている。下部透明ガラス基板ＳＵＢ１はた
とえば１.１mm程度の厚さで構成されている。また、透
明ガラス基板ＳＵＢ１、ＳＵＢ２の両面にはディップ処
理等によって形成された酸化シリコン膜ＳＩＯが設けら
れている。このため、透明ガラス基板ＳＵＢ１、ＳＵＢ
２の表面に鋭い傷があったとしても、鋭い傷を酸化シリ
コン膜ＳＩＯで覆うことができるので、その上にデポジ
ットされる走査信号線ＧＬ、ブラックマトリクスＢＭ等
の膜質を均質に保つことができる。

【００１６】図示していないが、液晶封入口を除く透明
ガラス基板ＳＵＢ１、ＳＵＢ２の縁周囲全体に沿って液
晶ＬＣを封止するようにシール材が形成され。シール材
は例えばエポキシ樹脂から成る。上部透明ガラス基板Ｓ
ＵＢ２側の共通透明画素電極ＩＴＯ２は、少なくとも一
個所において、銀ペースト材によって下部透明ガラス基
板ＳＵＢ１側に形成された外部引出配線に接続されてい
る。この外部引出配線は後述するゲート端子ＧＴＭ、ド
レイン端子ＤＴＭと同一製造工程で形成される。

【００１７】配向膜ＯＲＩ１、ＯＲＩ２、透明画素電極
ＩＴＯ１、共通透明画素電極ＩＴＯ２、それぞれの層
は、シール材の内側に形成される。偏光板ＰＯＬ１、Ｐ
ＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ１、上部透
明ガラス基板ＳＵＢ２の外側の表面に形成されている。
液晶ＬＣは液晶分子の向きを設定する下部配向膜ＯＲＩ
１と上部配向膜ＯＲＩ２との間に封入され、シール材に
よってシールされている。下部配向膜ＯＲＩ１は下部透
明ガラス基板ＳＵＢ１側の保護膜ＰＳＶ１の上部に形成
される。

【００１８】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、ブラックマトリクスＢＭ、カラー
フィルタＦＩＬ、保護膜ＰＳＶ２、共通透明画素電極Ｉ
ＴＯ２（ＣＯＭ）および上部配向膜ＯＲＩ２が順次積層
して設けられている。

【００１９】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、その後下部透明ガラス基板ＳＵＢ１
と上部透明ガラス基板ＳＵＢ２とを重ね合わせ、下部透
明ガラス基板ＳＵＢ１と上部透明ガラス基板ＳＵＢ２と
の間に液晶ＬＣを封入することによって組み立てられ
る。

【００２０】（薄膜トランジスタＴＦＴ）薄膜トランジ
スタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加す
ると、ソース−ドレイン間のチャネル抵抗が小さくな
り、バイアスを零にすると、チャネル抵抗は大きくなる
ように動作する。

【００２１】各画素の薄膜トランジスタＴＦＴは、画素
内において２つ(複数)に分割され、薄膜トランジスタ
（分割薄膜トランジスタ）ＴＦＴ１およびＴＦＴ２で構
成されている。薄膜トランジスタＴＦＴ１、ＴＦＴ２の
それぞれは実質的に同一サイズ（チャネル長、チャネル
幅が同じ）で構成されている。この分割された薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれは、ゲート電極
ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、intrinsic、導
電型決定不純物がドープされていない）非晶質シリコン
（Ｓｉ）からなるｉ型半導体層ＡＳ、一対のソース電極
ＳＤ１、ドレイン電極ＳＤ２を有す。なお、ソース、ド
レインは本来その間のバイアス極性によって決まるもの
で、この液晶表示装置の回路ではその極性は動作中反転
するので、ソース、ドレインは動作中入れ替わると理解
されたい。しかし、以下の説明では、便宜上一方をソー
ス、他方をドレインと固定して表現する。

【００２２】（ゲート電極ＧＴ）ゲート電極ＧＴは図６
（図２の第２導電膜ｇ２およびｉ型半導体層ＡＳのみを
描いた平面図）に示すように、走査信号線ＧＬから垂直
方向（図２および図６において上方向）に突出する形状
で構成されている（Ｔ字形状に分岐されている）。ゲー
ト電極ＧＴは薄膜トランジスタＴＦＴ１、ＴＦＴ２のそ
れぞれの能動領域を越えてるよう突出している。薄膜ト
ランジスタＴＦＴ１、ＴＦＴ２のそれぞれのゲート電極
ＧＴは、一体に（共通ゲート電極として）構成されてお
り、走査信号線ＧＬに連続して形成されている。本例で
は、ゲート電極ＧＴは、単層の第２導電膜ｇ２で形成さ
れている。第２導電膜ｇ２はたとえばスパッタで形成さ
れたアルミニウム（Ａｌ）膜を用い、１０００〜５５０
０Å程度の膜厚で形成する。また、ゲート電極ＧＴ上に
はＡｌの陽極酸化膜ＡＯＦが設けられている。

【００２３】このゲート電極ＧＴは図２、図３および図
６に示されているように、ｉ型半導体層ＡＳを完全に覆
うよう（下方からみて）それより大き目に形成される。
したがって、下部透明ガラス基板ＳＵＢ１の下方に蛍光
灯等のバックライトＢＬを取り付けた場合、この不透明
なＡｌからなるゲート電極ＧＴが影となって、ｉ型半導
体層ＡＳにはバックライト光が当たらず、光照射による
導電現象すなわち薄膜トランジスタＴＦＴのオフ特性劣
化は起きにくくなる。なお、ゲート電極ＧＴの本来の大
きさは、ソース電極ＳＤ１とドレイン電極ＳＤ２との間
をまたがるに最低限必要な（ゲート電極ＧＴとソース電
極ＳＤ１、ドレイン電極ＳＤ２との位置合わせ余裕分も
含めて）幅を持ち、チャネル幅Ｗを決めるその奥行き長
さはソース電極ＳＤ１とドレイン電極ＳＤ２との間の距
離（チャネル長）Ｌとの比、すなわち相互コンダクタン
スgmを決定するファクタＷ／Ｌをいくつにするかによっ
て決められる。この液晶表示装置におけるゲート電極Ｇ
Ｔの大きさはもちろん、上述した本来の大きさよりも大
きくされる。

【００２４】（走査信号線ＧＬ）走査信号線ＧＬは第２
導電膜ｇ２で構成されている。この走査信号線ＧＬの第
２導電膜ｇ２はゲート電極ＧＴの第２導電膜ｇ２と同一
製造工程で形成され、かつ一体に構成されている。ま
た、走査信号線ＧＬ上にもＡｌの陽極酸化膜ＡＯＦが設
けられている。

【００２５】（絶縁膜ＧＩ）絶縁膜ＧＩは薄膜トランジ
スタＴＦＴ１、ＴＦＴ２のそれぞれのゲート絶縁膜とし
て使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走査
信号線ＧＬの上層に形成されている。絶縁膜ＧＩはたと
えばプラズマＣＶＤで形成された窒化シリコン膜を用
い、１２００〜２７００Åの膜厚（この液晶表示装置で
は、２０００Å程度の膜厚）で形成する。

【００２６】（ｉ型半導体層ＡＳ）ｉ型半導体層ＡＳ
は、図６に示すように、複数に分割された薄膜トランジ
スタＴＦＴ１、ＴＦＴ２のそれぞれのチャネル形成領域
として使用される。ｉ型半導体層ＡＳは非晶質シリコン
膜または多結晶シリコン膜で形成し、２００〜２２００
Åの膜厚（この液晶表示装置では、２０００Å程度の膜
厚）で形成する。

【００２７】このｉ型半導体層ＡＳは、供給ガスの成分
を変えてＳｉ₃Ｎ₄からなるゲート絶縁膜として使用され
る絶縁膜ＧＩの形成に連続して、同じプラズマＣＶＤ装
置で、しかもそのプラズマＣＶＤ装置から外部に露出す
ることなく形成される。また、オーミックコンタクト用
のリン（Ｐ）を２.５％ドープしたＮ(＋)型半導体層ｄ
０（図３）も同様に連続して２００〜５００Åの膜厚
（この液晶表示装置では、３００Å程度の膜厚）で形成
される。しかる後、下部透明ガラス基板ＳＵＢ１はＣＶ
Ｄ装置から外に取り出され、写真処理技術によりＮ(＋)
型半導体層ｄ０およびｉ型半導体層ＡＳは図２、図３お
よび図６に示すように独立した島状にパターニングされ
る。

【００２８】ｉ型半導体層ＡＳは、図２および図６に示
すように、走査信号線ＧＬと映像信号線ＤＬとの交差部
（クロスオーバ部）の両者間にも設けられている。この
交差部のｉ型半導体層ＡＳは交差部における走査信号線
ＧＬと映像信号線ＤＬとの短絡を低減する。

【００２９】（透明画素電極ＩＴＯ１）透明画素電極Ｉ
ＴＯ１は液晶表示部の画素電極の一方を構成する。

【００３０】透明画素電極ＩＴＯ１は薄膜トランジスタ
ＴＦＴ１のソース電極ＳＤ１および薄膜トランジスタＴ
ＦＴ２のソース電極ＳＤ１の両方に接続されている。こ
のため、薄膜トランジスタＴＦＴ１、ＴＦＴ２のうちの
１つに欠陥が発生しても、その欠陥が副作用をもたらす
場合はレーザ光等によって適切な箇所を切断し、そうで
ない場合は他方の薄膜トランジスタが正常に動作してい
るので放置すれば良い。なお、２つの薄膜トランジスタ
ＴＦＴ１、ＴＦＴ２に同時に欠陥が発生することは稀で
あり、このような冗長方式により点欠陥や線欠陥の確率
を極めて小さくすることができる。透明画素電極ＩＴＯ
１は第１導電膜ｄ１によって構成されており、この第１
導電膜ｄ１はスパッタリングで形成された透明導電膜
（Indium-Tin-Oxide ＩＴＯ：ネサ膜）からなり、１０
００〜２０００Åの膜厚（この液晶表示装置では、１４
００Å程度の膜厚）で形成される。

【００３１】（ソース電極ＳＤ１、ドレイン電極ＳＤ
２）複数に分割された薄膜トランジスタＴＦＴ１、ＴＦ
Ｔ２のそれぞれのソース電極ＳＤ１とドレイン電極ＳＤ
２とは、図２、図３および図７（図２の第１〜第３導電
膜ｄ１〜ｄ３のみを描いた平面図）に示すように、ｉ型
半導体層ＡＳ上にそれぞれ離隔して設けられている。

【００３２】ソース電極ＳＤ１、ドレイン電極ＳＤ２の
それぞれは、Ｎ(＋)型半導体層ｄ０に接触する下層側か
ら、第２導電膜ｄ２、第３導電膜ｄ３を順次重ね合わせ
て構成されている。ソース電極ＳＤ１の第２導電膜ｄ２
および第３導電膜ｄ３は、ドレイン電極ＳＤ２の第２導
電膜ｄ２および第３導電膜ｄ３と同一製造工程で形成さ
れる。

【００３３】第２導電膜ｄ２はスパッタで形成したクロ
ム（Ｃｒ）膜を用い、５００〜１０００Åの膜厚（この
液晶表示装置では、６００Å程度の膜厚）で形成する。
Ｃｒ膜は膜厚を厚く形成するとストレスが大きくなるの
で、２０００Å程度の膜厚を越えない範囲で形成する。
Ｃｒ膜はＮ(＋)型半導体層ｄ０との接触が良好である。
Ｃｒ膜は後述する第３導電膜ｄ３のＡｌがＮ(＋)型半導
体層ｄ０に拡散することを防止するいわゆるバリア層を
構成する。第２導電膜ｄ２として、Ｃｒ膜の他に高融点
金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイ
ド（ＭｏＳｉ₂、ＴｉＳｉ₂、ＴａＳｉ₂、ＷＳｉ₂）膜を
用いてもよい。

【００３４】第３導電膜ｄ３はＡｌのスパッタリングで
３０００〜５０００Åの膜厚（この液晶表示装置では、
４０００Å程度の膜厚）に形成される。Ａｌ膜はＣｒ膜
に比べてストレスが小さく、厚い膜厚に形成することが
可能で、ソース電極ＳＤ１、ドレイン電極ＳＤ２および
映像信号線ＤＬの抵抗値を低減するように構成されてい
る。第３導電膜ｄ３として純Ａｌ膜の他にシリコンや銅
（Ｃｕ）を添加物として含有させたＡｌ膜を用いてもよ
い。

【００３５】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ(＋)型半導体層ｄ０が除去される。つまり、
ｉ型半導体層ＡＳ上に残っていたＮ(＋)型半導体層ｄ０
は第２導電膜ｄ２、第３導電膜ｄ３以外の部分がセルフ
アラインで除去される。このとき、Ｎ(＋)型半導体層ｄ
０はその厚さ分は全て除去されるようエッチングされる
ので、ｉ型半導体層ＡＳも若干その表面部分がエッチン
グされるが、その程度はエッチング時間で制御すればよ
い。

【００３６】ソース電極ＳＤ１は透明画素電極ＩＴＯ１
に接続されている。ソース電極ＳＤ１は、ｉ型半導体層
ＡＳ段差（第２導電膜ｇ２の膜厚、陽極酸化膜ＡＯＦの
膜厚、ｉ型半導体層ＡＳの膜厚およびＮ(＋)型半導体層
ｄ０の膜厚を加算した膜厚に相当する段差）に沿って構
成されている。具体的には、ソース電極ＳＤ１は、ｉ型
半導体層ＡＳの段差に沿って形成された第２導電膜ｄ２
と、この第２導電膜ｄ２の上部に形成した第３導電膜ｄ
３とで構成されている。ソース電極ＳＤ１の第３導電膜
ｄ３は第２導電膜ｄ２のＣｒ膜がストレスの増大から厚
く形成できず、ｉ型半導体層ＡＳの段差形状を乗り越え
られないので、このｉ型半導体層ＡＳを乗り越えるため
に構成されている。つまり、第３導電膜ｄ３は厚く形成
することでステップカバレッジを向上している。第３導
電膜ｄ３は厚く形成できるので、ソース電極ＳＤ１の抵
抗値（ドレイン電極ＳＤ２や映像信号線ＤＬについても
同様）の低減に大きく寄与している。

【００３７】（保護膜ＰＳＶ１）薄膜トランジスタＴＦ
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜ＰＳＶ１はたとえばプラズマＣＶＤ装置で形成した酸
化シリコン膜や窒化シリコン膜で形成されており、１μ
ｍ程度の膜厚で形成する。

【００３８】（ブラックマトリクスＢＭ・平坦化膜ＰＳ
Ｖ３・カラーフィルタＦＩＬ・保護膜ＰＳＶ２）上部透
明ガラス基板ＳＵＢ２側には、外部光（図３では上方か
らの光）がチャネル形成領域として使用されるｉ型半導
体層ＡＳに入射されないように、ブラックマトリクスＢ
Ｍが設けられ、ブラックマトリクスＢＭは図８のハッチ
ングに示すようなパターンとされている。なお、図８は
図２におけるＩＴＯ膜からなる第１導電膜ｄ１、カラー
フィルタＦＩＬおよびブラックマトリクスＢＭのみを描
いた平面図である。

【００３９】したがって、薄膜トランジスタＴＦＴ１、
ＴＦＴ２のｉ型半導体層ＡＳは上下にあるブラックマト
リクスＢＭおよび大き目のゲート電極ＧＴによってサン
ドイッチにされ、その部分は外部の自然光やバックライ
ト光が当たらなくなる。ブラックマトリクスＢＭは図８
のハッチング部分で示すように、画素の周囲に形成さ
れ、すなわち、ブラックマトリクスＢＭは格子状に形成
され、この格子で１画素の有効表示領域が仕切られてい
る。したがって、各画素の輪郭がブラックマトリクスＢ
Ｍによってはっきりとし、コントラストが向上する。つ
まり、ブラックマトリクスＢＭはｉ型半導体層ＡＳに対
する遮光と、赤、緑、青の各画素の輪郭をはっきりさせ
るブラックマトリクスとの２つの機能をもつ。

【００４０】また、透明画素電極ＩＴＯ１のラビング方
向の根本側のエッジ部に対向する部分（図２右下部分）
がブラックマトリクスＢＭによって遮光されているか
ら、上記部分にドメインが発生したとしても、ドメイン
が見えないので、表示特性が劣化することはない。

【００４１】なお、バックライトを上部透明ガラス基板
ＳＵＢ２側に取り付け、下部透明ガラス基板ＳＵＢ１を
観察側（外部露出側）とすることもできる。

【００４２】このブラックマトリクスＢＭは、例えば、
アクリル樹脂等の光硬化型の可染性樹脂液をスピンコー
タにより基板（上部透明ガラス基板ＳＵＢ２）上に塗布
し、フォトリソグラフィ法により所定の形状にパターニ
ングを行なった。次に、黒色染料を１％添加した水溶液
を６０℃に加温し、この水溶液に基板を１５分間浸漬
し、染色した。その後、タンニン酸、あるいは酒石酸ア
ンチモニルナトリウムを用いて防染処理（固着処理）を
施した。このブラックマトリクスＢＭの特性は、膜厚が
１．６μｍ、可視光域での吸光度は２．５であった。な
お、ブラックマトリクスＢＭの材料として、光硬化型樹
脂材料中にカーボンブラック、あるいは黒顔料を添加し
た顔料分散型レジストを用い、前記形成法と同様にフォ
トリソグラフィ法により形成することもできる(形成後
の染色は不要)。

【００４３】次に、ブラックマトリクスＢＭの上に、図
３に示すように、例えば、特開平１−２２９０３０号公
報に記載されているアミノシラン変性エポキシ樹脂を主
成分とする樹脂液を用い、スピンコータにより平坦化膜
ＰＳＶ３をその表面を平坦に形成したあと、１７０℃、
３時間の熱処理により完全に硬化させた。平坦化膜ＰＳ
Ｖ３の材料としては、この他にアクリル樹脂、ポリイミ
ド樹脂等を用いることもできる。本実施例の平坦化膜Ｐ
ＳＶ３の硬化後の表面平坦度は、触針式表面粗さ計で測
定した結果、±０．０５μｍの範囲内であった。

【００４４】次に、平坦化膜ＰＳＶ３の上に、ブラック
マトリクスＢＭに用いた材料と同一のアクリル樹脂等の
光硬化型可染性樹脂からなる染色基材を形成し、フォト
リソグラフィ法により赤色フィルタ形成領域以外の染色
基材を除去した。この後、赤色染料により染色を行な
い、タンニン酸、あるいは酒石酸アンチモニルナトリウ
ムを用いて防染処理を施し、一色目の赤色フィルタＦＩ
Ｌ（Ｒ）を形成した。同様な工程を施すことによって、
この緑色フィルタＦＩＬ（Ｇ）、青色フィルタＦＩＬ
（Ｂ）（図３では、図示されていない）を順次形成し
た。

【００４５】次に、カラーフィルタＦＩＬの上に、保護
膜ＰＳＶ２を形成する。保護膜ＰＳＶ２は例えばエポキ
シ樹脂、アクリル樹脂、ポリイミド樹脂等の透明樹脂材
料で形成されている。ここでは、平坦化膜ＰＳＶ３と同
一の材料、方法、条件により表面を平坦に形成した。こ
の保護膜ＰＳＶ２は、カラーフィルタＦＩＬを異なる色
に染め分けた染料が液晶ＬＣに漏れることを防止するた
めに設ける。

【００４６】本実施例のカラーフィルタの表面平坦度
は、触針式表面粗さ計で測定した結果、±０．０５μｍ
の範囲内であった。また、一画素内の色調ばらつきを測
定した結果、赤、緑、青、各々の色差△Ｅａｂは１．０
以下であり、平坦性、色調の優れたカラーフィルタ（画
素）を得ることができた。

【００４７】なお、カラーフィルタＦＩＬはアクリル樹
脂等の樹脂材料で形成される染色基材に染料を着色して
構成されている。カラーフィルタＦＩＬは画素に対向す
る位置にストライプ状に形成され（図９）、染め分けら
れている（図９は図５の第１導電膜膜ｄ１、ブラックマ
トリクスＢＭおよびカラーフィルタＦＩＬのみを描いた
もので、Ｂ、Ｒ、Ｇの各カラーフィルターＦＩＬはそれ
ぞれ、４５°、１３５°、クロスのハッチを施してあ
る）。カラーフィルタＦＩＬは図８、９に示すように透
明画素電極ＩＴＯ１の全てを覆うように大き目に形成さ
れ、ブラックマトリクスＢＭはカラーフィルタＦＩＬお
よび透明画素電極ＩＴＯ１のエッジ部分と重なるよう透
明画素電極ＩＴＯ１の周縁部より内側に形成されてい
る。

【００４８】上記実施例の効果と比較するための例を以
下示す。まず、上記実施例と同一の材料、方法、条件に
より、透明ガラス基板上に黒色有機系材料膜からなるブ
ラックマトリクスを形成したあと、このブラックマトリ
クスを選択的に形成した基板上に直接、Ｒ、Ｇ、Ｂの各
色カラーフィルタＦＩＬを形成し、その上に保護膜ＰＳ
Ｖ２を形成した。この比較例のカラーフィルタの表面平
坦度は、触針式表面粗さ計で測定した結果、±０．８μ
ｍであった。また、一画素内の色調ばらつきを測定した
結果、色差△Ｅａｂは赤１２．０、緑８．６、青８．０
であり、上記実施例と比べて劣っていた。

【００４９】以上説明したように、本実施例では、ブラ
ックマトリクスＢＭを黒色有機系材料膜により形成した
ので、Ｃｒ、Ａｌ等の金属膜を用いたブラックマトリク
スの場合と比べ、可視光域における反射率は光の吸収に
より約１／１０以下に低減させることができる。したが
って、表示画面における外光の反射による表示品質の低
下を抑制するとともに、光照射による導電現象（薄膜ト
ランジスタのオフ特性の劣化）を抑制することができ
る。また、この黒色有機系材料膜からなるブラックマト
リクスＢＭ上へ、透明性の高いエポキシ樹脂、アクリル
樹脂、ポリイミド樹脂等からなる平坦化膜ＰＳＶ３を形
成し、表面を平坦化することにより、カラーフィルタＦ
ＩＬ形成時にブラックマトリクスＢＭの膜厚の影響をう
けることなく、画素の色調ばらつきが少なく、安定した
均一な色調をもつ画素を得ることができ、表示品質の良
好なカラー液晶表示装置を提供できる。

【００５０】なお、本実施例では、アクティブ・マトリ
クス方式の液晶表示装置に適用した例を示したが、単純
マトリクス方式の液晶表示装置にも適用可能である。

【００５１】（共通透明画素電極ＩＴＯ２）共通透明画
素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に画
素ごとに設けられた透明画素電極ＩＴＯ１に対向し、液
晶ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透明
画素電極ＩＴＯ２との間の電位差（電界）に応答して変
化する。この共通透明画素電極ＩＴＯ２にはコモン電圧
Ｖcomが印加されるように構成されている。コモン電圧
Ｖcomは映像信号線ＤＬに印加されるロウレベルの駆動
電圧Ｖｄminとハイレベルの駆動電圧Ｖｄmaxとの中間電
位である。

【００５２】（ゲート端子部）図１は表示マトリクスの
走査信号線ＧＬからその外部接続端子ＧＴＭまでの接続
構造を示す図であり、（Ａ）は平面であり（Ｂ）は
（Ａ）のＢ−Ｂ切断線における断面を示している。な
お、同図は図５のマトリクスを基準にすれば基板ＳＵＢ
１の左端付近を示すものである。

【００５３】ＡＯは写真処理用のマスクパターン、言い
換えれば選択的陽極酸化のホトレジストパターンであ
る。従って、このホトレジストは陽極酸化後除去され、
図に示すパターンＡＯは完成品としては残らないが、ゲ
ート配線ＧＬには断面図に示すように酸化膜ＡＯＦが選
択的に形成されるのでその軌跡が残る。平面図におい
て、ホトレジストの境界線ＡＯを基準にして左側はレジ
ストで覆い陽極酸化をしない領域、右側はレジストから
露出され陽極酸化される領域である。陽極酸化されたＡ
Ｌ層ｇ２は表面にその酸化物Ａｌ₂Ｏ₃膜ＡＯＦが形成さ
れ下方の導電部は体積が減少する。勿論、陽極酸化はそ
の導電部が残るように適切な時間、電圧などを設定して
行われる。マスクパターンＡＯは前述したように、走査
線ＧＬに単一の直線では交差せず、クランク状に折れ曲
がって交差させている。

【００５４】図中ＡＬ層ｇ２は、判り易くするためハッ
チを施してあるが、陽極化成されない領域は櫛状にパタ
ーニングされている。これは、Ａｌ層の幅が広いと表面
にホイスカが発生するので、１本１本の幅は狭くし、そ
れらを複数本並列に束ねた構成とすることにより、ホイ
スカの発生を防ぎつつ、断線の確率や導電率の犠牲を最
低限に押さえる狙いである。従って、本例では櫛の根本
に相当する部分もマスクＡＯに沿ってずらしている。

【００５５】ゲート端子ＧＴＭは酸化珪素ＳＩＯ層と接
着性の良いＣｒ層ｇ１と、更にその表面を保護し画素電
極ＩＴＯ１と同レベル（同層、同時形成）の透明導電層
ｄ１とで構成されている。なお、ゲート絶縁膜ＧＩ上及
びその側面部に形成された導電層ｄ２及びｄ３は、導電
層ｄ３やｄ２のエッチング時ピンホール等が原因で導電
層ｇ２やｇ１が一緒にエッチングされないようその領域
をホトレジストで覆っていた結果として残っているもの
である。又、ゲート絶縁膜ＧＩを乗り越えて右方向に延
長されたＩＴＯ層ｄ１は同様な対策を更に万全とさせた
ものである。

【００５６】平面図において、ゲート絶縁膜ＧＩはその
境界線よりも右側に、保護膜ＰＳＶ１もその境界線より
も右側に形成されており、左端に位置する端子部ＧＴＭ
はそれらから露出し外部回路との電気的接触ができるよ
うになっている。図では、ゲート線ＧＬとゲート端子の
一つの対のみが示されているが、実際はこのような対が
図で上下に複数本並べられ、図でゲート端子の左端は、
製造過程では、基板の切断領域を越えて延長され短絡さ
れる。製造過程におけるこのような短絡は陽極化成時の
給電と、配向膜ＯＲＩ１のラビング時等の静電破壊防止
に役立つ。

【００５７】（ドレイン端子ＤＴＭ）図１０は映像信号
線ＤＬからその外部接続端子ＤＴＭまでの接続を示す図
であり、（Ａ）はその平面を示し、（Ｂ）は（Ａ）のＢ
−Ｂ切断線における断面を示す。同図は、図５のマトリ
クスを基準にすれば基板ＳＵＢ１の上端部及び下端部を
示しており、便宜上方向は変えてあるが左端方向が基板
ＳＵＢ１の上端部又は下端部に該当する。

【００５８】ＴＳＴｄは検査端子でありここには外部回
路は接続されない。検査端子ＴＳＴｄと外部接続ドレイ
ン端子ＤＴＭは上下方向に千鳥状に複数交互に配列さ
れ、検査端子ＴＳＴｄは図に示すとおり基板ＳＵＢ１の
端部に到達することなく終端しているが、ドレイン端子
ＤＴＭは基板ＳＵＢ１の切断線を越えて更に延長され、
製造過程中は静電破壊防止のためその全てが互いに短絡
される。図中検査端子ＴＳＴｄが存在する映像信号線Ｄ
Ｌのマトリクスを挟んで反対側にはドレイン接続端子が
接続され、逆にドレイン接続端子ＤＴＭが存在する映像
信号線ＤＬのマトリクスを挟んで反対側には検査端子が
接続されるドレイン接続端子ＤＴＭは前述したゲート端子ＧＴＭと
同様な理由でＣｒ層ｇ１及びＩＴＯ層ｄ１の２層で形成
されており、ゲート絶縁膜ＧＩを除去した部分で映像信
号線ＤＬと接続されている。ゲート絶縁膜ＧＩの端部上
に形成された半導体層ＡＳはゲート絶縁膜ＧＩの縁をテ
ーパ状にエッチングするためのものである。端子ＤＴＭ
上では外部回路との接続を行うため保護膜ＰＳＶ１は勿
論のこと取り除かれている。ＡＯは前述した陽極酸化マ
スクでありその境界線はマトリクス全体をを大きく囲む
ように形成され、図ではその境界線から左側がマスクで
覆われるが、この図で覆われない部分には層ｇ２が存在
しないのでこのパターンは直接は関係しない。

【００５９】（保持容量素子Ｃaddの構造）透明画素電
極ＩＴＯ１は、薄膜トランジスタＴＦＴと接続される端
部と反対側の端部において、隣りの走査信号線ＧＬと重
なるように形成されている。この重ね合わせは、図４か
らも明らかなように、透明画素電極ＩＴＯ１を一方の電
極ＰＬ２とし、隣りの走査信号線ＧＬを他方の電極ＰＬ
１とする保持容量素子（静電容量素子）Ｃaddを構成す
る。この保持容量素子Ｃaddの誘電体膜は、薄膜トラン
ジスタＴＦＴのゲート絶縁膜として使用される絶縁膜Ｇ
Ｉおよび陽極酸化膜ＡＯＦで構成されている。

【００６０】保持容量素子Ｃaddは、図６からも明らか
なように、走査信号線ＧＬの第２導電膜ｇ２の幅を広げ
た部分に形成されている。なお、映像信号線ＤＬと交差
する部分の第２導電膜ｇ２は映像信号線ＤＬとの短絡の
確率を小さくするため細くされている。保持容量素子Ｃ
addの電極ＰＬ１の段差部において透明画素電極ＩＴＯ
１が断線しても、その段差をまたがるように形成された
第２導電膜ｄ２および第３導電膜ｄ３で構成された島領
域によってその不良は補償される。この島領域は、開口
率を低下しないように、できる限り小さく構成する。

【００６１】（表示装置全体等価回路）表示マトリクス
部の等価回路とその周辺回路の結線図を図１１に示す。
同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ＡＲは複数の画素を二次元状に配列し
たマトリクス・アレイである。

【００６２】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，…，endは走査タイミングの順序に従って
付加されている。

【００６３】映像信号線Ｘ（添字省略）は交互に上側
（または奇数）映像信号駆動回路Ｈｅ、下側（または偶
数）映像信号駆動回路Ｈｏに接続されている。

【００６４】走査信号線Ｙ（添字省略）は垂直走査回路
Ｖに接続されている。

【００６５】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。

【００６６】（保持容量素子Ｃaddの等価回路とその動
作）図２に示される画素の等価回路を図１２に示す。図
１２において、Ｃgsは薄膜トランジスタＴＦＴのゲート
電極ＧＴとソース電極ＳＤ１との間に形成される寄生容
量である。寄生容量Ｃgsの誘電体膜は絶縁膜ＧＩおよび
陽極酸化膜ＡＯＦである。Ｃpixは透明画素電極ＩＴＯ
１（ＰＩＸ）と共通透明画素電極ＩＴＯ２（ＣＯＭ）と
の間に形成される液晶容量である。液晶容量Ｃpixの誘
電体膜は液晶ＬＣ、保護膜ＰＳＶ１および配向膜ＯＲＩ
１、ＯＲＩ２である。Ｖlcは中点電位である。

【００６７】保持容量素子Ｃaddは、薄膜トランジスタ
ＴＦＴがスイッチングするとき、中点電位（画素電極電
位）Ｖlcに対するゲート電位変化ΔＶgの影響を低減す
るように働く。この様子を式で表すと、次式のようにな
る。

【００６８】 ΔＶlc＝{Ｃgs/(Ｃgs+Ｃadd+Ｃpix)}×ΔＶg ここで、ΔＶlcはΔＶgによる中点電位の変化分を表わ
す。この変化分ΔＶlcは液晶ＬＣに加わる直流成分の原
因となるが、保持容量Ｃaddを大きくすればする程、そ
の値を小さくすることができる。また、保持容量素子Ｃ
addは放電時間を長くする作用もあり、薄膜トランジス
タＴＦＴがオフした後の映像情報を長く蓄積する。液晶
ＬＣに印加される直流成分の低減は、液晶ＬＣの寿命を
向上し、液晶表示画面の切り替え時に前の画像が残るい
わゆる焼き付きを低減することができる。

【００６９】前述したように、ゲート電極ＧＴはｉ型半
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面
積が増え、したがって寄生容量Ｃgsが大きくなり、中点
電位Ｖlcはゲート（走査）信号Ｖgの影響を受け易くな
るという逆効果が生じる。しかし、保持容量素子Ｃadd
を設けることによりこのデメリットも解消することがで
きる。

【００７０】保持容量素子Ｃaddの保持容量は、画素の
書込特性から、液晶容量Ｃpixに対して４〜８倍（４・Ｃ
pix＜Ｃadd＜８・Ｃpix）、寄生容量Ｃgsに対して８〜３
２倍（８・Ｃgs＜Ｃadd＜３２・Ｃgs）程度の値に設定す
る。

【００７１】（保持容量素子Ｃadd電極線の結線方法）
保持容量電極線としてのみ使用される初段の走査信号線
ＧＬ（Ｙ₀）は、図１１に示すように、共通透明画素電
極ＩＴＯ２（Ｖcom）に接続する。基板ＳＵＢ２の共通
透明画素電極ＩＴＯ２は、前述したように、液晶表示装
置の周縁部において銀ペースト材によって基板ＳＵＢ１
の外部引出配線に接続されているので、初段の走査信号
線ＧＬ（Ｙ₀）は基板ＳＵＢ１側でその外部引出配線に
接続すれば良い。或いは、初段の保持容量電極線Ｙ₀は
最終段の走査信号線Ｙendに接続、Ｖcom以外の直流電位
点（交流接地点）に接続するかまたは垂直走査回路Ｖか
ら１つ余分に走査パルスＹ₀を受けるように接続しても
よい。

【００７２】（製造方法）つぎに、上述した液晶表示装
置の基板ＳＵＢ１側の製造方法について図１３〜図１５
を参照して説明する。なお同図において、中央の文字は
工程名の略称であり、左側は図３に示す画素部分、右側
は図１に示すゲート端子付近の断面形状でみた加工の流
れを示す。工程Ｄを除き工程Ａ〜工程Ｉは各写真処理に
対応して区分けしたもので、各工程のいずれの断面図も
写真処理後の加工が終わりフォトレジストを除去した段
階を示している。なお、写真処理とは本説明ではフォト
レジストの塗布からマスクを使用した選択露光を経てそ
れを現像するまでの一連の作業を示すものとし、繰返し
の説明は避ける。以下区分けした工程に従って、説明す
る。

【００７３】工程Ａ、図１３７０５９ガラス（商品名）からなる下部透明ガラス基板
ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処理
により設けたのち、５００℃、６０分間のベークを行な
う。下部透明ガラス基板ＳＵＢ１上に膜厚が１１００Å
のクロムからなる第１導電膜ｇ１をスパッタリングによ
り設け、写真処理後、エッチング液として硝酸第２セリ
ウムアンモニウム溶液で第１導電膜ｇ１を選択的にエッ
チングする。それによって、ゲート端子ＧＴＭ、ドレイ
ン端子ＤＴＭ、ゲート端子ＧＴＭを接続する陽極酸化バ
スライン（図示せず）、ドレイン端子ＤＴＭを短絡する
バスライン（図示せず）、陽極酸化バスラインに接続さ
れた陽極酸化パッド（図示せず）を形成する。

【００７４】工程Ｂ、図１３膜厚が２８００ÅのＡｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓ
ｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃｕ等からなる第２導電膜ｇ２
をスパッタリングにより設ける。写真処理後、リン酸と
硝酸と氷酢酸との混酸液で第２導電膜ｇ２を選択的にエ
ッチングする。

【００７５】工程Ｃ、図１３写真処理後（前述した陽極酸化マスクＡＯ形成後）、３
％酒石酸をアンモニアによりＰＨ６.２５±０.０５に調
整した溶液をエチレングリコール液で１：９に稀釈した
液からなる陽極酸化液中に基板ＳＵＢ１を浸漬し、化成
電流密度が０.５ｍＡ／ｃｍ²になるように調整する（定
電流化成）。次に所定のＡｌ₂Ｏ₃膜厚が得られるのに必
要な化成電圧１２５Ｖに達するまで陽極酸化を行う。そ
の後この状態で数１０分保持することが望ましい（定電
圧化成）。これは均一なＡｌ₂Ｏ₃膜を得る上で大事なこ
とである。それによって、導電膜ｇ２を陽極酸化され、
走査信号線ＧＬ、ゲート電極ＧＴおよび電極ＰＬ１上に
膜厚が１８００Åの陽極酸化膜ＡＯＦが形成される工程Ｄ、図１４プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して、膜厚が３００ÅのＮ(＋)型非晶質Ｓｉ膜を設
ける。

【００７６】工程Ｅ、図１４写真処理後、ドライエッチングガスとしてＳＦ₆、ＣＣ
ｌ₄を使用してＮ(＋)型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ
膜を選択的にエッチングすることにより、ｉ型半導体層
ＡＳの島を形成する。

【００７７】工程Ｆ、図１４写真処理後、ドライエッチングガスとしてＳＦ₆を使用
して、窒化Ｓｉ膜を選択的にエッチングする。

【００７８】工程Ｇ、図１５膜厚が１４００ÅのＩＴＯ膜からなる第１導電膜ｄ１を
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で第１導電膜ｄ１を選択
的にエッチングすることにより、ゲート端子ＧＴＭ、ド
レイン端子ＤＴＭの最上層および透明画素電極ＩＴＯ１
を形成する。

【００７９】工程Ｈ、図１５膜厚が６００ÅのＣｒからなる第２導電膜ｄ２をスパッ
タリングにより設け、さらに膜厚が４０００ÅのＡｌ−
Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃ
ｕ等からなる第３導電膜ｄ３をスパッタリングにより設
ける。写真処理後、第３導電膜ｄ３を工程Ｂと同様な液
でエッチングし、第２導電膜ｄ２を工程Ａと同様な液で
エッチングし、映像信号線ＤＬ、ソース電極ＳＤ１、ド
レイン電極ＳＤ２を形成する。つぎに、ドライエッチン
グ装置にＣＣｌ₄、ＳＦ₆を導入して、Ｎ(＋)型非晶質Ｓ
ｉ膜をエッチングすることにより、ソースとドレイン間
のＮ(＋)型半導体層ｄ０を選択的に除去する。

【００８０】工程Ｉ、図１５プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設け
る。写真処理後、ドライエッチングガスとしてＳＦ₆を
使用した写真蝕刻技術で窒化Ｓｉ膜を選択的にエッチン
グすることによって、保護膜ＰＳＶ１を形成する。

【００８１】（変形例）前述の実施例では、Ａｌゲ−ト
配線上のホトレジパタンを、クランク形状で構成した
が、この形状にとらわれるものではない。要はホトレジ
パタンに剥離が発生し進行する時に、これを止める形状
なら矩形、三角形、円形、台形等の単独または組合せで
構成してもよい。

【００８２】（応用範囲）以上、本発明者によってなさ
れた発明を、実施例に基づき具体的に説明したが、この
発明は、前記実施例に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。

【００８３】例えば、前述の実施例では最も大きい量産
効果が期待できる液晶表示装置で説明したが、本発明は
それに限らず、薄膜トランジスタを使用した密着式フォ
トセンサー、エレクトロルミネセント表示装置等の薄膜
デバイスにも適用できる。

【００８４】

【発明の効果】以上説明したように、本発明では、ブラ
ックマトリクスを黒色の有機系材料膜で形成したので、
表示画面における外光の反射による表示品質の低下、光
照射による導電現象（薄膜トランジスタのオフ特性の劣
化）を抑制することができる。また、ブラックマトリク
ス上に平坦化膜を設けたので、ブラックマトリクスの膜
厚に起因する表面平坦性の低下による表示品質の低下を
抑制することができる。その結果、表示品質の良好なカ
ラー液晶表示装置を提供することができる。

【図面の簡単な説明】

【図１】本発明が適用されたゲート端子ＧＴＭとゲート
配線ＧＬの接続部近辺を示す平面と断面の図である。

【図２】この発明が適用されるアクティブ・マトリック
ス方式のカラー液晶表示装置の液晶表示部の一画素とそ
の周辺を示す要部平面図である。

【図３】図２の３−３切断線下における１画素とその周
辺を示す断面図である。

【図４】図２の４−４切断線における付加容量Ｃaddの
断面図である。

【図５】図２に示す画素を複数配置した液晶表示部の要
部平面図である。

【図６】図２に示す画素の層ｇ２，ＡＳのみを描いた平
面図である。

【図７】図２に示す画素の層ｄ１，ｄ２，ｄ３のみを描
いた平面図である。

【図８】図２に示す画素の画素電極層、遮光膜およびカ
ラーフィルタ層のみを描いた平面図である。

【図９】図７に示す画素配列の画素電極層、遮光膜およ
びカラーフィルタ層のみを描いた要部平面図である。

【図１０】ドレイン端子ＤＴＭと映像信号線ＤＬとの接
続部付近を示す平面と断面の図である。

【図１１】アクティブ・マトリックス方式のカラー液晶
表示装置の液晶表示部を示す等価回路図である。

【図１２】図２に示す画素の等価回路図である。

【図１３】基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１４】基板ＳＵＢ１側の工程Ｄ〜Ｆの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１５】基板ＳＵＢ１側の工程Ｇ〜Ｉの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【符号の説明】

ＳＵＢ…透明ガラス基板、ＧＬ…走査信号線、ＤＬ…映
像信号線ＧＩ…絶縁膜、ＧＴ…ゲート電極、ＡＳ…ｉ型半導体層ＳＤ…ソース電極またはドレイン電極、ＰＳＶ１、２…
保護膜、ＰＳＶ３…平坦化膜、ＢＭ…ブラックマトリク
スＬＣ…液晶、ＴＦＴ…薄膜トランジスタ、ＩＴＯ…透明
画素電極ｇ、ｄ…導電膜、Ｃadd…保持容量素子、ＡＯＦ…陽極
酸化膜ＡＯ…陽極酸化マスク、ＧＴＭ…ゲート端子、ＤＴＭ…
ドレイン端子。

───────────────────────────────────────────────────── フロントページの続き (72)発明者島田賢一千葉県茂原市早野3681番地日立デバイスエンジニアリング株式会社内 (72)発明者青木晃千葉県茂原市早野3300番地株式会社日立製作所茂原工場内

Claims

【特許請求の範囲】

【請求項１】２枚の透明基板をそれぞれ透明画素電極を
設けた面が対向するように所定の間隙を隔てて重ね合
せ、両基板間に液晶を封止した液晶表示装置において、
いずれか一方の上記透明基板上に黒色の有機系材料から
なるブラックマトリクスを設け、かつ、上記ブラックマ
トリクス上に平坦化膜を設けたことを特徴とする液晶表
示装置。
【請求項２】上記平坦化膜上にカラーフィルタを設け、
その上に第２の平坦化膜を設けたことを特徴とする請求
項１記載の液晶表示装置。