JPH06160848A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【構成】液晶表示素子の下に配置した導光板（３）と、
導光板（３）の少なくとも１側面に隣接して配置した蛍
光灯（４）と、液晶表示素子と導光板（３）との間に配
置した拡散板（５）と、導光板（３）の下に配置した反
射板（６）とを有し、蛍光灯（４）の近傍の導光板
（３）の下に光の吸収材（１）を設けた構成。 【効果】導光板の長手方向の側面に蛍光灯を隣接配置で
きるので、高輝度化が可能となり、かつ、額縁部の幅を
増大することなく、発光領域端部の輝度むらを抑制でき
るので、輝度が均一でコンパクトなバックライトを提供
できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示素子の下に、
導光板、蛍光灯、拡散板、反射板からなるバックライト
を配置した液晶表示装置に関する。

【０００２】

【従来の技術】例えば、アクティブ・マトリクス方式の
液晶表示装置は、マトリクス状に配列された複数の画素
電極のそれぞれに対応して非線形素子（スイッチング素
子）を設けたものである。各画素における液晶は理論的
には常時駆動（デューティ比 1.0）されているので、時
分割駆動方式を採用している、いわゆる単純マトリクス
方式と比べてアクティブ方式はコントラストが良く、特
にカラー液晶表示装置では欠かせない技術となりつつあ
る。スイッチング素子として代表的なものとしては薄膜
トランジスタ（ＴＦＴ）がある。

【０００３】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、例えば「冗長
構成を採用した12.5型アクティブ・マトリクス方式カラ
ー液晶ディスプレイ」、日経エレクトロニクス、頁193
〜210、1986年12月15日、日経マグロウヒル社発行、で
知られている。

【０００４】従来の液晶表示装置は、それぞれ透明電極
と配向膜等を積層した面が対向するように２枚の透明ガ
ラス基板を重ね合わせ、両基板間に液晶を注入、封止
し、さらに両基板の外側に偏光板を貼り付けてなる液晶
表示素子の下、すなわち、表示画面と反対側に液晶表示
素子に光を照射するためのバックライトが配置してあ
る。バックライトは、液晶表示素子の下に、光源から発
せられる光を光源から離れた方へ導き、光を液晶表示素
子全体に照射させる半透明の合成樹脂からなる導光板を
配置し、この導光板の１側面または対向する２側面に隣
接して光源である１本または２本の冷陰極蛍光灯を配置
する。また、導光板と液晶表示素子との間には、不均一
な光をぼかして拡散し、液晶表示素子に均一に光を照射
するための拡散板を配置し、さらに、導光板の下には、
光を液晶表示素子の方へ反射させる反射板を配置する。

【０００５】

【発明が解決しようとする課題】図１８（ａ）は、従来
の導光板方式のバックライトの平面図、図１８（ｂ）
は、図１８（ａ）のＢ−Ｂ′切断線における断面図であ
る。

【０００６】２はバックライト、３は導光板、４は冷陰
極蛍光灯、５は拡散板、６は反射板、７は発光領域（点
線で囲まれた領域）である。なお、図１８（ａ）におい
て、拡散板５は図示省略した。

【０００７】従来のバックライト２は、導光板３の左右
の向き合う２つの短辺の側面に隣接して（冷陰極蛍光灯
４の長軸と導光板３の辺とが平行になるように）冷陰極
蛍光灯４を１本ずつ２本（または、導光板３の１つの短
辺の側面に隣接して冷陰極蛍光灯４を１本）配置してい
た。なお、冷陰極蛍光灯４の近傍の導光板３の端部（導
光板３の入光面の近傍の端部）は、冷陰極蛍光灯４から
発せられる光が反射板６により反射されて非常に明るく
なる。図１８に示すように、導光板３の短辺の側面に隣
接して冷陰極蛍光灯４を配置する場合は、導光板３の入
光面から発光領域７までの距離が１０〜２０ｍｍ程度確
保できるので、導光板３の入光面の近傍の端部の明るい
部分が発光領域７、すなわち、表示画面に現われなかっ
た。しかし、導光板３の短辺の側面に隣接して冷陰極蛍
光灯４を配置する場合は、長さの短い冷陰極蛍光灯４を
使用しなければならないので、バックライト２の輝度が
低く、薄膜トランジスタ等をスイッチング素子として用
いた開口率の低いアクティブ・マトリクス方式の液晶表
示装置のバックライトとして使用することができなかっ
た。

【０００８】このため、導光板３の上下の向き合う２つ
の長辺の側面に隣接して長い冷陰極蛍光灯４を配置する
ことにより、高輝度化が可能となるが、額縁部（表示画
面の周囲）の縮小化による液晶表示装置のコンパク化を
考慮すると、導光板３の入光面から発光領域７までの距
離は５ｍｍ程度しか確保できない。なお、図１９は、導
光板３の長辺の側面に隣接して冷陰極蛍光灯４を２本配
置した場合の発光領域の輝度変化を示す図である。導光
板３の入光面から発光領域までの距離が５ｍｍ以下にな
ると、導光板３の入光面と発光領域７との距離が近いの
で、冷陰極蛍光灯４から発せられる光の反射板６による
反射により、図１９に示すように、発光領域７の端部が
明るくなり、輝度むらが発生し、バックライト２の輝度
を均一にできなかった。

【０００９】本発明の目的は、高輝度化を図るために、
導光板の長辺の側面に隣接して蛍光灯を配置した場合で
も、額縁部を拡大させずに、輝度むらの発生を抑制し、
輝度を均一にできるバックライトを有する液晶表示装置
を提供することにある。

【００１０】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明は、液晶表示素子の下に配置した導光板
と、上記導光板の少なくとも１側面に隣接して配置した
蛍光灯と、上記液晶表示素子と上記導光板との間に配置
した拡散板と、導光板の下に配置した反射板とを有する
液晶表示装置において、上記蛍光灯の近傍の上記導光板
の下に光の吸収材を設けた液晶表示装置を提供する。

【００１１】

【作用】本発明の液晶表示装置では、導光板の上下の２
つの長辺の側面に隣接して長い蛍光灯を１本ずつ２本配
置できるので、バックライトの高輝度化を図ることがで
き、高輝度が要求されるアクテアィブ・マトリクス方式
の液晶表示装置に適用するのに有利である。また、蛍光
灯の近傍の導光板の下に光吸収材を設けたことにより、
蛍光灯の近傍の導光板の端部における明るい光を光吸収
材により吸収するので、輝度むらを抑制し、バックライ
トの輝度を均一にできる。

【００１２】

【実施例】

（アクティブ・マトリクス液晶表示装置）以下、アクテ
ィブ・マトリクス方式のカラー液晶表示装置にこの発明
を適用した実施例を説明する。なお、以下説明する図面
で、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００１３】図３はこの発明が適用されるアクティブ・
マトリクス方式カラー液晶表示装置の一画素とその周辺
を示す平面図、図４は図３の３−３切断線における断面
を示す図、図５は図３の４−４切断線における断面図で
ある。また、図６には図３に示す画素を複数配置したと
きの平面図を示す。

【００１４】（画素配置）図３に示すように、各画素は
隣接する２本の走査信号線（ゲート信号線または水平信
号線）ＧＬと、隣接する２本の映像信号線（ドレイン信
号線または垂直信号線）ＤＬとの交差領域内（４本の信
号線で囲まれた領域内）に配置されている。各画素は薄
膜トランジスタＴＦＴ、透明画素電極ＩＴＯ１および保
持容量素子Ｃaddを含む。走査信号線ＧＬは列方向に延
在し、行方向に複数本配置されている。映像信号線ＤＬ
は行方向に延在し、列方向に複数本配置されている。

【００１５】（液晶表示素子断面全体構造）図４に示す
ように、液晶ＬＣを基準に下部透明ガラス基板ＳＵＢ１
側には薄膜トランジスタＴＦＴおよび透明画素電極ＩＴ
Ｏ１が形成され、上部透明ガラス基板ＳＵＢ２側にはカ
ラーフィルタＦＩＬ、遮光用ブラックマトリクスパター
ンＢＭが形成されている。下部透明ガラス基板ＳＵＢ１
はたとえば１.１mm程度の厚さで構成されている。ま
た、透明ガラス基板ＳＵＢ１、ＳＵＢ２の両面にはディ
ップ処理等によって形成された酸化シリコン膜ＳＩＯが
設けられている。このため、透明ガラス基板ＳＵＢ１、
ＳＵＢ２の表面に鋭い傷があったとしても、鋭い傷を酸
化シリコン膜ＳＩＯで覆うことができるので、その上に
デポジットされる走査信号線ＧＬ、ブラックマトリクス
ＢＭ等の膜質を均質に保つことができる。

【００１６】図示していないが、液晶封入口を除く透明
ガラス基板ＳＵＢ１、ＳＵＢ２の縁周囲全体に沿って液
晶ＬＣを封止するようにシール材が形成され。シール材
は例えばエポキシ樹脂から成る。上部透明ガラス基板Ｓ
ＵＢ２側の共通透明画素電極ＩＴＯ２は、少なくとも一
個所において、銀ペースト材によって下部透明ガラス基
板ＳＵＢ１側に形成された外部引出配線に接続されてい
る。この外部引出配線は後述するゲート端子ＧＴＭ、ド
レイン端子ＤＴＭと同一製造工程で形成される。

【００１７】配向膜ＯＲＩ１、ＯＲＩ２、透明画素電極
ＩＴＯ１、共通透明画素電極ＩＴＯ２、それぞれの層
は、シール材の内側に形成される。偏光板ＰＯＬ１、Ｐ
ＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ１、上部透
明ガラス基板ＳＵＢ２の外側の表面に形成されている。
液晶ＬＣは液晶分子の向きを設定する下部配向膜ＯＲＩ
１と上部配向膜ＯＲＩ２との間に封入され、シール材に
よってシールされている。下部配向膜ＯＲＩ１は下部透
明ガラス基板ＳＵＢ１側の保護膜ＰＳＶ１の上部に形成
される。

【００１８】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、ブラックマトリクスＢＭ、カラー
フィルタＦＩＬ、保護膜ＰＳＶ２、共通透明画素電極Ｉ
ＴＯ２（ＣＯＭ）および上部配向膜ＯＲＩ２が順次積層
して設けられている。

【００１９】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、その後下部透明ガラス基板ＳＵＢ１
と上部透明ガラス基板ＳＵＢ２とを重ね合わせ、下部透
明ガラス基板ＳＵＢ１と上部透明ガラス基板ＳＵＢ２と
の間に液晶ＬＣを封入することによって組み立てられ
る。

【００２０】（バックライト）図１は、本発明の一実施
例の液晶表示装置のバックライトの平面図、図１（ｂ）
は、図１（ａ）のＡ−Ａ′切断線における断面図、図２
は、図１に示したバックライトの発光領域の輝度変化を
示す図である。

【００２１】２はバックライト、３は導光板、４は冷陰
極蛍光灯、５は拡散板、６は反射板、７は発光領域（点
線で囲んだ領域）、１は光吸収材（図１（ａ）において
は、斜線を付して示す）である。なお、図１（ａ）にお
いて、拡散板５は図示省略した。

【００２２】本実施例では、図１（ａ）、（ｂ）に示す
ように、導光板３の上下の２つの長辺の側面に隣接して
冷陰極蛍光灯４を１本ずつ２本配置し、２本の冷陰極蛍
光灯４のそれぞれ近傍の導光板３の下、すなわち、導光
板３と反射板６との間に、光の吸収材１を設けた。光吸
収材１は、例えば、黒色の粘着テープを貼り付けたり、
黒色インクで印刷したりして設ける。

【００２３】本実施例では、導光板３の上下の２つの長
辺の側面に隣接して長い冷陰極蛍光灯４を１本ずつ２本
配置したので、バックライト２の高輝度化を図ることが
できる。したがって、高輝度が要求されるアクテアィブ
・マトリクス方式の液晶表示装置に適用するのに有利で
ある。

【００２４】なお、導光板３の上下の２つの長辺の側面
に隣接して２本の冷陰極蛍光灯４を配置する場合、額縁
部の縮小化による液晶表示装置のコンパク化を考慮する
と、導光板３の入光面から発光領域７までの距離が５ｍ
ｍ程度しか確保できず、従来のバックライトでは、導光
板の入光面の近傍の端部の明るい部分が発光領域に現わ
れ、輝度むらが発生した。しかし、本実施例では、冷陰
極蛍光灯４の近傍の導光板３と反射板６との間に光吸収
材１を設けたことにより、導光板３の入光面の近傍の端
部における冷陰極蛍光灯４の光を光吸収材１により吸収
し、反射板６による反射を防止するので、図２に示すよ
うに、発光領域７の端部の輝度むらを抑制し、輝度曲線
が全体的にフラットとなり、バックライト２の輝度を均
一にできる。導光体３の入光面近傍の端部における冷陰
極蛍光灯４の光の反射は、導光板３の裏面に形成された
拡散性パターンの形状、大きさ、密度に関係なく発生す
る。入光面近傍の輝度むらを抑制するために、反射板の
材質を変更することが考えられるが、例えば反射板を白
色系から黒色系に変更すると、バックライトの全体輝度
が低下する。本実施例では、冷陰極蛍光灯４から発せら
れる光が反射板６により反射される部分に光吸収材を選
択的に設けることにより、高輝度を維持し、輝度むらを
なくした。また、額縁部の幅を大きくしなくて済むの
で、コンパクトなバックライトおよび液晶表示装置を提
供できる。このように、本実施例では、高輝度で、輝度
が均一で、かつ、コンパクトなバックライトを提供でき
る。

【００２５】（薄膜トランジスタＴＦＴ）薄膜トランジ
スタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加す
ると、ソース−ドレイン間のチャネル抵抗が小さくな
り、バイアスを零にすると、チャネル抵抗は大きくなる
ように動作する。

【００２６】各画素の薄膜トランジスタＴＦＴは、画素
内において２つ(複数)に分割され、薄膜トランジスタ
（分割薄膜トランジスタ）ＴＦＴ１およびＴＦＴ２で構
成されている。薄膜トランジスタＴＦＴ１、ＴＦＴ２の
それぞれは実質的に同一サイズ（チャネル長、チャネル
幅が同じ）で構成されている。この分割された薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれは、ゲート電極
ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、intrinsic、導
電型決定不純物がドープされていない）非晶質シリコン
（Ｓｉ）からなるｉ型半導体層ＡＳ、一対のソース電極
ＳＤ１、ドレイン電極ＳＤ２を有す。なお、ソース、ド
レインは本来その間のバイアス極性によって決まるもの
で、この液晶表示装置の回路ではその極性は動作中反転
するので、ソース、ドレインは動作中入れ替わると理解
されたい。しかし、以下の説明では、便宜上一方をソー
ス、他方をドレインと固定して表現する。

【００２７】（ゲート電極ＧＴ）ゲート電極ＧＴは図７
（図３の第２導電膜ｇ２およびｉ型半導体層ＡＳのみを
描いた平面図）に示すように、走査信号線ＧＬから垂直
方向（図３および図７において上方向）に突出する形状
で構成されている（Ｔ字形状に分岐されている）。ゲー
ト電極ＧＴは薄膜トランジスタＴＦＴ１、ＴＦＴ２のそ
れぞれの能動領域を越えてるよう突出している。薄膜ト
ランジスタＴＦＴ１、ＴＦＴ２のそれぞれのゲート電極
ＧＴは、一体に（共通ゲート電極として）構成されてお
り、走査信号線ＧＬに連続して形成されている。本例で
は、ゲート電極ＧＴは、単層の第２導電膜ｇ２で形成さ
れている。第２導電膜ｇ２はたとえばスパッタで形成さ
れたアルミニウム（Ａｌ）膜を用い、１０００〜５５０
０Å程度の膜厚で形成する。また、ゲート電極ＧＴ上に
はＡｌの陽極酸化膜ＡＯＦが設けられている。

【００２８】このゲート電極ＧＴは図３、図４および図
７に示されているように、ｉ型半導体層ＡＳを完全に覆
うよう（下方からみて）それより大き目に形成される。
したがって、下部透明ガラス基板ＳＵＢ１の下方に蛍光
灯等のバックライト（図１参照）を取り付けた場合、こ
の不透明なＡｌからなるゲート電極ＧＴが影となって、
ｉ型半導体層ＡＳにはバックライト光が当たらず、光照
射による導電現象すなわち薄膜トランジスタＴＦＴのオ
フ特性劣化は起きにくくなる。なお、ゲート電極ＧＴの
本来の大きさは、ソース電極ＳＤ１とドレイン電極ＳＤ
２との間をまたがるに最低限必要な（ゲート電極ＧＴと
ソース電極ＳＤ１、ドレイン電極ＳＤ２との位置合わせ
余裕分も含めて）幅を持ち、チャネル幅Ｗを決めるその
奥行き長さはソース電極ＳＤ１とドレイン電極ＳＤ２と
の間の距離（チャネル長）Ｌとの比、すなわち相互コン
ダクタンスgmを決定するファクタＷ／Ｌをいくつにする
かによって決められる。この液晶表示装置におけるゲー
ト電極ＧＴの大きさはもちろん、上述した本来の大きさ
よりも大きくされる。

【００２９】（走査信号線ＧＬ）走査信号線ＧＬは第２
導電膜ｇ２で構成されている。この走査信号線ＧＬの第
２導電膜ｇ２はゲート電極ＧＴの第２導電膜ｇ２と同一
製造工程で形成され、かつ一体に構成されている。ま
た、走査信号線ＧＬ上にもＡｌの陽極酸化膜ＡＯＦが設
けられている。

【００３０】（絶縁膜ＧＩ）絶縁膜ＧＩは薄膜トランジ
スタＴＦＴ１、ＴＦＴ２のそれぞれのゲート絶縁膜とし
て使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走査
信号線ＧＬの上層に形成されている。絶縁膜ＧＩはたと
えばプラズマＣＶＤで形成された窒化シリコン膜を用
い、１２００〜２７００Åの膜厚（この液晶表示装置で
は、２０００Å程度の膜厚）で形成する。

【００３１】（ｉ型半導体層ＡＳ）ｉ型半導体層ＡＳ
は、図７に示すように、複数に分割された薄膜トランジ
スタＴＦＴ１、ＴＦＴ２のそれぞれのチャネル形成領域
として使用される。ｉ型半導体層ＡＳは非晶質シリコン
膜または多結晶シリコン膜で形成し、２００〜２２００
Åの膜厚（この液晶表示装置では、２０００Å程度の膜
厚）で形成する。

【００３２】このｉ型半導体層ＡＳは、供給ガスの成分
を変えてＳｉ₃Ｎ₄からなるゲート絶縁膜として使用され
る絶縁膜ＧＩの形成に連続して、同じプラズマＣＶＤ装
置で、しかもそのプラズマＣＶＤ装置から外部に露出す
ることなく形成される。また、オーミックコンタクト用
のリン（Ｐ）を２.５％ドープしたＮ(＋)型半導体層ｄ
０（図４）も同様に連続して２００〜５００Åの膜厚
（この液晶表示装置では、３００Å程度の膜厚）で形成
される。しかる後、下部透明ガラス基板ＳＵＢ１はＣＶ
Ｄ装置から外に取り出され、写真処理技術によりＮ(＋)
型半導体層ｄ０およびｉ型半導体層ＡＳは図３、図４お
よび図７に示すように独立した島状にパターニングされ
る。

【００３３】ｉ型半導体層ＡＳは、図３および図７に示
すように、走査信号線ＧＬと映像信号線ＤＬとの交差部
（クロスオーバ部）の両者間にも設けられている。この
交差部のｉ型半導体層ＡＳは交差部における走査信号線
ＧＬと映像信号線ＤＬとの短絡を低減する。

【００３４】（透明画素電極ＩＴＯ１）透明画素電極Ｉ
ＴＯ１は液晶表示素子の画素電極の一方を構成する。

【００３５】透明画素電極ＩＴＯ１は薄膜トランジスタ
ＴＦＴ１のソース電極ＳＤ１および薄膜トランジスタＴ
ＦＴ２のソース電極ＳＤ１の両方に接続されている。こ
のため、薄膜トランジスタＴＦＴ１、ＴＦＴ２のうちの
１つに欠陥が発生しても、その欠陥が副作用をもたらす
場合はレーザ光等によって適切な箇所を切断し、そうで
ない場合は他方の薄膜トランジスタが正常に動作してい
るので放置すれば良い。なお、２つの薄膜トランジスタ
ＴＦＴ１、ＴＦＴ２に同時に欠陥が発生することは稀で
あり、このような冗長方式により点欠陥や線欠陥の確率
を極めて小さくすることができる。透明画素電極ＩＴＯ
１は第１導電膜ｄ１によって構成されており、この第１
導電膜ｄ１はスパッタリングで形成された透明導電膜
（Indium-Tin-Oxide ＩＴＯ：ネサ膜）からなり、１０
００〜２０００Åの膜厚（この液晶表示装置では、１４
００Å程度の膜厚）で形成される。

【００３６】（ソース電極ＳＤ１、ドレイン電極ＳＤ
２）複数に分割された薄膜トランジスタＴＦＴ１、ＴＦ
Ｔ２のそれぞれのソース電極ＳＤ１とドレイン電極ＳＤ
２とは、図３、図４および図８（図３の第１〜第３導電
膜ｄ１〜ｄ３のみを描いた平面図）に示すように、ｉ型
半導体層ＡＳ上にそれぞれ離隔して設けられている。

【００３７】ソース電極ＳＤ１、ドレイン電極ＳＤ２の
それぞれは、Ｎ(＋)型半導体層ｄ０に接触する下層側か
ら、第２導電膜ｄ２、第３導電膜ｄ３を順次重ね合わせ
て構成されている。ソース電極ＳＤ１の第２導電膜ｄ２
および第３導電膜ｄ３は、ドレイン電極ＳＤ２の第２導
電膜ｄ２および第３導電膜ｄ３と同一製造工程で形成さ
れる。

【００３８】第２導電膜ｄ２はスパッタで形成したクロ
ム（Ｃｒ）膜を用い、５００〜１０００Åの膜厚（この
液晶表示装置では、６００Å程度の膜厚）で形成する。
Ｃｒ膜は膜厚を厚く形成するとストレスが大きくなるの
で、２０００Å程度の膜厚を越えない範囲で形成する。
Ｃｒ膜はＮ(＋)型半導体層ｄ０との接触が良好である。
Ｃｒ膜は後述する第３導電膜ｄ３のＡｌがＮ(＋)型半導
体層ｄ０に拡散することを防止するいわゆるバリア層を
構成する。第２導電膜ｄ２として、Ｃｒ膜の他に高融点
金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイ
ド（ＭｏＳｉ₂、ＴｉＳｉ₂、ＴａＳｉ₂、ＷＳｉ₂）膜を
用いてもよい。

【００３９】第３導電膜ｄ３はＡｌのスパッタリングで
３０００〜５０００Åの膜厚（この液晶表示装置では、
４０００Å程度の膜厚）に形成される。Ａｌ膜はＣｒ膜
に比べてストレスが小さく、厚い膜厚に形成することが
可能で、ソース電極ＳＤ１、ドレイン電極ＳＤ２および
映像信号線ＤＬの抵抗値を低減するように構成されてい
る。第３導電膜ｄ３として純Ａｌ膜の他にシリコンや銅
（Ｃｕ）を添加物として含有させたＡｌ膜を用いてもよ
い。

【００４０】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ(＋)型半導体層ｄ０が除去される。つまり、
ｉ型半導体層ＡＳ上に残っていたＮ(＋)型半導体層ｄ０
は第２導電膜ｄ２、第３導電膜ｄ３以外の部分がセルフ
アラインで除去される。このとき、Ｎ(＋)型半導体層ｄ
０はその厚さ分は全て除去されるようエッチングされる
ので、ｉ型半導体層ＡＳも若干その表面部分がエッチン
グされるが、その程度はエッチング時間で制御すればよ
い。

【００４１】ソース電極ＳＤ１は透明画素電極ＩＴＯ１
に接続されている。ソース電極ＳＤ１は、ｉ型半導体層
ＡＳ段差（第２導電膜ｇ２の膜厚、陽極酸化膜ＡＯＦの
膜厚、ｉ型半導体層ＡＳの膜厚およびＮ(＋)型半導体層
ｄ０の膜厚を加算した膜厚に相当する段差）に沿って構
成されている。具体的には、ソース電極ＳＤ１は、ｉ型
半導体層ＡＳの段差に沿って形成された第２導電膜ｄ２
と、この第２導電膜ｄ２の上部に形成した第３導電膜ｄ
３とで構成されている。ソース電極ＳＤ１の第３導電膜
ｄ３は第２導電膜ｄ２のＣｒ膜がストレスの増大から厚
く形成できず、ｉ型半導体層ＡＳの段差形状を乗り越え
られないので、このｉ型半導体層ＡＳを乗り越えるため
に構成されている。つまり、第３導電膜ｄ３は厚く形成
することでステップカバレッジを向上している。第３導
電膜ｄ３は厚く形成できるので、ソース電極ＳＤ１の抵
抗値（ドレイン電極ＳＤ２や映像信号線ＤＬについても
同様）の低減に大きく寄与している。

【００４２】（保護膜ＰＳＶ１）薄膜トランジスタＴＦ
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜ＰＳＶ１はたとえばプラズマＣＶＤ装置で形成した酸
化シリコン膜や窒化シリコン膜で形成されており、１μ
ｍ程度の膜厚で形成する。

【００４３】（遮光膜ＢＭ）上部透明ガラス基板ＳＵＢ
２側には、外部光（図３では上方からの光）がチャネル
形成領域として使用されるｉ型半導体層ＡＳに入射され
ないように、遮光膜ＢＭが設けられ、遮光膜ＢＭは図９
のハッチングに示すようなパターンとされている。な
お、図９は図３におけるＩＴＯ膜からなる第１導電膜ｄ
１、カラーフィルタＦＩＬおよび遮光膜ＢＭのみを描い
た平面図である。遮光膜ＢＭは光に対する遮蔽性が高い
たとえばアルミニウム膜やクロム膜等で形成されてお
り、この液晶表示装置ではクロム膜がスパッタリングで
１３００Å程度の膜厚に形成される。

【００４４】したがって、薄膜トランジスタＴＦＴ１、
ＴＦＴ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭお
よび大き目のゲート電極ＧＴによってサンドイッチにさ
れ、その部分は外部の自然光やバックライト光が当たら
なくなる。遮光膜ＢＭは図９のハッチング部分で示すよ
うに、画素の周囲に形成され、つまり遮光膜ＢＭは格子
状に形成され（ブラックマトリクス）、この格子で１画
素の有効表示領域が仕切られている。したがって、各画
素の輪郭が遮光膜ＢＭによってはっきりとし、コントラ
ストが向上する。つまり、遮光膜ＢＭはｉ型半導体層Ａ
Ｓに対する遮光とブラックマトリクスとの２つの機能を
もつ。

【００４５】また、透明画素電極ＩＴＯ１のラビング方
向の根本側のエッジ部に対向する部分（図３右下部分）
が遮光膜ＢＭによって遮光されているから、上記部分に
ドメインが発生したとしても、ドメインが見えないの
で、表示特性が劣化することはない。

【００４６】なお、バックライトを上部透明ガラス基板
ＳＵＢ２側に取り付け、下部透明ガラス基板ＳＵＢ１を
観察側（外部露出側）とすることもできる。

【００４７】（カラーフィルタＦＩＬ）カラーフィルタ
ＦＩＬはアクリル樹脂等の樹脂材料で形成される染色基
材に染料を着色して構成されている。カラーフィルタＦ
ＩＬは画素に対向する位置にストライプ状に形成され
（図１０）、染め分けられている（図１０は図６の第１
導電膜膜ｄ１、遮光膜ＢＭおよびカラーフィルタＦＩＬ
のみを描いたもので、Ｂ、Ｒ、Ｇの各カラーフィルター
ＦＩＬはそれぞれ、４５°、１３５°、クロスのハッチ
を施してある）。カラーフィルタＦＩＬは図９、１０に
示すように透明画素電極ＩＴＯ１の全てを覆うように大
き目に形成され、遮光膜ＢＭはカラーフィルタＦＩＬお
よび透明画素電極ＩＴＯ１のエッジ部分と重なるよう透
明画素電極ＩＴＯ１の周縁部より内側に形成されてい
る。

【００４８】カラーフィルタＦＩＬは次のように形成す
ることができる。まず、上部透明ガラス基板ＳＵＢ２の
表面に染色基材を形成し、フォトリソグラフィ技術で赤
色フィルタ形成領域以外の染色基材を除去する。この
後、染色基材を赤色染料で染め、固着処理を施し、赤色
フィルタＲを形成する。つぎに、同様な工程を施すこと
によって、緑色フィルタＧ、青色フィルタＢを順次形成
する。

【００４９】（保護膜ＰＳＶ２）保護膜ＰＳＶ２はカラ
ーフィルタＦＩＬを異なる色に染め分けた染料が液晶Ｌ
Ｃに漏れることを防止するために設けられている。保護
膜ＰＳＶ２は例えばアクリル樹脂、エポキシ樹脂等の透
明樹脂材料で形成されている。

【００５０】（共通透明画素電極ＩＴＯ２）共通透明画
素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に画
素ごとに設けられた透明画素電極ＩＴＯ１に対向し、液
晶ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透明
画素電極ＩＴＯ２との間の電位差（電界）に応答して変
化する。この共通透明画素電極ＩＴＯ２にはコモン電圧
Ｖcomが印加されるように構成されている。コモン電圧
Ｖcomは映像信号線ＤＬに印加されるロウレベルの駆動
電圧Ｖｄminとハイレベルの駆動電圧Ｖｄmaxとの中間電
位である。

【００５１】（ゲート端子部）図１１は表示マトリクス
の走査信号線ＧＬからその外部接続端子ＧＴＭまでの接
続構造を示す図であり、（Ａ）は平面であり（Ｂ）は
（Ａ）のＢ−Ｂ切断線における断面を示している。な
お、同図は図６のマトリクスを基準にすれば基板ＳＵＢ
１の左端付近を示すものである。

【００５２】ＡＯは写真処理用のマスクパターン、言い
換えれば選択的陽極酸化のホトレジストパターンであ
る。従って、このホトレジストは陽極酸化後除去され、
図に示すパターンＡＯは完成品としては残らないが、ゲ
ート配線ＧＬには断面図に示すように酸化膜ＡＯＦが選
択的に形成されるのでその軌跡が残る。平面図におい
て、ホトレジストの境界線ＡＯを基準にして左側はレジ
ストで覆い陽極酸化をしない領域、右側はレジストから
露出され陽極酸化される領域である。陽極酸化されたＡ
Ｌ層ｇ２は表面にその酸化物Ａｌ₂Ｏ₃膜ＡＯＦが形成さ
れ下方の導電部は体積が減少する。勿論、陽極酸化はそ
の導電部が残るように適切な時間、電圧などを設定して
行われる。マスクパターンＡＯは前述したように、走査
線ＧＬに単一の直線では交差せず、クランク状に折れ曲
がって交差させている。

【００５３】図中ＡＬ層ｇ２は、判り易くするためハッ
チを施してあるが、陽極化成されない領域は櫛状にパタ
ーニングされている。これは、Ａｌ層の幅が広いと表面
にホイスカが発生するので、１本１本の幅は狭くし、そ
れらを複数本並列に束ねた構成とすることにより、ホイ
スカの発生を防ぎつつ、断線の確率や導電率の犠牲を最
低限に押さえる狙いである。従って、本例では櫛の根本
に相当する部分もマスクＡＯに沿ってずらしている。

【００５４】ゲート端子ＧＴＭは酸化珪素ＳＩＯ層と接
着性の良いＣｒ層ｇ１と、更にその表面を保護し画素電
極ＩＴＯ１と同レベル（同層、同時形成）の透明導電層
ｄ１とで構成されている。なお、ゲート絶縁膜ＧＩ上及
びその側面部に形成された導電層ｄ２及びｄ３は、導電
層ｄ３やｄ２のエッチング時ピンホール等が原因で導電
層ｇ２やｇ１が一緒にエッチングされないようその領域
をホトレジストで覆っていた結果として残っているもの
である。又、ゲート絶縁膜ＧＩを乗り越えて右方向に延
長されたＩＴＯ層ｄ１は同様な対策を更に万全とさせた
ものである。

【００５５】平面図において、ゲート絶縁膜ＧＩはその
境界線よりも右側に、保護膜ＰＳＶ１もその境界線より
も右側に形成されており、左端に位置する端子部ＧＴＭ
はそれらから露出し外部回路との電気的接触ができるよ
うになっている。図では、ゲート線ＧＬとゲート端子の
一つの対のみが示されているが、実際はこのような対が
図で上下に複数本並べられ、図でゲート端子の左端は、
製造過程では、基板の切断領域を越えて延長され短絡さ
れる。製造過程におけるこのような短絡は陽極化成時の
給電と、配向膜ＯＲＩ１のラビング時等の静電破壊防止
に役立つ。

【００５６】（ドレイン端子ＤＴＭ）図１２は映像信号
線ＤＬからその外部接続端子ＤＴＭまでの接続を示す図
であり、（Ａ）はその平面を示し、（Ｂ）は（Ａ）のＢ
−Ｂ切断線における断面を示す。同図は、図６のマトリ
クスを基準にすれば基板ＳＵＢ１の上端部及び下端部を
示しており、便宜上方向は変えてあるが左端方向が基板
ＳＵＢ１の上端部又は下端部に該当する。

【００５７】ＴＳＴｄは検査端子でありここには外部回
路は接続されない。検査端子ＴＳＴｄと外部接続ドレイ
ン端子ＤＴＭは上下方向に千鳥状に複数交互に配列さ
れ、検査端子ＴＳＴｄは図に示すとおり基板ＳＵＢ１の
端部に到達することなく終端しているが、ドレイン端子
ＤＴＭは基板ＳＵＢ１の切断線を越えて更に延長され、
製造過程中は静電破壊防止のためその全てが互いに短絡
される。図中検査端子ＴＳＴｄが存在する映像信号線Ｄ
Ｌのマトリクスを挟んで反対側にはドレイン接続端子が
接続され、逆にドレイン接続端子ＤＴＭが存在する映像
信号線ＤＬのマトリクスを挟んで反対側には検査端子が
接続されるドレイン接続端子ＤＴＭは前述したゲート端
子ＧＴＭと同様な理由でＣｒ層ｇ１及びＩＴＯ層ｄ１の
２層で形成されており、ゲート絶縁膜ＧＩを除去した部
分で映像信号線ＤＬと接続されている。ゲート絶縁膜Ｇ
Ｉの端部上に形成された半導体層ＡＳはゲート絶縁膜Ｇ
Ｉの縁をテーパ状にエッチングするためのものである。
端子ＤＴＭ上では外部回路との接続を行うため保護膜Ｐ
ＳＶ１は勿論のこと取り除かれている。ＡＯは前述した
陽極酸化マスクでありその境界線はマトリクス全体をを
大きく囲むように形成され、図ではその境界線から左側
がマスクで覆われるが、この図で覆われない部分には層
ｇ２が存在しないのでこのパターンは直接は関係しな
い。

【００５８】（保持容量素子Ｃaddの構造）透明画素電
極ＩＴＯ１は、薄膜トランジスタＴＦＴと接続される端
部と反対側の端部において、隣りの走査信号線ＧＬと重
なるように形成されている。この重ね合わせは、図５か
らも明らかなように、透明画素電極ＩＴＯ１を一方の電
極ＰＬ２とし、隣りの走査信号線ＧＬを他方の電極ＰＬ
１とする保持容量素子（静電容量素子）Ｃaddを構成す
る。この保持容量素子Ｃaddの誘電体膜は、薄膜トラン
ジスタＴＦＴのゲート絶縁膜として使用される絶縁膜Ｇ
Ｉおよび陽極酸化膜ＡＯＦで構成されている。

【００５９】保持容量素子Ｃaddは、図７からも明らか
なように、走査信号線ＧＬの第２導電膜ｇ２の幅を広げ
た部分に形成されている。なお、映像信号線ＤＬと交差
する部分の第２導電膜ｇ２は映像信号線ＤＬとの短絡の
確率を小さくするため細くされている。保持容量素子Ｃ
addの電極ＰＬ１の段差部において透明画素電極ＩＴＯ
１が断線しても、その段差をまたがるように形成された
第２導電膜ｄ２および第３導電膜ｄ３で構成された島領
域によってその不良は補償される。この島領域は、開口
率を低下しないように、できる限り小さく構成する。

【００６０】（表示装置全体等価回路）表示マトリクス
部の等価回路とその周辺回路の結線図を図１３に示す。
同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ＡＲは複数の画素を二次元状に配列し
たマトリクス・アレイである。

【００６１】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，…，endは走査タイミングの順序に従って
付加されている。

【００６２】映像信号線Ｘ（添字省略）は交互に上側
（または奇数）映像信号駆動回路Ｈｅ、下側（または偶
数）映像信号駆動回路Ｈｏに接続されている。

【００６３】走査信号線Ｙ（添字省略）は垂直走査回路
Ｖに接続されている。

【００６４】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。

【００６５】（保持容量素子Ｃaddの等価回路とその動
作）図３に示される画素の等価回路を図１４に示す。図
１４において、Ｃgsは薄膜トランジスタＴＦＴのゲート
電極ＧＴとソース電極ＳＤ１との間に形成される寄生容
量である。寄生容量Ｃgsの誘電体膜は絶縁膜ＧＩおよび
陽極酸化膜ＡＯＦである。Ｃpixは透明画素電極ＩＴＯ
１（ＰＩＸ）と共通透明画素電極ＩＴＯ２（ＣＯＭ）と
の間に形成される液晶容量である。液晶容量Ｃpixの誘
電体膜は液晶ＬＣ、保護膜ＰＳＶ１および配向膜ＯＲＩ
１、ＯＲＩ２である。Ｖlcは中点電位である。

【００６６】保持容量素子Ｃaddは、薄膜トランジスタ
ＴＦＴがスイッチングするとき、中点電位（画素電極電
位）Ｖlcに対するゲート電位変化ΔＶgの影響を低減す
るように働く。この様子を式で表すと、次式のようにな
る。

【００６７】 ΔＶlc＝{Ｃgs/(Ｃgs+Ｃadd+Ｃpix)}×ΔＶg ここで、ΔＶlcはΔＶgによる中点電位の変化分を表わ
す。この変化分ΔＶlcは液晶ＬＣに加わる直流成分の原
因となるが、保持容量Ｃaddを大きくすればする程、そ
の値を小さくすることができる。また、保持容量素子Ｃ
addは放電時間を長くする作用もあり、薄膜トランジス
タＴＦＴがオフした後の映像情報を長く蓄積する。液晶
ＬＣに印加される直流成分の低減は、液晶ＬＣの寿命を
向上し、液晶表示画面の切り替え時に前の画像が残るい
わゆる焼き付きを低減することができる。

【００６８】前述したように、ゲート電極ＧＴはｉ型半
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面
積が増え、したがって寄生容量Ｃgsが大きくなり、中点
電位Ｖlcはゲート（走査）信号Ｖgの影響を受け易くな
るという逆効果が生じる。しかし、保持容量素子Ｃadd
を設けることによりこのデメリットも解消することがで
きる。

【００６９】保持容量素子Ｃaddの保持容量は、画素の
書込特性から、液晶容量Ｃpixに対して４〜８倍（４・Ｃ
pix＜Ｃadd＜８・Ｃpix）、寄生容量Ｃgsに対して８〜３
２倍（８・Ｃgs＜Ｃadd＜３２・Ｃgs）程度の値に設定す
る。

【００７０】（保持容量素子Ｃadd電極線の結線方法）
保持容量電極線としてのみ使用される初段の走査信号線
ＧＬ（Ｙ₀）は、図１３に示すように、共通透明画素電
極ＩＴＯ２（Ｖcom）に接続する。基板ＳＵＢ２の共通
透明画素電極ＩＴＯ２は、前述したように、液晶表示装
置の周縁部において銀ペースト材によって基板ＳＵＢ１
の外部引出配線に接続されているので、初段の走査信号
線ＧＬ（Ｙ₀）は基板ＳＵＢ１側でその外部引出配線に
接続すれば良い。或いは、初段の保持容量電極線Ｙ₀は
最終段の走査信号線Ｙendに接続、Ｖcom以外の直流電位
点（交流接地点）に接続するかまたは垂直走査回路Ｖか
ら１つ余分に走査パルスＹ₀を受けるように接続しても
よい。

【００７１】（製造方法）つぎに、上述した液晶表示装
置の基板ＳＵＢ１側の製造方法について図１５〜図１７
を参照して説明する。なお同図において、中央の文字は
工程名の略称であり、左側は図４に示す画素部分、右側
は図１１に示すゲート端子付近の断面形状でみた加工の
流れを示す。工程Ｄを除き工程Ａ〜工程Ｉは各写真処理
に対応して区分けしたもので、各工程のいずれの断面図
も写真処理後の加工が終わりフォトレジストを除去した
段階を示している。なお、写真処理とは本説明ではフォ
トレジストの塗布からマスクを使用した選択露光を経て
それを現像するまでの一連の作業を示すものとし、繰返
しの説明は避ける。以下区分けした工程に従って、説明
する。

【００７２】工程Ａ、図１５ ７０５９ガラス（商品名）からなる下部透明ガラス基板
ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処理
により設けたのち、５００℃、６０分間のベークを行な
う。下部透明ガラス基板ＳＵＢ１上に膜厚が１１００Å
のクロムからなる第１導電膜ｇ１をスパッタリングによ
り設け、写真処理後、エッチング液として硝酸第２セリ
ウムアンモニウム溶液で第１導電膜ｇ１を選択的にエッ
チングする。それによって、ゲート端子ＧＴＭ、ドレイ
ン端子ＤＴＭ、ゲート端子ＧＴＭを接続する陽極酸化バ
スライン（図示せず）、ドレイン端子ＤＴＭを短絡する
バスライン（図示せず）、陽極酸化バスラインに接続さ
れた陽極酸化パッド（図示せず）を形成する。

【００７３】工程Ｂ、図１５ 膜厚が２８００ÅのＡｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓ
ｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃｕ等からなる第２導電膜ｇ２
をスパッタリングにより設ける。写真処理後、リン酸と
硝酸と氷酢酸との混酸液で第２導電膜ｇ２を選択的にエ
ッチングする。

【００７４】工程Ｃ、図１５ 写真処理後（前述した陽極酸化マスクＡＯ形成後）、３
％酒石酸をアンモニアによりＰＨ６.２５±０.０５に調
整した溶液をエチレングリコール液で１：９に稀釈した
液からなる陽極酸化液中に基板ＳＵＢ１を浸漬し、化成
電流密度が０.５ｍＡ／ｃｍ²になるように調整する（定
電流化成）。次に所定のＡｌ₂Ｏ₃膜厚が得られるのに必
要な化成電圧１２５Ｖに達するまで陽極酸化を行う。そ
の後この状態で数１０分保持することが望ましい（定電
圧化成）。これは均一なＡｌ₂Ｏ₃膜を得る上で大事なこ
とである。それによって、導電膜ｇ２を陽極酸化され、
走査信号線ＧＬ、ゲート電極ＧＴおよび電極ＰＬ１上に
膜厚が１８００Åの陽極酸化膜ＡＯＦが形成される 工程Ｄ、図１６ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して、膜厚が３００ÅのＮ(＋)型非晶質Ｓｉ膜を設
ける。

【００７５】工程Ｅ、図１６ 写真処理後、ドライエッチングガスとしてＳＦ₆、ＣＣ
ｌ₄を使用してＮ(＋)型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ
膜を選択的にエッチングすることにより、ｉ型半導体層
ＡＳの島を形成する。

【００７６】工程Ｆ、図１６ 写真処理後、ドライエッチングガスとしてＳＦ₆を使用
して、窒化Ｓｉ膜を選択的にエッチングする。

【００７７】工程Ｇ、図１７ 膜厚が１４００ÅのＩＴＯ膜からなる第１導電膜ｄ１を
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で第１導電膜ｄ１を選択
的にエッチングすることにより、ゲート端子ＧＴＭ、ド
レイン端子ＤＴＭの最上層および透明画素電極ＩＴＯ１
を形成する。

【００７８】工程Ｈ、図１７ 膜厚が６００ÅのＣｒからなる第２導電膜ｄ２をスパッ
タリングにより設け、さらに膜厚が４０００ÅのＡｌ−
Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃ
ｕ等からなる第３導電膜ｄ３をスパッタリングにより設
ける。写真処理後、第３導電膜ｄ３を工程Ｂと同様な液
でエッチングし、第２導電膜ｄ２を工程Ａと同様な液で
エッチングし、映像信号線ＤＬ、ソース電極ＳＤ１、ド
レイン電極ＳＤ２を形成する。つぎに、ドライエッチン
グ装置にＣＣｌ₄、ＳＦ₆を導入して、Ｎ(＋)型非晶質Ｓ
ｉ膜をエッチングすることにより、ソースとドレイン間
のＮ(＋)型半導体層ｄ０を選択的に除去する。

【００７９】工程Ｉ、図１７ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設け
る。写真処理後、ドライエッチングガスとしてＳＦ₆を
使用した写真蝕刻技術で窒化Ｓｉ膜を選択的にエッチン
グすることによって、保護膜ＰＳＶ１を形成する。

【００８０】（変形例）前述の実施例では、Ａｌゲ−ト
配線上のホトレジパタンを、クランク形状で構成した
が、この形状にとらわれるものではない。要はホトレジ
パタンに剥離が発生し進行する時に、これを止める形状
なら矩形、三角形、円形、台形等の単独または組合せで
構成してもよい。

【００８１】（応用範囲）以上、本発明者によってなさ
れた発明を、実施例に基づき具体的に説明したが、この
発明は、前記実施例に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。

【００８２】例えば、前述の実施例では最も大きい量産
効果が期待できる液晶表示装置で説明したが、本発明は
それに限らず、薄膜トランジスタを使用した密着式フォ
トセンサー、エレクトロルミネセント表示装置等の薄膜
デバイスにも適用できる。

【００８３】また、図１に示した実施例においては、蛍
光灯として冷陰極蛍光灯４を使用したが、その代わりに
熱陰極蛍光灯を使用してもよい。また、蛍光灯を２本設
けた場合を示したが、蛍光灯を１本設ける場合にも適用
可能である。また、導光体３の長辺に隣接して蛍光灯を
配置したが、短辺に隣接して配置するバックライトにも
適用可能である。また、光吸収材１は、黒色の粘着テー
プや黒色インクによる印刷に限定されない。また、図１
（ｂ）に示した光吸収材１の下には反射板６がなくても
よい。さらに、薄膜トランジスタ等をスイッチング素子
として用いるアクティブ・マトリクス方式の液晶表示装
置に限らず、単純マトリクス方式の液晶表示装置にも適
用可能である。

【００８４】

【発明の効果】以上説明したように、本発明では、導光
板の長手方向の側面に蛍光灯を隣接配置できるので、高
輝度化が可能となり、かつ、額縁部の幅を増大すること
なく、発光領域端部の輝度むらを抑制できるので、輝度
が均一でコンパクトなバックライトを提供できる。

【図面の簡単な説明】

【図１】（ａ）は、本発明の一実施例の液晶表示装置の
バックライトの平面図、（ｂ）は、（ａ）のＡ−Ａ′切
断線における断面図である。

【図２】図１に示したバックライトの発光領域の輝度変
化を示す図である。

【図３】この発明が適用されるアクティブ・マトリック
ス方式のカラー液晶表示装置の液晶表示素子の一画素と
その周辺を示す要部平面図である。

【図４】図３の３−３切断線下における１画素とその周
辺を示す断面図である。

【図５】図３の４−４切断線における付加容量Ｃaddの
断面図である。

【図６】図３に示す画素を複数配置した液晶表示素子の
要部平面図である。

【図７】図３に示す画素の層ｇ２，ＡＳのみを描いた平
面図である。

【図８】図３に示す画素の層ｄ１，ｄ２，ｄ３のみを描
いた平面図である。

【図９】図３に示す画素の画素電極層、遮光膜およびカ
ラーフィルタ層のみを描いた平面図である。

【図１０】図８に示す画素配列の画素電極層、遮光膜お
よびカラーフィルタ層のみを描いた要部平面図である。

【図１１】本発明が適用されたゲート端子ＧＴＭとゲー
ト配線ＧＬの接続部近辺を示す平面と断面の図である。

【図１２】ドレイン端子ＤＴＭと映像信号線ＤＬとの接
続部付近を示す平面と断面の図である。

【図１３】アクティブ・マトリックス方式のカラー液晶
表示装置の液晶表示素子を示す等価回路図である。

【図１４】図３に示す画素の等価回路図である。

【図１５】基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１６】基板ＳＵＢ１側の工程Ｄ〜Ｆの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１７】基板ＳＵＢ１側の工程Ｇ〜Ｉの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１８】（ａ）は、従来の導光板方式のバックライト
の平面図、（ｂ）は、（ａ）のＢ−Ｂ′切断線における
断面図である。

【図１９】従来の導光板の発光領域の輝度変化を示す図
である。

【符号の説明】

１…光吸収材、２…バックライト、３…導光板、４…冷
陰極蛍光灯、５…拡散板、６…反射板、７…発光領域。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ▲高▼森 正典 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 岩本 健一 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 磯野 勤 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内

Claims (1)

【特許請求の範囲】
1. 【請求項１】液晶表示素子の下に配置した導光板と、上
   記導光板の少なくとも１側面に隣接して配置した蛍光灯
   と、上記液晶表示素子と上記導光板との間に配置した拡
   散板と、導光板の下に配置した反射板とを有する液晶表
   示装置において、上記蛍光灯の近傍の上記導光板の下に
   光の吸収材を設けたことを特徴とする液晶表示装置。