JPH0572540A

JPH0572540A - 液晶表示装置

Info

Publication number: JPH0572540A
Application number: JP3234452A
Authority: JP
Inventors: Akira Ishii; 彰石井; Yoshiki Watanabe; 善樹渡辺; Kenichi Shimada; 賢一島田; Akiko Takachio; 朗子高知尾; Akira Aoki; 晃青木
Original assignee: Hitachi Device Engineering Co Ltd; Hitachi Ltd; Hitachi Consumer Electronics Co Ltd
Current assignee: Hitachi Ltd; Hitachi Consumer Electronics Co Ltd; Japan Display Inc
Priority date: 1991-09-13
Filing date: 1991-09-13
Publication date: 1993-03-26

Abstract

(57)【要約】【目的】シール材の剥がれを抑制する。【構成】シール材ＳＬ部分に設けたカラーフィルタＦＩ
Ｌ（またはブラックマトリクスＢＭ）のシール材ＳＬ側
に凹部ＤＴを形成し、シール材ＳＬの接着面積を広くし
た。【効果】シール材の剥がれを抑制することができ、した
がって、歩留り、信頼性の高い液晶表示装置を提供する
ことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置に係り、
特に、有機系材料からなるカラーフィルタまたはブラッ
クマトリクスを有するカラー液晶表示装置に関する。

【０００２】

【従来の技術】例えば、アクティブ・マトリクス方式の
液晶表示装置は、マトリクス状に配列された複数の画素
電極のそれぞれに対応して非線形素子（スイッチング素
子）を設けたものである。各画素における液晶は理論的
には常時駆動（デューティ比 1.0）されているので、時
分割駆動方式を採用している、いわゆる単純マトリクス
方式と比べてアクティブ方式はコントラストが良く、特
にカラー液晶表示装置では欠かせない技術となりつつあ
る。スイッチング素子として代表的なものとしては薄膜
トランジスタ（ＴＦＴ）がある。

【０００３】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、例えば「冗長
構成を採用した12.5型アクティブ・マトリクス方式カラ
ー液晶ディスプレイ」、日経エレクトロニクス、頁193
〜210、1986年12月15日、日経マグロウヒル社発行、で
知られている。

【０００４】液晶表示部（液晶表示パネル）は、例え
ば、液晶層を基準として下部透明ガラス基板上に薄膜ト
ランジスタ、透明画素電極、薄膜トランジスタの保護
膜、液晶分子の向きを設定するための下部配向膜が順次
設けられた下部透明基板と、上部透明ガラス基板上にブ
ラックマトリクス、カラーフィルタ、カラーフィルタの
保護膜、共通透明画素電極、上部配向膜が順次設けられ
た上部透明基板とを互いの配向膜が向き合うように重ね
合わせ、基板の縁周囲に配置したシール材によって両基
板を接着すると共に両基板の間に液晶を封止する構成に
なっている。なお、一方の基板側にはバックライトが配
置される。

【０００５】

【発明が解決しようとする課題】従来は、例えば、特開
平２−２３４１２２号公報に記載されているように、シ
ール部での光漏れを防止するために上部透明基板側のシ
ール部には金属膜からなるブラックマトリクスと、カラ
ーフィルタが設けられており、上部透明基板側では、カ
ラーフィルタの保護膜上にシール材を設けて両基板を接
着していた。ところが、シール材の接着強度の点につい
て配慮されておらず、シール部から引き続いてシール部
の外側にもカラーフィルタが設けてあるので、液晶表示
部の製造工程や使用時における機械的ストレスや、温
度、湿度の環境下におけるシール材とカラーフィルタの
保護膜との熱膨張差、収縮差により、主にシール材とカ
ラーフィルタの保護膜との間で剥がれが発生する問題が
ある。

【０００６】本発明の目的は、シール材の剥がれを抑制
し、歩留り、信頼性の高い液晶表示装置を提供すること
にある。

【０００７】

【課題を解決するための手段】上記の目的を達成するた
め、本発明は、第１の透明画素電極、第１の配向膜を設
けた第１の透明基板と、カラーフィルタ、第２の透明画
素電極、第２の配向膜を設けた第２の透明基板とを、互
いの上記配向膜が対向するように所定の間隔を隔てて重
ね合せ、上記両基板間の縁周囲に設けたシール材により
上記両基板を接着すると共に上記両基板間に液晶を封止
した液晶表示装置において、上記第２の透明基板と上記
シール材との間に、有機系材料からなるカラーフィルタ
またはブラックマトリクスを設け、かつ、上記カラーフ
ィルタまたは上記ブラックマトリクスの上記シール材側
に凹部を設けたことを特徴とする。

【０００８】

【作用】シール部に設けたカラーフィルタまたはブラッ
クマトリクスに凹部を形成したので、この凹部にシール
材が入るため、シール材の接着面積を広くすることがで
きるので、シール材の接着強度を大きくすることができ
る。従って、シール材の剥がれを抑制でき、歩留り、信
頼性を向上できる。

【０００９】

【実施例】以下、本発明を適用すべきアクティブ・マト
リクス方式のカラー液晶表示装置を説明する。

【００１０】なお、液晶表示装置を説明するための全図
において、同一機能を有するものは同一符号を付け、そ
の繰り返しの説明は省略する。

【００１１】以下、本発明の構成について、アクティブ
・マトリクス方式のカラー液晶表示装置に本発明を適用
した実施例とともに説明する。

【００１２】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００１３】図１（ａ）は、本発明による液晶表示装置
の第１の実施例の液晶表示部のシール部近傍の断面図、
図１（ｂ）は、本発明の第２の実施例の液晶表示部のシ
ール部近傍の断面図、図１（ｃ）は、上記第１の実施例
（または第２の実施例）のシール部におけるカラーフィ
ルタ（またはブラックマトリクス）をハッチングで示す
平面図である。

【００１４】図２は、本発明を実施すべきアクティブ・
マトリクス方式のカラー液晶表示装置の液晶表示部の
（ＴＦＴ部（：図３の２−２切断線部）とシール部の）
断面図である。

【００１５】図３は、本発明が適用される液晶表示装置
の一画素とその周辺を示す平面図、図４は図３の４−４
切断線における断面図である。また、図５（要部平面
図）には図３に示す画素を複数配置したときの平面図を
示す。

【００１６】（画素配置）図３に示すように、各画素は
隣接する２本の走査信号線（ゲート信号線または水平信
号線）ＧＬと、隣接する２本の映像信号線（ドレイン信
号線または垂直信号線）ＤＬとの交差領域内（４本の信
号線で囲まれた領域内）に配置されている。各画素は薄
膜トランジスタＴＦＴ、透明画素電極ＩＴＯ１および保
持容量素子Ｃadd を含む。走査信号線ＧＬは列方向に延
在し、行方向に複数本配置されている。映像信号線ＤＬ
は行方向に延在し、列方向に複数本配置されている。

【００１７】（表示部断面全体構造）図２に示すよう
に、液晶ＬＣを基準に下部透明ガラス基板ＳＵＢ１側に
は薄膜トランジスタＴＦＴおよび透明画素電極ＩＴＯ１
が形成され、上部透明ガラス基板ＳＵＢ２側にはカラー
フィルタＦＩＬ、遮光用ブラックマトリクスパターンを
形成する遮光膜ＢＭが形成されている。下部透明ガラス
基板ＳＵＢ１は例えば 1.1［mm］程度の厚さで構成され
ている。また、透明ガラス基板ＳＵＢ１、ＳＵＢ２の両
面にはディップ処理等によって形成された酸化シリコン
膜ＳＩＯが設けられている。このため、透明ガラス基板
ＳＵＢ１、ＳＵＢ２の表面に鋭い傷があったとしても、
鋭い傷を酸化シリコン膜ＳＩＯで覆うことができるの
で、走査信号線ＧＬ、カラーフィルタＦＩＬが損傷する
のを有効に防止することができる。

【００１８】図２の中央部は一画素部分の断面を示して
いるが、左側は透明ガラス基板ＳＵＢ１、ＳＵＢ２の左
側縁部分で外部引出配線の存在する部分の断面を示して
おり、右側は透明ガラス基板ＳＵＢ１、ＳＵＢ２の右側
縁部分で外部引出配線の存在しない部分の断面を示して
いる。

【００１９】配向膜ＯＲＩ１、ＯＲＩ２、透明画素電極
ＩＴＯ１、共通透明画素電極ＩＴＯ２、保護膜ＰＳＶ
１、ＰＳＶ２、絶縁膜ＧＩのそれぞれの層は、シール材
ＳＬの内側に形成される。偏光板ＰＯＬ１、ＰＯＬ２は
それぞれ下部透明ガラス基板ＳＵＢ１、上部透明ガラス
基板ＳＵＢ２の外側の表面に形成されている。

【００２０】液晶ＬＣは液晶分子の向きを設定する下部
配向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間に封入さ
れ、シール材ＳＬによってシールされている。

【００２１】下部配向膜ＯＲＩ１は下部透明ガラス基板
ＳＵＢ１側の保護膜ＰＳＶ１の上部に形成される。

【００２２】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩ
Ｌ、カラーフィルタの保護膜ＰＳＶ２、共通透明画素電
極ＩＴＯ２（ＣＯＭ）および上部配向膜ＯＲＩ２が順次
積層して設けられている。

【００２３】この液晶表示装置は下部透明ガラス基板Ｓ
ＵＢ１側、上部透明ガラス基板ＳＵＢ２側のそれぞれの
層を別々に形成し、その後上下透明ガラス基板ＳＵＢ
１、ＳＵＢ２を重ね合わせ、両者間に液晶ＬＣを封入す
ることによって組み立てられる。なお、シール材ＳＬ部
分の詳細は、図１に示し、ここでは概略的に示した（特
に、上部透明ガラス基板ＳＵＢ２の保護膜ＰＳＶ２とシ
ール材ＳＬとの接続部分）。

【００２４】（遮光膜ＢＭ）上部透明ガラス基板ＳＵＢ
２側には、外部光（図２では上方からの光）がチャネル
形成領域として使用されるｉ型半導体層ＡＳに入射され
ないように、遮光膜ＢＭが設けられ、遮光膜ＢＭは図８
のハッチングに示すようなパターンとされている。な
お、図８は図２におけるＩＴＯ膜からなる第３導電膜ｄ
３、カラーフィルタＦＩＬおよび遮光膜ＢＭのみを描い
た平面図である。遮光膜ＢＭは光に対する遮蔽性が高い
例えばアルミニウム膜やクロム膜等で形成されており、
この液晶表示装置ではクロム膜がスパッタリングで1300
[Å]程度の膜厚に形成される。

【００２５】したがって、薄膜トランジスタＴＦＴ１、
ＴＦＴ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭお
よび大き目のゲート電極ＧＴによってサンドイッチにさ
れ、その部分は外部の自然光やバックライト光が当たら
なくなる。遮光膜ＢＭは図８のハッチング部分で示すよ
うに、画素の周囲に形成され、つまり遮光膜ＢＭは格子
状に形成され（ブラックマトリクス）、この格子で１画
素の有効表示領域が仕切られている。したがって、各画
素の輪郭が遮光膜ＢＭによってはっきりとし、コントラ
ストが向上する。つまり、遮光膜ＢＭはｉ型半導体層Ａ
Ｓに対する遮光とブラックマトリクスとの２つの機能を
もつ。

【００２６】また、透明画素電極ＩＴＯ１のラビング方
向の根本側のエッジ部に対向する部分（図３右下部分）
が遮光膜ＢＭによって遮光されているから、上記部分に
ドメインが発生したとしても、ドメインが見えないの
で、表示特性が劣化することはない。

【００２７】なお、バックライトを上部透明ガラス基板
ＳＵＢ２側に取り付け、下部透明ガラス基板ＳＵＢ１を
観察側（外部露出側）とすることもできる。

【００２８】（共通透明画素電極ＩＴＯ２）共通透明画
素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に画
素ごとに設けられた透明画素電極ＩＴＯ１に対向し、液
晶ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透明
画素電極ＩＴＯ２との間の電位差（電界）に応答して変
化する。この共通透明画素電極ＩＴＯ２にはコモン電圧
Ｖcom が印加されるように構成されている。コモン電圧
Ｖcom は映像信号線ＤＬに印加されるロウレベルの駆動
電圧Ｖｄminとハイレベルの駆動電圧Ｖｄmax との中間
電位である。

【００２９】上部透明ガラス基板ＳＵＢ２側の共通透明
画素電極ＩＴＯ２は、少なくとも一個所において、銀ペ
ースト材ＳＩＬによって下部透明ガラス基板ＳＵＢ１側
に形成された外部引出配線に接続されている。この外部
引出配線はゲート電極ＧＴ、ソース電極ＳＤ１、ドレイ
ン電極ＳＤ２のそれぞれと同一製造工程で形成される。

【００３０】（カラーフィルタＦＩＬ）カラーフィルタ
ＦＩＬはアクリル樹脂等の樹脂材料で形成される染色基
材に染料を着色して構成されている。カラーフィルタＦ
ＩＬは画素に対向する位置にストライプ状に形成され
（図９）、染め分けられている（図９は図５の第３導電
膜層ｄ３、遮光膜ＢＭおよびカラーフィルタＦＩＬのみ
を描いたもので、Ｂ、Ｒ、Ｇの各カラーフィルターＦＩ
Ｌはそれぞれ、45°、 135°、クロスのハッチを施して
ある）。カラーフィルタＦＩＬは図８に示すように透明
画素電極ＩＴＯ１の全てを覆うように大き目に形成さ
れ、遮光膜ＢＭはカラーフィルタＦＩＬおよび透明画素
電極ＩＴＯ１のエッジ部分と重なるよう透明画素電極Ｉ
ＴＯ１の周縁部より内側に形成されている。

【００３１】カラーフィルタＦＩＬは次のように形成す
ることができる。まず、上部透明ガラス基板ＳＵＢ２の
表面に染色基材を形成し、フォトリソグラフィ技術で赤
色フィルタ形成領域以外の染色基材を除去する。この
後、染色基材を赤色染料で染め、固着処理を施し、赤色
フィルタＲを形成する。つぎに、同様な工程を施すこと
によって、緑色フィルタＧ、青色フィルタＢを順次形成
する。

【００３２】（シール部の構造）図２の左側、右側のそ
れぞれに示すシール材ＳＬは、液晶封入口（図示してい
ない）を除く透明ガラス基板ＳＵＢ１、ＳＵＢ２の縁周
囲全体に沿って形成されており、上下の透明ガラス基板
ＳＵＢ１、ＳＵＢ２を接着すると共に、両基板間に液晶
ＬＣを封止するように構成されている。保護膜ＰＳＶ２
は、各カラーフィルタＦＩＬを異なる色に染め分けた染
料が液晶ＬＣに漏れることを防止するために設けられて
いる。

【００３３】本発明の第１の実施例では、図１（ａ）に
示すように、上部透明ガラス基板ＳＵＢ２上にＣｒ等の
金属膜からなるブラックマトリクスＢＭが選択的に設け
られ、このブラックマトリクスＢＭの間に赤、緑、青の
カラーフィルタＦＩＬ（Ｒ）、（Ｇ）、（Ｂ）が設けら
れている。シール材ＳＬ部分の光漏れを防止するため
に、上部透明ガラス基板ＳＵＢ２とシール材ＳＬとの間
に、Ｃｒ等の金属膜からなるブラックマトリクスと、カ
ラーフィルタＦＩＬが設けられ（カラーフィルタＦＩＬ
の色は何でもよい）、かつ、このカラーフィルタＦＩＬ
のシール材ＳＬ側に凹部ＤＴが設けられている。本実施
例では、この凹部ＤＴは、図１（ａ）、図１（ｃ）に示
すように、ストライプ状の溝から構成されている（な
お、図１（ｃ）では、シール材ＳＬの内側の部分のカラ
ーフィルタＦＩＬ（下記の第２の実施例では、ブラック
マトリクスＢＭ）のみをハッチングで示した。）。すな
わち、カラーフィルタＦＩＬを上記の説明のようにフォ
トリソグラフィー技術を用いてパターニングする際、シ
ール材ＳＬ部分のカラーフィルタＦＩＬを図示のような
ストライプ状に形成すればよい。シール材ＳＬ部分のカ
ラーフィルタＦＩＬ上には保護膜ＰＳＶ２が設けられて
いる。このような構成の上部透明ガラス基板ＳＵＢ２と
下部透明ガラス基板ＳＵＢ１とをシール材ＳＬにより所
定の間隔をもたせ、接着する。その後、シール材ＳＬの
一部に設けた液晶封入口から液晶を封入し、封止する。
なお、図１（ａ）では、上下偏光板ＰＯＬ１、ＰＯＬ
２、基板面上の酸化シリコン膜ＳＩＯ、薄膜トランジス
タの保護膜ＰＳＶ１、および薄膜トランジスタＴＦＴの
詳細等の図示は省略した（これらは図２に詳細に示され
ている）。

【００３４】このような構成の液晶表示装置では、製造
工程中にシール材ＳＬの剥がれを起こすことがなかっ
た。また、温湿度サイクル試験を実施し、シール材ＳＬ
の収縮、膨張を繰り返したところ、不良の発生は皆無で
あった。このようにシール材ＳＬ部分に設けたカラーフ
ィルタＦＩＬに凹部ＤＴを設けたので、この凹部ＤＴに
シール材ＳＬが入るため、シール材ＳＬの接着面積を広
くすることができるので、シール材ＳＬの接着強度を大
きくすることができる。従って、シール材ＳＬの剥がれ
を抑制でき、歩留り、信頼性を向上できる。

【００３５】なお、本実施例では、凹部としてストライ
プ状の、シール材ＳＬ側から基板側に貫通した凹部ＤＴ
を設けたが、貫通しなくてもよく、シール材ＳＬ側に凹
部が形成されていればよい。また、ストライプ状のパタ
ーンではなく、多数の穴（貫通していても、していなく
てもよい）でもよい。また、本実施例では、シール部の
カラーフィルタＦＩＬとシール材ＳＬとの間に保護膜Ｐ
ＳＶ２を設けたが、設けなくてもよい。また、本実施例
では、シール部の上部透明ガラス基板ＳＵＢ２とカラー
フィルタＦＩＬとの間にブラックマトリクスＢＭを設け
たが、設けなくてもよい。この場合、シール部のカラー
フィルタＦＩＬの色は光漏れ抑制の観点から青色が望ま
しい。

【００３６】図１（ｂ）に、本発明の第２の実施例を示
す。本実施例では、上記第１の実施例のＣｒ等の金属膜
からなるブラックマトリクスＢＭの代わりに、黒色のア
クリル樹脂等の有機系材料からなるブラックマトリクス
ＢＭを設けた。本実施例でも、上記第１の実施例のよう
に、シール材ＳＬ部分の光漏れを防止するために、上部
透明ガラス基板ＳＵＢ２とシール材ＳＬとの間に、有機
系材料からなるブラックマトリクスＢＬが設けられ、か
つ、このブラックマトリクスＢＬのシール材ＳＬ側に凹
部ＤＴが設けられている。本実施例でも、この凹部ＤＴ
は、図１（ｂ）、図１（ｃ）に示すように、ストライプ
状の溝から構成されている。すなわち、本実施例では、
ブラックマトリクスＢＬを既に説明したカラーフィルタ
ＦＩＬと同様に、フォトリソグラフィー技術を用いてパ
ターニングする。この際、シール材ＳＬ部分のブラック
マトリクスＢＭを図示のようなストライプ状に形成すれ
ばよい。パターニングした後、ブラックマトリクスＢＭ
を黒色の染料で染色し、固着処理を施す。次に、各色の
カラーフィルタＦＩＬ（Ｒ）、（Ｇ）、（Ｂ）を上記の
ように形成する。本実施例でも、第１の実施例と同様の
効果が得られることは言うまでもない。なお、本実施例
では、ブラックマトリクスＢＭを有機系材料で形成し、
Ｃｒ等の金属材料で形成しないので、光の反射による薄
膜トランジスタのオフ特性の劣化、および表示画面にお
ける外光の反射による表示品質の低下を防止することが
できる。

【００３７】（薄膜トランジスタＴＦＴ）薄膜トランジ
スタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加す
ると、ソース−ドレイン間のチャネル抵抗が小さくな
り、バイアスを零にすると、チャネル抵抗は大きくなる
ように動作する。

【００３８】各画素の薄膜トランジスタＴＦＴは、画素
内において２つ(複数)に分割され、薄膜トランジスタ
（分割薄膜トランジスタ）ＴＦＴ１およびＴＦＴ２で構
成されている。薄膜トランジスタＴＦＴ１、ＴＦＴ２の
それぞれは実質的に同一サイズ（チャネル長、チャネル
幅が同じ）で構成されている。この分割された薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれは、主にゲート
電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型非晶質シリコン（Ｓ
ｉ）からなるｉ型半導体層ＡＳ、一対のソース電極ＳＤ
１、ドレイン電極ＳＤ２で構成されている。なお、ソー
ス・ドレインは本来その間のバイアス極性によって決ま
り、この液晶表示装置の回路ではその極性は動作中反転
するので、ソース・ドレインは動作中入れ替わると理解
されたい。しかし、以下の説明でも、便宜上一方をソー
ス、他方をドレインと固定して表現する。

【００３９】（ゲート電極ＧＴ）ゲート電極ＧＴは図６
（図３の第１導電膜ｇ１、第２導電膜ｇ２およびｉ型半
導体層ＡＳのみを描いた平面図）に詳細に示すように、
走査信号線ＧＬから垂直方向（図３および図６において
上方向）に突出する形状で構成されている（Ｔ字形状に
分岐されている）。ゲート電極ＧＴは薄膜トランジスタ
ＴＦＴ１、ＴＦＴ２のそれぞれの形成領域まで突出する
ように構成されている。薄膜トランジスタＴＦＴ１、Ｔ
ＦＴ２のそれぞれのゲート電極ＧＴは、一体に（共通ゲ
ート電極として）構成されており、走査信号線ＧＬに連
続して形成されている。ゲート電極ＧＴは、薄膜トラン
ジスタＴＦＴの形成領域において大きい段差を作らない
ように、単層の第１導電膜ｇ１で構成する。第１導電膜
ｇ１は例えばスパッタで形成されたクロム（Ｃｒ）膜を
用い、1000［Å］程度の膜厚で形成する。

【００４０】このゲート電極ＧＴは図３、図２および図
６に示されているように、ｉ型半導体層ＡＳを完全に覆
うよう（下方からみて）それより大き目に形成される。
したがって、下部透明ガラス基板ＳＵＢ１の下方に蛍光
灯等のバックライトＢＬを取り付けた場合、この不透明
なクロムからなるゲート電極ＧＴが影となって、ｉ型半
導体層ＡＳにはバックライト光が当たらず、光照射によ
る導電現象すなわち薄膜トランジスタＴＦＴのオフ特性
劣化は起きにくくなる。なお、ゲート電極ＧＴの本来の
大きさは、ソース電極ＳＤ１とドレイン電極ＳＤ２との
間をまたがるに最低限必要な（ゲート電極ＧＴとソース
電極ＳＤ１、ドレイン電極ＳＤ２との位置合わせ余裕分
も含めて）幅を持ち、チャネル幅Ｗを決めるその奥行き
長さはソース電極ＳＤ１とドレイン電極ＳＤ２との間の
距離（チャネル長）Ｌとの比、すなわち相互コンダクタ
ンスgmを決定するファクタＷ／Ｌをいくつにするかによ
って決められる。

【００４１】この液晶表示装置におけるゲート電極ＧＴ
の大きさはもちろん、上述した本来の大きさよりも大き
くされる。

【００４２】なお、ゲート電極ＧＴのゲートおよび遮光
の機能面からだけで考えれば、ゲート電極ＧＴおよび走
査信号線ＧＬは単一の層で一体に形成してもよく、この
場合不透明導電材料としてシリコンを含有させたアルミ
ニウム（Ａｌ）、純アルミニウム、パラジウム（Ｐｄ）
を含有させたアルミニウム等を選ぶことができる。

【００４３】（走査信号線ＧＬ）走査信号線ＧＬは第１
導電膜ｇ１およびその上部に設けられた第２導電膜ｇ２
からなる複合膜で構成されている。この走査信号線ＧＬ
の第１導電膜ｇ１はゲート電極ＧＴの第１導電膜ｇ１と
同一製造工程で形成され、かつ一体に構成されている。
第２導電膜ｇ２は例えばスパッタで形成されたアルミニ
ウム膜を用い、1000〜5500［Å］程度の膜厚で形成す
る。第２導電膜ｇ２は走査信号線ＧＬの抵抗値を低減
し、信号伝達速度の高速化（画素の情報の書込特性向
上）を図ることができるように構成されている。

【００４４】また、走査信号線ＧＬは第１導電膜ｇ１の
幅寸法に比べて第２導電膜ｇ２の幅寸法を小さく構成し
ている。すなわち、走査信号線ＧＬはその側壁の段差形
状がゆるやかになっている。

【００４５】（絶縁膜ＧＩ）絶縁膜ＧＩは薄膜トランジ
スタＴＦＴ１、ＴＦＴ２のそれぞれのゲート絶縁膜とし
て使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走査
信号線ＧＬの上層に形成されている。絶縁膜ＧＩは例え
ばプラズマＣＶＤで形成された窒化シリコン膜を用い、
3000［Å］程度の膜厚で形成する。

【００４６】（ｉ型半導体層ＡＳ）ｉ型半導体層ＡＳ
は、図６に示すように、複数に分割された薄膜トランジ
スタＴＦＴ１、ＴＦＴ２のそれぞれのチャネル形成領域
として使用される。ｉ型半導体層ＡＳは非晶質シリコン
膜または多結晶シリコン膜で形成し、約1800［Å］程度
の膜厚で形成する。

【００４７】このｉ型半導体層ＡＳは、供給ガスの成分
を変えてＳｉ₃Ｎ₄からなるゲート絶縁膜として使用され
る絶縁膜ＧＩの形成に連続して、同じプラズマＣＶＤ装
置で、しかもそのプラズマＣＶＤ装置から外部に露出す
ることなく形成される。また、オーミックコンタクト用
のＰをドープしたＮ（＋）型半導体層ｄ０（図２）も同
様に連続して約 400［Å］の厚さに形成される。しかる
後、下部透明ガラス基板ＳＵＢ１はＣＶＤ装置から外に
取り出され、写真処理技術によりＮ（＋）型半導体層ｄ
０およびｉ型半導体層ＡＳは図２、図３および図６に示
すように独立した島状にパターニングされる。

【００４８】ｉ型半導体層ＡＳは、図３および図６に詳
細に示すように、走査信号線ＧＬと映像信号線ＤＬとの
交差部（クロスオーバ部）の両者間にも設けられてい
る。この交差部のｉ型半導体層ＡＳは交差部における走
査信号線ＧＬと映像信号線ＤＬとの短絡を低減するよう
に構成されている。

【００４９】（ソース電極ＳＤ１、ドレイン電極ＳＤ
２）複数に分割された薄膜トランジスタＴＦＴ１、ＴＦ
Ｔ２のそれぞれのソース電極ＳＤ１とドレイン電極ＳＤ
２とは、図２、図３および図７（図３の第１〜第３導電
膜ｄ１〜ｄ３のみを描いた平面図）で詳細に示すよう
に、ｉ型半導体層ＡＳ上にそれぞれ離隔して設けられて
いる。

【００５０】ソース電極ＳＤ１、ドレイン電極ＳＤ２の
それぞれは、Ｎ（＋）型半導体層ｄ０に接触する下層側
から、第１導電膜ｄ１、第２導電膜ｄ２、第３導電膜ｄ
３を順次重ね合わせて構成されている。ソース電極ＳＤ
１の第１導電膜ｄ１、第２導電膜ｄ２および第３導電膜
ｄ３は、ドレイン電極ＳＤ２の第１導電膜ｄ１、第２導
電膜ｄ２および第３導電膜ｄ３と同一製造工程で形成さ
れる。

【００５１】第１導電膜ｄ１はスパッタで形成したクロ
ム膜を用い、 500〜1000[Å]の膜厚（この液晶表示装置
では、 600[Å]程度の膜厚）で形成する。クロム膜は膜
厚を厚く形成するとストレスが大きくなるので、2000
[Å]程度の膜厚を越えない範囲で形成する。クロム膜は
Ｎ（＋）型半導体層ｄ０との接触が良好である。クロム
膜は後述する第２導電膜ｄ２のアルミニウムがＮ（＋）
型半導体層ｄ０に拡散することを防止するいわゆるバリ
ア層を構成する。第１導電膜ｄ１としては、クロム膜の
他に高融点金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金
属シリサイド（ＭｏＳｉ₂、ＴｉＳｉ₂、ＴａＳｉ₂、Ｗ
Ｓｉ₂）膜で形成してもよい。

【００５２】第１導電膜ｄ１を写真処理でパターニング
した後、同じ写真処理用マスクを用いて、あるいは第１
導電膜ｄ１をマスクとして、Ｎ（＋）型半導体層ｄ０が
除去される。つまり、ｉ型半導体層ＡＳ上に残っていた
Ｎ（＋）型半導体層ｄ０は第１導電膜ｄ１以外の部分が
セルフアラインで除去される。このとき、Ｎ（＋）型半
導体層ｄ０はその厚さ分は全て除去されるようエッチさ
れるので、ｉ型半導体層ＡＳも若干その表面部分でエッ
チされるが、その程度はエッチ時間で制御すればよい。

【００５３】しかる後、第２導電膜ｄ２がアルミニウム
のスパッタリングで3000〜5500[Å]の膜厚（この液晶表
示装置では、3500[Å]程度の膜厚）に形成される。アル
ミニウム膜はクロム膜に比べてストレスが小さく、厚い
膜厚に形成することが可能で、ソース電極ＳＤ１、ドレ
イン電極ＳＤ２および映像信号線ＤＬの抵抗値を低減す
るように構成されている。第２導電膜ｄ２としてはアル
ミニウム膜の他にシリコンや銅（Ｃｕ）を添加物として
含有させたアルミニウム膜で形成してもよい。

【００５４】第２導電膜ｄ２の写真処理技術によるパタ
ーニング後、第３導電膜ｄ３が形成される。この第３導
電膜ｄ３はスパッタリングで形成された透明導電膜（In
dium-Tin-Oxide ＩＴＯ：ネサ膜）からなり、1000〜20
00[Å]の膜厚（この液晶表示装置では、1200[Å]程度の
膜厚）で形成される。この第３導電膜ｄ３はソース電極
ＳＤ１、ドレイン電極ＳＤ２および映像信号線ＤＬを構
成するとともに、透明画素電極ＩＴＯ１を構成するよう
になっている。

【００５５】ソース電極ＳＤ１の第１導電膜ｄ１、ドレ
イン電極ＳＤ２の第１導電膜ｄ１のそれぞれは、上層の
第２導電膜ｄ２および第３導電膜ｄ３に比べて内側に
（チャネル領域内に）大きく入り込んでいる。つまり、
これらの部分における第１導電膜ｄ１は第２導電膜ｄ
２、第３導電膜ｄ３とは無関係に薄膜トランジスタＴＦ
Ｔのチャネル長Ｌを規定できるように構成されている。

【００５６】ソース電極ＳＤ１は透明画素電極ＩＴＯ１
に接続されている。ソース電極ＳＤ１は、ｉ型半導体層
ＡＳの段差形状（第１導電膜ｇ１の膜厚、Ｎ（＋）型半
導体層ｄ０の膜厚およびｉ型半導体層ＡＳの膜厚を加算
した膜厚に相当する段差）に沿って構成されている。具
体的には、ソース電極ＳＤ１は、ｉ型半導体層ＡＳの段
差形状に沿って形成された第１導電膜ｄ１と、この第１
導電膜ｄ１の上部にそれに比べて透明画素電極ＩＴＯ１
と接続される側を小さいサイズで形成した第２導電膜ｄ
２と、この第２導電膜ｄ２から露出する第１導電膜ｄ１
に接続された第３導電膜ｄ３とで構成されている。ソー
ス電極ＳＤ１の第２導電膜ｄ２は第１導電膜ｄ１のクロ
ム膜がストレスの増大から厚く形成できず、ｉ型半導体
層ＡＳの段差形状を乗り越えられないので、このｉ型半
導体層ＡＳを乗り越えるために構成されている。つま
り、第２導電膜ｄ２は厚く形成することでステップカバ
レッジを向上している。第２導電膜ｄ２は厚く形成でき
るので、ソース電極ＳＤ１の抵抗値（ドレイン電極ＳＤ
２や映像信号線ＤＬについても同様）の低減に大きく寄
与している。第３導電膜ｄ３は第２導電膜ｄ２のｉ型半
導体層ＡＳに起因する段差形状を乗り越えることができ
ないので、第２導電膜ｄ２のサイズを小さくすること
で、露出する第１導電膜ｄ１に接続するように構成され
ている。第１導電膜ｄ１と第３導電膜ｄ３とは接着性が
良好であるばかりか、両者間の接続部の段差形状が小さ
いので、ソース電極ＳＤ１と透明画素電極ＩＴＯ１とを
確実に接続することができる。

【００５７】ソース電極ＳＤ１は透明画素電極ＩＴＯ１
に接続されている。ソース電極ＳＤ１は、ｉ型半導体層
ＡＳの段差形状（第１導電膜ｇ１の膜厚、Ｎ（＋）型半
導体層ｄ０の膜厚およびｉ型半導体層ＡＳの膜厚を加算
した膜厚に相当する段差）に沿って構成されている。具
体的には、ソース電極ＳＤ１は、ｉ型半導体層ＡＳの段
差形状に沿って形成された第１導電膜ｄ１と、この第１
導電膜ｄ１の上部にそれに比べて透明画素電極ＩＴＯ１
と接続される側を小さいサイズで形成した第２導電膜ｄ
２と、この第２導電膜ｄ２から露出する第１導電膜ｄ１
に接続された第３導電膜ｄ３とで構成されている。ソー
ス電極ＳＤ１の第２導電膜ｄ２は第１導電膜ｄ１のクロ
ム膜がストレスの増大から厚く形成できず、ｉ型半導体
層ＡＳの段差形状を乗り越えられないので、このｉ型半
導体層ＡＳを乗り越えるために構成されている。つま
り、第２導電膜ｄ２は厚く形成することでステップカバ
レッジを向上している。第２導電膜ｄ２は厚く形成でき
るので、ソース電極ＳＤ１の抵抗値（ドレイン電極ＳＤ
２や映像信号線ＤＬについても同様）の低減に大きく寄
与している。第３導電膜ｄ３は第２導電膜ｄ２のｉ型半
導体層ＡＳに起因する段差形状を乗り越えることができ
ないので、第２導電膜ｄ２のサイズを小さくすること
で、露出する第１導電膜ｄ１に接続するように構成され
ている。第１導電膜ｄ１と第３導電膜ｄ３とは接着性が
良好であるばかりか、両者間の接続部の段差形状が小さ
いので、ソース電極ＳＤ１と透明画素電極ＩＴＯ１とを
確実に接続することができる。

【００５８】（透明画素電極ＩＴＯ１）透明画素電極Ｉ
ＴＯ１は液晶表示部の画素電極の一方を構成する。

【００５９】透明画素電極ＩＴＯ１は薄膜トランジスタ
ＴＦＴ１のソース電極ＳＤ１および薄膜トランジスタＴ
ＦＴ２のソース電極ＳＤ１に接続されている。このた
め、薄膜トランジスタＴＦＴ１、ＴＦＴ２のうちの１つ
例えば薄膜トランジスタＴＦＴ１に欠陥が発生したとき
には、製造工程においてレーザ光等によって、薄膜トラ
ンジスタＴＦＴ１と映像信号線ＤＬとを切り離すととも
に、薄膜トランジスタＴＦＴ１と透明画素電極ＩＴＯ１
とを切り離せば、点欠陥、線欠陥にはならず、しかも２
つの薄膜トランジスタＴＦＴ１、ＴＦＴ２に同時に欠陥
が発生することはほとんどないから、点欠陥が発生する
確率を極めて小さくすることができる。

【００６０】（保護膜ＰＳＶ１）薄膜トランジスタＴＦ
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜ＰＳＶ１は例えばプラズマＣＶＤ装置で形成した酸化
シリコン膜や窒化シリコン膜で形成されており、8000
[Å]程度の膜厚で形成する。

【００６１】（表示装置全体等価回路）表示マトリクス
部の等価回路とその周辺回路の結線図を図１０に示す。
同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ＡＲは複数の画素を二次元状に配列し
たマトリクス・アレイである。

【００６２】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，…，end は走査タイミングの順序に従って
付加されている。

【００６３】映像信号線Ｘ（添字省略）は交互に上側
（または奇数）映像信号駆動回路Ｈｅ、下側（または偶
数）映像信号駆動回路Ｈｏに接続されている。

【００６４】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。

【００６５】（保持容量素子Ｃadd の構造）透明画素電
極ＩＴＯ１は、薄膜トランジスタＴＦＴと接続される端
部と反対側の端部において、隣りの走査信号線ＧＬと重
なるように形成されている。この重ね合わせは、図４か
らも明らかなように、透明画素電極ＩＴＯ１を一方の電
極ＰＬ２とし、隣りの走査信号線ＧＬを他方の電極ＰＬ
１とする保持容量素子（静電容量素子）Ｃadd を構成す
る。この保持容量素子Ｃadd の誘電体膜は、薄膜トラン
ジスタＴＦＴのゲート絶縁膜として使用される絶縁膜Ｇ
Ｉと同一層で構成されている。

【００６６】保持容量素子Ｃadd は、図６からも明らか
なように、走査信号線ＧＬの第１導電膜ｇ１の幅を広げ
た部分に形成されている。なお、映像信号線ＤＬと交差
する部分の第１導電膜ｇ１は映像信号線ＤＬとの短絡の
確率を小さくするため細くされている。

【００６７】保持容量素子Ｃadd を構成するために重ね
合わされる透明画素電極ＩＴＯ１と電極ＰＬ１との間の
一部には、ソース電極ＳＤ１と同様に、段差形状を乗り
越える際に透明画素電極ＩＴＯ１が断線しないように、
第１導電膜ｄ１および第２導電膜ｄ２で構成された島領
域が設けられている。この島領域は、透明画素電極ＩＴ
Ｏ１の面積（開口率）を低下しないように、できる限り
小さく構成する。

【００６８】（保持容量素子Ｃadd の等価回路とその動
作）図３に示される画素の等価回路を図１１に示す。図
１１において、Ｃgsは薄膜トランジスタＴＦＴのゲート
電極ＧＴとソース電極ＳＤ１との間に形成される寄生容
量である。寄生容量Ｃgsの誘電体膜は絶縁膜ＧＩであ
る。Ｃpix は透明画素電極ＩＴＯ１（ＰＩＸ）と共通透
明画素電極ＩＴＯ２（ＣＯＭ）との間に形成される液晶
容量である。液晶容量Ｃpix の誘電体膜は液晶ＬＣ、保
護膜ＰＳＶ１および配向膜ＯＲＩ１、ＯＲＩ２である。
Ｖlcは中点電位である。

【００６９】保持容量素子Ｃadd は、薄膜トランジスタ
ＴＦＴがスイッチングするとき、中点電位（画素電極電
位）Ｖlcに対するゲート電位変化ΔＶg の影響を低減す
るように働く。この様子を式で表すと、次式のようにな
る。

【００７０】 ΔＶlc＝{Ｃgs/(Ｃgs+Ｃadd+Ｃpix)}×ΔＶg ここで、ΔＶlcはΔＶg による中点電位の変化分を表わ
す。この変化分ΔＶlcは液晶ＬＣに加わる直流成分の原
因となるが、保持容量Ｃadd を大きくすればする程、そ
の値を小さくすることができる。また、保持容量素子Ｃ
add は放電時間を長くする作用もあり、薄膜トランジス
タＴＦＴがオフした後の映像情報を長く蓄積する。液晶
ＬＣに印加される直流成分の低減は、液晶ＬＣの寿命を
向上し、液晶表示画面の切り替え時に前の画像が残るい
わゆる焼き付きを低減することができる。

【００７１】前述したように、ゲート電極ＧＴはｉ型半
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面
積が増え、したがって寄生容量Ｃgsが大きくなり、中点
電位Ｖlcはゲート（走査）信号Ｖg の影響を受け易くな
るという逆効果が生じる。しかし、保持容量素子Ｃadd
を設けることによりこのデメリットも解消することがで
きる。

【００７２】保持容量素子Ｃadd の保持容量は、画素の
書込特性から、液晶容量Ｃpix に対して４〜８倍（４・
Ｃpix＜Ｃadd＜８・Ｃpix）、寄生容量Ｃgsに対して８〜
32倍（８・Ｃgs＜Ｃadd＜32・Ｃgs）程度の値に設定す
る。

【００７３】（保持容量素子Ｃadd 電極線の結線方法）
保持容量電極線としてのみ使用される初段の走査信号線
ＧＬ（Ｙ₀）は、図１０に示すように、共通透明画素電
極ＩＴＯ２（Ｖcom ）に接続する。共通透明画素電極Ｉ
ＴＯ２は、図２に示すように、液晶表示装置の周縁部に
おいて銀ペースト材ＳＬによって外部引出配線に接続さ
れている。しかも、この外部引出配線の一部の導電膜
（ｇ１およびｇ２）は走査信号線ＧＬと同一製造工程で
構成されている。この結果、最終段の保持容量電極線Ｇ
Ｌは、共通透明画素電極ＩＴＯ２に簡単に接続すること
ができる。

【００７４】初段の保持容量電極線Ｙ₀ は最終段の走査
信号線Ｙend に接続、Ｖcom 以外の直流電位点（交流接
地点）に接続するかまたは垂直走路回路Ｖから１つ余分
に走査パルスＹ₀ を受けるように接続してもよい。

【００７５】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。

【００７６】例えば、上記実施例では、アクティブ・マ
トリクス方式の液晶表示装置について説明したが、単純
マトリクス方式の液晶表示装置にも適用できることは言
うまでもない。

【００７７】また、上述実施例においては、ゲート電極
形成→ゲート絶縁膜形成→半導体層形成→ソース・ドレ
イン電極形成の逆スタガ構造を示したが、上下関係また
は作る順番がそれと逆のスタガ構造でも本発明は有効で
ある。

【００７８】

【発明の効果】以上説明したように、本発明の液晶表示
装置では、シール部に設けたカラーフィルタまたはブラ
ックマトリクスに凹部を形成したので、この凹部にシー
ル材が入るため、シール材の接着面積を広くすることが
できるので、シール材の接着強度を大きくすることがで
きる。従って、シール材の剥がれを抑制でき、歩留り、
信頼性を向上できる。

【図面の簡単な説明】

【図１】（ａ）は、本発明による液晶表示装置の第１の
実施例の液晶表示部のシール部近傍の断面図、（ｂ）
は、本発明の第２の実施例の液晶表示部のシール部近傍
の断面図、（ｃ）は、上記第１の実施例（または第２の
実施例）のシール部におけるカラーフィルタ（またはブ
ラックマトリクス）をハッチングで示す平面図である。

【図２】本発明の一実施例のアクティブ・マトリクス方
式のカラー液晶表示装置の液晶表示部の（ＴＦＴ部（：
図３の２−２切断線部）とシール部の）断面図である。

【図３】本発明が適用されるアクティブ・マトリクス方
式のカラー液晶表示装置の液晶表示部の一画素を示す要
部平面図である。

【図４】図３の４−４切断線における断面図である。

【図５】図３に示す画素を複数配置した液晶表示部の要
部平面図である。

【図６】図３に示す画素の所定の層のみを描いた平面図
である。

【図７】図３に示す画素の所定の層のみを描いた平面図
である。

【図８】図３に示す画素の所定の層のみを描いた平面図
である。

【図９】図５に示す画素電極層、遮光膜およびカラーフ
ィルタ層のみを描いた要部平面図である。

【図１０】アクティブ・マトリクス方式のカラー液晶表
示装置の液晶表示部を示す等価回路図である。

【図１１】図３に示す画素の等価回路図である。

【符号の説明】ＳＵＢ１…下部透明ガラス基板、ＩＴＯ１…透明画素電
極、ＯＲＩ１…下部配向膜、ＬＣ…液晶、ＳＵＢ２…上
部透明ガラス基板、ＢＭ…ブラックマトリクス、ＦＩＬ
…カラーフィルタ、ＰＳＶ２…カラーフィルタの保護
膜、ＩＴＯ２…共通透明画素電極、ＯＲＩ２…上部配向
膜、ＳＬ…シール部、ＤＴ…凹部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者島田賢一千葉県茂原市早野3681番地日立デバイスエンジニアリング株式会社内 (72)発明者高知尾朗子千葉県茂原市早野3681番地日立デバイスエンジニアリング株式会社内 (72)発明者青木晃千葉県茂原市早野3300番地株式会社日立製作所茂原工場内

Claims

【特許請求の範囲】

【請求項１】第１の透明画素電極、第１の配向膜を設け
た第１の透明基板と、カラーフィルタ、第２の透明画素
電極、第２の配向膜を設けた第２の透明基板とを、互い
の上記配向膜が対向するように所定の間隔を隔てて重ね
合せ、上記両基板間の縁周囲に設けたシール材により上
記両基板を接着すると共に上記両基板間に液晶を封止し
た液晶表示装置において、上記第２の透明基板と上記シ
ール材との間に、有機系材料からなるカラーフィルタま
たはブラックマトリクスを設け、かつ、上記カラーフィ
ルタまたは上記ブラックマトリクスの上記シール材側に
凹部を設けたことを特徴とする液晶表示装置。