JPH0561072A

JPH0561072A - 液晶表示装置

Info

Publication number: JPH0561072A
Application number: JP3930692A
Authority: JP
Inventors: Kazuo Shirohashi; 和男白橋; Yuka Matsukawa; 由佳松川; Akira Sasano; 晃笹野; Hideaki Taniguchi; 秀明谷口; Hideaki Yamamoto; 英明山本; Haruo Matsumaru; 治男松丸
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1991-03-15
Filing date: 1992-02-26
Publication date: 1993-03-12

Abstract

(57)【要約】【目的】最外側の信号線が断線するのを防止する。【構成】最外側の走査信号線ＧＬの外側にダミー線ＤＧ
Ｌを設け、最外側の映像信号線ＤＬの外側にダミー線Ｄ
ＤＬを設け、走査信号線ＧＬ上に陽極酸化膜を設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は液晶表示装置、特に薄
膜トランジスタ等を使用したアクティブ・マトリクス方
式の液晶表示装置に関する。

【０００２】

【従来の技術】アクティブ・マトリクス方式の液晶表示
装置は、マトリクス状に配列された複数の画素電極のそ
れぞれに対応して非線形素子（スイッチング素子）を設
けたものである。各画素における液晶は理論的には常時
駆動（デューティ比１．０）されているので、時分割駆
動方式を採用している、いわゆる単純マトリクス方式と
比べてアクティブ方式はコントラストが良く、特にカラ
ー液晶表示装置では欠かせない技術となりつつある。ス
イッチング素子として代表的なものとしては薄膜トラン
ジスタ（ＴＦＴ）がある。

【０００３】従来のアクティブ・マトリクス方式の液晶
表示装置においては、最外側の走査信号線、映像信号線
に信号を印加している。

【０００４】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、たとえば「冗
長構成を採用した１２．５型アクティブ・マトリクス方
式カラー液晶ディスプレイ」、日経エレクトロニクス、
頁１９３〜２１０、１９８６年１２月１５日、日経マグ
ロウヒル社発行、で知られている。

【０００５】

【発明が解決しようとする課題】しかし、このような液
晶表示装置においては、最外側の走査信号線、映像信号
線以外の走査信号線、映像信号線は両側に走査信号線、
映像信号線が存在するのに対して、最外側の走査信号
線、映像信号線は片側にのみ走査信号線、映像信号線が
存在するから、走査信号線、映像信号線を形成する際
に、最外側の走査信号線、映像信号線は他の走査信号
線、映像信号線と比較してホトレジストの形成条件、エ
ッチング条件等が相違するので、最外側の走査信号線、
映像信号線が断線することがある。また、特開昭５８−
１４７０６９号公報、特開昭６３−１６４号公報に示さ
れるように、アルミニウムまたはアルミニウムを主成分
とする材料からなる走査信号線上にアルミニウムの陽極
酸化膜を設けたときには、陽極酸化の際に最外側の走査
信号線部における電界が不均一になり、また最外側の走
査信号線は陽極酸化のマスキングに使用するホトレジス
トの端部に近いから、最外側の走査信号線にホトレジス
トの形成の際に汚れが付きやすいので、走査信号線上に
陽極酸化膜を設けるときに、最外側の走査信号線が断線
することがある。

【０００６】この発明は上述の課題を解決するためにな
されたもので、最外側の信号線が断線することがない液
晶表示装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】この目的を達成するた
め、この発明においては、薄膜トランジスタと画素電極
とを画素の一構成要素としたアクティブ・マトリクス方
式の液晶表示装置において、最外側の信号線の外側にダ
ミー線を設ける。

【０００８】この場合、上記信号線を走査信号線とし、
上記走査信号線上に陽極酸化膜を設けてもよい。

【０００９】また、上記信号線を映像信号線としてもよ
い。

【００１０】また、最外側の画素の外側にダミー画素を
設け、上記ダミー画素を遮光膜でマスクしてもよい。

【００１１】

【作用】この液晶表示装置においては、最外側の信号線
もそれ以外の信号線と同様に両側に線が存在するから、
信号線を形成する際に、最外側の信号線と他の信号線と
はホトレジストの形成条件、エッチング条件等が同一に
なる。

【００１２】また、信号線を走査信号線とし、走査信号
線上に陽極酸化膜を設けたときには、陽極酸化の際に最
外側の走査信号線部における電界が不均一になることが
なく、またホトレジスト形成の際に最外側の信号線に汚
れが付きにくい。

【００１３】

【実施例】以下、この発明の構成について、アクティブ
・マトリクス方式のカラー液晶表示装置にこの発明を適
用した実施例とともに説明する。

【００１４】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００１５】図２はこの発明が適用されるアクティブ・
マトリクス方式カラー液晶表示装置の一画素とその周辺
を示す平面図、図３は図２の３−３切断線における断面
と表示パネルのシール部付近の断面を示す図、図４は図
２の４−４切断線における断面図である。また、図７
(要部平面図)には図２に示す画素を複数配置したときの
平面図を示す。

【００１６】（画素配置）図２に示すように、各画素は
隣接する２本の走査信号線（ゲート信号線または水平信
号線）ＧＬと、隣接する２本の映像信号線（ドレイン信
号線または垂直信号線）ＤＬとの交差領域内（４本の信
号線で囲まれた領域内）に配置されている。各画素は薄
膜トランジスタＴＦＴ、透明画素電極ＩＴＯ１および保
持容量素子Ｃaddを含む。走査信号線ＧＬは列方向に延
在し、行方向に複数本配置されている。映像信号線ＤＬ
は行方向に延在し、列方向に複数本配置されている。

【００１７】（表示部断面全体構造）図３に示すよう
に、液晶ＬＣを基準に下部透明ガラス基板ＳＵＢ１側に
は薄膜トランジスタＴＦＴおよび透明画素電極ＩＴＯ１
が形成され、上部透明ガラス基板ＳＵＢ２側にはカラー
フィルタＦＩＬ、遮光用ブラックマトリクスパターンを
形成する遮光膜ＢＭが形成されている。下部透明ガラス
基板ＳＵＢ１はたとえば１．１mm程度の厚さで構成され
ている。また、透明ガラス基板ＳＵＢ１、ＳＵＢ２の両
面にはディップ処理等によって形成された酸化シリコン
膜ＳＩＯが設けられている。このため、透明ガラス基板
ＳＵＢ１、ＳＵＢ２の表面に鋭い傷があったとしても、
鋭い傷を酸化シリコン膜ＳＩＯで覆うことができるの
で、走査信号線ＧＬ、カラーフィルタＦＩＬが損傷する
のを有効に防止することができる。

【００１８】図３の中央部は一画素部分の断面を示して
いるが、左側は透明ガラス基板ＳＵＢ１、ＳＵＢ２の左
側縁部分で外部引出配線の存在する部分の断面を示して
おり、右側は透明ガラス基板ＳＵＢ１、ＳＵＢ２の右側
縁部分で外部引出配線の存在しない部分の断面を示して
いる。

【００１９】図３の左側、右側のそれぞれに示すシール
材ＳＬは液晶ＬＣを封止するように構成されており、液
晶封入口（図示せず）を除く透明ガラス基板ＳＵＢ１、
ＳＵＢ２の縁周囲全体に沿って形成されている。シール
材ＳＬはたとえばエポキシ樹脂で形成されている。

【００２０】上部透明ガラス基板ＳＵＢ２側の共通透明
画素電極ＩＴＯ２は、少なくとも一個所において、銀ペ
ースト材ＳＩＬによって下部透明ガラス基板ＳＵＢ１側
に形成された外部引出配線に接続されている。この外部
引出配線はゲート電極ＧＴ、ソース電極ＳＤ１、ドレイ
ン電極ＳＤ２のそれぞれと同一製造工程で形成される。

【００２１】配向膜ＯＲＩ１、ＯＲＩ２、透明画素電極
ＩＴＯ１、共通透明画素電極ＩＴＯ２、保護膜ＰＳＶ
１、ＰＳＶ２、絶縁膜ＧＩのそれぞれの層は、シール材
ＳＬの内側に形成される。偏光板ＰＯＬ１、ＰＯＬ２は
それぞれ下部透明ガラス基板ＳＵＢ１、上部透明ガラス
基板ＳＵＢ２の外側の表面に形成されている。

【００２２】液晶ＬＣは液晶分子の向きを設定する下部
配向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間に封入さ
れ、シール部ＳＬによってシールされている。

【００２３】下部配向膜ＯＲＩ１は下部透明ガラス基板
ＳＵＢ１側の保護膜ＰＳＶ１の上部に形成される。

【００２４】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩ
Ｌ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（ＣＯ
Ｍ）および上部配向膜ＯＲＩ２が順次積層して設けられ
ている。

【００２５】この液晶表示装置は下部透明ガラス基板Ｓ
ＵＢ１側、上部透明ガラス基板ＳＵＢ２側のそれぞれの
層を別々に形成し、その後上下透明ガラス基板ＳＵＢ
１、ＳＵＢ２を重ね合わせ、両者間に液晶ＬＣを封入す
ることによって組み立てられる。

【００２６】（薄膜トランジスタＴＦＴ）薄膜トランジ
スタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加す
ると、ソース−ドレイン間のチャネル抵抗が小さくな
り、バイアスを零にすると、チャネル抵抗は大きくなる
ように動作する。

【００２７】各画素の薄膜トランジスタＴＦＴは、画素
内において２つ(複数)に分割され、薄膜トランジスタ
（分割薄膜トランジスタ）ＴＦＴ１およびＴＦＴ２で構
成されている。薄膜トランジスタＴＦＴ１、ＴＦＴ２の
それぞれは実質的に同一サイズ（チャネル長、幅が同
じ）で構成されている。この分割された薄膜トランジス
タＴＦＴ１、ＴＦＴ２のそれぞれは、主にゲート電極Ｇ
Ｔ、ゲート絶縁膜ＧＩ、ｉ型（真性、intrinsic、導電
型決定不純物がドープされていない）非晶質シリコン
（Ｓｉ）からなるｉ型半導体層ＡＳ、一対のソース電極
ＳＤ１、ドレイン電極ＳＤ２で構成されている。なお、
ソース・ドレインは本来その間のバイアス極性によって
決まり、この液晶表示装置の回路ではその極性は動作中
反転するので、ソース・ドレインは動作中入れ替わると
理解されたい。しかし、以下の説明でも、便宜上一方を
ソース、他方をドレインと固定して表現する。

【００２８】（ゲート電極ＧＴ）ゲート電極ＧＴは図８
（図２の第２導電膜ｇ２およびｉ型半導体層ＡＳのみを
描いた平面図）に詳細に示すように、走査信号線ＧＬか
ら垂直方向（図２および図８において上方向）に突出す
る形状で構成されている（Ｔ字形状に分岐されてい
る）。ゲート電極ＧＴは薄膜トランジスタＴＦＴ１、Ｔ
ＦＴ２のそれぞれの形成領域まで突出するように構成さ
れている。薄膜トランジスタＴＦＴ１、ＴＦＴ２のそれ
ぞれのゲート電極ＧＴは、一体に（共通ゲート電極とし
て）構成されており、走査信号線ＧＬに連続して形成さ
れている。ゲート電極ＧＴは、単層の第２導電膜ｇ２で
構成する。第２導電膜ｇ２はたとえばスパッタで形成さ
れたアルミニウム膜を用い、１０００〜５５００Å程度
の膜厚で形成する。また、ゲート電極ＧＴ上にはアルミ
ニウムの陽極酸化膜ＡＯＦが設けられている。

【００２９】このゲート電極ＧＴは図２、図３および図
８に示されているように、ｉ型半導体層ＡＳを完全に覆
うよう（下方からみて）それより大き目に形成される。
したがって、下部透明ガラス基板ＳＵＢ１の下方に蛍光
灯等のバックライトＢＬを取り付けた場合、この不透明
なアルミニウムからなるゲート電極ＧＴが影となって、
ｉ型半導体層ＡＳにはバックライト光が当たらず、光照
射による導電現象すなわち薄膜トランジスタＴＦＴのオ
フ特性劣化は起きにくくなる。なお、ゲート電極ＧＴの
本来の大きさは、ソース電極ＳＤ１とドレイン電極ＳＤ
２との間をまたがるに最低限必要な（ゲート電極ＧＴと
ソース電極ＳＤ１、ドレイン電極ＳＤ２との位置合わせ
余裕分も含めて）幅を持ち、チャネル幅Ｗを決めるその
奥行き長さはソース電極ＳＤ１とドレイン電極ＳＤ２と
の間の距離（チャネル長）Ｌとの比、すなわち相互コン
ダクタンスgmを決定するファクタＷ／Ｌをいくつにする
かによって決められる。

【００３０】この液晶表示装置におけるゲート電極ＧＴ
の大きさはもちろん、上述した本来の大きさよりも大き
くされる。

【００３１】（走査信号線ＧＬ）走査信号線ＧＬは第２
導電膜ｇ２で構成されている。この走査信号線ＧＬの第
２導電膜ｇ２はゲート電極ＧＴの第２導電膜ｇ２と同一
製造工程で形成され、かつ一体に構成されている。ま
た、走査信号線ＧＬ上にはアルミニウムの陽極酸化膜Ａ
ＯＦが設けられている。

【００３２】（ダミー線ＤＧＬ、ＤＤＬ）図１に示すよ
うに、最外側の走査信号線ＧＬの外側にダミー線ＤＧＬ
が設けられており、また最外側の映像信号線ＤＬの外側
にダミー線ＤＤＬが設けられている。

【００３３】このように、最外側の走査信号線ＧＬ、映
像信号線ＤＬの外側にダミー線ＤＧＬ、ＤＤＬが設けら
れているから、最外側の走査信号線ＧＬ、映像信号線Ｄ
Ｌもそれ以外の走査信号線ＧＬ、映像信号線ＤＬと同様
に、両側に線ＧＬ、ＤＧＬ、線ＤＬ、ＤＤＬが存在す
る。このため、走査信号線ＧＬ、映像信号線ＤＬを形成
する際に、最外側の走査信号線ＧＬ、映像信号線ＤＬと
他の走査信号線ＧＬ、映像信号線ＤＬとはホトレジスト
の形成条件、エッチング条件等が同一になるから、最外
側の走査信号線ＧＬ、映像信号線ＤＬが断線することが
ない。また、走査信号線ＧＬ上に陽極酸化膜ＡＯＦを設
けるための陽極酸化の際に、最外側の走査信号線ＧＬ部
における電界が不均一になることがなく、また陽極酸化
のマスキングに使用するホトレジスト形成の際に、最外
側の走査信号線ＧＬに汚れが付きにくいから、走査信号
線ＧＬ上に陽極酸化膜ＡＯＦを設けるときに、最外側の
走査信号線ＧＬが断線することがない。

【００３４】なお、走査信号線ＧＬ、映像信号線ＤＬを
形成する際、走査信号線ＧＬ上に陽極酸化膜ＡＯＦを設
ける際に、ダミー線ＤＧＬ、ＤＤＬが断線することはあ
るが、ダミー線ＤＧＬ、ＤＤＬが断線したとしても、液
晶表示装置の表示品質には影響を与えない。また、ダミ
ー線ＤＧＬ、ＤＤＬはパネル枠または遮光膜ＢＭのよっ
てマスクされている。

【００３５】（絶縁膜ＧＩ）絶縁膜ＧＩは薄膜トランジ
スタＴＦＴ１、ＴＦＴ２のそれぞれのゲート絶縁膜とし
て使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走査
信号線ＧＬの上層に形成されている。絶縁膜ＧＩはたと
えばプラズマＣＶＤで形成された窒化シリコン膜を用
い、３０００Å程度の膜厚で形成する。

【００３６】（ｉ型半導体層ＡＳ）ｉ型半導体層ＡＳ
は、図８に示すように、複数に分割された薄膜トランジ
スタＴＦＴ１、ＴＦＴ２のそれぞれのチャネル形成領域
として使用される。ｉ型半導体層ＡＳは非晶質シリコン
膜または多結晶シリコン膜で形成し、約１８００Å程度
の膜厚で形成する。

【００３７】このｉ型半導体層ＡＳは、供給ガスの成分
を変えてＳｉ₃Ｎ₄からなるゲート絶縁膜として使用され
る絶縁膜ＧＩの形成に連続して、同じプラズマＣＶＤ装
置で、しかもそのプラズマＣＶＤ装置から外部に露出す
ることなく形成される。また、オーミックコンタクト用
のリン（Ｐ）をドープしたＮ(＋)型半導体層ｄ０（図
３）も同様に連続して約４００Åの厚さに形成される。
しかる後、下部透明ガラス基板ＳＵＢ１はＣＶＤ装置か
ら外に取り出され、写真処理技術によりＮ(＋)型半導体
層ｄ０およびｉ型半導体層ＡＳは図２、図３および図８
に示すように独立した島状にパターニングされる。

【００３８】ｉ型半導体層ＡＳは、図２および図８に詳
細に示すように、走査信号線ＧＬと映像信号線ＤＬとの
交差部（クロスオーバ部）の両者間にも設けられてい
る。この交差部のｉ型半導体層ＡＳは交差部における走
査信号線ＧＬと映像信号線ＤＬとの短絡を低減するよう
に構成されている。

【００３９】（ソース電極ＳＤ１、ドレイン電極ＳＤ
２）複数に分割された薄膜トランジスタＴＦＴ１、ＴＦ
Ｔ２のそれぞれのソース電極ＳＤ１とドレイン電極ＳＤ
２とは、図２、図３および図９（図２の第１〜第３導電
膜ｄ１〜ｄ３のみを描いた平面図）で詳細に示すよう
に、ｉ型半導体層ＡＳ上にそれぞれ離隔して設けられて
いる。

【００４０】ソース電極ＳＤ１、ドレイン電極ＳＤ２の
それぞれは、Ｎ(＋)型半導体層ｄ０に接触する下層側か
ら、第１導電膜ｄ１、第２導電膜ｄ２、第３導電膜ｄ３
を順次重ね合わせて構成されている。ソース電極ＳＤ１
の第１導電膜ｄ１、第２導電膜ｄ２および第３導電膜ｄ
３は、ドレイン電極ＳＤ２の第１導電膜ｄ１、第２導電
膜ｄ２および第３導電膜ｄ３と同一製造工程で形成され
る。

【００４１】第１導電膜ｄ１はスパッタで形成したクロ
ム膜を用い、５００〜１０００Åの膜厚（この液晶表示
装置では、６００Å程度の膜厚）で形成する。クロム膜
は膜厚を厚く形成するとストレスが大きくなるので、２
０００Å程度の膜厚を越えない範囲で形成する。クロム
膜はＮ(＋)型半導体層ｄ０との接触が良好である。クロ
ム膜は後述する第２導電膜ｄ２のアルミニウムがＮ(＋)
型半導体層ｄ０に拡散することを防止するいわゆるバリ
ア層を構成する。第１導電膜ｄ１としては、クロム膜の
他に高融点金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金
属シリサイド（ＭｏＳｉ₂、ＴｉＳｉ₂、ＴａＳｉ₂、Ｗ
Ｓｉ₂）膜で形成してもよい。

【００４２】第１導電膜ｄ１を写真処理でパターニング
した後、同じ写真処理用マスクを用いて、あるいは第１
導電膜ｄ１をマスクとして、Ｎ(＋)型半導体層ｄ０が除
去される。つまり、ｉ型半導体層ＡＳ上に残っていたＮ
(＋)型半導体層ｄ０は第１導電膜ｄ１以外の部分がセル
フアラインで除去される。このとき、Ｎ(＋)型半導体層
ｄ０はその厚さ分は全て除去されるようエッチされるの
で、ｉ型半導体層ＡＳも若干その表面部分でエッチされ
るが、その程度はエッチ時間で制御すればよい。

【００４３】しかる後、第２導電膜ｄ２がアルミニウム
のスパッタリングで３０００〜５５００Åの膜厚（この
液晶表示装置では、３５００Å程度の膜厚）に形成され
る。アルミニウム膜はクロム膜に比べてストレスが小さ
く、厚い膜厚に形成することが可能で、ソース電極ＳＤ
１、ドレイン電極ＳＤ２および映像信号線ＤＬの抵抗値
を低減するように構成されている。第２導電膜ｄ２とし
てはアルミニウム膜の他にシリコンや銅（Ｃｕ）を添加
物として含有させたアルミニウム膜で形成してもよい。

【００４４】第２導電膜ｄ２の写真処理技術によるパタ
ーニング後、第３導電膜ｄ３が形成される。この第３導
電膜ｄ３はスパッタリングで形成された透明導電膜（In
dium-Tin-Oxide ＩＴＯ：ネサ膜）からなり、１０００
〜２０００Åの膜厚（この液晶表示装置では、１２００
Å程度の膜厚）で形成される。この第３導電膜ｄ３はソ
ース電極ＳＤ１、ドレイン電極ＳＤ２および映像信号線
ＤＬを構成するとともに、透明画素電極ＩＴＯ１を構成
するようになっている。

【００４５】ソース電極ＳＤ１の第１導電膜ｄ１、ドレ
イン電極ＳＤ２の第１導電膜ｄ１のそれぞれは、上層の
第２導電膜ｄ２および第３導電膜ｄ３に比べて内側に
（チャネル領域内に）大きく入り込んでいる。つまり、
これらの部分における第１導電膜ｄ１は第２導電膜ｄ
２、第３導電膜ｄ３とは無関係に薄膜トランジスタＴＦ
Ｔのチャネル長Ｌを規定できるように構成されている。

【００４６】ソース電極ＳＤ１は透明画素電極ＩＴＯ１
に接続されている。ソース電極ＳＤ１は、ｉ型半導体層
ＡＳの段差形状（第１導電膜ｇ１の膜厚、Ｎ(＋)型半導
体層ｄ０の膜厚およびｉ型半導体層ＡＳの膜厚を加算し
た膜厚に相当する段差）に沿って構成されている。具体
的には、ソース電極ＳＤ１は、ｉ型半導体層ＡＳの段差
形状に沿って形成された第１導電膜ｄ１と、この第１導
電膜ｄ１の上部にそれに比べて透明画素電極ＩＴＯ１と
接続される側を小さいサイズで形成した第２導電膜ｄ２
と、この第２導電膜ｄ２から露出する第１導電膜ｄ１に
接続された第３導電膜ｄ３とで構成されている。ソース
電極ＳＤ１の第２導電膜ｄ２は第１導電膜ｄ１のクロム
膜がストレスの増大から厚く形成できず、ｉ型半導体層
ＡＳの段差形状を乗り越えられないので、このｉ型半導
体層ＡＳを乗り越えるために構成されている。つまり、
第２導電膜ｄ２は厚く形成することでステップカバレッ
ジを向上している。第２導電膜ｄ２は厚く形成できるの
で、ソース電極ＳＤ１の抵抗値（ドレイン電極ＳＤ２や
映像信号線ＤＬについても同様）の低減に大きく寄与し
ている。第３導電膜ｄ３は第２導電膜ｄ２のｉ型半導体
層ＡＳに起因する段差形状を乗り越えることができない
ので、第２導電膜ｄ２のサイズを小さくすることで、露
出する第１導電膜ｄ１に接続するように構成されてい
る。第１導電膜ｄ１と第３導電膜ｄ３とは接着性が良好
であるばかりか、両者間の接続部の段差形状が小さいの
で、ソース電極ＳＤ１と透明画素電極ＩＴＯ１とを確実
に接続することができる。

【００４７】（透明画素電極ＩＴＯ１）透明画素電極Ｉ
ＴＯ１は液晶表示部の画素電極の一方を構成する。

【００４８】透明画素電極ＩＴＯ１は薄膜トランジスタ
ＴＦＴ１のソース電極ＳＤ１および薄膜トランジスタＴ
ＦＴ２のソース電極ＳＤ１に接続されている。このた
め、薄膜トランジスタＴＦＴ１、ＴＦＴ２のうちの１つ
たとえば薄膜トランジスタＴＦＴ１に欠陥が発生したと
きには、製造工程においてレーザ光等によって、薄膜ト
ランジスタＴＦＴ１と映像信号線ＤＬとを切り離すとと
もに、薄膜トランジスタＴＦＴ１と透明画素電極ＩＴＯ
１とを切り離せば、点欠陥、線欠陥にはならず、しかも
２つの薄膜トランジスタＴＦＴ１、ＴＦＴ２に同時に欠
陥が発生することはほとんどないから、点欠陥が発生す
る確率を極めて小さくすることができる。

【００４９】（保護膜ＰＳＶ１）薄膜トランジスタＴＦ
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜ＰＳＶ１はたとえばプラズマＣＶＤ装置で形成した酸
化シリコン膜や窒化シリコン膜で形成されており、８０
００Å程度の膜厚で形成する。

【００５０】（ゲート端子ＧＴＭ、ドレイン端子ＤＴ
Ｍ）図５に示すように、ゲート端子ＧＴＭは第１導電膜
ｇ１と第３導電膜ｄ３とで構成されている。

【００５１】また、図６に示すように、ドレイン端子Ｄ
ＴＭは第１導電膜ｇ１と第３導電膜ｄ３とで構成されて
いる。

【００５２】第１導電膜ｇ１はたとえばスパッタで形成
されたクロム（Ｃｒ）膜を用い、１０００Å程度の膜厚
で形成する。

【００５３】（遮光膜ＢＭ）上部透明ガラス基板ＳＵＢ
２側には、外部光（図３では上方からの光）がチャネル
形成領域として使用されるｉ型半導体層ＡＳに入射され
ないように、遮光膜ＢＭが設けられ、遮光膜ＢＭは図１
０のハッチングに示すようなパターンとされている。な
お、図１０は図２におけるＩＴＯ膜からなる第３導電膜
ｄ３、カラーフィルタＦＩＬおよび遮光膜ＢＭのみを描
いた平面図である。遮光膜ＢＭは光に対する遮蔽性が高
いたとえばアルミニウム膜やクロム膜等で形成されてお
り、この液晶表示装置ではクロム膜がスパッタリングで
１３００Å程度の膜厚に形成される。

【００５４】したがって、薄膜トランジスタＴＦＴ１、
ＴＦＴ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭお
よび大き目のゲート電極ＧＴによってサンドイッチにさ
れ、その部分は外部の自然光やバックライト光が当たら
なくなる。遮光膜ＢＭは図１０のハッチング部分で示す
ように、画素の周囲に形成され、つまり遮光膜ＢＭは格
子状に形成され（ブラックマトリクス）、この格子で１
画素の有効表示領域が仕切られている。したがって、各
画素の輪郭が遮光膜ＢＭによってはっきりとし、コント
ラストが向上する。つまり、遮光膜ＢＭはｉ型半導体層
ＡＳに対する遮光とブラックマトリクスとの２つの機能
をもつ。

【００５５】また、透明画素電極ＩＴＯ１のラビング方
向の根本側のエッジ部に対向する部分（図２右下部分）
が遮光膜ＢＭによって遮光されているから、上記部分に
ドメインが発生したとしても、ドメインが見えないの
で、表示特性が劣化することはない。

【００５６】なお、バックライトを上部透明ガラス基板
ＳＵＢ２側に取り付け、下部透明ガラス基板ＳＵＢ１を
観察側（外部露出側）とすることもできる。

【００５７】（共通透明画素電極ＩＴＯ２）共通透明画
素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に画
素ごとに設けられた透明画素電極ＩＴＯ１に対向し、液
晶ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透明
画素電極ＩＴＯ２との間の電位差（電界）に応答して変
化する。この共通透明画素電極ＩＴＯ２にはコモン電圧
Ｖcomが印加されるように構成されている。コモン電圧
Ｖcomは映像信号線ＤＬに印加されるロウレベルの駆動
電圧Ｖｄminとハイレベルの駆動電圧Ｖｄmaxとの中間電
位である。

【００５８】（カラーフィルタＦＩＬ）カラーフィルタ
ＦＩＬはアクリル樹脂等の樹脂材料で形成される染色基
材に染料を着色して構成されている。カラーフィルタＦ
ＩＬは画素に対向する位置にストライプ状に形成され
（図１１）、染め分けられている（図１１は図７の第３
導電膜層ｄ３、遮光膜ＢＭおよびカラーフィルタＦＩＬ
のみを描いたもので、Ｂ、Ｒ、Ｇの各カラーフィルター
ＦＩＬはそれぞれ、４５°、１３５°、クロスのハッチ
を施してある）。カラーフィルタＦＩＬは図１０に示す
ように透明画素電極ＩＴＯ１の全てを覆うように大き目
に形成され、遮光膜ＢＭはカラーフィルタＦＩＬおよび
透明画素電極ＩＴＯ１のエッジ部分と重なるよう透明画
素電極ＩＴＯ１の周縁部より内側に形成されている。

【００５９】カラーフィルタＦＩＬは次のように形成す
ることができる。まず、上部透明ガラス基板ＳＵＢ２の
表面に染色基材を形成し、フォトリソグラフィ技術で赤
色フィルタ形成領域以外の染色基材を除去する。この
後、染色基材を赤色染料で染め、固着処理を施し、赤色
フィルタＲを形成する。つぎに、同様な工程を施すこと
によって、緑色フィルタＧ、青色フィルタＢを順次形成
する。

【００６０】（保護膜ＰＳＶ２）保護膜ＰＳＶ２はカラ
ーフィルタＦＩＬを異なる色に染め分けた染料が液晶Ｌ
Ｃに漏れることを防止するために設けられている。保護
膜ＰＳＶ２はたとえばアクリル樹脂、エポキシ樹脂等の
透明樹脂材料で形成されている。

【００６１】（表示装置全体等価回路）表示マトリクス
部の等価回路とその周辺回路の結線図を図１２に示す。
同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ＡＲは複数の画素を二次元状に配列し
たマトリクス・アレイである。

【００６２】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，…，endは走査タイミングの順序に従って
付加されている。

【００６３】映像信号線Ｘ（添字省略）は交互に上側
（または奇数）映像信号駆動回路Ｈｅ、下側（または偶
数）映像信号駆動回路Ｈｏに接続されている。

【００６４】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。

【００６５】（保持容量素子Ｃaddの構造）透明画素電
極ＩＴＯ１は、薄膜トランジスタＴＦＴと接続される端
部と反対側の端部において、隣りの走査信号線ＧＬと重
なるように形成されている。この重ね合わせは、図４か
らも明らかなように、透明画素電極ＩＴＯ１を一方の電
極ＰＬ２とし、隣りの走査信号線ＧＬを他方の電極ＰＬ
１とする保持容量素子（静電容量素子）Ｃaddを構成す
る。この保持容量素子Ｃaddの誘電体膜は、薄膜トラン
ジスタＴＦＴのゲート絶縁膜として使用される絶縁膜Ｇ
Ｉおよび陽極酸化膜ＡＯＦで構成されている。

【００６６】保持容量素子Ｃaddは、図８からも明らか
なように、走査信号線ＧＬの第２導電膜ｇ２の幅を広げ
た部分に形成されている。なお、映像信号線ＤＬと交差
する部分の第２導電膜ｇ２は映像信号線ＤＬとの短絡の
確率を小さくするため細くされている。

【００６７】保持容量素子Ｃaddを構成するために重ね
合わされる透明画素電極ＩＴＯ１と電極ＰＬ１との間の
一部には、ソース電極ＳＤ１と同様に、段差形状を乗り
越える際に透明画素電極ＩＴＯ１が断線しないように、
第１導電膜ｄ１および第２導電膜ｄ２で構成された島領
域が設けられている。この島領域は、透明画素電極ＩＴ
Ｏ１の面積（開口率）を低下しないように、できる限り
小さく構成する。（保持容量素子Ｃaddの等価回路とそ
の動作）図２に示される画素の等価回路を図１３に示
す。図１３において、Ｃgsは薄膜トランジスタＴＦＴの
ゲート電極ＧＴとソース電極ＳＤ１との間に形成される
寄生容量である。寄生容量Ｃgsの誘電体膜は絶縁膜ＧＩ
である。Ｃpixは透明画素電極ＩＴＯ１（ＰＩＸ）と共
通透明画素電極ＩＴＯ２（ＣＯＭ）との間に形成される
液晶容量である。液晶容量Ｃpixの誘電体膜は液晶Ｌ
Ｃ、保護膜ＰＳＶ１および配向膜ＯＲＩ１、ＯＲＩ２で
ある。Ｖlcは中点電位である。

【００６８】保持容量素子Ｃaddは、薄膜トランジスタ
ＴＦＴがスイッチングするとき、中点電位（画素電極電
位）Ｖlcに対するゲート電位変化ΔＶgの影響を低減す
るように働く。この様子を式で表すと、次式のようにな
る。

【００６９】 ΔＶlc＝{Ｃgs/(Ｃgs+Ｃadd+Ｃpix)}×ΔＶg ここで、ΔＶlcはΔＶgによる中点電位の変化分を表わ
す。この変化分ΔＶlcは液晶ＬＣに加わる直流成分の原
因となるが、保持容量Ｃaddを大きくすればする程、そ
の値を小さくすることができる。また、保持容量素子Ｃ
addは放電時間を長くする作用もあり、薄膜トランジス
タＴＦＴがオフした後の映像情報を長く蓄積する。液晶
ＬＣに印加される直流成分の低減は、液晶ＬＣの寿命を
向上し、液晶表示画面の切り替え時に前の画像が残るい
わゆる焼き付きを低減することができる。

【００７０】前述したように、ゲート電極ＧＴはｉ型半
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面
積が増え、したがって寄生容量Ｃgsが大きくなり、中点
電位Ｖlcはゲート（走査）信号Ｖgの影響を受け易くな
るという逆効果が生じる。しかし、保持容量素子Ｃadd
を設けることによりこのデメリットも解消することがで
きる。

【００７１】保持容量素子Ｃaddの保持容量は、画素の
書込特性から、液晶容量Ｃpixに対して４〜８倍（４・Ｃ
pix＜Ｃadd＜８・Ｃpix）、寄生容量Ｃgsに対して８〜３
２倍（８・Ｃgs＜Ｃadd＜３２・Ｃgs）程度の値に設定す
る。

【００７２】（保持容量素子Ｃadd電極線の結線方法）
保持容量電極線としてのみ使用される初段の走査信号線
ＧＬ（Ｙ₀）は、図１２に示すように、共通透明画素電
極ＩＴＯ２（Ｖcom）に接続する。共通透明画素電極Ｉ
ＴＯ２は、図３に示すように、液晶表示装置の周縁部に
おいて銀ペースト材ＳＬによって外部引出配線に接続さ
れている。しかも、この外部引出配線の一部の導電膜
（ｇ１およびｇ２）は走査信号線ＧＬと同一製造工程で
構成されている。この結果、最終段の保持容量電極線Ｇ
Ｌは、共通透明画素電極ＩＴＯ２に簡単に接続すること
ができる。

【００７３】初段の保持容量電極線Ｙ₀は最終段の走査
信号線Ｙendに接続、Ｖcom以外の直流電位点（交流接地
点）に接続するかまたは垂直走路回路Ｖから１つ余分に
走査パルスＹ₀を受けるように接続してもよい。

【００７４】つぎに、この発明に係る液晶表示装置の製
造方法について説明する。まず、７０５９ガラス（商品
名）からなる下部透明ガラス基板ＳＵＢ１の両面に酸化
シリコン膜ＳＩＯをディップ処理により設けたのち、５
００℃、６０分間のベークを行なう。つぎに、下部透明
ガラス基板ＳＵＢ１上に膜厚が１１００Åのクロムから
なる第１導電膜ｇ１をスパッタリングにより設ける。つ
ぎに、エッチング液として硝酸第２セリウムアンモニウ
ム溶液を使用した写真蝕刻技術で第１導電膜ｇ１を選択
的にエッチングすることによって、ゲート端子ＧＴＭお
よびドレイン端子ＤＴＭを形成するとともに、図１４に
示すように、ゲート端子ＧＴＭを接続する陽極酸化バス
ラインＡＯＢ、陽極酸化バスラインＡＯＢに接続された
陽極酸化パッドＡＯＰを形成する。つぎに、レジストを
剥離液Ｓ５０２（商品名）で除去したのち、Ｏ₂アッシ
ャーを１分間行なう。つぎに、膜厚が２６００Åのアル
ミニウム−パラジウム、アルミニウム−シリコン、アル
ミニウム−シリコン−チタン、アルミニウム−シリコン
−銅等からなる第２導電膜ｇ２をスパッタリングにより
設ける。つぎに、エッチング液としてリン酸と硝酸と酢
酸との混酸を使用した写真蝕刻技術で第２導電膜ｇ２を
選択的にエッチングすることにより、走査信号線ＧＬ、
ダミー線ＤＧＬ、ゲート電極ＧＴおよび保持容量素子Ｃ
addの電極ＰＬ１を形成する。つぎに、ドライエッチン
グ装置にＳＦ₆ガスを導入して、シリコン等の残渣を除
去したのち、レジストを除去する。つぎに、陽極酸化用
のホトレジストＲＳＴを設ける。つぎに、３％酒石酸を
アンモニアによりｐＨ７．０±０．５に調整した溶液を
エチレングリコール液で１：９に稀釈した液からなる陽
極酸化液中に下部透明ガラス基板ＳＵＢ１の陽極酸化す
べき部分を浸漬し、陽極酸化パッドＡＯＰに陽極酸化電
圧を印加することにより、第２導電膜ｇ２を陽極酸化し
て、走査信号線ＧＬ上、ダミー線ＤＧＬ上およびゲート
電極ＧＴ上に陽極酸化膜ＡＯＦを設ける。つぎに、プラ
ズマＣＶＤ装置にアンモニアガス、シランガス、窒素ガ
スを導入して、膜厚が３５００Åの窒化シリコン膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２１００Åのｉ型非晶質シリコン膜を設け
たのち、プラズマＣＶＤ装置に水素ガス、ホスフィンガ
スを導入して、膜厚が３００ÅのＮ(＋)型非晶質シリコ
ン膜を設ける。つぎに、ドライエッチングガスとしてＳ
Ｆ₆、ＣＣｌ₄を使用した写真蝕刻技術でＮ(＋)型非晶質
シリコン膜、ｉ型非晶質シリコン膜を選択的にエッチン
グすることにより、ｉ型半導体層ＡＳを形成する。つぎ
に、レジストを除去したのち、ドライエッチングガスと
してＳＦ₆を使用した写真蝕刻技術で、窒化シリコン膜
を選択的にエッチングすることによって、絶縁膜ＧＩを
形成する。つぎに、レジストを除去したのち、膜厚が６
００Åのクロムからなる第１導電膜ｄ１をスパッタリン
グにより設ける。つぎに、写真蝕刻技術で第１導電膜ｄ
１を選択的にエッチングすることにより、映像信号線Ｄ
Ｌ、ダミー線ＤＤＬ、ソース電極ＳＤ１、ドレイン電極
ＳＤ２の第１層を形成する。つぎに、レジストを除去す
る前に、ドライエッチング装置にＣＣｌ₄、ＳＦ₆を導入
して、Ｎ(＋)型非晶質シリコン膜を選択的にエッチング
することにより、Ｎ(＋)型半導体層ｄ０を形成する。つ
ぎに、レジストを除去したのち、Ｏ₂アッシャーを１分
間行なう。つぎに、膜厚が３５００Åのアルミニウム−
パラジウム、アルミニウム−シリコン、アルミニウム−
シリコン−チタン、アルミニウム−シリコン−銅等から
なる第２導電膜ｄ２をスパッタリングにより設ける。つ
ぎに、写真蝕刻技術で第２導電膜ｄ２を選択的にエッチ
ングすることにより、映像信号線ＤＬ、ダミー線ＤＤ
Ｌ、ソース電極ＳＤ１、ドレイン電極ＳＤ２の第２層を
形成する。つぎに、レジストを除去したのち、Ｏ₂アッ
シャーを１分間行なう。つぎに、膜厚が１２００ÅのＩ
ＴＯ膜からなる第３導電膜ｄ３をスパッタリングにより
設ける。つぎに、エッチング液として塩酸と硝酸との混
酸を使用した写真蝕刻技術で第３導電膜ｄ３を選択的に
エッチングすることにより、映像信号線ＤＬ、ダミー線
ＤＤＬ、ソース電極ＳＤ１、ドレイン電極ＳＤ２の第３
層、ゲート端子ＧＴＭ、ドレイン端子ＤＴＭの最上層お
よび透明画素電極ＩＴＯ１を形成する。つぎに、レジス
トを除去したのち、プラズマＣＶＤ装置にアンモニアガ
ス、シランガス、窒素ガスを導入して、膜厚が１μｍの
窒化シリコン膜を設ける。つぎに、ドライエッチングガ
スとしてＳＦ₆を使用した写真蝕刻技術で窒化シリコン
膜を選択的にエッチングすることによって、保護膜ＰＳ
Ｖ１を形成する。

【００７５】図１５はこの発明に係る他のアクティブ・
マトリックス方式カラー液晶表示装置の画素部の四隅を
示す概略図である。この液晶表示装置においては、最外
側の走査信号線ＧＬの外側に設けられたダミー線ＤＧＬ
のダミー端子ＤＧＴＭの電位はアース電位とされてお
り、最外側の映像信号線ＤＬの外側に設けられたダミー
線ＤＤＬのダミー端子ＤＤＴＭはコモン電圧Ｖcomに接
続されている。また、画素の外側にはダミー透明画素電
極ＤＩＴＯ１、ダミー薄膜トランジスタＤＴＦＴ等を有
するダミー画素が形成されており、ダミー画素のダミー
薄膜トランジスタＤＴＦＴのゲート電極、ドレイン電極
は走査信号線ＧＬ、映像信号線ＤＬ、ダミー線ＤＧＬ、
ＤＤＬに接続されている。また、遮光膜ＢＭ（図１５に
おいては遮光膜ＢＭ部に斜線を施している）によってダ
ミー画素がマスクされている。

【００７６】このように、ダミー線ＤＧＬの電位はアー
ス電位とされているから、ダミー薄膜トランジスタＤＴ
ＦＴがオンになることがないので、映像信号線ＤＬに映
像信号が印加されたとしても、ダミー透明画素電極ＤＩ
ＴＯ１部の液晶ＬＣに電圧が印加されることがない。ま
た、ダミー線ＤＤＬはコモン電圧Ｖcomに接続されてい
るから、走査信号線ＧＬに走査信号が印加され、ダミー
薄膜トランジスタＤＴＦＴがオンになったとしても、ダ
ミー透明画素電極ＤＩＴＯ１部の液晶ＬＣに電圧が印加
されることがない。また、遮光膜ＢＭによってダミー画
素がマスクされているから、仮にダミー透明画素電極Ｄ
ＩＴＯ１に映像信号が印加されて、ダミー画素が点灯し
たとしても、その光は遮光膜ＢＭによって遮光される。

【００７７】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、この発明は、
前記実施例に限定されるものではなく、その要旨を逸脱
しない範囲において種々変更可能であることは勿論であ
る。

【００７８】たとえば、上述実施例においては、ゲート
電極形成→ゲート絶縁膜形成→半導体層形成→ソース・
ドレイン電極形成の逆スタガ構造を示したが、上下関係
または作る順番がそれと逆のスタガ構造でもこの発明は
有効である。また、上述実施例においては、ダミー線Ｄ
ＧＬ、ＤＤＬを１本設けたが、ダミー線ＤＧＬ、ＤＤＬ
を２本以上設けてもよい。また、上述実施例において
は、走査信号線ＧＬ上にアルミニウムの陽極酸化膜ＡＯ
Ｆを設けた場合について説明したが、走査信号線上にタ
ンタル、チタン等の陽極酸化膜を設けた場合にもこの発
明を適用することができる。

【００７９】

【発明の効果】以上説明したように、この発明に係る液
晶表示装置においては、信号線を形成する際に、最外側
の信号線と他の信号線とはホトレジストの形成条件、エ
ッチング条件等が同一になるから、最外側の信号線が断
線することがない。

【００８０】また、信号線を走査信号線とし、走査信号
線上に陽極酸化膜を設けたときには、陽極酸化の際に最
外側の走査信号線部における電界が不均一になることが
なく、またホトレジスト形成の際に最外側の走査信号線
に汚れが付きにくいから、最外側の走査信号線が断線す
ることがない。

【００８１】このように、この発明の効果は顕著であ
る。

【図面の簡単な説明】

【図１】図２に示す液晶表示装置の一部概略断面図であ
る。

【図２】この発明が適用されるアクティブ・マトリック
ス方式のカラー液晶表示装置の液晶表示部の一画素を示
す要部平面図である。

【図３】図２の３−３切断線で切った部分とシール部周
辺部の断面図である。

【図４】図２の４−４切断線における断面図である。

【図５】図２に示す液晶表示装置のゲート端子部を示す
断面図である。

【図６】図２に示す液晶表示装置のドレイン端子部を示
す断面図である。

【図７】図２に示す画素を複数配置した液晶表示部の要
部平面図である。

【図８】図２に示す画素の所定の層のみを描いた平面図
である。

【図９】図２に示す画素の所定の層のみを描いた平面図
である。

【図１０】図２に示す画素の所定の層のみを描いた平面
図である。

【図１１】図７に示す画素電極層、遮光膜およびカラー
フィルタ層のみを描いた要部平面図である。

【図１２】アクティブ・マトリックス方式のカラー液晶
表示装置の液晶表示部を示す等価回路図である。

【図１３】図２に示す画素の等価回路図である。

【図１４】図２に示す液晶表示装置の製造方法の説明図
である。

【図１５】この発明に係る他のアクティブ・マトリック
ス方式カラー液晶表示装置の画素部の四隅を示す概略図
である。

【符号の説明】

ＳＵＢ…透明ガラス基板ＧＬ…走査信号線ＤＬ…映像信号線ＧＩ…絶縁膜ＧＴ…ゲート電極ＡＳ…ｉ型半導体層ＳＤ…ソース電極またはドレイン電極ＰＳＶ…保護膜ＢＭ…遮光膜ＬＣ…液晶ＴＦＴ…薄膜トランジスタＩＴＯ…透明画素電極ｇ、ｄ…導電膜Ｃadd…保持容量素子Ｃgs…寄生容量Ｃpix…液晶容量ＡＯＦ…陽極酸化膜ＤＧＬ…ダミー線ＤＤＬ…ダミー線

───────────────────────────────────────────────────── フロントページの続き (72)発明者谷口秀明千葉県茂原市早野3300番地株式会社日立製作所茂原工場内 (72)発明者山本英明千葉県茂原市早野3300番地株式会社日立製作所茂原工場内 (72)発明者松丸治男千葉県茂原市早野3300番地株式会社日立製作所茂原工場内

Claims

【特許請求の範囲】

【請求項１】薄膜トランジスタと画素電極とを画素の一
構成要素としたアクティブ・マトリクス方式の液晶表示
装置において、最外側の信号線の外側にダミー線を設け
たことを特徴とする液晶表示装置。
【請求項２】上記信号線が走査信号線であり、上記走査
信号線上に陽極酸化膜が設けられたことを特徴とする請
求項１に記載の液晶表示装置。
【請求項３】上記信号線が映像信号線であることを特徴
とする請求項１に記載の液晶表示装置。
【請求項４】最外側の画素の外側にダミー画素を設け、
上記ダミー画素を遮光膜でマスクしたことを特徴とする
請求項１に記載の液晶表示装置。