JPH05341315A - 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置 - Google Patents

薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置

Info

Publication number
JPH05341315A
JPH05341315A JP14712092A JP14712092A JPH05341315A JP H05341315 A JPH05341315 A JP H05341315A JP 14712092 A JP14712092 A JP 14712092A JP 14712092 A JP14712092 A JP 14712092A JP H05341315 A JPH05341315 A JP H05341315A
Authority
JP
Japan
Prior art keywords
film
liquid crystal
thin film
crystal display
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14712092A
Other languages
English (en)
Inventor
Hideaki Yamamoto
英明 山本
Haruo Matsumaru
治男 松丸
Tetsuaki Suzuki
哲昭 鈴木
Mitsuo Nakatani
光雄 中谷
Norio Tsukii
教男 月井
Akira Sasano
晃 笹野
Saburo Oikawa
三郎 及川
Ryoji Oritsuki
良二 折付
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14712092A priority Critical patent/JPH05341315A/ja
Priority to KR1019930010310A priority patent/KR100398402B1/ko
Priority to KR1019930010310A priority patent/KR940005987A/ko
Publication of JPH05341315A publication Critical patent/JPH05341315A/ja
Priority to US08/467,967 priority patent/US5589962A/en
Priority to US08/725,256 priority patent/US5781255A/en
Priority to US09/098,541 priority patent/US6226059B1/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 製造歩留、信頼性を高くする。 【構成】 走査信号線ＧＬ、ゲート電極の上にＡｌの陽
極酸化膜ＡＯＦを設け、走査信号線ＧＬ、ゲート電極の
材料としてＡｌ−Ｔａを用い、陽極酸化膜ＡＯＦの膜厚
を１０００Å以上とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は薄膜トランジスタ基
板、特に薄膜トランジスタを使用したアクティブ・マト
リクス方式の液晶表示装置等の薄膜トランジスタ基板、
液晶表示パネルおよび液晶表示装置に関するものであ
る。
【０００２】
【従来の技術】アクティブ・マトリクス方式の液晶表示
装置は、マトリクス状に配列された複数の画素電極のそ
れぞれに対応して非線形素子（スイッチング素子）を設
けたものである。各画素における液晶は理論的には常時
駆動（デューティ比１．０）されているので、時分割駆
動方式を採用している、いわゆる単純マトリクス方式と
比べてアクティブ方式はコントラストが良く、特にカラ
ー液晶表示装置では欠かせない技術となりつつある。ス
イッチング素子として代表的なものとしては薄膜トラン
ジスタ（ＴＦＴ）がある。
【０００３】従来のアクティブ・マトリクス方式の液晶
表示装置の薄膜トランジスタ基板においては、走査信号
線、ゲート電極の材料として純Ａｌ、Ａｌ−Ｐｄ、Ａｌ
−Ｓｉを用いており、走査信号線、ゲート電極上にＡｌ
の陽極酸化膜を設けている。
【０００４】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、たとえば「冗
長構成を採用した１２．５型アクティブ・マトリクス方
式カラー液晶ディスプレイ」、日経エレクトロニクス、
頁１９３〜２１０、１９８６年１２月１５日、日経マグ
ロウヒル社発行、特開平２−８５８２６号公報で知られ
ている。
【０００５】
【発明が解決しようとする課題】走査信号線、ゲート電
極の材料として純Ａｌを用いた薄膜トランジスタ基板に
おいては、ヒロックが発生し、また走査信号線、ゲート
電極の材料としてＡｌ−Ｐｄを用いた薄膜トランジスタ
基板においては、ヒロックが発生するとともに、陽極酸
化膜の絶縁耐圧が低く、また走査信号線、ゲート電極の
材料としてＡｌ−Ｓｉを用いた薄膜トランジスタ基板に
おいては、エッチングしたのちに残渣が発生するから、
いずれの薄膜トランジスタ基板においても製造歩留、信
頼性が低く、また製造歩留を向上するためには製造工程
が複雑になるから、製造コストが高価となる。
【０００６】この発明は上述の課題を解決するためにな
されたもので、製造歩留、信頼性が高い薄膜トランジス
タ基板、液晶表示パネルおよび液晶表示装置を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するた
め、この発明においては、走査信号線、ゲート電極の少
なくとも一方の上にＡｌの陽極酸化膜を設けた薄膜トラ
ンジス基板において、上記走査信号線、上記ゲート電極
の材料としてＡｌ−ＴａまたはＡｌ−Ｔｉを用いる。陽
極酸化膜の耐圧は重要である。これに関して実験を行な
った結果、Ａｌに添加する材料として陽極酸化ができな
い材料（たとえば、Ｐｄ、Ｓｉ）を用いた場合には得ら
れる酸化膜の耐圧が低く、陽極酸化が可能な材料（たと
えば、Ｔａ、Ｔｉ）を添加した場合には得られる酸化膜
の耐圧が著しく高くなる知見を得た。上記陽極酸化膜の
膜厚を１０００Å以上とする。
【０００８】この場合、上記走査信号線と接続されたゲ
ート端子の材料としてＣｒを含むものを用いる。
【０００９】また、上記走査信号線と接続されたゲート
端子の材料としてＡｌ−ＴａまたはＡｌ−Ｔｉを用い、
上記ゲート端子の側面部を絶縁膜によって被覆し、上記
ゲート端子の上部を他の導電膜によって被覆する。
【００１０】また、上記Ａｌ−Ｔａ、上記Ａｌ−Ｔｉの
Ｔａ、Ｔｉの添加量を０．５〜２．５原子％とする。
【００１１】また、上記ゲート電極上の上記陽極酸化膜
上に他の絶縁膜を設ける。
【００１２】この場合、上記他の絶縁膜として窒化シリ
コン膜を用いる。
【００１３】また、映像信号線の材料としてＡｌ−Ｔａ
またはＡｌ−Ｔｉを用いる。
【００１４】また、薄膜トランジスタの活性層の材料と
して水素化非晶質シリコンを用いる。
【００１５】また、上記走査信号線と映像信号線との間
に上記陽極酸化膜、他の絶縁膜および水素化非晶質シリ
コン膜を設ける。
【００１６】また、保持容量素子の誘電体膜として上記
陽極酸化膜および他の絶縁膜を用いる。
【００１７】また、保持容量素子の誘電体膜として上記
陽極酸化膜を用いる。
【００１８】また、走査信号線、ゲート電極の少なくと
も一方の上にＡｌの陽極酸化膜を設けた薄膜トランジス
基板を有する液晶表示パネルにおいて、上記走査信号
線、ゲート電極の材料としてＡｌ−ＴａまたはＡｌ−Ｔ
ｉを用い、上記陽極酸化膜の膜厚を１０００Å以上とす
る。
【００１９】また、走査信号線、ゲート電極の少なくと
も一方の上にＡｌの陽極酸化膜を設けた薄膜トランジス
基板を有し、上記走査信号線、ゲート電極の材料として
Ａｌ−ＴａまたはＡｌ−Ｔｉを用い、上記陽極酸化膜の
膜厚を１０００Å以上とした液晶表示パネルと、上記液
晶表示パネルに映像信号を与えるための映像信号駆動回
路と、上記液晶表示パネルに走査信号を与えるための走
査回路と、上記映像信号駆動回路、上記走査回路に上記
液晶表示パネル用の情報を与えるための制御回路とを設
ける。
【００２０】
【作用】この薄膜トランジスタ基板、液晶表示パネル、
液晶表示装置においては、ヒロックが発生することがな
く、エッチングしたのちに残渣が発生することがなく、
また陽極酸化膜の絶縁耐圧が高く、また製造歩留を向上
するために製造工程が複雑になることがない。
【００２１】
【実施例】
（アクティブ・マトリクス液晶表示装置）以下、アクテ
ィブ・マトリクス方式のカラー液晶表示装置にこの発明
を適用した実施例を説明する。なお、以下説明する図面
で、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００２２】図２はこの発明が適用されるアクティブ・
マトリクス方式カラー液晶表示装置の一画素とその周辺
を示す平面図、図３は図２の３−３切断線における断面
を示す図、図４は図２の４−４切断線における断面図で
ある。また、図５には図２に示す画素を複数配置したと
きの平面図を示す。
【００２３】（画素配置）図２に示すように、各画素は
隣接する２本の走査信号線（ゲート信号線または水平信
号線）ＧＬと、隣接する２本の映像信号線（ドレイン信
号線または垂直信号線）ＤＬとの交差領域内（４本の信
号線で囲まれた領域内）に配置されている。各画素は薄
膜トランジスタＴＦＴ、透明画素電極ＩＴＯ１および保
持容量素子Ｃaddを含む。走査信号線ＧＬは列方向に延
在し、行方向に複数本配置されている。映像信号線ＤＬ
は行方向に延在し、列方向に複数本配置されている。
【００２４】（表示部断面全体構造）図３に示すよう
に、液晶ＬＣを基準に下部透明ガラス基板ＳＵＢ１側に
は薄膜トランジスタＴＦＴおよび透明画素電極ＩＴＯ１
が形成され、上部透明ガラス基板ＳＵＢ２側にはカラー
フィルタＦＩＬ、遮光用ブラックマトリクスパターンＢ
Ｍが形成されている。下部透明ガラス基板ＳＵＢ１はた
とえば１.１mm程度の厚さで構成されている。また、透
明ガラス基板ＳＵＢ１、ＳＵＢ２の両面にはディップ処
理等によって形成された酸化シリコン膜ＳＩＯが設けら
れている。このため、透明ガラス基板ＳＵＢ１、ＳＵＢ
２の表面に鋭い傷があったとしても、鋭い傷を酸化シリ
コン膜ＳＩＯで覆うことができるので、その上にデポジ
ットされる走査信号線ＧＬ、遮光膜ＢＭ等の膜質を均質
に保つことができる。
【００２５】図示していないが、液晶封入口を除く透明
ガラス基板ＳＵＢ１、ＳＵＢ２の縁周囲全体に沿って液
晶ＬＣを封止するようにシール材が形成され、シール材
はたとえばエポキシ樹脂からなる。上部透明ガラス基板
ＳＵＢ２側の共通透明画素電極ＩＴＯ２は、少なくとも
一個所において、銀ペースト材によって下部透明ガラス
基板ＳＵＢ１側に形成された外部引出配線に接続されて
いる。この外部引出配線は後述するゲート端子ＧＴＭ、
ドレイン端子ＤＴＭと同一製造工程で形成される。
【００２６】配向膜ＯＲＩ１、ＯＲＩ２、透明画素電極
ＩＴＯ１、共通透明画素電極ＩＴＯ２のそれぞれの層
は、シール材の内側に形成される。偏光板ＰＯＬ１、Ｐ
ＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ１、上部透
明ガラス基板ＳＵＢ２の外側の表面に形成されている。
液晶ＬＣは液晶分子の向きを設定する下部配向膜ＯＲＩ
１と上部配向膜ＯＲＩ２との間に封入され、シール材に
よってシールされている。下部配向膜ＯＲＩ１は下部透
明ガラス基板ＳＵＢ１側の保護膜ＰＳＶ１の上部に形成
される。
【００２７】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩ
Ｌ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（ＣＯ
Ｍ）および上部配向膜ＯＲＩ２が順次積層して設けられ
ている。
【００２８】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、その後下部透明ガラス基板ＳＵＢ１
と上部透明ガラス基板ＳＵＢ２とを重ね合わせ、下部透
明ガラス基板ＳＵＢ１と上部透明ガラス基板ＳＵＢ２と
の間に液晶ＬＣを封入することによって組み立てられ
る。
【００２９】（薄膜トランジスタＴＦＴ）薄膜トランジ
スタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加す
ると、ソース−ドレイン間のチャネル抵抗が小さくな
り、バイアスを零にすると、チャネル抵抗は大きくなる
ように動作する。
【００３０】各画素の薄膜トランジスタＴＦＴは、画素
内において２つ(複数)に分割され、薄膜トランジスタ
（分割薄膜トランジスタ）ＴＦＴ１およびＴＦＴ２で構
成されている。薄膜トランジスタＴＦＴ１、ＴＦＴ２の
それぞれは実質的に同一サイズ（チャネル長、チャネル
幅が同じ）で構成されている。この分割された薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれは、ゲート電極
ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、intrinsic、導
電型決定不純物がドープされていない）非晶質Ｓｉから
なるｉ型半導体層ＡＳ、一対のソース電極ＳＤ１、ドレ
イン電極ＳＤ２を有す。なお、ソース、ドレインは本来
その間のバイアス極性によって決まるもので、この液晶
表示装置の回路ではその極性は動作中反転するので、ソ
ース、ドレインは動作中入れ替わると理解されたい。し
かし、以下の説明では、便宜上一方をソース、他方をド
レインと固定して表現する。
【００３１】（ゲート電極ＧＴ）ゲート電極ＧＴは図６
（図２の第２導電膜ｇ２およびｉ型半導体層ＡＳのみを
描いた平面図）に示すように、走査信号線ＧＬから垂直
方向（図２および図６において上方向）に突出する形状
で構成されている（Ｔ字形状に分岐されている）。ゲー
ト電極ＧＴは薄膜トランジスタＴＦＴ１、ＴＦＴ２のそ
れぞれの能動領域を越えてるよう突出している。薄膜ト
ランジスタＴＦＴ１、ＴＦＴ２のそれぞれのゲート電極
ＧＴは、一体に（共通ゲート電極として）構成されてお
り、走査信号線ＧＬに連続して形成されている。この実
施例では、ゲート電極ＧＴは、単層の第２導電膜ｇ２で
形成されている。
【００３２】第２導電膜ｇ２はたとえばスパッタで形成
されたＡｌ−Ｔａ膜（Ｔａの添加量が１．５原子％）を
用い、１０００〜５５００Å程度の膜厚で形成する。ま
た、ゲート電極ＧＴ上には膜厚が１８００ÅのＡｌの陽
極酸化膜ＡＯＦが設けられている。
【００３３】このように、第２導電膜ｇ２としてＡｌ−
Ｔａ膜を用いているから、ヒロックが発生することがな
く、エッチングしたのちに残渣が発生することがなく、
また陽極酸化膜ＡＯＦの絶縁耐圧が高いから、製造歩留
が５％向上し、信頼性が高くなり、また製造歩留を向上
するために製造工程が複雑になることがないから、製造
コストが安価となる。
【００３４】なお、Ａｌ−Ｔａ膜のＴａの添加量を０．
５原子％以上としたときには、３００℃程度の温度では
ヒロックやホイスカ等が発生せず、耐熱性に優れてい
る。また、Ａｌ−Ｔａ膜のＴａの添加量を２．５原子％
以下としたときには、エッチングにより完全に第２導電
膜ｇ２を除去することができ、残渣が発生しない。ま
た、図１６は各材料の陽極酸化膜（膜厚２０００Å）の
絶縁破壊耐圧を示すグラフである。図１６から明らかな
ように、材料がＡｌ−Ｐｄ、Ａｌ−Ｓｉの場合には、陽
極酸化膜の絶縁破壊耐圧が約８０Ｖであるのに対して、
材料がＡｌ−Ｔａの場合には、陽極酸化膜の絶縁破壊耐
圧が純Ａｌと同様に約１４０Ｖである。また、図１７は
陽極酸化膜の絶縁特性を示すグラフで、線ａは純Ａｌの
陽極酸化膜の場合を示し、線ｂはＡｌ−Ｔａ（Ｔａの添
加量が２．５原子％）の陽極酸化膜の場合を示し、線ｃ
はＴａの陽極酸化膜の場合を示す。図１７から明らかな
ように、Ａｌ−Ｔａの陽極酸化膜の絶縁特性は純Ａｌの
陽極酸化膜の絶縁特性と同様に良好である。また、Ａｌ
−ＴａのＴａの添加量が増えると第２導電膜ｇ２の固有
抵抗が高くなるが、走査信号線ＧＬの材料の固有抵抗は
純Ａｌの固有抵抗の２倍が限度であり、映像信号線ＤＬ
の材料の固有抵抗は純Ａｌの固有抵抗の５倍が限度であ
るから、Ｔａの添加量は２．５原子％以下が望ましい。
【００３５】また、陽極酸化膜ＡＯＦの膜厚は絶縁破壊
を防止するために１０００Å以上とする。
【００３６】このゲート電極ＧＴは図２、図３および図
６に示されているように、ｉ型半導体層ＡＳを完全に覆
うよう（下方からみて）それより大き目に形成される。
したがって、下部透明ガラス基板ＳＵＢ１の下方に蛍光
灯等のバックライトを取り付けた場合、この不透明なＡ
ｌからなるゲート電極ＧＴが影となって、ｉ型半導体層
ＡＳにはバックライト光が当たらず、光照射による導電
現象すなわち薄膜トランジスタＴＦＴのオフ特性劣化は
起きにくくなる。なお、ゲート電極ＧＴの本来の大きさ
は、ソース電極ＳＤ１とドレイン電極ＳＤ２との間をま
たがるに最低限必要な（ゲート電極ＧＴとソース電極Ｓ
Ｄ１、ドレイン電極ＳＤ２との位置合わせ余裕分も含め
て）幅を持ち、チャネル幅Ｗを決めるその奥行き長さは
ソース電極ＳＤ１とドレイン電極ＳＤ２との間の距離
（チャネル長）Ｌとの比、すなわち相互コンダクタンス
gmを決定するファクタＷ／Ｌをいくつにするかによって
決められる。この液晶表示装置におけるゲート電極ＧＴ
の大きさはもちろん、上述した本来の大きさよりも大き
くされる。
【００３７】（走査信号線ＧＬ）走査信号線ＧＬは第２
導電膜ｇ２で構成されている。この走査信号線ＧＬの第
２導電膜ｇ２はゲート電極ＧＴの第２導電膜ｇ２と同一
製造工程で形成され、かつ一体に構成されている。ま
た、走査信号線ＧＬ上にもＡｌの陽極酸化膜ＡＯＦが設
けられている。
【００３８】（絶縁膜ＧＩ）絶縁膜ＧＩは薄膜トランジ
スタＴＦＴ１、ＴＦＴ２のそれぞれのゲート絶縁膜とし
て使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走査
信号線ＧＬの上層に形成されている。絶縁膜ＧＩはたと
えばプラズマＣＶＤで形成された窒化シリコン膜を用
い、１２００〜２７００Åの膜厚（この液晶表示装置で
は、２０００Å程度の膜厚）で形成する。
【００３９】（ｉ型半導体層ＡＳ）ｉ型半導体層ＡＳ
は、図６に示すように、複数に分割された薄膜トランジ
スタＴＦＴ１、ＴＦＴ２のそれぞれのチャネル形成領域
として使用される。ｉ型半導体層ＡＳは水素化非晶質Ｓ
ｉ膜または多結晶Ｓｉ膜で形成し、２００〜２２００Å
の膜厚（この液晶表示装置では、２０００Å程度の膜
厚）で形成する。
【００４０】このｉ型半導体層ＡＳは、供給ガスの成分
を変えてＳｉ3Ｎ4からなるゲート絶縁膜として使用され
る絶縁膜ＧＩの形成に連続して、同じプラズマＣＶＤ装
置で、しかもそのプラズマＣＶＤ装置から外部に露出す
ることなく形成される。また、オーミックコンタクト用
のリン（Ｐ）を２.５％ドープしたＮ(＋)型半導体層ｄ
０（図３）も同様に連続して２００〜５００Åの膜厚
（この液晶表示装置では、３００Å程度の膜厚）で形成
される。しかる後、下部透明ガラス基板ＳＵＢ１はＣＶ
Ｄ装置から外に取り出され、写真処理技術によりＮ(＋)
型半導体層ｄ０およびｉ型半導体層ＡＳは図２、図３お
よび図６に示すように独立した島状にパターニングされ
る。
【００４１】ｉ型半導体層ＡＳは、図２および図６に示
すように、走査信号線ＧＬと映像信号線ＤＬとの交差部
（クロスオーバ部）の両者間にも設けられている。この
交差部のｉ型半導体層ＡＳは交差部における走査信号線
ＧＬと映像信号線ＤＬとの短絡を低減する。
【００４２】（透明画素電極ＩＴＯ１）透明画素電極Ｉ
ＴＯ１は液晶表示部の画素電極の一方を構成する。
【００４３】透明画素電極ＩＴＯ１は薄膜トランジスタ
ＴＦＴ１のソース電極ＳＤ１および薄膜トランジスタＴ
ＦＴ２のソース電極ＳＤ１の両方に接続されている。こ
のため、薄膜トランジスタＴＦＴ１、ＴＦＴ２のうちの
１つに欠陥が発生しても、その欠陥が副作用をもたらす
場合はレーザ光等によって適切な箇所を切断し、そうで
ない場合は他方の薄膜トランジスタが正常に動作してい
るので放置すればよい。なお、２つの薄膜トランジスタ
ＴＦＴ１、ＴＦＴ２に同時に欠陥が発生することは稀で
あり、このような冗長方式により点欠陥や線欠陥の確率
を極めて小さくすることができる。透明画素電極ＩＴＯ
１は第１導電膜ｄ１によって構成されており、この第１
導電膜ｄ１はスパッタリングで形成された透明導電膜
（Indium-Tin-Oxide ＩＴＯ：ネサ膜）からなり、１０
００〜２０００Åの膜厚（この液晶表示装置では、１４
００Å程度の膜厚）で形成される。
【００４４】（ソース電極ＳＤ１、ドレイン電極ＳＤ
２）複数に分割された薄膜トランジスタＴＦＴ１、ＴＦ
Ｔ２のそれぞれのソース電極ＳＤ１とドレイン電極ＳＤ
２とは、図２、図３および図７（図２の第１〜第３導電
膜ｄ１〜ｄ３のみを描いた平面図）に示すように、ｉ型
半導体層ＡＳ上にそれぞれ離隔して設けられている。
【００４５】ソース電極ＳＤ１、ドレイン電極ＳＤ２の
それぞれは、Ｎ(＋)型半導体層ｄ０に接触する下層側か
ら、第２導電膜ｄ２、第３導電膜ｄ３を順次重ね合わせ
て構成されている。ソース電極ＳＤ１の第２導電膜ｄ２
および第３導電膜ｄ３は、ドレイン電極ＳＤ２の第２導
電膜ｄ２および第３導電膜ｄ３と同一製造工程で形成さ
れる。
【００４６】第２導電膜ｄ２はスパッタで形成したＣｒ
膜を用い、５００〜１０００Åの膜厚（この液晶表示装
置では、６００Å程度の膜厚）で形成する。Ｃｒ膜は膜
厚を厚く形成するとストレスが大きくなるので、２００
０Å程度の膜厚を越えない範囲で形成する。Ｃｒ膜はＮ
(＋)型半導体層ｄ０との接触が良好である。Ｃｒ膜は後
述する第３導電膜ｄ３のＡｌがＮ(＋)型半導体層ｄ０に
拡散することを防止するいわゆるバリア層を構成する。
第２導電膜ｄ２として、Ｃｒ膜の他に高融点金属（Ｍ
ｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド（Ｍｏ
Ｓｉ2、ＴｉＳｉ2、ＴａＳｉ2、ＷＳｉ2）膜を用いても
よい。
【００４７】第３導電膜ｄ３はＡｌ−Ｔａ（Ｔａの添加
量が２原子％）のスパッタリングで３０００〜５０００
Åの膜厚（この液晶表示装置では、４０００Å程度の膜
厚）に形成される。Ａｌ−Ｔａ膜はＣｒ膜に比べてスト
レスが小さく、厚い膜厚に形成することが可能で、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２および映像信号線Ｄ
Ｌの抵抗値を低減するように構成されている。
【００４８】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ(＋)型半導体層ｄ０が除去される。つまり、
ｉ型半導体層ＡＳ上に残っていたＮ(＋)型半導体層ｄ０
は第２導電膜ｄ２、第３導電膜ｄ３以外の部分がセルフ
アラインで除去される。このとき、Ｎ(＋)型半導体層ｄ
０はその厚さ分は全て除去されるようエッチングされる
ので、ｉ型半導体層ＡＳも若干その表面部分がエッチン
グされるが、その程度はエッチング時間で制御すればよ
い。
【００４９】ソース電極ＳＤ１は透明画素電極ＩＴＯ１
に接続されている。ソース電極ＳＤ１は、ｉ型半導体層
ＡＳ段差（第２導電膜ｇ２の膜厚、陽極酸化膜ＡＯＦの
膜厚、ｉ型半導体層ＡＳの膜厚およびＮ(＋)型半導体層
ｄ０の膜厚を加算した膜厚に相当する段差）に沿って構
成されている。具体的には、ソース電極ＳＤ１は、ｉ型
半導体層ＡＳの段差に沿って形成された第２導電膜ｄ２
と、この第２導電膜ｄ２の上部に形成した第３導電膜ｄ
３とで構成されている。ソース電極ＳＤ１の第３導電膜
ｄ３は第２導電膜ｄ２のＣｒ膜がストレスの増大から厚
く形成できず、ｉ型半導体層ＡＳの段差形状を乗り越え
られないので、このｉ型半導体層ＡＳを乗り越えるため
に構成されている。つまり、第３導電膜ｄ３は厚く形成
することでステップカバレッジを向上している。第３導
電膜ｄ３は厚く形成できるので、ソース電極ＳＤ１の抵
抗値（ドレイン電極ＳＤ２や映像信号線ＤＬについても
同様）の低減に大きく寄与している。
【００５０】（保護膜ＰＳＶ１）薄膜トランジスタＴＦ
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜ＰＳＶ１はたとえばプラズマＣＶＤ装置で形成した酸
化シリコン膜や窒化シリコン膜で形成されており、１μ
ｍ程度の膜厚で形成する。
【００５１】（遮光膜ＢＭ）上部透明ガラス基板ＳＵＢ
２側には、外部光（図３では上方からの光）がチャネル
形成領域として使用されるｉ型半導体層ＡＳに入射され
ないように、遮光膜ＢＭが設けられ、遮光膜ＢＭは図８
のハッチングに示すようなパターンとされている。な
お、図８は図２におけるＩＴＯ膜からなる第１導電膜ｄ
１、カラーフィルタＦＩＬおよび遮光膜ＢＭのみを描い
た平面図である。遮光膜ＢＭは光に対する遮蔽性が高い
たとえばＡｌ膜やＣｒ膜等で形成されており、この液晶
表示装置ではＣｒ膜がスパッタリングで１３００Å程度
の膜厚に形成される。
【００５２】したがって、薄膜トランジスタＴＦＴ１、
ＴＦＴ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭお
よび大き目のゲート電極ＧＴによってサンドイッチにさ
れ、その部分は外部の自然光やバックライト光が当たら
なくなる。遮光膜ＢＭは図８のハッチング部分で示すよ
うに、画素の周囲に形成され、つまり遮光膜ＢＭは格子
状に形成され（ブラックマトリクス）、この格子で１画
素の有効表示領域が仕切られている。したがって、各画
素の輪郭が遮光膜ＢＭによってはっきりとし、コントラ
ストが向上する。つまり、遮光膜ＢＭはｉ型半導体層Ａ
Ｓに対する遮光とブラックマトリクスとの２つの機能を
もつ。
【００５３】また、透明画素電極ＩＴＯ１のラビング方
向の根本側のエッジ部に対向する部分（図２右下部分）
が遮光膜ＢＭによって遮光されているから、上記部分に
ドメインが発生したとしても、ドメインが見えないの
で、表示特性が劣化することはない。
【００５４】なお、バックライトを上部透明ガラス基板
ＳＵＢ２側に取り付け、下部透明ガラス基板ＳＵＢ１を
観察側（外部露出側）とすることもできる。
【００５５】（カラーフィルタＦＩＬ）カラーフィルタ
ＦＩＬはアクリル樹脂等の樹脂材料で形成される染色基
材に染料を着色して構成されている。カラーフィルタＦ
ＩＬは画素に対向する位置にストライプ状に形成され
（図９）、染め分けられている（図９は図５の第１導電
膜膜ｄ１、遮光膜ＢＭおよびカラーフィルタＦＩＬのみ
を描いたもので、Ｂ、Ｒ、Ｇの各カラーフィルターＦＩ
Ｌはそれぞれ、４５°、１３５°、クロスのハッチを施
してある）。カラーフィルタＦＩＬは図８、図９に示す
ように透明画素電極ＩＴＯ１の全てを覆うように大き目
に形成され、遮光膜ＢＭはカラーフィルタＦＩＬおよび
透明画素電極ＩＴＯ１のエッジ部分と重なるよう透明画
素電極ＩＴＯ１の周縁部より内側に形成されている。
【００５６】カラーフィルタＦＩＬは次のように形成す
ることができる。まず、上部透明ガラス基板ＳＵＢ２の
表面に染色基材を形成し、フォトリソグラフィ技術で赤
色フィルタ形成領域以外の染色基材を除去する。この
後、染色基材を赤色染料で染め、固着処理を施し、赤色
フィルタＲを形成する。つぎに、同様な工程を施すこと
によって、緑色フィルタＧ、青色フィルタＢを順次形成
する。
【００５７】（保護膜ＰＳＶ２）保護膜ＰＳＶ２はカラ
ーフィルタＦＩＬを異なる色に染め分けた染料が液晶Ｌ
Ｃに漏れることを防止するために設けられている。保護
膜ＰＳＶ２はたとえばアクリル樹脂、エポキシ樹脂等の
透明樹脂材料で形成されている。
【００５８】（共通透明画素電極ＩＴＯ２）共通透明画
素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に画
素ごとに設けられた透明画素電極ＩＴＯ１に対向し、液
晶ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透明
画素電極ＩＴＯ２との間の電位差（電界）に応答して変
化する。この共通透明画素電極ＩＴＯ２にはコモン電圧
Ｖcomが印加されるように構成されている。コモン電圧
Ｖcomは映像信号線ＤＬに印加されるロウレベルの駆動
電圧Ｖｄminとハイレベルの駆動電圧Ｖｄmaxとの中間電
位である。
【００５９】（ゲート端子ＧＴＭ）図１は表示マトリク
スの走査信号線ＧＬからその外部接続端子であるゲート
端子ＧＴＭまでの接続構造を示す図であり、(Ａ)は平面
であり、(Ｂ)は(Ａ)のＢ−Ｂ切断線における断面を示し
ている。なお、同図は図５のマトリクスを基準にすれば
下部透明ガラス基板ＳＵＢ１の左端付近を示すものであ
る。
【００６０】ＡＯは写真処理用のマスクパターン、言い
換えれば選択的陽極酸化のホトレジストパターンであ
る。したがって、このホトレジストは陽極酸化後除去さ
れ、図に示すマスクパターンＡＯは完成品としては残ら
ないが、ゲート配線ＧＬには断面図に示すように陽極酸
化膜ＡＯＦが選択的に形成されるので、その軌跡が残
る。平面図において、ホトレジストの境界線ＡＯを基準
にして左側はレジストで覆い陽極酸化をしない領域、右
側はレジストから露出され陽極酸化される領域である。
陽極酸化された第２導電膜ｇ２は表面にその酸化物Ａｌ
2Ｏ3膜すなわち陽極酸化膜ＡＯＦが形成され、下方の導
電部は体積が減少する。もちろん、陽極酸化はその導電
部が残るように適切な時間、電圧などを設定して行われ
る。マスクパターンＡＯは走査信号線ＧＬに単一の直線
では交差せず、クランク状に折れ曲がって交差させてい
る。このため、走査信号線ＧＬの段差部と交差するホト
レジスト部分から剥離が始まり、陽極酸化電圧により第
２導電膜ｇ２の溶断が発生しても、その溶断はホトレジ
スト膜の端面に沿って進行するため、第２導電膜ｇ２の
溶断はクランク状の部分で止まる。したがって、陽極酸
化時に走査信号線ＧＬが断線するのを防止することがで
きる。
【００６１】なお、この実施例では、第２導電膜ｇ２上
のホトレジパタンを、クランク形状で構成したが、この
形状にとらわれるものではない。要はホトレジパタンに
剥離が発生し進行する時に、これを止める形状なら矩
形、三角形、円形、台形等の単独または組合せで構成し
てもよい。
【００６２】図(Ａ)中第２導電膜ｇ２は、判り易くする
ためハッチを施してあるが、陽極酸化されない領域は櫛
状にパターニングされている。これは、第２導電膜ｇ２
の幅が広いと表面にホイスカが発生するので、１本１本
の幅は狭くし、それらを複数本並列に束ねた構成とする
ことにより、ホイスカの発生を防ぎつつ、断線の確率や
導電率の犠牲を最低限に押さえる狙いである。したがっ
て、この液晶表示装置では櫛の根本に相当する部分もマ
スクパターンＡＯに沿ってずらしている。
【００６３】ゲート端子ＧＴＭは酸化シリコン膜ＳＩＯ
と接着性の良いＣｒ膜からなる第１導電膜ｇ１と、さら
にその表面を保護し透明画素電極ＩＴＯ１と同レベル
（同層、同時形成）の透明な第１導電層ｄ１とで構成さ
れている。なお、ゲート絶縁膜ＧＩ上およびその側面部
に形成された第２導電膜ｄ２および第３導電膜ｄ３は、
第３導電膜ｄ３や第２導電膜ｄ２のエッチング時にピン
ホール等が原因で第２導電膜ｇ２や第１導電膜ｇ１が一
緒にエッチングされないようその領域をホトレジストで
覆っていた結果として残っているものである。また、ゲ
ート絶縁膜ＧＩを乗り越えて右方向に延長された第１導
電膜ｄ１は同様な対策を更に万全とさせたものである。
【００６４】平面図において、ゲート絶縁膜ＧＩはその
境界線よりも右側に、保護膜ＰＳＶ１もその境界線より
も右側に形成されており、左端に位置するゲート端子Ｇ
ＴＭはそれらから露出し外部回路との電気的接触ができ
るようになっている。図では、走査信号線ＧＬとゲート
端子ＧＴＭの一つの対のみが示されているが、実際はこ
のような対が図で上下に複数本並べられ、図でゲート端
子ＧＴＭの左端は、製造過程では、下部透明ガラス基板
ＳＵＢ１の切断領域を越えて延長され、短絡される。製
造過程におけるこのような短絡は陽極酸化時の給電と、
配向膜ＯＲＩ１のラビング時等の静電破壊防止に役立
つ。
【００６５】（ドレイン端子ＤＴＭ）図１０は映像信号
線ＤＬからその外部接続端子であるドレイン端子ＤＴＭ
までの接続を示す図であり、(Ａ)はその平面を示し、
(Ｂ)は(Ａ)のＢ−Ｂ切断線における断面を示す。同図
は、図５のマトリクスを基準にすれば下部透明ガラス基
板ＳＵＢ１の上端部および下端部を示しており、便宜上
方向は変えてあるが左端方向が下部透明ガラス基板ＳＵ
Ｂ１の上端部または下端部に該当する。
【００６６】ＴＳＴｄは検査端子であり、検査端子ＴＳ
Ｔｄには外部回路は接続されない。検査端子ＴＳＴｄと
ドレイン端子ＤＴＭとは上下方向に千鳥状に複数交互に
配列され、検査端子ＴＳＴｄは図に示すとおり下部透明
ガラス基板ＳＵＢ１の端部に到達することなく終端して
いるが、ドレイン端子ＤＴＭは下部透明ガラス基板ＳＵ
Ｂ１の切断線を越えて更に延長され、製造過程中は静電
破壊防止のためその全てが互いに短絡される。図中検査
端子ＴＳＴｄが存在する映像信号線ＤＬのマトリクスを
挟んで反対側にはドレイン端子ＤＴＭが接続され、逆に
ドレイン端子ＤＴＭが存在する映像信号線ＤＬのマトリ
クスを挟んで反対側には検査端子ＴＳＴｄが接続され
る。
【００６７】ドレイン端子ＤＴＭは前述したゲート端子
ＧＴＭと同様な理由でＣｒ膜からなる第１導電膜ｇ１お
よびＩＴＯ膜からなる第１導電膜ｄ１の２層で形成され
ており、ゲート絶縁膜ＧＩを除去した部分で映像信号線
ＤＬと接続されている。ゲート絶縁膜ＧＩの端部上に形
成された半導体層ＡＳはゲート絶縁膜ＧＩの縁をテーパ
状にエッチングするためのものである。ドレイン端子Ｄ
ＴＭ上では外部回路との接続を行なうため保護膜ＰＳＶ
１はもちろんのこと取り除かれている。ＡＯは前述した
陽極酸化マスクであり、その境界線はマトリクス全体を
を大きく囲むように形成され、図では陽極酸化マスクＡ
Ｏの境界線から左側がマスクで覆われるが、この図で覆
われない部分には第２導電膜ｇ２が存在しないので、こ
のパターンは直接は関係しない。
【００６８】（保持容量素子Ｃaddの構造）透明画素電
極ＩＴＯ１は、薄膜トランジスタＴＦＴと接続される端
部と反対側の端部において、隣りの走査信号線ＧＬと重
なるように形成されている。この重ね合わせは、図４か
らも明らかなように、透明画素電極ＩＴＯ１を一方の電
極ＰＬ２とし、隣りの走査信号線ＧＬを他方の電極ＰＬ
１とする保持容量素子（静電容量素子）Ｃaddを構成す
る。この保持容量素子Ｃaddの誘電体膜は、薄膜トラン
ジスタＴＦＴのゲート絶縁膜として使用される絶縁膜Ｇ
Ｉおよび陽極酸化膜ＡＯＦで構成されている。
【００６９】保持容量素子Ｃaddは、図６からも明らか
なように、走査信号線ＧＬの第２導電膜ｇ２の幅を広げ
た部分に形成されている。なお、映像信号線ＤＬと交差
する部分の第２導電膜ｇ２は映像信号線ＤＬとの短絡の
確率を小さくするため細くされている。保持容量素子Ｃ
addの電極ＰＬ１の段差部において透明画素電極ＩＴＯ
１が断線しても、その段差をまたがるように形成された
第２導電膜ｄ２および第３導電膜ｄ３で構成された島領
域によってその不良は補償される。この島領域は、開口
率を低下しないように、できる限り小さく構成する。
【００７０】（表示装置全体等価回路）表示マトリクス
部の等価回路とその周辺回路の結線図を図１１に示す。
同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ＡＲは複数の画素を二次元状に配列し
たマトリクス・アレイである。
【００７１】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，…，endは走査タイミングの順序にしたが
って付加されている。
【００７２】映像信号線Ｘ（添字省略）は交互に上側
（または奇数）映像信号駆動回路Ｈｅ、下側（または偶
数）映像信号駆動回路Ｈｏに接続されている。
【００７３】走査信号線Ｙ（添字省略）は垂直走査回路
Ｖに接続されている。
【００７４】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。
【００７５】（保持容量素子Ｃaddの等価回路とその動
作）図２に示される画素の等価回路を図１２に示す。図
１２において、Ｃgsは薄膜トランジスタＴＦＴのゲート
電極ＧＴとソース電極ＳＤ１との間に形成される寄生容
量である。寄生容量Ｃgsの誘電体膜は絶縁膜ＧＩおよび
陽極酸化膜ＡＯＦである。Ｃpixは透明画素電極ＩＴＯ
１（ＰＩＸ）と共通透明画素電極ＩＴＯ２（ＣＯＭ）と
の間に形成される液晶容量である。液晶容量Ｃpixの誘
電体膜は液晶ＬＣ、保護膜ＰＳＶ１および配向膜ＯＲＩ
１、ＯＲＩ２である。Ｖlcは中点電位である。
【００７６】保持容量素子Ｃaddは、薄膜トランジスタ
ＴＦＴがスイッチングするとき、中点電位（画素電極電
位）Ｖlcに対するゲート電位変化ΔＶgの影響を低減す
るように働く。この様子を式で表すと、次式のようにな
る。
【００７７】 ΔＶlc＝{Ｃgs／(Ｃgs＋Ｃadd＋Ｃpix)}×ΔＶg ここで、ΔＶlcはΔＶgによる中点電位の変化分を表わ
す。この変化分ΔＶlcは液晶ＬＣに加わる直流成分の原
因となるが、保持容量Ｃaddを大きくすればする程、そ
の値を小さくすることができる。また、保持容量素子Ｃ
addは放電時間を長くする作用もあり、薄膜トランジス
タＴＦＴがオフした後の映像情報を長く蓄積する。液晶
ＬＣに印加される直流成分の低減は、液晶ＬＣの寿命を
向上し、液晶表示画面の切り替え時に前の画像が残るい
わゆる焼き付きを低減することができる。
【００７８】前述したように、ゲート電極ＧＴはｉ型半
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面
積が増え、したがって寄生容量Ｃgsが大きくなり、中点
電位Ｖlcはゲート（走査）信号Ｖgの影響を受け易くな
るという逆効果が生じる。しかし、保持容量素子Ｃadd
を設けることによりこのデメリットも解消することがで
きる。
【００７９】保持容量素子Ｃaddの保持容量は、画素の
書込特性から、液晶容量Ｃpixに対して４〜８倍（４・Ｃ
pix＜Ｃadd＜８・Ｃpix）、寄生容量Ｃgsに対して８〜３
２倍（８・Ｃgs＜Ｃadd＜３２・Ｃgs）程度の値に設定す
る。
【００８０】（保持容量素子Ｃadd電極線の結線方法）
保持容量電極線としてのみ使用される初段の走査信号線
ＧＬ（Ｙ0）は、図１１に示すように、共通透明画素電
極ＩＴＯ２（Ｖcom）に接続する。上部透明ガラス基板
ＳＵＢ２の共通透明画素電極ＩＴＯ２は、前述したよう
に、液晶表示装置の周縁部において銀ペースト材によっ
て下部透明ガラス基板ＳＵＢ１の外部引出配線に接続さ
れているので、初段の走査信号線ＧＬ（Ｙ0）は下部透
明ガラス基板ＳＵＢ１側でその外部引出配線に接続すれ
ば良い。あるいは、初段の保持容量電極線Ｙ0は最終段
の走査信号線Ｙendに接続、Ｖcom以外の直流電位点（交
流接地点）に接続するかまたは垂直走査回路Ｖから１つ
余分に走査パルスＹ0を受けるように接続してもよい。
【００８１】（製造方法）つぎに、上述した液晶表示装
置の下部透明ガラス基板ＳＵＢ１側の製造方法について
図１３〜図１５を参照して説明する。なお同図におい
て、中央の文字は工程名の略称であり、左側は図３に示
す画素部分、右側は図１に示すゲート端子付近の断面形
状でみた加工の流れを示す。工程Ｄを除き工程Ａ〜工程
Ｉは各写真処理に対応して区分けしたもので、各工程の
いずれの断面図も写真処理後の加工が終わりフォトレジ
ストを除去した段階を示している。なお、写真処理とは
本説明ではフォトレジストの塗布からマスクを使用した
選択露光を経てそれを現像するまでの一連の作業を示す
ものとし、繰返しの説明は避ける。以下区分けした工程
に従って、説明する。
【００８２】工程Ａ（図１３） ７０５９ガラス（商品名）からなる下部透明ガラス基板
ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処理
により設けたのち、５００℃、６０分間のベークを行な
う。下部透明ガラス基板ＳＵＢ１上に膜厚が約１０００
ÅのＣｒ膜からなる第１導電膜ｇ１をスパッタリングに
より設け、写真処理後、エッチング液として硝酸第２セ
リウムアンモニウム溶液で第１導電膜ｇ１を選択的にエ
ッチングする。それによって、ゲート端子ＧＴＭ、ドレ
イン端子ＤＴＭ、ゲート端子ＧＴＭを接続する陽極酸化
バスライン（図示せず）、ドレイン端子ＤＴＭを短絡す
るバスライン（図示せず）、陽極酸化バスラインに接続
された陽極酸化パッド（図示せず）を形成する。
【００８３】工程Ｂ（図１３） 膜厚が約３０００ÅのＡｌ−Ｔａからなる第２導電膜ｇ
２をスパッタリングにより設ける。写真処理後、リン酸
と硝酸と氷酢酸との混酸液で第２導電膜ｇ２を選択的に
エッチングする。
【００８４】工程Ｃ（図１３） 写真処理後（前述した陽極酸化マスクＡＯ形成後）、３
％酒石酸をアンモニアによりＰＨ７±０.５に調整した
溶液をエチレングリコール液で１：９に稀釈した液から
なる陽極酸化液中に下部透明ガラス基板ＳＵＢ１を浸漬
し、陽極酸化電流密度が０.５ｍＡ／ｃｍ2になるように
調整する（定電流陽極酸化）。つぎに、所定のＡｌ2Ｏ3
膜厚が得られるのに必要な陽極酸化電圧１４４Ｖに達す
るまで陽極酸化を行なう。その後、この状態で数分〜数
１０分保持することが望ましい（定電圧陽極酸化）。こ
れは均一な陽極酸化膜ＡＯＦを得る上で大事なことであ
る。それによって、第２導電膜ｇ２を陽極酸化され、走
査信号線ＧＬ、ゲート電極ＧＴおよび電極ＰＬ１上に膜
厚が２０００Åの陽極酸化膜ＡＯＦが形成される。
【００８５】工程Ｄ（図１４） プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が２０００Åの窒化シリコン膜
を設け、プラズマＣＶＤ装置にシランガス、水素ガスを
導入して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設け
たのち、プラズマＣＶＤ装置に水素ガス、ホスフィンガ
スを導入して、膜厚が３００ÅのＮ(＋)型非晶質Ｓｉ膜
を設ける。
【００８６】工程Ｅ（図１４） 写真処理後、ドライエッチングガスとしてＳＦ6、ＣＣ
ｌ4を使用してＮ(＋)型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ
膜を選択的にエッチングすることにより、ｉ型半導体層
ＡＳの島を形成する。
【００８７】工程Ｆ（図１４） 写真処理後、ドライエッチングガスとしてＳＦ6を使用
して、窒化シリコン膜を選択的にエッチングする。
【００８８】工程Ｇ（図１５） 膜厚が１０００ÅのＩＴＯ膜からなる第１導電膜ｄ１を
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で第１導電膜ｄ１を選択
的にエッチングすることにより、ゲート端子ＧＴＭ、ド
レイン端子ＤＴＭの最上層および透明画素電極ＩＴＯ１
を形成する。
【００８９】工程Ｈ（図１５） 膜厚が１０００ÅのＣｒ膜からなる第２導電膜ｄ２をス
パッタリングにより設け、さらに膜厚が４０００ÅのＡ
ｌ−Ｔａからなる第３導電膜ｄ３をスパッタリングによ
り設ける。写真処理後、第３導電膜ｄ３を工程Ｂと同様
な液でエッチングし、第２導電膜ｄ２を工程Ａと同様な
液でエッチングし、映像信号線ＤＬ、ソース電極ＳＤ
１、ドレイン電極ＳＤ２を形成する。つぎに、ドライエ
ッチング装置にＣＣｌ4、ＳＦ6を導入して、Ｎ(＋)型非
晶質Ｓｉ膜をエッチングすることにより、ソースとドレ
イン間のＮ(＋)型半導体層ｄ０を選択的に除去する。
【００９０】工程Ｉ（図１５） プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が１μｍの窒化シリコン膜を設
ける。写真処理後、ドライエッチングガスとしてＳＦ6
を使用した写真蝕刻技術で窒化シリコン膜を選択的にエ
ッチングすることによって、保護膜ＰＳＶ１を形成す
る。
【００９１】図１８はこの発明に係る他の液晶表示装置
の薄膜トランジスタ基板のゲート端子部を示す断面図で
ある。この薄膜トランジスタ基板においては、ゲート端
子ＧＴＭが第２導電膜ｇ２（Ａｌ−Ｔａ）からなり、ゲ
ート端子ＧＴＭの側面部が絶縁膜ＧＩによって被覆され
ており、ゲート端子ＧＴＭの上部が第１導電膜ｄ１によ
って被覆されている。このため、第１導電膜ｇ１のスパ
ッタリング、エッチング等を行なう必要がないから、製
造工程を短縮すことができる。さらに、Ａｌ−Ｔａは純
Ａｌと比較して腐食しにくく、またゲート端子ＧＴＭが
絶縁膜ＧＩ、第１導電膜ｄ１によって被覆されているか
ら、ゲート端子ＧＴＭは大気と触れないので、ゲート端
子ＧＴＭが腐食により損傷することがない。
【００９２】なお、以上説明した実施例においては、第
２導電膜ｇ２、第３導電膜ｄ３としてＡｌ−Ｔａ膜を用
いたが、Ａｌ−Ｔａ膜の代わりにＡｌ−Ｔｉ膜を用いて
もよく、この場合にもヒロックが発生することがなく、
エッチングしたのちに残渣が発生することがなく、また
陽極酸化膜ＡＯＦの絶縁耐圧が高いから、製造歩留が５
％向上し、信頼性が高くなり、また製造歩留を向上する
ために製造工程が複雑になることがないから、製造コス
トが安価となる。
【００９３】（応用範囲）以上、本発明者によってなさ
れた発明を、実施例に基づき具体的に説明したが、この
発明は、前記実施例に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
もちろんである。
【００９４】たとえば、上述実施例においては、最も大
きい量産効果が期待できる液晶表示装置の薄膜トランジ
スタ基板で説明したが、この発明はそれに限らず、密着
式フォトセンサ、エレクトロルミネセント表示装置等の
薄膜トランジスタ基板にも適用できる。また、上述実施
例においては、第２導電膜ｇ２、第３導電膜ｄ３として
Ａｌ−Ｔａ膜、Ａｌ−Ｔｉ膜を用いたが、Ａｌ−Ｔａ−
Ｔｉ膜を用いてもよい。また、上述実施例においては、
ゲート絶縁膜として陽極酸化膜ＡＯＦおよび絶縁膜ＧＩ
を用いたが、ゲート絶縁膜として陽極酸化膜ＡＯＦのみ
を用いてもよい。また、上述実施例においては、絶縁膜
ＧＩとして窒化シリコン膜を用いたが、酸化シリコン膜
を用いてもよい。また、上述実施例においては、陽極酸
化膜ＡＯＦの膜厚を２０００Åとしたが、ゲート電極Ｇ
Ｔとソース電極ＳＤ１、ドレイン電極ＳＤ２との間には
約２５Ｖ程度の最大電圧が印加されるから、陽極酸化膜
ＡＯＦの膜厚を５００Å以上にする必要がある。また、
上述実施例においては、各画素を列をなすように配置し
たが、半ピッチずれた配置でもよい。また、上述実施例
においては、保持容量素子Ｃaddを設けたが、保持容量
素子を設けなくともよい。また、上述実施例において
は、第１導電膜ｇ１としてＣｒ膜を用いたが、Ｔａ膜を
用いてもよい。また、上述実施例においては、陽極酸化
マスクＡＯを設けたが、陽極酸化すべき部分のみを陽極
酸化液に浸漬してもよい。
【００９５】
【発明の効果】以上説明したように、この発明に係る薄
膜トランジスタ基板、液晶表示パネル、液晶表示装置に
おいては、ヒロックが発生することがなく、エッチング
したのちに残渣が発生することがなく、また陽極酸化膜
の絶縁耐圧が高いから、製造歩留、信頼性が高く、また
製造歩留を向上するために製造工程が複雑になることが
ないから、製造コストが安価となる。このように、この
発明の効果は顕著である。
【図面の簡単な説明】
【図１】ゲート端子ＧＴＭと走査信号線ＧＬとの接続部
近辺を示す平面と断面の図である。
【図２】この発明が適用されるアクティブ・マトリック
ス方式のカラー液晶表示装置の液晶表示部の一画素とそ
の周辺を示す要部平面図である。
【図３】図２の３−３切断線における１画素とその周辺
を示す断面図である。
【図４】図２の４−４切断線における保持容量素子Ｃad
dの断面図である。
【図５】図２に示す画素を複数配置した液晶表示部の要
部平面図である。
【図６】図２に示す画素の導電膜ｇ２、ｉ型半導体層Ａ
Ｓのみを描いた平面図である。
【図７】図２に示す画素の導電膜ｄ１、ｄ２、ｄ３のみ
を描いた平面図である。
【図８】図２に示す画素の画素電極層、遮光膜およびカ
ラーフィルタ層のみを描いた平面図である。
【図９】図５に示す画素配列の画素電極層、遮光膜およ
びカラーフィルタ層のみを描いた要部平面図である。
【図１０】ドレイン端子ＤＴＭと映像信号線ＤＬとの接
続部付近を示す平面と断面の図である。
【図１１】アクティブ・マトリックス方式のカラー液晶
表示装置の液晶表示部を示す等価回路図である。
【図１２】図２に示す画素の等価回路図である。
【図１３】下部透明ガラス基板ＳＵＢ１側の工程Ａ〜Ｃ
の製造工程を示す画素部とゲート端子部の断面図のフロ
ーチャートである。
【図１４】下部透明ガラス基板ＳＵＢ１側の工程Ｄ〜Ｆ
の製造工程を示す画素部とゲート端子部の断面図のフロ
ーチャートである。
【図１５】下部透明ガラス基板ＳＵＢ１側の工程Ｇ〜Ｉ
の製造工程を示す画素部とゲート端子部の断面図のフロ
ーチャートである。
【図１６】陽極酸化膜の絶縁破壊耐圧を示すグラフであ
る。
【図１７】陽極酸化膜の絶縁特性を示すグラフである。
【図１８】この発明に係る他の液晶表示装置の薄膜トラ
ンジスタ基板のゲート端子部を示す断面図である。
【符号の説明】
ＳＵＢ…透明ガラス基板、ＧＬ…走査信号線、ＤＬ…映
像信号線 ＧＩ…絶縁膜、ＧＴ…ゲート電極、ＡＳ…ｉ型半導体層 ＳＤ…ソース電極またはドレイン電極、ＰＳＶ…保護
膜、ＢＭ…遮光膜 ＬＣ…液晶、ＴＦＴ…薄膜トランジスタ、ＩＴＯ…透明
画素電極 ｇ、ｄ…導電膜、Ｃadd…保持容量素子、ＡＯＦ…陽極
酸化膜 ＡＯ…陽極酸化マスク、ＧＴＭ…ゲート端子、ＤＴＭ…
ドレイン端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ａ 29/784 (72)発明者 中谷 光雄 千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内 (72)発明者 月井 教男 千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内 (72)発明者 笹野 晃 千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内 (72)発明者 及川 三郎 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 折付 良二 千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】走査信号線、ゲート電極の少なくとも一方
    の上にＡｌの陽極酸化膜を設けた薄膜トランジス基板に
    おいて、上記走査信号線、上記ゲート電極の材料として
    Ａｌ−ＴａまたはＡｌ−Ｔｉを用い、上記陽極酸化膜の
    膜厚を１０００Å以上としたことを特徴とする薄膜トラ
    ンジスタ基板。
  2. 【請求項２】上記走査信号線と接続されたゲート端子の
    材料としてＣｒを含むものを用いたことを特徴とする請
    求項１に記載の薄膜トランジスタ基板。
  3. 【請求項３】上記走査信号線と接続されたゲート端子の
    材料としてＡｌ−ＴａまたはＡｌ−Ｔｉを用い、上記ゲ
    ート端子の側面部を絶縁膜によって被覆し、上記ゲート
    端子の上部を他の導電膜によって被覆したことを特徴と
    する請求項１に記載の薄膜トランジスタ基板。
  4. 【請求項４】上記Ａｌ−Ｔａ、上記Ａｌ−ＴｉのＴａ、
    Ｔｉの添加量を０．５〜２．５原子％としたことを特徴
    とする請求項１に記載の薄膜トランジスタ基板。
  5. 【請求項５】上記ゲート電極上の上記陽極酸化膜上に他
    の絶縁膜を設けたことを特徴とする請求項１に記載の薄
    膜トランジスタ基板。
  6. 【請求項６】上記他の絶縁膜として窒化シリコン膜を用
    いたことを特徴とする請求項５に記載の薄膜トランジス
    タ基板。
  7. 【請求項７】映像信号線の材料としてＡｌ−Ｔａまたは
    Ａｌ−Ｔｉを用いたことを特徴とする請求項１に記載の
    薄膜トランジスタ基板。
  8. 【請求項８】薄膜トランジスタの活性層の材料として水
    素化非晶質シリコンを用いたことを特徴とする請求項１
    に記載の薄膜トランジスタ基板。
  9. 【請求項９】上記走査信号線と映像信号線との間に上記
    陽極酸化膜、他の絶縁膜および水素化非晶質シリコン膜
    を設けたことを特徴とする請求項１に記載の薄膜トラン
    ジスタ基板。
  10. 【請求項１０】保持容量素子の誘電体膜として上記陽極
    酸化膜および他の絶縁膜を用いたことを特徴とする請求
    項１に記載の薄膜トランジスタ基板。
  11. 【請求項１１】保持容量素子の誘電体膜として上記陽極
    酸化膜を用いたことを特徴とする請求項１に記載の薄膜
    トランジスタ基板。
  12. 【請求項１２】走査信号線、ゲート電極の少なくとも一
    方の上にＡｌの陽極酸化膜を設けた薄膜トランジス基板
    を有する液晶表示パネルにおいて、上記走査信号線、ゲ
    ート電極の材料としてＡｌ−ＴａまたはＡｌ−Ｔｉを用
    い、上記陽極酸化膜の膜厚を１０００Å以上としたこと
    を特徴とする液晶表示パネル。
  13. 【請求項１３】走査信号線、ゲート電極の少なくとも一
    方の上にＡｌの陽極酸化膜を設けた薄膜トランジス基板
    を有し、上記走査信号線、ゲート電極の材料としてＡｌ
    −ＴａまたはＡｌ−Ｔｉを用い、上記陽極酸化膜の膜厚
    を１０００Å以上とした液晶表示パネルと、上記液晶表
    示パネルに映像信号を与えるための映像信号駆動回路
    と、上記液晶表示パネルに走査信号を与えるための走査
    回路と、上記映像信号駆動回路、上記走査回路に上記液
    晶表示パネル用の情報を与えるための制御回路とを具備
    することを特徴とする液晶表示装置。
JP14712092A 1992-06-08 1992-06-08 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置 Pending JPH05341315A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP14712092A JPH05341315A (ja) 1992-06-08 1992-06-08 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置
KR1019930010310A KR100398402B1 (ko) 1992-06-08 1993-06-08 액정표시장치
KR1019930010310A KR940005987A (ko) 1992-06-08 1993-06-08 주사신호선 또는 영상신호선에 Aℓ합금을 사용한 액티브매트릭스표시장치
US08/467,967 US5589962A (en) 1992-06-08 1995-06-06 Active matrix display device using aluminum alloy in scanning signal line or video signal line
US08/725,256 US5781255A (en) 1992-06-08 1996-10-04 Active matrix display device using aluminum alloy in scanning signal line or video signal line
US09/098,541 US6226059B1 (en) 1992-06-08 1998-06-17 Active matrix display device using aluminum alloy in scanning signal line or video signal line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14712092A JPH05341315A (ja) 1992-06-08 1992-06-08 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置

Publications (1)

Publication Number Publication Date
JPH05341315A true JPH05341315A (ja) 1993-12-24

Family

ID=15422991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14712092A Pending JPH05341315A (ja) 1992-06-08 1992-06-08 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置

Country Status (3)

Country Link
US (3) US5589962A (ja)
JP (1) JPH05341315A (ja)
KR (2) KR940005987A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508663B1 (ko) * 2000-09-14 2005-08-17 가부시키가이샤 히타치세이사쿠쇼 액정표시장치와 그 제조방법 및 장치

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05341315A (ja) * 1992-06-08 1993-12-24 Hitachi Ltd 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置
US6197209B1 (en) 1995-10-27 2001-03-06 Lg. Philips Lcd Co., Ltd. Method of fabricating a substrate
KR100190041B1 (ko) 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
KR100265556B1 (ko) 1997-03-21 2000-11-01 구본준 식각장치
JP3883641B2 (ja) * 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
US6327011B2 (en) * 1997-10-20 2001-12-04 Lg Electronics, Inc. Liquid crystal display device having thin glass substrate on which protective layer formed and method of making the same
JP3998317B2 (ja) * 1998-03-12 2007-10-24 東芝電子エンジニアリング株式会社 液晶表示装置の製造方法
KR100320007B1 (ko) * 1998-03-13 2002-01-10 니시무로 타이죠 표시장치용 어레이기판의 제조방법
TW514757B (en) * 1998-11-26 2002-12-21 Seiko Epson Corp Electro-optical device and production method thereof and electronic equipment
US7821065B2 (en) * 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
JP2000275663A (ja) * 1999-03-26 2000-10-06 Hitachi Ltd 液晶表示装置とその製造方法
US6194324B1 (en) * 1999-04-15 2001-02-27 United Microelectronics Corp. Method for in-situ removing photoresist material
JP2001051272A (ja) 1999-08-11 2001-02-23 Semiconductor Energy Lab Co Ltd フロントライト及び電子機器
JP2001175198A (ja) * 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6801422B2 (en) * 1999-12-28 2004-10-05 Intel Corporation High performance capacitor
US20020186330A1 (en) * 2000-02-04 2002-12-12 Kiyohiro Kawasaki Liquid crystal display and production method of the same
TW516164B (en) * 2000-04-21 2003-01-01 Semiconductor Energy Lab Self-light emitting device and electrical appliance using the same
US6461886B1 (en) * 2000-05-13 2002-10-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3415602B2 (ja) * 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法
JP2002202527A (ja) * 2000-12-28 2002-07-19 Nec Corp アクティブマトリクス型液晶表示装置
TWI250498B (en) * 2001-12-07 2006-03-01 Semiconductor Energy Lab Display device and electric equipment using the same
AU2002321847A1 (en) * 2002-01-15 2003-07-30 Samsung Electronics Co., Ltd A wire for a display device, a method for manufacturing the same, a thin film transistor array panel including the wire, and a method for manufacturing the same
JP2004004722A (ja) * 2002-04-25 2004-01-08 Seiko Epson Corp 電気光学装置及び電子機器
GB0222115D0 (en) * 2002-09-24 2002-10-30 Univ Cambridge Tech Improved composite structures
KR100484950B1 (ko) 2002-10-31 2005-04-22 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP3767590B2 (ja) * 2002-11-26 2006-04-19 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
KR101026982B1 (ko) * 2004-06-03 2011-04-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 제조방법
JP4565573B2 (ja) * 2006-09-07 2010-10-20 株式会社フューチャービジョン 液晶表示パネルの製造方法
JP5217752B2 (ja) * 2008-08-05 2013-06-19 セイコーエプソン株式会社 電気光学装置及び電子機器
US11037962B2 (en) * 2017-07-05 2021-06-15 Sharp Kabushiki Kaisha Thin-film transistor array substrate and display device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2919547A1 (de) * 1979-05-15 1980-11-20 Siemens Ag Fluessigkristall-anzeigevorrichtung
US4855806A (en) * 1985-08-02 1989-08-08 General Electric Company Thin film transistor with aluminum contacts and nonaluminum metallization
JPH0777264B2 (ja) * 1986-04-02 1995-08-16 三菱電機株式会社 薄膜トランジスタの製造方法
JPH0816756B2 (ja) * 1988-08-10 1996-02-21 シャープ株式会社 透過型アクティブマトリクス液晶表示装置
JP2778712B2 (ja) * 1988-12-05 1998-07-23 株式会社東芝 薄膜トランジスタアレイ
JPH02245736A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd 液晶表示装置およびその製造方法
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
KR970009491B1 (ko) * 1989-11-30 1997-06-13 가부시끼가이샤 도시바 배선재료와 이를 이용한 전자장치 및 액정표시장치
JP2673460B2 (ja) * 1990-02-26 1997-11-05 キヤノン株式会社 液晶表示素子
US5243202A (en) * 1990-04-25 1993-09-07 Casio Computer Co., Ltd. Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type
US5367179A (en) * 1990-04-25 1994-11-22 Casio Computer Co., Ltd. Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same
JP3226223B2 (ja) * 1990-07-12 2001-11-05 株式会社東芝 薄膜トランジスタアレイ装置および液晶表示装置
JP2784700B2 (ja) * 1990-08-13 1998-08-06 キヤノン株式会社 強誘電性液晶素子
JP2986937B2 (ja) * 1991-02-28 1999-12-06 沖電気工業株式会社 薄膜トランジスタアレイ基板の製造方法
US5352907A (en) * 1991-03-29 1994-10-04 Casio Computer Co., Ltd. Thin-film transistor
KR940004322B1 (ko) * 1991-09-05 1994-05-19 삼성전자 주식회사 액정표시장치 및 그 제조방법
EP0545327A1 (en) * 1991-12-02 1993-06-09 Matsushita Electric Industrial Co., Ltd. Thin-film transistor array for use in a liquid crystal display
JPH05341315A (ja) * 1992-06-08 1993-12-24 Hitachi Ltd 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置
CN1065051C (zh) * 1992-08-13 2001-04-25 卡西欧计算机公司 薄膜晶体管阵列及使用该阵列的液晶显示器
JP3184853B2 (ja) * 1993-06-24 2001-07-09 株式会社日立製作所 液晶表示装置
JPH07146481A (ja) * 1993-11-25 1995-06-06 Hitachi Ltd 液晶表示基板
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5731216A (en) * 1996-03-27 1998-03-24 Image Quest Technologies, Inc. Method of making an active matrix display incorporating an improved TFT

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508663B1 (ko) * 2000-09-14 2005-08-17 가부시키가이샤 히타치세이사쿠쇼 액정표시장치와 그 제조방법 및 장치

Also Published As

Publication number Publication date
US6226059B1 (en) 2001-05-01
US5589962A (en) 1996-12-31
KR940005987A (ko) 1994-03-22
US5781255A (en) 1998-07-14
KR100398402B1 (ko) 2004-02-19

Similar Documents

Publication Publication Date Title
JPH05341315A (ja) 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置
US5285301A (en) Liquid crystal display device having peripheral dummy lines
US5671027A (en) LCD device with TFTs in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films and before the deposition of the silicon gate insulator
JPH06208130A (ja) 液晶表示装置
JP3125411B2 (ja) 液晶表示装置
JPH0561072A (ja) 液晶表示装置
JPH05333378A (ja) 薄膜デバイスおよびその製造方法
JPH06175121A (ja) 液晶表示装置
JP3076119B2 (ja) 液晶表示装置の製造方法
JPH05224196A (ja) 液晶表示装置とその製造方法
JPH0720463A (ja) 液晶表示装置
JPH06208131A (ja) 液晶表示装置
JPH05341322A (ja) 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置
JPH0682797A (ja) 液晶表示装置
JPH06160821A (ja) 液晶表示装置
JPH04369622A (ja) 液晶表示基板、液晶表示パネルおよび液晶表示装置
JPH05196961A (ja) 薄膜デバイスの製造方法
JP2968252B2 (ja) 液晶表示装置
JPH06342809A (ja) 液晶表示基板の製造方法
JP2741773B2 (ja) 液晶表示装置
JPH063659A (ja) 液晶表示装置
JPH06138472A (ja) 液晶表示装置
JPH06222386A (ja) 薄膜トランジスタ基板およびその製造方法、液晶表示パネルならびに液晶表示装置
JPH05313202A (ja) 薄膜デバイスの製造方法
JP2000068385A (ja) Ｍｏｓトランジスタの製造方法