JP3415602B2 - パターン形成方法 - Google Patents

パターン形成方法

Info

Publication number
JP3415602B2
JP3415602B2 JP2001157209A JP2001157209A JP3415602B2 JP 3415602 B2 JP3415602 B2 JP 3415602B2 JP 2001157209 A JP2001157209 A JP 2001157209A JP 2001157209 A JP2001157209 A JP 2001157209A JP 3415602 B2 JP3415602 B2 JP 3415602B2
Authority
JP
Japan
Prior art keywords
pattern
film
resist pattern
resist
resist mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001157209A
Other languages
English (en)
Other versions
JP2002083765A (ja
Inventor
秀作 城戸
Original Assignee
鹿児島日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2001157209A priority Critical patent/JP3415602B2/ja
Application filed by 鹿児島日本電気株式会社 filed Critical 鹿児島日本電気株式会社
Priority to US09/888,442 priority patent/US6707107B2/en
Priority to KR10-2001-0036792A priority patent/KR100480458B1/ko
Priority to TW090115660A priority patent/TW501193B/zh
Publication of JP2002083765A publication Critical patent/JP2002083765A/ja
Priority to US10/201,132 priority patent/US7060623B2/en
Priority to US10/300,735 priority patent/US6953976B2/en
Application granted granted Critical
Publication of JP3415602B2 publication Critical patent/JP3415602B2/ja
Priority to US10/778,039 priority patent/US7030467B2/en
Priority to US10/778,038 priority patent/US6977422B2/en
Priority to US10/778,040 priority patent/US6949766B2/en
Priority to US10/778,041 priority patent/US6791145B2/en
Priority to KR10-2004-0058305A priority patent/KR100500676B1/ko
Priority to US11/187,978 priority patent/US7554164B2/en
Priority to US11/329,452 priority patent/US20060115924A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子用のパ
ターン形成方法に関し、１つのレジストパターンのパタ
ーンを変形（例として、レジストマスクに有機溶媒、有
機溶液中への浸漬、又は、蒸気暴露によるリフロー化）
させて、その変形前後のパターンの違いを利用する場
合、その変形を誘導、或いは、抑制・制御する為のパタ
ーン形成方法及びそのパターン形成方法を用いた薄膜ト
ランジスタの製造方法に関する。
【０００２】
【従来の技術】レジストマスクを変形させて変形前後の
パターンを利用するパターン形成では、レジストマスク
の加熱によるリフローがよく用いられるが、この方法
は、レジストの変形量が０．５〜３μｍ以内程度と比較
的小さかった。
【０００３】これに対し、レジストマスクの薬液中への
浸漬、或いは、蒸気暴露による薬液の浸透を利用してレ
ジスト中に薬液を溶解させてレジストに変形を生じさせ
る薬液溶解リフローでは、通常５〜２０μｍ（１００μ
ｍ以上も可能）にも及ぶ変形を起こさせることが可能で
ある。しかし、レジストの大きな変形故に、ある程度精
度の良いパターンが要求される場合、この大きな変形を
精度良く制御する必要がある。
【０００４】ここで、レジストマスクに大きな変形を生
じさせて、その変形前後のレジストマスクを用いる例と
して、薄膜トランジスタを作成する場合における製造方
法を図２４〜２７に示す。それぞれの図において、
（ａ）はＴＦＴ近傍の様子を示す模式平面図であり、
（ｂ）は、（ａ）における切断線Ｄ−Ｄ’に沿った模式
断面図である。
【０００５】まず、絶縁基板３０１の上に下層金属膜を
堆積し、その後、下層金属膜をパターニングし、図２４
（ａ）のように、薄膜トランジスタのゲート電極配線３
０２を形成する。
【０００６】次に、ゲート絶縁膜３０３、アモルファス
シリコン（ａ−Ｓｉ）膜３０４、ｎ +型アモルファスシ
リコン（ｎ+型ａ−Ｓｉ）膜３０５、上層金属膜３０６
が順に堆積される。
【０００７】次に、公知のフォトリソグラフィ技術で、
上層金属膜３０６上に、通常の膜厚（約３μｍ）の厚レ
ジストマスク３１８と薄い膜厚（約０．２〜０．７μ
ｍ）の薄レジストマスク３２８に別れるようにレジスト
マスクを形成する。このとき、ソース・ドレイン電極の
上のチャネル部３１５に近い部分のレジスト膜厚のみを
厚くし、その他の部分の膜厚を薄く形成する（図２４
（ｂ））。
【０００８】そして、厚レジストマスク３１８及び薄レ
ジストマスク３２８をマスクとして第１のエッチングを
行い、上層金属膜３０６及びｎ+型ａ−Ｓｉ膜３０５を
エッチングして、ドレイン電極用のオーミックコンタク
ト層３１１、ソース電極用のオーミックコンタクト層３
１０とドレイン電極３１４、ソース電極３１３を形成す
る。
【０００９】この後、Ｏ2プラズマ雰囲気中でアッシン
グ処理して、図２５（ａ）、（ｂ）に示すように、チャ
ネル部３１５近傍の厚レジストマスク３１８のみが、残
存レジストマスク３３８として残存する。
【００１０】次に、残存レジストマスク３３８を有機溶
媒溶液の蒸気中に１〜３分間曝すと、残存レジストマス
ク３３８にその有機溶媒溶液が徐々に浸透し、レジスト
マスクの溶解を起こし、残存レジストマスク３３８はリ
フロー（以下リフロー変形と呼ぶ）して変形レジストマ
スク３４８となる（図２６（ａ）、（ｂ））。
【００１１】この残存レジストマスク３３８のリフロー
変形時において、ＴＦＴのチャネル部３１５側へのレジ
ストの広がりは、チャネル部３１５上で合体して一体と
なるが、チャネル部３１５から離れる方向へのレジスト
の広がりは、段部３１７で一部堰き止められるものの、
それ以外の領域でレジストの広がる方向に障壁となる段
部が無い領域にはその広がりを制御されることなく広が
ってしまう。この変形レジストマスク３４８の広がりの
様子を平面的に示したのが図２６（ａ）である。
【００１２】次に、変形レジストマスク３４８をマスク
に第２のエッチングをａ−Ｓｉ膜３０４に施し、ａ−Ｓ
ｉ膜３０４からなるアイランド層３２４を形成し、続い
て、レジスト剥離で、変形レジストマスク３４８を除去
し図２７（ａ）、（ｂ）に示すように、逆スタガード型
の薄膜トランジスタが形成される。
【００１３】ここで、変形レジストマスク３４８に覆わ
れない領域のａ−Ｓｉ膜３０４は、ドレイン電極３１
４、ソース電極３１３をマスクとするので、アイランド
層３２４は、変形レジストマスク３４８及びドレイン電
極３１４、ソース電極３１３を併合した領域をパターン
として形成されることとなる。
【００１４】これ以降の工程の説明は省略するが、例と
して、画素電極、パッシベーション膜等が形成されて、
アクティブマトリクスＴＦＴ―ＬＣＤ素子が形成される
ことになる。
【００１５】
【発明が解決しようとする課題】しかしながら、この形
成方法では、変形レジストマスク３４８のリフローによ
る変形が制御されず、大きく広がったアモルファスシリ
コン膜のアイランド層３２４が形成されてしまう。この
アイランド層３２４は、ドレイン電極３１４及びソース
電極３１３の下にあって電気的に接続されているので、
ドレイン電極３１４及びソース電極３１３とそれらの下
方に位置するゲート電極配線３０２との間の寄生容量を
増大させてしまうという問題があった。
【００１６】本発明の目的は、１つのレジストパターン
のパターン寸法を変化させることにより、その寸法変化
前後のパターンの違いを利用して素子を形成するに当た
って、その寸法変化後のパターンを精度良く制御する方
法を提供することにある。
【００１７】
【課題を解決するための手段】本発明のパターン形成方
法は、基板上に塗布膜を塗布した後に前記塗布膜をパタ
ーニングして塗布膜パターンとし、続いて前記塗布膜パ
ターンを変形させて前記塗布膜パターンを広げることに
より前記塗布膜パターンの変形パターンを形成するパタ
ーン形成方法であって、前記塗布膜パターンを変形させ
るときの前記塗布膜パターンの広がりが、その広がり方
向の少なくとも一部に形成され、かつ、前記塗布膜パタ
ーンがその広がる方向に対して最初に遭遇する障壁部に
より堰き止められ、前記変形パターンのうち、前記塗布
膜パターンが前記障壁部に向かって広がった部分の形状
は、前記障壁部の前記塗布膜パターン側の平面形状によ
り決定されることを特徴とする。
【００１８】次に、本発明のより具体的なパターン形成
方法は、被エッチング膜の上に所定のパターンを有する
レジストパターンを形成し、前記レジストパターンをマ
スクとして前記被エッチング膜をその表面から一部除去
して、前記被エッチング膜を露出領域と前記レジストパ
ターンに被覆された被覆領域とし、前記被覆領域の一部
のみを覆うように前記レジストパターンをエッチング除
去して、前記レジストパターンを残存レジストパターン
とし、前記残存レジストパターンが広がる方向に前記残
存レジストパターンを変形させるパターン形成方法であ
って、前記残存レジストパターンを変形させるときの前
記残存レジストパターンの広がりが、前記残存レジスト
パターンの広がる方向の少なくとも一部に形成され、か
つ、前記残存レジストパターンがその広がる方向に対し
て最初に遭遇する障壁部により堰き止められ、前記残存
レジストパターンの広がりのうち、前記残存レジストパ
ターンが前記障壁部に向かって広がった部分の形状は、
前記障壁部の前記残存レジストパターン側の平面形状に
より決定されることを特徴とする。
【００１９】上記本発明のより具体的なパターン形成方
法は種々の適用形態を有する。
【００２０】まず、前記レジストパターンは、膜厚の異
なる複数のレジストパターンからなり、前記被覆領域の
一部のみを覆うように前記レジストパターンをエッチン
グ除去して、前記レジストパターンを残存レジストパタ
ーンとする工程が、前記レジストパターンをエッチング
して前記レジストパターンを構成する膜厚の異なる複数
のレジストパターンのうち相対的に薄い膜厚のレジスト
パターンを除去して、前記相対的に薄い膜厚のレジスト
パターンより厚い膜厚のレジストパターンを残すことに
より行われ、前記膜厚の異なる複数のレジストパターン
は、レジストに対する露光量を変えることにより得られ
る。
【００２１】次に、前記被エッチング膜は、逆スタガー
ド型の薄膜トランジスタのソース・ドレイン電極及びチ
ャネル部を構成する積層膜であり、前記積層膜は、下か
ら順に半導体膜、高不純物濃度半導体膜、金属膜からな
り、前記露出領域は、前記半導体膜である。
【００２２】この場合、前記障壁部は、以下の種々の方
法により形成される。
【００２３】まず第１に、前記障壁部は、前記薄膜トラ
ンジスタのゲート絶縁膜に形成された開口部が有する段
差により生じ、前記開口部は、前記ゲート絶縁膜及び前
記ゲート絶縁膜の上に順に堆積した前記半導体膜、前記
高不純物濃度半導体膜を貫通する、或いは、前記ゲート
絶縁膜の上に順に堆積した前記半導体膜及び前記高不純
物濃度半導体膜を貫通し、かつ、前記ゲート絶縁膜の途
中まで開口した開口部である。
【００２４】第２に、前記障壁部は、前記薄膜トランジ
スタのゲート電極が有する段差により生じる。
【００２５】第３に、前記障壁部は、前記薄膜トランジ
スタのソース・ドレイン電極が有する段差により生じ
る。
【００２６】第４に、前記障壁部は、前記薄膜トランジ
スタのゲート電極内部に形成された溝が有する段差によ
り生じ、前記ゲート電極を構成する単層膜に段差を形成
することにより形成される、或いは、前記ゲート電極を
構成する複数の膜からなる積層膜に段差を形成すること
により形成される。
【００２７】第５に、前記障壁部は、前記薄膜トランジ
スタのゲート絶縁膜に開けられた開口部により生じる障
壁部、薄膜トランジスタのゲート電極が有する段差によ
り生じる障壁部、薄膜トランジスタのゲート電極内部に
形成された溝が有する段差により生じる障壁部、薄膜ト
ランジスタのソース・ドレイン電極が有する段差により
生じる障壁部のうち、少なくとも２つの障壁部からな
る。
【００２８】次に、逆スタガード型の薄膜トランジスタ
に適用される残存レジストパターンは、前記薄膜トラン
ジスタのチャネル部側に残存する、或いは、前記薄膜ト
ランジスタのソース・ドレイン電極のうち、チャネル部
側の一方のソース・ドレイン電極の上にのみ残存する。
【００２９】最後に、前記薄膜トランジスタは、前記薄
膜トランジスタを構成するソース・ドレイン電極のう
ち、一方のソース・ドレイン電極が、他方のソース・ド
レイン電極に囲まれる形状に形成される。
【００３０】
【発明の実施の形態】次に、本発明の第１の実施形態を
図１〜５に基づいて説明する。図１〜４は、第１の実施
形態の第１実施例の製造方法、図５は、第１の実施形態
の第２実施例の１製造工程をそれぞれ示す図であり、そ
れぞれの図において、（ａ）はＴＦＴ近傍の様子を示す
模式平面図であり、（ｂ）は、（ａ）における切断線Ａ
−Ａ’に沿った模式断面図である。
【００３１】第１の実施形態の第１実施例の製造工程図
の中で、図３（ａ）、（ｂ）は、本発明のパターン形成
方法の特徴を示す工程であり、以下に述べる別の実施例
及び他の実施形態においても、第１の実施形態の第１実
施例の図３（ａ）、（ｂ）に相当する製造工程に特徴を
有しているので、以下に述べる別の実施例及び他の実施
形態の説明では、図３（ａ）、（ｂ）に相当する製造工
程を中心に説明することとする。
【００３２】図１〜４に、図１（ａ）のゲート電極配線
パターンを有する薄膜トランジスタのパターン形成方法
を第１実施例として示す。
【００３３】まず、絶縁基板１の上に下層金属膜を堆積
し、その後、下層金属膜をパターニングし、図１（ａ）
のように、薄膜トランジスタのゲート電極配線２、ゲー
ト電極配線２のゲート電極部の周囲に電気的に分離され
たダミーゲート電極１２を形成する。
【００３４】次に、膜厚３５００ｎｍのゲート絶縁膜
３、膜厚２００ｎｍのアモルファスシリコン（ａ−Ｓ
ｉ）膜４、膜厚５０ｎｍのｎ+型アモルファスシリコン
（ｎ+型ａ−Ｓｉ）膜５、上層金属膜６が順に堆積され
る。
【００３５】このとき、上層金属膜６の表面には、下方
に位置するゲート電極配線２及びダミーゲート電極１２
の段差を反映して凹部７が生じることとなる。
【００３６】次に、公知のフォトリソグラフィ技術で、
上層金属膜６上にレジストマスク８が形成される。
【００３７】ここで、レジストマスク８を形成する場
合、通常の膜厚（約３μｍ）の厚レジストマスク１８
と、薄い膜厚（約０．２〜０．７μｍ）の薄レジストマ
スク２８に別れるようにレジストマスク８を形成する。
これは、ソース・ドレイン電極の上のチャネル部１５に
近い部分のレジスト膜厚のみを厚くし、その他の部分の
膜厚を薄く形成する（図１（ｂ））。
【００３８】そして、厚レジストマスク１８及び薄レジ
ストマスク２８をマスクとして第１のエッチングを行
い、上層金属膜６及びｎ+型ａ−Ｓｉ膜５をエッチング
する。
【００３９】このとき、上層金属膜６は、ウェットエッ
チング処理で、ｎ+型ａ−Ｓｉ膜５は、ＳＦ6／ＨＣｌ／
Ｈｅガス＝１００／１００／１５０ｓｃｃｍ、１０Ｐ
ａ、１０００Ｗ、６０秒のドライエッチング処理により
形成する。更に、この後、Ｏ2プラズマ雰囲気中で、ア
ッシング処理、すなわちＯ2＝４００ｓｃｃｍ、圧力２
０Ｐａ、ＲＦパワー１０００Ｗ、１２０秒処理し、レジ
ストマスク８のうち薄レジストマスク２８は除去される
ようにする。
【００４０】このようにして、図２（ａ）、（ｂ）に示
すように、ドレイン電極用のオーミックコンタクト層１
１、ソース電極用のオーミックコンタクト層１０とドレ
イン電極１４、ソース電極１３が形成され、チャネル部
１５近傍の厚レジストマスク１８のみが、リフロー変形
処理を受ける前の残存レジストマスク３８として残存す
る。
【００４１】次に、残存レジストマスク３８に対し、２
７℃で、ＥＣＡ（エチルセルソルブアセテート）、又
は、ＮＭＰ（Ｎーメチルー２−ピロリジノン）等の有機
溶媒溶液の蒸気中に１〜３分間曝すと、残存レジストマ
スク３８にその有機溶媒溶液が徐々に浸透し、レジスト
マスクの溶解を起こし、リフロー（以下リフロー変形と
呼ぶ）して変形レジストマスク４８となる（図３
（ｂ））。
【００４２】この残存レジストマスク３８のリフロー変
形時において、ＴＦＴのチャネル部１５側へのレジスト
の広がりは、チャネル部１５上で合体して一体となる一
方、チャネル部１５から離れる方向へのレジストの広が
りは、ゲート電極配線２及びダミーゲート電極１２によ
り出来た凹部７で堰きとめられ、変形レジストマスク４
８がチャネル部１５を包含する形状に形成される。この
変形レジストマスク４８の広がりの様子を平面的に示し
たのが図３（ａ）である。
【００４３】ここで、変形レジストマスク４８は、ダミ
ーゲート電極１２による凹部７に囲まれていない領域へ
の広がりの一部は、図３（ａ）に示すように、ゲート電
極配線２によってできたゲート絶縁膜３の凸部１７によ
りその外方への流れ出しを阻まれることとなる。すなわ
ち、残存レジストマスク３８はリフロー変形を受けて横
方向に広がり始めると、チャネル部１５においてはドレ
イン電極１４及びソース電極１３上の両方の残存レジス
トマスク３８が流れ込むこととなるため、ドレイン電極
１４とソース電極１３とに挟まれたチャネル部１５の上
をレジストが埋めてしまい、結果として残存レジストマ
スク３８の広がりはチャネル部から離れる方向に向かう
こととなる。従って、残存レジストマスク３８のチャネ
ル部から離れる方向への広がりは、残存レジストマスク
３８にとって最初の障壁となる凹部７及び凸部１７の障
壁部により堰き止められることとなる。
【００４４】次に、変形レジストマスク４８をマスクに
第２のエッチングをａ−Ｓｉ膜４に施し、ａ−Ｓｉ膜４
からなるアイランド層２４を形成し、続いて、レジスト
剥離で、変形レジストマスク４８を除去し図４（ａ）、
（ｂ）に示すように、逆スタガード型の薄膜トランジス
タが形成される。
【００４５】ここで、変形レジストマスク４８に覆われ
ない領域のａ−Ｓｉ膜４は、ドレイン電極１４、ソース
電極１３をマスクとするので、アイランド層２４は、変
形レジストマスク４８及びソース電極１４、ドレイン電
極１３を併合した領域をパターンとして形成されること
となる。
【００４６】これ以降の工程の説明は省略するが、例と
して、画素電極、パッシベーション膜等が形成されて、
アクティブマトリクスＴＦＴ―ＬＣＤ素子が形成される
ことになる。
【００４７】この実施形態では、レジストマスクを変形
させる方法として、レジストマスクに有機溶剤を浸透さ
せて溶解させることによる薬液溶解リフローを用いたパ
ターン変形例を用いて説明したが、レジストマスクに限
らず、他の塗布膜パターンを用いることも可能である。
また、薬液に関しても、レジストマスクが水に溶解する
場合には、薬液として少なくとも水を含む水溶液を用い
ることも可能である。
【００４８】さらに、レジストに大きな変形を生じさせ
ることが可能であれば、加熱によるリフロー変形を用い
ることもできる。
【００４９】次に、第１の実施形態の第２実施例の特徴
を端的に示す製造工程を図５を参照して説明する。
【００５０】この場合の、ゲート電極配線パターンは、
第１実施例と異なり、ゲート電極配線２のうちＴＦＴ素
子となるゲート電極部の周囲に電気的に接続するダミー
ゲート電極２２のパターンが形成される。このため、ゲ
ート電極配線２及びダミーゲート電極２２によりドレイ
ン電極１４及びソース電極１３の表面に生じる凹部２７
が、薄膜トランジスタのチャネル部１５の周囲でコの字
状に形成され、図２と同様に形成された残存レジストマ
スクは、リフロー変形処理を受けたときにその広がる方
向に最初の障壁となる凹部２７の障壁部によりその広が
りを堰き止められ、図５（ａ）、（ｂ）に示す変形レジ
ストマスク５８の如くなる。
【００５１】従って、ａ−Ｓｉ膜４からなるアイランド
層（図示省略）は、第１実施例と同様に、変形レジスト
マスク５８及びドレイン電極１４、ソース電極１３のパ
ターンをマスクとして形成されることになる。
【００５２】上記ダミーゲート電極２２の形状以外は、
第１実施例と同じであるので、図５の前後の製造工程の
説明は省略する。
【００５３】次に、本発明の第２の実施形態を図６〜９
に基づいて説明する。図６〜９は、第２の実施形態の第
１実施例の製造方法を製造工程順に示す図であり、図１
０は、第２の実施形態の第２実施例の製造方法のうち最
初の製造工程を示す図であり、それぞれの図において、
（ａ）はＴＦＴ近傍の様子を示す模式平面図であり、
（ｂ）は、（ａ）における切断線Ａ−Ａ’に沿った模式
断面図である。
【００５４】まず、絶縁基板１０１上に、フォトリソグ
ラフィ法でゲート電極配線１０２をエッチング形成す
る。次に、第１の実施形態と同様にして、ゲート絶縁膜
１０３、ａ−Ｓｉ膜１０４、ｎ+型ａ−Ｓｉ膜１０５を
順次堆積する。
【００５５】次に、ここが第１の実施形態と異なるとこ
ろであるが、フォトリソグラフィ法で、ゲート電極配線
１０２のゲート電極部の周囲に、ゲート電極配線１０２
と交差しないようにｎ+型ａ−Ｓｉ膜１０５、ａ−Ｓｉ
膜１０４、ゲート絶縁膜１０３をエッチング除去して、
コの字状の開口部１０９を形成する（図６（ａ）、
（ｂ））。
【００５６】次に、開口部１０９を覆う上層金属膜１０
６を堆積する。このとき、開口部１０９を覆う上層金属
膜１０６には、開口部１０９の段差を反映した凹部１０
７が形成される。続いて、公知のフォトリソグラフィ技
術で、上層金属膜１０６の上に、第１の実施形態と同じ
方法でレジストマスクを形成する。
【００５７】即ち、レジストマスクとして、膜厚約３μ
ｍの厚レジストマスクと、膜厚約０．２〜０．７μｍの
薄レジストマスクとを、ソース・ドレイン電極の上のチ
ャネル部１１５に近い部分のレジスト膜厚のみを厚く
し、その他の部分の膜厚を薄く形成する。そして、厚レ
ジストマスクと薄レジストマスクとをマスクとして第１
のエッチングを行い、上層金属膜１０６及びｎ+型ａ−
Ｓｉ膜１０５をエッチングする。
【００５８】この後、Ｏ2プラズマ雰囲気中でアッシン
グ処理して、レジストマスクのうち薄レジストマスクが
除去されるようにする。
【００５９】このようにして、図７（ａ）、（ｂ）に示
すように、ドレイン電極用のオーミックコンタクト層１
１１、ソース電極用のオーミックコンタクト層１１０と
ドレイン電極１１４、ソース電極１１３が形成され、チ
ャネル部１１５近傍の厚レジストマスクのみが、リフロ
ー変形処理を受ける前の残存レジストマスク１３８とし
て残存する。
【００６０】次に、残存レジストマスク１３８に対し、
第１の実施形態と同様にしてレジストマスクの溶解を生
じさせてリフロー変形させ、変形レジストマスク１４８
とする（図８（ａ）、（ｂ））。
【００６１】この残存レジストマスク１３８のリフロー
変形時において、ＴＦＴのチャネル部１１５側へのレジ
ストの広がりは、チャネル部１１５上で合体して一体と
なる一方、チャネル部１１５から離れる方向へのレジス
トの広がりは、コの字状の開口部１０９方向では、開口
部１０９の段差で生じた凹部１０７の障壁部で堰き止め
られ、残りの方向への広がりの一部は、ゲート電極配線
１０２により出来たゲート絶縁膜１０３の凸部１１７の
障壁部（図中矢印で示す）で堰きとめられ、変形レジス
トマスク１４８がチャネル部１１５を包含する形状に形
成される。この変形レジストマスク１４８の広がりの様
子を平面的に示したのが図８（ａ）である。
【００６２】次に、変形レジストマスク１４８をマスク
に第２のエッチングをａ−Ｓｉ膜１０４に施し、ａ−Ｓ
ｉ膜１０４からなるアイランド層１２４を形成する。こ
こで、ａ−Ｓｉ膜１０４からなるアイランド層１２４
は、第１の実施形態と同様に、変形レジストマスク１４
８及びドレイン電極１１４、ソース電極１１３のパター
ンをマスクとして形成されることになる。
【００６３】続いて、レジスト剥離で、変形レジストマ
スク１４８を除去し図９（ａ）、（ｂ）に示すように、
逆スタガード型の薄膜トランジスタが形成される。
【００６４】これ以降の工程の説明は省略するが、例と
して、画素電極、パッシベーション膜等が形成されて、
アクティブマトリクスＴＦＴ―ＬＣＤ素子が形成される
ことになる。
【００６５】次に、第２の実施形態の第２実施例とし
て、第１実施例のコの字状の開口部に代えて、環状の開
口部１２９を設けて凹部１２７を形成する方法につき、
図１０を参照して説明する。第２実施例は、第１実施例
とは開口部の形状の他に開口部の深さが異なるのみであ
る。従って、ここでは、第１実施例の図８に相当する工
程のみを示すこととする。
【００６６】まず、絶縁基板１０１上に、ゲート電極配
線１０２、ゲート絶縁膜１０３、ａ−Ｓｉ膜１０４、ｎ
+型ａ−Ｓｉ膜１０５を順次して堆積し、ゲート電極配
線１０２のゲート電極部の周囲に環状にｎ+型ａ−Ｓｉ
膜１０５、ａ−Ｓｉ膜１０４、ゲート絶縁膜１０３をエ
ッチング除去して、環状の開口部１２９を形成する。
【００６７】このとき、環状の開口部１２９は、ゲート
絶縁膜１０３を貫通する開口ではなく、ゲート絶縁膜１
０３をその表面から一部エッチング除去して形成したと
ころに本実施例の特徴がある。この開口部１２９の構造
をさらに容易に得るために、ゲート絶縁膜の構造を、下
層がＳｉＮｘ膜、上層がシリコン酸化膜の積層膜とする
ことも可能である。
【００６８】次に、この開口部１２９を覆う上層金属膜
を堆積すると、開口部１２９を覆う上層金属膜には、開
口部１２９の段差を反映した凹部１２７が形成される。
【００６９】この工程以降、第１実施例と同様にして、
残存レジストマスクに対し、レジストマスクの溶解を生
じさせてリフロー変形させ、変形レジストマスク１５８
とする（図１０（ａ）、（ｂ））。
【００７０】本実施例では、開口部が環状であるため、
第１実施例で生じた凸部１１７の障壁部（図中矢印で示
す）に沿ったレジストの広がりを抑えることができ、結
果としてアイランド層の面積を第１実施例よりも小さく
することができる。
【００７１】次に、本発明の第３の実施形態を図１１〜
１３に基づいて説明する。図１１〜１３は、第３の実施
形態の第１実施例の製造方法を製造工程順に示す図であ
り、図１４〜１６は、第３の実施形態の第２実施例の製
造方法を製造工程順に示す図であり、それぞれの図にお
いて、（ａ）はＴＦＴ近傍の様子を示す模式平面図であ
り、（ｂ）は、（ａ）における切断線Ｂ−Ｂ’に沿った
模式断面図である。本実施形態は、ソース・ドレイン電
極配線の特殊なパターンにより凹部を形成する方法であ
る。
【００７２】まず、絶縁基板２０１の上に下層金属膜を
堆積し、その後、下層金属膜をパターニングし、図１１
（ａ）のように、薄膜トランジスタのゲート電極配線２
０２を形成する。
【００７３】次に、ゲート絶縁膜２０３、ａ−Ｓｉ膜２
０４、ｎ+型ａ−Ｓｉ膜、上層金属膜が順に堆積され
る。
【００７４】次に、公知のフォトリソグラフィ技術で、
上層金属膜の上にレジストマスクが形成されるが、レジ
ストマスクは、厚レジストマスク２１８及び薄レジスト
マスク２２８からなるように形成され、ソース・ドレイ
ン電極の上のチャネル部２１５に近い部分のレジスト膜
厚のみを厚くし、その他の部分の膜厚を薄く形成する
（図１１（ｂ））。
【００７５】また、薄レジストマスク２２８のパターン
は、ソース電極及びドレイン電極の形成によりチャネル
部２１５近傍に段差を生じさせるために、チャネル部２
１５近傍にクロスハッチで示すダミーソース電極２３３
及びダミードレイン電極２３４が形成されるようにレイ
アウトされる。
【００７６】そして、厚レジストマスク２１８及び薄レ
ジストマスク２２８をマスクとして、上層金属膜及びｎ
+型ａ−Ｓｉ膜をエッチングすると、ドレイン電極用の
オーミックコンタクト層２１１、ソース電極用のオーミ
ックコンタクト層２１０とドレイン電極２１４、ソース
電極２１３、ダミードレイン電極２３４、ダミーソース
電極２３３が形成され、ドレイン電極２１４、ソース電
極２１３、ダミードレイン電極２３４、ダミーソース電
極２３３に挟まれた領域に凹部２０７が形成される（図
１１（ａ））。
【００７７】次に、レジストマスクのうち薄レジストマ
スク２２８を除去して厚レジストマスク２１８が残るよ
うに処理すると、図１２（ａ）、（ｂ）のように、チャ
ネル部２１５近傍の厚レジストマスク２１８のみが、リ
フロー変形処理を受ける前の残存レジストマスク２３８
として残存する。
【００７８】次に、残存レジストマスク２３８に溶解を
生じさせて変形レジストマスク２４８とする（図１３
（ａ）、（ｂ））。
【００７９】この残存レジストマスク２３８のリフロー
変形時において、ＴＦＴのチャネル部２１５側へのレジ
ストの広がりは、チャネル部２１５上で合体して一体と
なる一方、チャネル部２１５から離れる方向へのレジス
トの広がりは、ドレイン電極２１４、ソース電極２１
３、ダミードレイン電極２３４、ダミーソース電極２３
３により形成される凹部２０７の障壁部と、ゲート電極
配線２０２により形成される凸部２１７の障壁部とで堰
きとめられ、変形レジストマスク２４８がチャネル部２
１５を包含する形状に形成される。この変形レジストマ
スク２４８の広がりの様子を平面的に示したのが図１３
（ａ）である。
【００８０】この後、変形レジストマスク２４８をマス
クに第２のエッチングをａ−Ｓｉ膜２０４に施し、ａ−
Ｓｉ膜２０４からなるアイランド層（図示省略）を形成
するが、アイランド層のパターンは、図１３（ａ）の変
形レジストマスク２４８、ドレイン電極２１４（ドレイ
ン電極２１４に接続するドレイン配線も含む）、ソース
電極２１３、ダミードレイン電極２３４、ダミーソース
電極２３３を合体させたパターンとなる。
【００８１】次に、第３の実施形態の第２実施例の製造
方法を、図１４〜１６を参照して説明する。それぞれの
図において、（ａ）はＴＦＴ近傍の様子を示す模式平面
図であり、（ｂ）は、（ａ）における切断線Ｃ−Ｃ’に
沿った模式断面図である。第１実施例とは、ソース電極
（ソース電極に接続するソース配線も含む）、ドレイン
電極、ダミーソース電極、ダミードレイン電極のレイア
ウト及びレジストマスクの構成が異なる。
【００８２】まず、絶縁基板２０１の上にゲート電極配
線２４２を形成するが、薄膜トランジスタ部分の形状を
円形とし、さらに、ゲート電極配線２４２の円形の部分
から孤立した矩形のダミーゲート電極２５２を形成する
と、ゲート電極配線２４２の円形の部分とダミーゲート
電極２５２との間に凹部（後述の凹部２４７に相当する
箇所）を形成することができる。
【００８３】次に、ゲート絶縁膜２０３、ａ−Ｓｉ膜２
０４、ｎ+型ａ−Ｓｉ膜、上層金属膜を順に堆積し、公
知のフォトリソグラフィ技術で上層金属膜の上にレジス
トマスクを形成するが、レジストマスクは、厚レジスト
マスク２５８及び薄レジストマスク２６８からなるよう
に形成され、かつ、ドレイン電極のうち薄膜トランジス
タとして機能する円形状の領域の上にのみ厚レジストマ
スク２５８が形成され、その他の部分の膜厚は薄く形成
される（図１４（ｂ））。
【００８４】また、ソース電極となる領域上の薄レジス
トマスク２６８のパターンは、円形状の厚レジストマス
ク２５８を包囲する環状パターンに形成される。
【００８５】そして、厚レジストマスク２５８及び薄レ
ジストマスク２６８をマスクとして、上層金属膜及びｎ
+型ａ−Ｓｉ膜をエッチングすると、ドレイン電極用の
オーミックコンタクト層２５１、ソース電極用のオーミ
ックコンタクト層２５０とドレイン電極２５４、ソース
電極２５３が形成され、ドレイン電極２５４、ソース電
極２５３に挟まれたチャネル部２５５が凹部２２７とな
る（図１４（ａ）、（ｂ））。
【００８６】この実施例では、上記のように、薄膜トラ
ンジスタとして機能する領域において、ドレイン電極の
方に円形状のパターンを形成し、ソース電極の方に円形
状のドレイン電極を包囲する環状パターンを形成した
が、この逆の場合、即ち、ソース電極の方に円形状のパ
ターンを形成し、ドレイン電極の方に円形状のソース電
極を包囲する環状パターンを形成しても良いことは勿論
であり、この場合には、円形状のソース電極の上に厚レ
ジストマスクが形成されることになる。
【００８７】この後、Ｏ2プラズマ雰囲気中でアッシン
グ処理して、レジストマスクのうち薄レジストマスク２
６８が除去されるようにする。
【００８８】このようにして、図１５（ａ）、（ｂ）に
示すように、チャネル部２５５に面するソース電極２５
４上の厚レジストマスク２５８のみが、リフロー変形処
理を受ける前の残存レジストマスク２７８として残存す
る。
【００８９】次に、残存レジストマスク２７８に対し、
第１の実施形態と同様にしてレジストマスクの溶解を生
じさせてリフロー変形させ、変形レジストマスク２８８
とする（図１６（ａ）、（ｂ））。
【００９０】この残存レジストマスク２７８のリフロー
変形時において、ＴＦＴのチャネル部２５５側へのレジ
ストの広がりは、ソース電極２５３方向においては、凹
部２２７の障壁部（ソース電極２５３のチャネル部側の
側面）で堰き止められる一方、ソース電極２５３のない
方向においては、ゲート電極配線２４２及びダミーゲー
ト電極２５２の段差により生じるゲート絶縁膜２０３の
凹部２４７の障壁部でその一部が堰き止められる。
【００９１】第２実施例では、薄膜トランジスタのソー
ス電極の形状を環状にして、変形レジストマスクの広が
りを堰き止める方法を示したが、ゲート電極を矩形と
し、それに合わせてドレイン電極も矩形とし、ソース電
極を矩形の環状パターンとすることも、本実施形態の変
形例として考えられる。
【００９２】さらに、上述の第１の実施形態から第３の
実施形態の第１実施例までのパターン形成方法では、チ
ャネル部側のソース電極及びドレイン電極の上に残存レ
ジストマスクを形成したが、第３の実施形態の第２実施
例のように、いずれか一方の電極の上にのみ残す方法
も、本発明の別の適用形態として考えられる。
【００９３】次に、本発明の第４の実施形態について、
図１７〜２０を参照して説明する。それぞれの図におい
て、（ａ）はＴＦＴ近傍の様子を示す模式平面図であ
り、（ｂ）は、（ａ）における切断線Ｅ−Ｅ’に沿った
模式断面図である。第３の実施形態の第２実施例ではソ
ース電極がドレイン電極を囲む形であったのを、本実施
形態では、ドレイン電極がソース電極を囲む構造として
いる。
【００９４】まず、絶縁基板４０１の上にゲート電極配
線４０２を形成するが、薄膜トランジスタ部分の形状を
八角形（多角形に限らず、円形でも良い）とする。次
に、ゲート絶縁膜４０３、ａ−Ｓｉ膜４０４、ｎ+型ａ
−Ｓｉ膜、上層金属膜を順に堆積し、公知のフォトリソ
グラフィ技術で上層金属膜の上にレジストマスクを形成
するが、レジストマスク４０８は、厚レジストマスク４
５８及び薄レジストマスク４６８からなるように形成さ
れる。レジストマスク４０８は、ソース電極の全領域上
及びソース電極を囲むドレイン電極のソース電極側上の
みレジスト厚を厚くし、他のドレイン電極領域上は薄く
する。このとき、厚レジストマスク４５８のうち、ドレ
イン電極上の部分の幅を露光解像度以下の幅（ポジレジ
ストの場合を前提とする）の２．０μｍにしておけば、
図のようにソース電極上の厚レジストマスク４５８より
も薄く形成することができる。
【００９５】このような形状のレジストマスク４０８を
マスクとして、上層金属膜、ｎ+型ａ−Ｓｉ膜を順にエ
ッチング除去する。この工程で、ソース電極４５３、そ
の下のオーミックコンタクト層４５０、ドレイン電極４
５４、その下のオーミックコンタクト層４５１、チャネ
ル領域４５５が形成される（図１７（ａ）、（ｂ））。
【００９６】次に、第１の実施形態と同様にしてレジス
トマスク４０８をエッチングし、薄レジストマスク４６
８を完全に除去し去って、厚レジストマスク４５８の残
された部分を残存レジストマスク４７８、４７９とす
る。このとき、ソース電極の径を６．０μｍ、ドレイン
電極の幅を５．０μｍ、ドレイン電極のうち厚いレジス
トを形成する領域の幅を２．０μｍとし、レジストマス
ク４０８のエッチング前の厚さをソース電極上で２．５
μｍ、ドレイン電極上で２．０μｍとすると、薄レジス
トマスク４６８を完全に除去し去った後に残る残存レジ
ストマスクは、ソース電極上で２．０μｍ厚の残存レジ
ストマスク４７８、ドレイン電極上で１．５μｍ厚の残
存レジストマスク４７９となる（図１８（ａ）、
（ｂ））。
【００９７】次に、残存レジストマスク４７８及び残存
レジストマスク４７９を第１の実施形態と同様にしてリ
フローさせると図１９（ｂ）のようになる。このとき、
ソース電極４５３上の残存レジストマスク４７８は、リ
フローが始まるとまず、ソース電極とドレイン電極で構
成する溝に落ち、次に溝の底部（ＴＦＴのチャネル領域
４４５）を伝って、ついにはドレイン電極４５４及びそ
の下のオーミックコンタクト層４５１からなる壁にぶつ
かり、横方向への広がりを止められる。図１９（ａ）に
示されるように、残存レジストマスク４７８の広がり方
向のうち紙面に向かって下方の方向には、その広がりを
堰き止めるドレイン電極が無いが、この場合でも、ソー
ス電極４５３自体の壁によって、その広がりを抑えるこ
とができる。
【００９８】一方、ドレイン電極４５４上の残存レジス
トマスク４７９はチャネル領域４４５のみならずチャネ
ル領域４４５から遠ざかる方向にも広がるが、レジスト
厚が薄くなっているため広がりの距離を小さく抑えるこ
とができる。従って、残存レジストマスク４７８、４７
９のリフロー後の変形レジストマスク４８８の平面形状
は図１９（ａ）のようになり、その面積を最小限に抑え
ることができる。
【００９９】次に、変形レジストマスク４８８及びソー
ス電極、ドレイン電極自体をマスクとしてａ−Ｓｉ膜４
０４をエッチング除去すると、ａ−Ｓｉ膜からなるアイ
ランド層４６４が図１９（ｂ）のように形成され、平面
形状としては図１９（ａ）の太線で示す形状となる。
【０１００】このようにしてＴＦＴの主要部が形成され
るが、その後、窒化膜からなるパッシベーション膜４２
３を堆積させ、ソース電極４５３上にコンタクトホール
４９１、ゲート電極配線４０２の端子部上にコンタクト
ホール４９０をそれぞれ開口して、ＩＴＯ膜からなる画
素電極４９２、ゲート端子電極４９３をそれぞれ形成す
る（図２０（ａ）、（ｂ））。
【０１０１】次に、本発明の第５の実施形態の第１実施
例について、図２１を参照して説明する。本実施形態は
第４の実施形態と、チャネル領域下方のゲート電極構造
が異なる。従って、第４の実施形態の図１９に相当する
工程のみの図を用いて説明することとする。図におい
て、（ａ）はＴＦＴ近傍の様子を示す模式平面図であ
り、（ｂ）は、（ａ）における切断線Ｆ−Ｆ’に沿った
模式断面図である。
【０１０２】チャネル領域下方のゲート電極配線４０２
に一部膜厚の薄い領域、すなわちゲート電極配線４０２
にゲート電極溝４９４を形成する。ゲート電極溝４９４
は、単層のＣｒを用いた場合は膜厚方向に一部エッチン
グする、下層がＣｒ、上層がアルミニウムの積層金属を
用いる場合は上層のアルミニウムを一部エッチングすれ
ば良い。このようにして、ゲート電極配線４０２にゲー
ト電極溝４９４を形成しておけば、ソース電極上ではゲ
ート電極溝４９４の段差により生じる段差（図中矢印で
示す箇所）によりレジストリフロー時のレジストの横方
向への広がりが堰き止められ、変形レジストマスク４８
８が図のように形成される。勿論、ゲート電極溝４９４
の段差により生じる段差は、ソース電極上のみならず、
ゲート絶縁膜４０３上にも形成されるので、ソース電極
上の残存レジストマスクは四方をゲート電極溝４９４の
段差により生じる段差とドレイン電極の側面の壁に囲ま
れることになり、その平面形状はそれらの形状により画
定されることとなる。従って、レジストリフローにおい
て外方向に最も流れ出すのは、ドレイン電極上の残存レ
ジストマスクのリフローによるものである。
【０１０３】次に、第５の実施形態の変形例である第２
実施例を図２２に示す。
【０１０４】第５の実施形態の第１実施例では、ゲート
電極溝４９４をチャネル領域４４５下方全体に渡って形
成したが、第２実施例では、図２１（ａ）においてドレ
イン電極４５４がソース電極上の残存レジストマスクを
囲み切れない方向の、紙面に向かって下方の領域にのみ
ゲート電極溝４９５（メッシュ状のクロスハッチで示す
領域）を形成している。この場合、ゲート電極溝４９５
はＴＦＴのチャネル領域４４５にできる限り影響を及ぼ
さないように中央のソース電極から離して形成すること
が薦められる。
【０１０５】次に、本発明の第６の実施形態について、
図２３を参照して説明する。本実施形態は第４の実施形
態と異なるのは、ゲート電極にゲート電極溝を形成せ
ず、ソース電極を孤立させた多角形とし、その周囲を完
全にドレイン電極で囲む構造としている。従って、図示
はしないが、ソース電極上に形成される残存レジストマ
スクはすべて、レジストリフロー時にはドレイン電極の
側面の壁に堰き止められる。
【０１０６】本実施形態の場合、ソース電極４５３がド
レイン電極４５４に完全に囲まれてその中央で孤立する
形で形成されるので、画素電極との接続が、ソース電
極、ドレイン電極を覆うパッシベーション膜４２３を開
口して形成されるコンタクトホール４９７を通して行わ
れる。
【０１０７】また、ゲート電極配線４０２の端子部にも
コンタクトホール４９０が、パッシベーション膜４２３
とゲート絶縁膜４０３を貫通して形成される。
【０１０８】コンタクトホール４９７、４９０を覆って
ＩＴＯ膜が成膜、パターニングされ、コンタクトホール
４９７上には画素電極４９６が、コンタクトホール４９
０上にはゲート端子電極４９３がそれぞれ形成される。
【０１０９】また、以上説明してきた実施形態の説明に
おいては、ゲート電極配線の段差を利用したゲート絶縁
膜の凹部、ゲート電極配線自体の段差（溝）、ゲート絶
縁膜に形成した凹部、ソース・ドレイン電極自体の凹部
を利用して、変形レジストパターンの広がりを堰き止め
る方法を示したが、凹部を形成する方法は、これらに限
定されるものではなく、例えば、絶縁基板自体に溝を形
成し、その溝の段差を利用した凹部を形成することも可
能である。
【０１１０】以上のように、本発明を具体的な実施形態
として述べてきたが、それぞれの実施形態における形態
のみならず、製造可能である限り、それぞれの実施形態
を任意に組み合わせた別の実施形態として本発明を適用
し得ることは言うまでもないことである。
【０１１１】
【発明の効果】以上に説明したように、本発明のパター
ン形成方法では、１つのレジストパターンのパターンを
変形（例として、レジストマスクに有機溶媒、又は有機
溶液中への浸漬、又は蒸気暴露によるリフロー化）させ
ることにより、その変形前後のパターンの違いを利用
し、複雑なパターン（すなわち異なる２パターン）を簡
便に形成する場合において、変形するレジストパターン
の広がる方向に広がりの障壁となる障壁部を変形するレ
ジストパターンの近傍に予め形成しておき、その障壁部
によりレジストパターンの広がりを堰き止めることによ
り、そのレジストパターンの変形を抑制し制御すること
で、目的とするレジストパターンが得られた。実用上の
適用形態としては、薄膜トランジスタのアモルファスシ
リコンからなるアイランド層を形成するに当たって、レ
ジストマスクの膜厚差を利用し、厚い方のレジストマス
クを２回のエッチング工程で使用することによりＰＲ工
程の短縮が実現できるが、その際に行われるレジストマ
スクのリフローにおいて、本発明の障壁部を利用すれば
アイランド層の面積を最小限に抑えることができ、アイ
ランド層とその下方のゲート配線との寄生容量を最小限
に抑えることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の第１実施例の製造方
法を製造工程順に示す模式平面図及び模式断面図であ
る。
【図２】図１に続く製造工程を示す模式平面図及び模式
断面図である。
【図３】図２に続く製造工程を示す模式平面図及び模式
断面図である。
【図４】図３に続く製造工程を示す模式平面図及び模式
断面図である。
【図５】本発明の第１の実施形態の第２実施例の製造方
法の１製造工程を示す模式平面図及び模式断面図であ
る。
【図６】本発明の第２の実施形態の第１実施例の製造方
法を製造工程順に示す模式平面図及び模式断面図であ
る。
【図７】図６に続く製造工程を示す模式平面図及び模式
断面図である。
【図８】図７に続く製造工程を示す模式平面図及び模式
断面図である。
【図９】図８に続く製造工程を示す模式平面図及び模式
断面図である。
【図１０】本発明の第２の実施形態の第２実施例の製造
方法の１製造工程を示す模式平面図及び模式断面図であ
る。
【図１１】本発明の第３の実施形態の第１実施例の製造
方法を製造工程順に示す模式平面図及び模式断面図であ
る。
【図１２】図１１に続く製造工程を示す模式平面図及び
模式断面図である。
【図１３】図１２に続く製造工程を示す模式平面図及び
模式断面図である。
【図１４】本発明の第３の実施形態の第２実施例の製造
方法を製造工程順に示す模式平面図及び模式断面図であ
る。
【図１５】図１４に続く製造工程を示す模式平面図及び
模式断面図である。
【図１６】図１５に続く製造工程を示す模式平面図及び
模式断面図である。
【図１７】本発明の第４の実施形態の製造方法を製造工
程順に示す模式平面図及び模式断面図である。
【図１８】図１７に続く製造工程を示す模式平面図及び
模式断面図である。
【図１９】図１８に続く製造工程を示す模式平面図及び
模式断面図である。
【図２０】図１９に続く製造工程を示す模式平面図及び
模式断面図である。
【図２１】本発明の第５の実施形態の第１実施例の製造
方法を示す模式平面図及び模式断面図である。
【図２２】本発明の第５の実施形態の第２実施例の製造
方法を示す模式平面図及び模式断面図である。
【図２３】本発明の第６の実施形態の製造方法を示す模
式平面図及び模式断面図である。
【図２４】従来の製造方法を製造工程順に示す模式平面
図及び模式断面図である。
【図２５】図２４に続く製造工程を示す模式平面図及び
模式断面図である。
【図２６】図２５に続く製造工程を示す模式平面図及び
模式断面図である。
【図２７】図２６に続く製造工程を示す模式平面図及び
模式断面図である。
【符号の説明】
１、１０１、２０１、３０１、４０１ 絶縁基板 ２、１０２、２０２、２４２、３０２、４０２ ゲー
ト電極配線 ３、１０３、２０３、３０３、４０３ ゲート絶縁膜 ４、１０４、２０４、３０４、４０４ ａ−Ｓｉ膜 ５、１０５、２０５、３０５ ｎ+型ａ−Ｓｉ膜 ６、１０６、２０６、３０６ 上層金属膜 ７、１０７、１２７、２０７、２２７、２４７ 凹部 ８、４０８ レジストマスク １０、１１、１１０、１１１、２１０、２１１、２５
０、２５１、３１０、３１１、４５０、４５１ オー
ミックコンタクト層 １２、２２、２５２ ダミーゲート電極 １３、１１３、２１３、２５３、３１３、４５３ ソ
ース電極 １４、１１４、２１４、２５４、３１４、４５４ ド
レイン電極 １５、１１５、２１５、２５５、３１５、４４５ チ
ャネル部 １７、１１７、２１７ 凸部 １８、２１８、２５８、３１８、４５８ 厚レジスト
マスク ２４、１２４、２２４、２６４、３２４、４６４ ア
イランド層 ２８、２２８、２６８、３２８、４６８ 薄レジスト
マスク ３８、１３８、２３８、２７８、３３８、４７８、４７
９ 残存レジストマスク ４８、５８、１４８、１５８、２４８、３４８、４８８
変形レジストマスク １０９、１２９ 開口部 ２３３ ダミーソース電極 ２３４ ダミードレイン電極 ４２３ パッシベーション膜 ４９０、４９５ コンタクトスルーホール ４９２、４９６ 画素電極 ４９３ ゲート端子電極 ４９４、４９７ ゲート電極溝
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６２７Ｃ 29/786 21/302 Ｊ (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/027 G03F 7/40 H01L 21/3065 H01L 21/3205 H01L 21/336 H01L 29/786

Claims (17)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板上に塗布膜を塗布した後に前記塗布
    膜をパターニングして塗布膜パターンとし、続いて前記
    塗布膜パターンを変形させて前記塗布膜パターンを広げ
    ることにより前記塗布膜パターンの変形パターンを形成
    するパターン形成方法であって、前記塗布膜パターンを
    変形させるときの前記塗布膜パターンの広がりが、その
    広がり方向の少なくとも一部に形成され、かつ、前記塗
    布膜パターンがその広がる方向に対して最初に遭遇する
    障壁部により堰き止められ、前記変形パターンのうち、
    前記塗布膜パターンが前記障壁部に向かって広がった部
    分の形状は、前記障壁部の前記塗布膜パターン側の平面
    形状により決定されることを特徴とするパターン形成方
    法。
  2. 【請求項２】 被エッチング膜の上に所定のパターンを
    有するレジストパターンを形成し、前記レジストパター
    ンをマスクとして前記被エッチング膜をその表面から一
    部除去して、前記被エッチング膜を露出領域と前記レジ
    ストパターンに被覆された被覆領域とし、前記被覆領域
    の一部のみを覆うように前記レジストパターンをエッチ
    ング除去して、前記レジストパターンを残存レジストパ
    ターンとし、前記残存レジストパターンが広がる方向に
    前記残存レジストパターンを変形させるパターン形成方
    法であって、前記残存レジストパターンを変形させると
    きの前記残存レジストパターンの広がりが、前記残存レ
    ジストパターンの広がる方向の少なくとも一部に形成さ
    れ、かつ、前記残存レジストパターンがその広がる方向
    に対して最初に遭遇する障壁部により堰き止められ、前
    記残存レジストパターンの広がりのうち、前記残存レジ
    ストパターンが前記障壁部に向かって広がった部分の形
    状は、前記障壁部の前記残存レジストパターン側の平面
    形状により決定されることを特徴とするパターン形成方
    法。
  3. 【請求項３】 前記レジストパターンは、膜厚の異なる
    複数のレジストパターンからなり、前記被覆領域の一部
    のみを覆うように前記レジストパターンをエッチング除
    去して、前記レジストパターンを残存レジストパターン
    とする工程が、前記レジストパターンをエッチングして
    前記レジストパターンを構成する膜厚の異なる複数のレ
    ジストパターンのうち相対的に薄い膜厚のレジストパタ
    ーンを除去して、前記相対的に薄い膜厚のレジストパタ
    ーンより厚い膜厚のレジストパターンを残すことにより
    行われる請求項２記載のパターン形成方法。
  4. 【請求項４】 前記膜厚の異なる複数のレジストパター
    ンは、レジストに対する露光量を変えることにより得ら
    れる請求項３記載のパターン形成方法。
  5. 【請求項５】 前記被エッチング膜は、逆スタガード型
    の薄膜トランジスタのソース・ドレイン電極及びチャネ
    ル部を構成する積層膜であり、前記積層膜は、下から順
    に半導体膜、高不純物濃度半導体膜、金属膜からなり、
    前記露出領域は、前記半導体膜である請求項２、３又は
    ４記載のパターン形成方法。
  6. 【請求項６】 前記障壁部は、前記薄膜トランジスタの
    ゲート絶縁膜に形成された開口部が有する段差により生
    じる請求項５記載のパターン形成方法。
  7. 【請求項７】 前記開口部は、前記ゲート絶縁膜及び前
    記ゲート絶縁膜の上に順に堆積した前記半導体膜、前記
    高不純物濃度半導体膜を貫通する請求項６記載のパター
    ン形成方法。
  8. 【請求項８】 前記開口部は、前記ゲート絶縁膜の上に
    順に堆積した前記半導体膜及び前記高不純物濃度半導体
    膜を貫通し、かつ、前記ゲート絶縁膜の途中まで開口し
    た開口部である請求項６記載のパターン形成方法。
  9. 【請求項９】 前記障壁部は、前記薄膜トランジスタの
    ゲート電極が有する段差により生じる請求項５記載のパ
    ターン形成方法。
  10. 【請求項１０】 前記障壁部は、前記薄膜トランジスタ
    のソース・ドレイン電極が有する段差により生じる請求
    項５記載のパターン形成方法。
  11. 【請求項１１】 前記障壁部は、前記薄膜トランジスタ
    のゲート電極内部に形成された溝が有する段差により生
    じる請求項５記載のパターン形成方法。
  12. 【請求項１２】 前記障壁部は、前記ゲート電極を構成
    する単層膜に段差を形成することにより形成される請求
    項８記載のパターン形成方法。
  13. 【請求項１３】 前記障壁部は、前記ゲート電極を構成
    する複数の膜からなる積層膜に段差を形成することによ
    り形成される請求項８記載のパターン形成方法。
  14. 【請求項１４】 前記障壁部は、前記薄膜トランジスタ
    のゲート絶縁膜に開けられた開口部により生じる障壁
    部、薄膜トランジスタのゲート電極が有する段差により
    生じる障壁部、薄膜トランジスタのゲート電極内部に形
    成された溝が有する段差により生じる障壁部、薄膜トラ
    ンジスタのソース・ドレイン電極が有する段差により生
    じる障壁部のうち、少なくとも２つの障壁部からなる請
    求項５記載のパターン形成方法。
  15. 【請求項１５】 前記残存レジストパターンは、前記薄
    膜トランジスタのチャネル部側に残存する請求項５乃至
    １４のいずれかに記載のパターン形成方法。
  16. 【請求項１６】 前記残存レジストパターンは、前記薄
    膜トランジスタのソース・ドレイン電極のうち、チャネ
    ル部側の一方のソース・ドレイン電極の上にのみ残存す
    る請求項５乃至１４のいずれかに記載のパターン形成方
    法。
  17. 【請求項１７】 前記薄膜トランジスタは、前記薄膜ト
    ランジスタを構成するソース・ドレイン電極のうち、一
    方のソース・ドレイン電極が、他方のソース・ドレイン
    電極に囲まれる形状に形成される請求項請求項５乃至１
    ６のいずれかに記載のパターン形成方法。
JP2001157209A 2000-06-26 2001-05-25 パターン形成方法 Expired - Fee Related JP3415602B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP2001157209A JP3415602B2 (ja) 2000-06-26 2001-05-25 パターン形成方法
US09/888,442 US6707107B2 (en) 2000-06-26 2001-06-26 Method of deforming a pattern and semiconductor device formed by utilizing deformed pattern
KR10-2001-0036792A KR100480458B1 (ko) 2000-06-26 2001-06-26 패턴형성방법
TW090115660A TW501193B (en) 2000-06-26 2001-06-26 Method of forming a pattern and semiconductor device produced by this method
US10/201,132 US7060623B2 (en) 2000-06-26 2002-07-24 Method of deforming a pattern and semiconductor device formed by utilizing deformed pattern
US10/300,735 US6953976B2 (en) 2000-06-26 2002-11-21 Method of deforming a pattern and semiconductor device formed by utilizing deformed pattern
US10/778,039 US7030467B2 (en) 2000-06-26 2004-02-17 Method of deforming a pattern and semiconductor device formed by utilizing deformed pattern
US10/778,041 US6791145B2 (en) 2000-06-26 2004-02-17 Semiconductor device formed by utilizing deformed pattern
US10/778,040 US6949766B2 (en) 2000-06-26 2004-02-17 Method of deforming a pattern and semiconductor device formed by utilizing deformed pattern
US10/778,038 US6977422B2 (en) 2000-06-26 2004-02-17 Method of deforming a pattern and semiconductor device formed by utilizing deformed pattern
KR10-2004-0058305A KR100500676B1 (ko) 2000-06-26 2004-07-26 패턴형성방법
US11/187,978 US7554164B2 (en) 2000-06-26 2005-07-25 Semiconductor device having a gap between a gate electrode and a dummy gate electrode
US11/329,452 US20060115924A1 (en) 2000-06-26 2006-01-10 Method of forming a deformed pattern over a substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-191419 2000-06-26
JP2000191419 2000-06-26
JP2001157209A JP3415602B2 (ja) 2000-06-26 2001-05-25 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2002083765A JP2002083765A (ja) 2002-03-22
JP3415602B2 true JP3415602B2 (ja) 2003-06-09

Family

ID=26594686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001157209A Expired - Fee Related JP3415602B2 (ja) 2000-06-26 2001-05-25 パターン形成方法

Country Status (4)

Country Link
US (9) US6707107B2 (ja)
JP (1) JP3415602B2 (ja)
KR (2) KR100480458B1 (ja)
TW (1) TW501193B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007178649A (ja) * 2005-12-27 2007-07-12 Dainippon Printing Co Ltd 階調マスク
JP2008046623A (ja) * 2006-07-21 2008-02-28 Dainippon Printing Co Ltd 階調マスク
US7972949B2 (en) 2007-08-31 2011-07-05 Nec Corporation Electronic component and display device and a method of manufacturing the same
JP2013061670A (ja) * 2012-11-30 2013-04-04 Dainippon Printing Co Ltd 階調マスク
JP2013167884A (ja) * 2006-07-21 2013-08-29 Dainippon Printing Co Ltd 階調マスク

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3415602B2 (ja) * 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法
JP4604440B2 (ja) * 2002-02-22 2011-01-05 日本電気株式会社 チャネルエッチ型薄膜トランジスタ
KR100887997B1 (ko) * 2002-12-26 2009-03-09 엘지디스플레이 주식회사 기생 용량 편차가 최소화된 액정 표시 장치용 박막트랜지스터
KR100918180B1 (ko) * 2003-03-04 2009-09-22 삼성전자주식회사 쉬프트 레지스터
TWI368774B (en) 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
JP2005084416A (ja) * 2003-09-09 2005-03-31 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置
AU2004271224B2 (en) * 2003-09-09 2009-08-20 Csg Solar Ag Adjustment of masks by re-flow
EP1665394A4 (en) * 2003-09-09 2006-12-13 Csg Solar Ag REFLECTING MASK SETTING
CN100561668C (zh) * 2003-09-09 2009-11-18 Csg索拉尔有限公司 在有机树脂材料中形成开口的改进方法
JP4161892B2 (ja) * 2003-12-04 2008-10-08 ソニー株式会社 半導体装置
KR101006475B1 (ko) * 2003-12-26 2011-01-06 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
JP4524744B2 (ja) 2004-04-14 2010-08-18 日本電気株式会社 有機マスクの形成方法及び該有機マスクを利用したパターン形成方法
KR100544144B1 (ko) * 2004-05-22 2006-01-23 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치
KR101048365B1 (ko) * 2004-09-09 2011-07-11 삼성전자주식회사 트랜지스터와 이를 갖는 표시장치
JP4543315B2 (ja) * 2004-09-27 2010-09-15 カシオ計算機株式会社 画素駆動回路及び画像表示装置
KR100603397B1 (ko) * 2004-11-18 2006-07-20 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
JP4309331B2 (ja) * 2004-11-26 2009-08-05 Ｎｅｃ液晶テクノロジー株式会社 表示装置の製造方法及びパターン形成方法
KR100683760B1 (ko) * 2005-02-18 2007-02-15 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
US7796223B2 (en) * 2005-03-09 2010-09-14 Samsung Electronics Co., Ltd. Liquid crystal display apparatus having data lines with curved portions and method
JP4887647B2 (ja) * 2005-03-31 2012-02-29 凸版印刷株式会社 薄膜トランジスタ装置の製造方法
TWI267119B (en) * 2005-04-29 2006-11-21 Ind Tech Res Inst Thin-film transistor
US8253179B2 (en) 2005-05-13 2012-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4955222B2 (ja) 2005-05-20 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4984316B2 (ja) * 2005-08-18 2012-07-25 セイコーエプソン株式会社 半導体装置、電気光学装置及び電子機器
KR100647704B1 (ko) * 2005-09-26 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,유기 박막 트랜지스터의 제조방법 및 평판 디스플레이장치의 제조방법
US7355225B2 (en) * 2005-10-26 2008-04-08 Motorola, Inc. Semiconductor device and method for providing a reduced surface area electrode
JP4544532B2 (ja) * 2006-03-03 2010-09-15 東京エレクトロン株式会社 基板処理方法
JP4437477B2 (ja) * 2006-03-30 2010-03-24 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP4451412B2 (ja) * 2006-03-31 2010-04-14 東京エレクトロン株式会社 リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法
JP2007273827A (ja) * 2006-03-31 2007-10-18 Tokyo Electron Ltd リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法
JP2007273826A (ja) * 2006-03-31 2007-10-18 Tokyo Electron Ltd リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法
TWI603307B (zh) * 2006-04-05 2017-10-21 半導體能源研究所股份有限公司 半導體裝置，顯示裝置，和電子裝置
JP5145654B2 (ja) * 2006-05-29 2013-02-20 日本電気株式会社 基板処理装置及び基板処理方法
JP2008117964A (ja) * 2006-11-06 2008-05-22 Tokyo Electron Ltd リフロー方法、パターン形成方法およびｔｆｔの製造方法
JP2008181907A (ja) 2007-01-23 2008-08-07 Hitachi Displays Ltd 表示装置およびその製造方法
JP5512930B2 (ja) 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5512931B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101427578B1 (ko) 2007-08-31 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법과 이 표시판을갖는 평판 표시 장치
TWI330407B (en) * 2007-08-13 2010-09-11 Au Optronics Corp Method of manufacturing thin film transistor and display device applied with the same
KR101424012B1 (ko) * 2008-03-04 2014-08-04 삼성디스플레이 주식회사 표시장치와 그 제조방법
JP5421550B2 (ja) * 2008-06-06 2014-02-19 株式会社ジャパンディスプレイ 表示装置
KR102246123B1 (ko) 2008-09-19 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8441012B2 (en) 2009-08-20 2013-05-14 Sharp Kabushiki Kaisha Array substrate, method for manufacturing array substrate, and display device
JP5331195B2 (ja) * 2009-10-19 2013-10-30 パナソニック株式会社 半導体装置
JP2010056569A (ja) * 2009-11-30 2010-03-11 Tokyo Electron Ltd リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法
JP2010103551A (ja) * 2009-12-17 2010-05-06 Tokyo Electron Ltd 基板処理装置
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
US8659032B2 (en) * 2012-01-31 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
JP6110693B2 (ja) * 2012-03-14 2017-04-05 株式会社半導体エネルギー研究所 半導体装置
KR101987042B1 (ko) * 2012-11-19 2019-06-10 엘지디스플레이 주식회사 박막 트랜지스터 기판
CN104979380B (zh) * 2015-05-26 2020-08-28 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制造方法
CN104952932A (zh) * 2015-05-29 2015-09-30 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
CN106684125B (zh) * 2015-11-05 2020-05-08 群创光电股份有限公司 显示设备
CN105428243B (zh) * 2016-01-11 2017-10-24 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板和显示装置
US10217704B1 (en) 2017-01-05 2019-02-26 National Technology & Engineering Solutions Of Sandia, Llc Method for simultaneous modification of multiple semiconductor device features
KR102263122B1 (ko) 2017-10-19 2021-06-09 삼성디스플레이 주식회사 트랜지스터 표시판
CN108710301B (zh) * 2018-06-07 2021-02-02 哈尔滨工业大学 压电陶瓷作动器迟滞非线性在线辨识和补偿的方法及系统
JPWO2020045296A1 (ja) * 2018-08-30 2021-08-26 凸版印刷株式会社 薄膜トランジスタアレイ

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US62523A (en) * 1867-03-05 Improvement in barbers chairs
US3896476A (en) * 1973-05-02 1975-07-22 Mitsubishi Electric Corp Semiconductor switching device
JPS59154073A (ja) * 1983-02-22 1984-09-03 Seiko Epson Corp 半導体装置
JPS59200421A (ja) 1983-04-28 1984-11-13 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS602948A (ja) 1983-06-20 1985-01-09 Oki Electric Ind Co Ltd エツチング方法
JPS60157260A (ja) * 1984-01-26 1985-08-17 Seiko Instr & Electronics Ltd 縦型薄膜トランジスタ
JPS60189969A (ja) * 1984-03-12 1985-09-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ
US4634645A (en) * 1984-04-13 1987-01-06 Nippon Telegraph And Telephone Corporation Method of forming resist micropattern
JPH0740101B2 (ja) * 1985-04-23 1995-05-01 旭硝子株式会社 薄膜トランジスタ
JPS63296378A (ja) * 1987-05-28 1988-12-02 Toppan Printing Co Ltd 縦型薄膜トランジスタ
US5327001A (en) * 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
JPH01103864A (ja) * 1987-10-16 1989-04-20 Nec Corp 半導体装置
JPH01239848A (ja) 1988-03-19 1989-09-25 Fujitsu Ltd 表面平担化処理法
JPH0828517B2 (ja) * 1989-07-04 1996-03-21 シャープ株式会社 薄膜トランジスタアレイ
JPH04180031A (ja) * 1990-11-15 1992-06-26 Matsushita Electric Ind Co Ltd 液晶表示装置
KR930002655Y1 (ko) 1990-12-28 1993-05-19 삼성전자 주식회사 이피롬을 이용한 사용자 프로그램 백업장치
US5403695A (en) * 1991-04-30 1995-04-04 Kabushiki Kaisha Toshiba Resist for forming patterns comprising an acid generating compound and a polymer having acid decomposable groups
US5321283A (en) * 1991-07-30 1994-06-14 Microwave Technology, Inc. High frequency JFET
JP3175852B2 (ja) * 1992-03-30 2001-06-11 株式会社デンソー 半導体装置及びその製造方法
JPH05341315A (ja) * 1992-06-08 1993-12-24 Hitachi Ltd 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置
US5536637A (en) * 1993-04-07 1996-07-16 Genetics Institute, Inc. Method of screening for cDNA encoding novel secreted mammalian proteins in yeast
JPH0730125A (ja) * 1993-07-07 1995-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100305877B1 (ko) * 1993-08-19 2001-12-15 김영환 반도체박막트랜지스터(tft)제조방법
JPH07183345A (ja) * 1993-12-24 1995-07-21 Nec Corp 半導体装置
JP2715881B2 (ja) * 1993-12-28 1998-02-18 日本電気株式会社 感光性樹脂組成物およびパターン形成方法
JP2738289B2 (ja) * 1993-12-30 1998-04-08 日本電気株式会社 液晶表示装置の製造方法
JPH0832072A (ja) * 1994-07-13 1996-02-02 Fuji Xerox Co Ltd 半導体装置
JPH08139336A (ja) * 1994-11-10 1996-05-31 Fuji Xerox Co Ltd 薄膜トランジスタおよびその製造方法
US5539219A (en) * 1995-05-19 1996-07-23 Ois Optical Imaging Systems, Inc. Thin film transistor with reduced channel length for liquid crystal displays
KR100495794B1 (ko) * 1997-10-17 2005-09-28 삼성전자주식회사 액정표시장치용박막트랜지스터
JP3006520B2 (ja) * 1996-11-22 2000-02-07 日本電気株式会社 半導体装置
JPH10200121A (ja) * 1997-01-10 1998-07-31 Toshiba Corp 薄膜トランジスタ基板の製造方法
JPH10242420A (ja) * 1997-02-27 1998-09-11 Toshiba Corp 半導体装置およびその製造方法
JPH10242052A (ja) * 1997-03-03 1998-09-11 Sanyo Electric Co Ltd 多結晶シリコン薄膜トランジスタ
KR100392909B1 (ko) * 1997-08-26 2004-03-22 엘지.필립스 엘시디 주식회사 박막트랜지스터및그의제조방법
KR100244447B1 (ko) * 1997-04-03 2000-02-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
US6103592A (en) * 1997-05-01 2000-08-15 International Business Machines Corp. Manufacturing self-aligned polysilicon fet devices isolated with maskless shallow trench isolation and gate conductor fill technology with active devices and dummy doped regions formed in mesas
JP3390329B2 (ja) 1997-06-27 2003-03-24 日本電気株式会社 半導体装置およびその製造方法
US5970346A (en) * 1997-09-19 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fuse window guard ring structure for nitride capped self aligned contact processes
US6136665A (en) * 1998-06-03 2000-10-24 United Microelectronics Corp. Method for forming a recess-free buffer layer
US6157048A (en) * 1998-08-05 2000-12-05 U.S. Philips Corporation Thin film transistors with elongated coiled electrodes, and large area devices containing such transistors
US6493048B1 (en) * 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
KR100290787B1 (ko) * 1998-12-26 2001-07-12 박종섭 반도체 메모리 소자의 제조방법
JP4540142B2 (ja) * 1999-01-19 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100312757B1 (ko) * 1999-02-08 2001-11-03 윤종용 박막 트랜지스터 기판의 제조 방법 및 박막의 사진 식각 방법
KR100319883B1 (ko) * 1999-03-16 2002-01-10 윤종용 패드 주위에 더미 패턴을 구비한 반도체소자
KR100316271B1 (ko) * 1999-05-27 2001-12-12 구본준, 론 위라하디락사 전계발광소자 및 그의 제조방법
US6235567B1 (en) * 1999-08-31 2001-05-22 International Business Machines Corporation Silicon-germanium bicmos on soi
KR100580402B1 (ko) * 1999-09-06 2006-05-15 삼성전자주식회사 박막 트랜지스터 어레이 기판의 제조 방법
JP3564417B2 (ja) * 2000-05-31 2004-09-08 Ｎｅｃ液晶テクノロジー株式会社 カラー液晶表示装置及びその製造方法
TW511147B (en) * 2000-06-12 2002-11-21 Nec Corp Pattern formation method and method of manufacturing display using it
JP3415602B2 (ja) * 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法
JP4342711B2 (ja) * 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法
US6756187B2 (en) * 2002-01-04 2004-06-29 Nec Lcd Technologies, Ltd. Method for removing patterned layer from lower layer through reflow

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007178649A (ja) * 2005-12-27 2007-07-12 Dainippon Printing Co Ltd 階調マスク
JP2008046623A (ja) * 2006-07-21 2008-02-28 Dainippon Printing Co Ltd 階調マスク
JP2013167884A (ja) * 2006-07-21 2013-08-29 Dainippon Printing Co Ltd 階調マスク
US7972949B2 (en) 2007-08-31 2011-07-05 Nec Corporation Electronic component and display device and a method of manufacturing the same
JP2013061670A (ja) * 2012-11-30 2013-04-04 Dainippon Printing Co Ltd 階調マスク

Also Published As

Publication number Publication date
US20020187573A1 (en) 2002-12-12
US20030071236A1 (en) 2003-04-17
US6953976B2 (en) 2005-10-11
US20040161864A1 (en) 2004-08-19
US20050258420A1 (en) 2005-11-24
US20060115924A1 (en) 2006-06-01
US20040159890A1 (en) 2004-08-19
US7030467B2 (en) 2006-04-18
US6707107B2 (en) 2004-03-16
US6977422B2 (en) 2005-12-20
US20040159838A1 (en) 2004-08-19
KR20020001619A (ko) 2002-01-09
US20040159914A1 (en) 2004-08-19
US7554164B2 (en) 2009-06-30
KR20040079348A (ko) 2004-09-14
US20020000557A1 (en) 2002-01-03
TW501193B (en) 2002-09-01
US7060623B2 (en) 2006-06-13
JP2002083765A (ja) 2002-03-22
KR100500676B1 (ko) 2005-07-12
US6949766B2 (en) 2005-09-27
KR100480458B1 (ko) 2005-04-06
US6791145B2 (en) 2004-09-14

Similar Documents

Publication Publication Date Title
JP3415602B2 (ja) パターン形成方法
KR100482735B1 (ko) 패턴형성방법 및 액정표시장치 제조방법
JP3236266B2 (ja) パターン形成方法
JP3049490B2 (ja) 半導体装置の製造方法
JP2000150459A (ja) エッチング方法及びこれを用いた半導体装置の製造方法
JP4746832B2 (ja) パターン形成方法
KR20020089625A (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP2007059926A (ja) パターン形成方法及び薄膜トランジスタの製造方法
JPH0897383A (ja) 半導体装置の製造方法
JPH02117153A (ja) 半導体素子の形成方法
KR100390948B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100687334B1 (ko) 박막트랜지스터의 제조방법
JP2006285163A (ja) 薄膜トランジスタアレイの製造方法
JP2008022028A (ja) 薄膜トランジスタの製造方法
JP2005217122A (ja) 半導体装置の製造方法及び半導体装置
JP2008047932A (ja) 薄膜トランジスタの製造方法
TWI302724B (ja)
JPH0481323B2 (ja)
KR970063729A (ko) 반도체 장치의 커패시터 제조 방법
JPS59181647A (ja) 半導体装置の製造方法
JPH11186224A (ja) 半導体装置の製造方法
KR20020053553A (ko) 반도체 소자의 제조 방법
KR20030002714A (ko) 반도체 소자의 콘택홀 형성 방법
JPS62235786A (ja) モス型半導体装置およびその製造方法
JPH04258124A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030304

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees