JP2986937B2 - 薄膜トランジスタアレイ基板の製造方法 - Google Patents
薄膜トランジスタアレイ基板の製造方法Info
- Publication number
- JP2986937B2 JP2986937B2 JP3406191A JP3406191A JP2986937B2 JP 2986937 B2 JP2986937 B2 JP 2986937B2 JP 3406191 A JP3406191 A JP 3406191A JP 3406191 A JP3406191 A JP 3406191A JP 2986937 B2 JP2986937 B2 JP 2986937B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- metal layer
- insulating
- layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
駆動型の液晶ディスプレイの一方の基板となる薄膜トラ
ンジスタ（ＴＦＴ）アレイ基板の製造方法に関する。
駆動型の液晶ディスプレイの一方の基板となる薄膜トラ
ンジスタ（ＴＦＴ）アレイ基板の製造方法に関する。
【０００２】
【従来の技術】図４及び図５は、従来のＴＦＴアレイ基
板の製造方法の一例を断面図で示す製造工程図であり、
図４はステップ（Ｓ）１からＳ４までを、図５はＳ５か
らＳ７までを示す。
板の製造方法の一例を断面図で示す製造工程図であり、
図４はステップ（Ｓ）１からＳ４までを、図５はＳ５か
らＳ７までを示す。
【０００３】図に示されるように、製造に際してして
は、先ず、ガラス基板３１上に、タンタル（Ｔａ）を堆
積させてＴａ膜３２を形成し（図４のＳ１）、Ｔａ膜３
２をエッチングしてゲート電極３２ａにする（図４のＳ
２）。次に、ゲート電極３２ａの表面を陽極酸化するこ
とにより、ゲート絶縁膜であるＴａ２Ｏ５膜３３を形成
し（図４のＳ３）、さらにガラス基板３１上にＩＴＯか
らなる画素電極３４を形成する（図４のＳ４）。
は、先ず、ガラス基板３１上に、タンタル（Ｔａ）を堆
積させてＴａ膜３２を形成し（図４のＳ１）、Ｔａ膜３
２をエッチングしてゲート電極３２ａにする（図４のＳ
２）。次に、ゲート電極３２ａの表面を陽極酸化するこ
とにより、ゲート絶縁膜であるＴａ２Ｏ５膜３３を形成
し（図４のＳ３）、さらにガラス基板３１上にＩＴＯか
らなる画素電極３４を形成する（図４のＳ４）。
【０００４】次に、基板３１上に、Ｔａ２Ｏ５膜３３を
覆うように、絶縁膜であるＳｉＮｘ膜３５と、半導体活
性層となるアモルファスシリコン（ａ−Ｓｉ）層３６、
オーミック接合層となる不純物をドープしたアモルファ
スシリコン（ｎ＋ａ−Ｓｉ）膜３７の順に成膜し、ＴＦ
Ｔ部分を残してエッチングする（図５のＳ５）。次に、
アルミニウム（Ａｌ）等の金属層を堆積しエッチングに
よりソース電極３８及びドレイン電極３９を形成し、ソ
ース電極３８とドレイン電極３９との間のｎ＋ａ−Ｓｉ
膜３７をエッチング除去する（図５のＳ６）。最後にパ
ッシベーション膜４０を成膜して、ＴＦＴアレイ基板が
完成する（図５のＳ７）。
覆うように、絶縁膜であるＳｉＮｘ膜３５と、半導体活
性層となるアモルファスシリコン（ａ−Ｓｉ）層３６、
オーミック接合層となる不純物をドープしたアモルファ
スシリコン（ｎ＋ａ−Ｓｉ）膜３７の順に成膜し、ＴＦ
Ｔ部分を残してエッチングする（図５のＳ５）。次に、
アルミニウム（Ａｌ）等の金属層を堆積しエッチングに
よりソース電極３８及びドレイン電極３９を形成し、ソ
ース電極３８とドレイン電極３９との間のｎ＋ａ−Ｓｉ
膜３７をエッチング除去する（図５のＳ６）。最後にパ
ッシベーション膜４０を成膜して、ＴＦＴアレイ基板が
完成する（図５のＳ７）。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の製造方法では、ゲート電極３２ａとＴａ２Ｏ５膜３
３とを合計した段差が０．４μｍ以上あるため、Ａｌよ
りなるドレイン電極３９が段差部で断線するという欠陥
が生じやすかった。また、大きな段差部は、ＴＦＴ基板
表面の凹凸を大きくし、液晶の配向を乱し、コントラス
トや視角特性を劣化させる原因となっていた。
来の製造方法では、ゲート電極３２ａとＴａ２Ｏ５膜３
３とを合計した段差が０．４μｍ以上あるため、Ａｌよ
りなるドレイン電極３９が段差部で断線するという欠陥
が生じやすかった。また、大きな段差部は、ＴＦＴ基板
表面の凹凸を大きくし、液晶の配向を乱し、コントラス
トや視角特性を劣化させる原因となっていた。
【０００６】そこで、本発明は上記課題を解決するため
になされたものであり、その目的とするところは、ドレ
イン電極の断線が発生しにくく、液晶の配向特性の良好
なＴＦＴアレイ基板の製造方法を提供することにある。
になされたものであり、その目的とするところは、ドレ
イン電極の断線が発生しにくく、液晶の配向特性の良好
なＴＦＴアレイ基板の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明に係るＴＦＴアレ
イ基板の製造方法は、絶縁性基板上に、Ｔａ又はＴａを
含む合金からなる金属層を形成する工程と、上記金属層
上の所定位置に耐熱性を有するマスクを形成する工程
と、加熱することにより、上記金属層の上記マスクで覆
われていない部分のＴａを酸化して第一絶縁層を形成す
る工程と、上記マスクを除去する工程と、このマスク除
去により現われた上記金属層のＴａを陽極酸化すること
により、上記金属層の所定の深さまでを第二絶縁層とす
る工程と、を有することを特徴としている。
イ基板の製造方法は、絶縁性基板上に、Ｔａ又はＴａを
含む合金からなる金属層を形成する工程と、上記金属層
上の所定位置に耐熱性を有するマスクを形成する工程
と、加熱することにより、上記金属層の上記マスクで覆
われていない部分のＴａを酸化して第一絶縁層を形成す
る工程と、上記マスクを除去する工程と、このマスク除
去により現われた上記金属層のＴａを陽極酸化すること
により、上記金属層の所定の深さまでを第二絶縁層とす
る工程と、を有することを特徴としている。
【０００８】また、上記製造方法において、金属層上に
マスクを形成する工程の次に、金属層のマスクで覆われ
ていない部分をエッチングして薄くする工程を加えるこ
ともできる。
マスクを形成する工程の次に、金属層のマスクで覆われ
ていない部分をエッチングして薄くする工程を加えるこ
ともできる。
【０００９】さらに、他の発明においては、絶縁性基板
上に、Ｔａ又はＴａを含む合金からなる金属層を形成す
る工程と、加熱又は陽極酸化によりＴａを酸化させ、上
記金属層の所定の深さまでを絶縁層とする工程と、上記
絶縁層上の所定位置に耐熱性を有するマスクを形成する
工程と、加熱により、上記マスクで覆われていない部分
について、上記絶縁層の下にある上記金属層の中のＴａ
を酸化させ、絶縁層とする工程と、上記マスクを除去す
る工程と、を有することを特徴としている。
上に、Ｔａ又はＴａを含む合金からなる金属層を形成す
る工程と、加熱又は陽極酸化によりＴａを酸化させ、上
記金属層の所定の深さまでを絶縁層とする工程と、上記
絶縁層上の所定位置に耐熱性を有するマスクを形成する
工程と、加熱により、上記マスクで覆われていない部分
について、上記絶縁層の下にある上記金属層の中のＴａ
を酸化させ、絶縁層とする工程と、上記マスクを除去す
る工程と、を有することを特徴としている。
【００１０】
【作用】本発明においては、絶縁性基板上に、Ｔａ又は
Ｔａを含む合金からなる金属層を形成し、金属層上にマ
スクを形成し、加熱することによりマスクで覆われてい
ない部分のＴａを酸化して第一絶縁層を形成し、マスク
を除去して現われた金属層のＴａを陽極酸化して所定の
深さまでを第二絶縁層としている。このため、Ｔａから
なるゲート電極とその上に形成された第二絶縁層の高さ
を、第一絶縁層より低くすることができる。
Ｔａを含む合金からなる金属層を形成し、金属層上にマ
スクを形成し、加熱することによりマスクで覆われてい
ない部分のＴａを酸化して第一絶縁層を形成し、マスク
を除去して現われた金属層のＴａを陽極酸化して所定の
深さまでを第二絶縁層としている。このため、Ｔａから
なるゲート電極とその上に形成された第二絶縁層の高さ
を、第一絶縁層より低くすることができる。
【００１１】また、絶縁性基板上の金属層上にマスクを
形成した後に、金属層のマスクで覆われていない部分を
エッチングして薄くすれば、ゲート電極部分と第一絶縁
層との段差を小さくできる。
形成した後に、金属層のマスクで覆われていない部分を
エッチングして薄くすれば、ゲート電極部分と第一絶縁
層との段差を小さくできる。
【００１２】さらに、最初に、絶縁性基板上の金属層の
所定の深さまでを絶縁層とし、その上の所定位置に耐熱
性を有するマスクを形成し、マスクで覆われていない部
分についての金属層を絶縁層とする手順を採用した場合
にも、Ｔａからなるゲート電極とその上に形成された絶
縁層の高さを、それを囲う周囲の絶縁層より低くするこ
とができる。
所定の深さまでを絶縁層とし、その上の所定位置に耐熱
性を有するマスクを形成し、マスクで覆われていない部
分についての金属層を絶縁層とする手順を採用した場合
にも、Ｔａからなるゲート電極とその上に形成された絶
縁層の高さを、それを囲う周囲の絶縁層より低くするこ
とができる。
【００１３】
【実施例】図１乃至図３は、本発明に係るＴＦＴアレイ
基板の製造方法の一実施例の断面を示す製造工程図であ
り、図１はすステップ（Ｓ）１からＳ３までを、図２は
Ｓ４からＳ６までを、図３はＳ７からＳ９までを示す。
基板の製造方法の一実施例の断面を示す製造工程図であ
り、図１はすステップ（Ｓ）１からＳ３までを、図２は
Ｓ４からＳ６までを、図３はＳ７からＳ９までを示す。
【００１４】図に示されるように、製造に際してして
は、先ず、ガラス等からなる透光性の絶縁性基板１上
に、スパッタ法によりＴａからなる金属膜２を０．２μ
ｍ〜０．５μｍ厚に形成する（図１のＳ１）。その上
に、プラズマＣＶＤ法により、マスクとなるＳｉＮｘを
０．２〜０．５μｍ厚に堆積させ、エッチングによりゲ
ート電極形成位置にＳｉＮｘ、即ち、マスクＭを残す。
は、先ず、ガラス等からなる透光性の絶縁性基板１上
に、スパッタ法によりＴａからなる金属膜２を０．２μ
ｍ〜０．５μｍ厚に形成する（図１のＳ１）。その上
に、プラズマＣＶＤ法により、マスクとなるＳｉＮｘを
０．２〜０．５μｍ厚に堆積させ、エッチングによりゲ
ート電極形成位置にＳｉＮｘ、即ち、マスクＭを残す。
【００１５】次に、この基板を酸素中で５００℃〜６０
０℃に加熱し、マスクＭで覆われていない露出した部分
の金属膜２のＴａを酸化して、ゲート電極形成部分２ａ
の周囲（フィールド部）のＴａをＴａ２Ｏ５として絶縁
膜３ａを形成する。
０℃に加熱し、マスクＭで覆われていない露出した部分
の金属膜２のＴａを酸化して、ゲート電極形成部分２ａ
の周囲（フィールド部）のＴａをＴａ２Ｏ５として絶縁
膜３ａを形成する。
【００１６】次に、マスクＭを除去し（図２のＳ４）、
露出したゲート電極形成部分２ａの表面を陽極酸化する
ことにより、ゲート電極形成部分２ａの上部を、０．２
μｍ〜０．４μｍ厚のＴａ２Ｏ５よりなる絶縁膜３ｂに
する。このとき、絶縁膜３ｂの下にはゲート電極２ｂが
形成される（図２のＳ５）。次に、フィールド部の絶縁
膜３ａ上に、ＩＴＯを蒸着法又はスパッタ法により堆積
させ、エッチングして画素電極４を形成する。
露出したゲート電極形成部分２ａの表面を陽極酸化する
ことにより、ゲート電極形成部分２ａの上部を、０．２
μｍ〜０．４μｍ厚のＴａ２Ｏ５よりなる絶縁膜３ｂに
する。このとき、絶縁膜３ｂの下にはゲート電極２ｂが
形成される（図２のＳ５）。次に、フィールド部の絶縁
膜３ａ上に、ＩＴＯを蒸着法又はスパッタ法により堆積
させ、エッチングして画素電極４を形成する。
【００１７】次に、絶縁膜３ａ及び３ｂ上に、プラズマ
ＣＶＤ法により、絶縁層としてのＳｉＮｘ５、半導体活
性層であるアモルファスシリコン層６、オーミック接合
層である不純物としてリンをドープしたアモルファスシ
リコン（ｎ＋ａ−Ｓｉ）層７を順に堆積させ、ＴＦＴ部
分（絶縁膜３ｂ上部）を残してエッチング除去する（図
３のＳ７）。次に、Ａｌ、Ｔｉ（チタン）、Ｃｒ（クロ
ム）等の金属や、これらの多層膜を形成し、エッチング
によりソース電極８及びドレイン電極９を形成する。そ
して、ソース電極８及びドレイン電極９の間のｎ＋ａＳ
ｉ７をエッチング除去する（図３のＳ８）。そして、こ
の上にＳｉＮｘよりなるパッシベーション膜１０を形成
して、ＴＦＴアレイ基板が完成する（図３のＳ９）。
ＣＶＤ法により、絶縁層としてのＳｉＮｘ５、半導体活
性層であるアモルファスシリコン層６、オーミック接合
層である不純物としてリンをドープしたアモルファスシ
リコン（ｎ＋ａ−Ｓｉ）層７を順に堆積させ、ＴＦＴ部
分（絶縁膜３ｂ上部）を残してエッチング除去する（図
３のＳ７）。次に、Ａｌ、Ｔｉ（チタン）、Ｃｒ（クロ
ム）等の金属や、これらの多層膜を形成し、エッチング
によりソース電極８及びドレイン電極９を形成する。そ
して、ソース電極８及びドレイン電極９の間のｎ＋ａＳ
ｉ７をエッチング除去する（図３のＳ８）。そして、こ
の上にＳｉＮｘよりなるパッシベーション膜１０を形成
して、ＴＦＴアレイ基板が完成する（図３のＳ９）。
【００１８】以上説明したように、本実施例において
は、絶縁性基板１上の金属層上にマスクＭを形成し、マ
スクＭで覆われていない部分のＴａを酸化してフィール
ド部の絶縁層３ａを形成し、マスクＭを除去して現われ
た金属層を陽極酸化して所定の深さまでを絶縁層３ｂと
している。このため、ゲート電極２ｂとその上に形成さ
れた絶縁層３ｂとを合わせた高さを、絶縁層３ａより低
くすることができる。よって、絶縁層３ａ上に形成され
た、ＳｉＮｘ５、アモルファスシリコン層６、ｎ＋ａ−
Ｓｉ層７による段差を小さくすることができ、さらにそ
の上に形成されるドレイン電極９に断線が生じにくい構
造としている。また、段差を小さくすることによって、
液晶の配向特性が良くなり、コントラストや視角特性を
良好にすることができる。
は、絶縁性基板１上の金属層上にマスクＭを形成し、マ
スクＭで覆われていない部分のＴａを酸化してフィール
ド部の絶縁層３ａを形成し、マスクＭを除去して現われ
た金属層を陽極酸化して所定の深さまでを絶縁層３ｂと
している。このため、ゲート電極２ｂとその上に形成さ
れた絶縁層３ｂとを合わせた高さを、絶縁層３ａより低
くすることができる。よって、絶縁層３ａ上に形成され
た、ＳｉＮｘ５、アモルファスシリコン層６、ｎ＋ａ−
Ｓｉ層７による段差を小さくすることができ、さらにそ
の上に形成されるドレイン電極９に断線が生じにくい構
造としている。また、段差を小さくすることによって、
液晶の配向特性が良くなり、コントラストや視角特性を
良好にすることができる。
【００１９】図６は、本発明の他の実施例の断面を示す
製造工程図である。この実施例では、先ず、ガラス等の
絶縁性基板１１上に、スパッタ法によりＴａからなる金
属膜１２を形成し（図６のＳ１）、その後、マスクＭを
堆積させ、エッチングによりマスクＭのない露出した部
分（フィールド部）の金属膜１２の厚さを薄くする（図
６のＳ２）。次に、加熱により金属膜１２のフィールド
部のＴａを酸化して、Ｔａ２Ｏ５よりなる絶縁膜１３ａ
を形成する（図６のＳ３）。
製造工程図である。この実施例では、先ず、ガラス等の
絶縁性基板１１上に、スパッタ法によりＴａからなる金
属膜１２を形成し（図６のＳ１）、その後、マスクＭを
堆積させ、エッチングによりマスクＭのない露出した部
分（フィールド部）の金属膜１２の厚さを薄くする（図
６のＳ２）。次に、加熱により金属膜１２のフィールド
部のＴａを酸化して、Ｔａ２Ｏ５よりなる絶縁膜１３ａ
を形成する（図６のＳ３）。
【００２０】次に、マスクＭを除去し（図６のＳ４）、
露出したゲート電極形成部分１２ａの表面を陽極酸化す
ることにより、ゲート電極形成部分１２ａの上部を、Ｔ
ａ２Ｏ５よりなる絶縁膜１３ｂにする。絶縁膜１３ｂの
下にはゲート電極１２ｂが形成される（図６のＳ５）。
露出したゲート電極形成部分１２ａの表面を陽極酸化す
ることにより、ゲート電極形成部分１２ａの上部を、Ｔ
ａ２Ｏ５よりなる絶縁膜１３ｂにする。絶縁膜１３ｂの
下にはゲート電極１２ｂが形成される（図６のＳ５）。
【００２１】これ以降の工程は、図１乃至図３の実施例
と同じである。
と同じである。
【００２２】以上説明したように、この実施例によれ
ば、金属層１２上にマスクＭを形成した後に、金属層１
２のマスクで覆われていない部分をエッチングにより薄
くすることにより、図６のＳ２に示されるように、絶縁
層１３ａと１３ｂの表面を平坦にすることができる。
ば、金属層１２上にマスクＭを形成した後に、金属層１
２のマスクで覆われていない部分をエッチングにより薄
くすることにより、図６のＳ２に示されるように、絶縁
層１３ａと１３ｂの表面を平坦にすることができる。
【００２３】図７は、本発明の他の実施例の断面を示す
製造工程図である。この実施例では、先ず、ガラス等の
絶縁性基板２１上に、スパッタ法によりＴａからなる金
属膜２２を形成し（図７のＳ１）、次に、加熱により又
は陽極酸化により金属膜２２の上側を酸化して、Ｔａ２
Ｏ５よりなる絶縁膜２３を形成する（図７のＳ３）。
製造工程図である。この実施例では、先ず、ガラス等の
絶縁性基板２１上に、スパッタ法によりＴａからなる金
属膜２２を形成し（図７のＳ１）、次に、加熱により又
は陽極酸化により金属膜２２の上側を酸化して、Ｔａ２
Ｏ５よりなる絶縁膜２３を形成する（図７のＳ３）。
【００２４】次に、マスクＭを堆積させ、エッチングに
よりマスクＭのない部分（フィールド部）の金属膜２２
を酸化して、Ｔａ２Ｏ５よりなる絶縁膜２３ａを形成す
る（図７のＳ４）。このとき、絶縁膜２３ａの下にはゲ
ート電極２２ａが形成される。そして、マスクＭを除去
する（図７のＳ５）。
よりマスクＭのない部分（フィールド部）の金属膜２２
を酸化して、Ｔａ２Ｏ５よりなる絶縁膜２３ａを形成す
る（図７のＳ４）。このとき、絶縁膜２３ａの下にはゲ
ート電極２２ａが形成される。そして、マスクＭを除去
する（図７のＳ５）。
【００２５】これ以降の工程は、図１乃至図３の実施例
と同じである。
と同じである。
【００２６】以上説明したように、この実施例において
も、ドレイン電極９に断線が生じにくい構造とすること
ができ、また、コントラストや視角特性を良好にするこ
とができる。
も、ドレイン電極９に断線が生じにくい構造とすること
ができ、また、コントラストや視角特性を良好にするこ
とができる。
【００２７】
【発明の効果】以上説明したように、本発明によれば、
基板上の構成により形成される段差を小さくして、ドレ
イン電極の断線を生じにくくすることができ、また、コ
ントラストや視角特性を良好にすることができる。
基板上の構成により形成される段差を小さくして、ドレ
イン電極の断線を生じにくくすることができ、また、コ
ントラストや視角特性を良好にすることができる。
【図１】本発明に係るＴＦＴアレイ基板の製造方法の一
実施例を示す製造工程図（その１）である。
実施例を示す製造工程図（その１）である。
【図２】本実施例のＴＦＴアレイ基板の製造工程図（そ
の２）である。
の２）である。
【図３】本実施例のＴＦＴアレイ基板の製造工程図（そ
の３）である。
の３）である。
【図４】従来のＴＦＴアレイ基板の製造工程図（その
１）である。
１）である。
【図５】従来のＴＦＴアレイ基板の製造工程図（その
２）である。
２）である。
【図６】他の実施例のＴＦＴアレイ基板の製造工程図で
ある。
ある。
【図７】さらに他の実施例のＴＦＴアレイ基板の製造工
程図である。
程図である。
１ 絶縁性基板 ２ 金属膜 ２ａ ゲート電極 ３ 絶縁膜 ４ 画素電極 ５ ＳｉＮｘ層 ６ アモルファスシリコン膜 ７ アモルファスシリコン膜 ８ ソース電極 ９ ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 清水 マリ 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/136 500 G02F 1/1343
Claims (3)
- 【請求項１】 絶縁性基板上に、Ｔａ又はＴａを含む合
金からなる金属層を形成する工程と、上記金属層上の所
定位置に耐熱性を有するマスクを形成する工程と、加熱
することにより、上記金属層の上記マスクで覆われてい
ない部分のＴａを酸化して第一絶縁層を形成する工程
と、上記マスクを除去する工程と、このマスク除去によ
り現われた上記金属層のＴａを陽極酸化することによ
り、上記金属層の所定の深さまでを第二絶縁層とする工
程と、を有することを特徴とする薄膜トランジスタアレ
イ基板の製造方法。 - 【請求項２】 上記金属層上にマスクを形成する工程の
次に、上記金属層の上記マスクで覆われていない部分の
厚さをエッチングにより薄くする工程をさらに有するこ
とを特徴とする請求項１記載の薄膜トランジスタアレイ
基板の製造方法。 - 【請求項３】 絶縁性基板上に、Ｔａ又はＴａを含む合
金からなる金属層を形成する工程と、加熱又は陽極酸化
によりＴａを酸化させ、上記金属層の所定の深さまでを
絶縁層とする工程と、上記絶縁層上の所定位置に耐熱性
を有するマスクを形成する工程と、加熱により、上記マ
スクで覆われていない部分について、上記絶縁層の下に
ある上記金属層の中のＴａを酸化させ、絶縁層とする工
程と、上記マスクを除去する工程と、を有することを特
徴とする薄膜トランジスタアレイ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3406191A JP2986937B2 (ja) | 1991-02-28 | 1991-02-28 | 薄膜トランジスタアレイ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3406191A JP2986937B2 (ja) | 1991-02-28 | 1991-02-28 | 薄膜トランジスタアレイ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04273215A JPH04273215A (ja) | 1992-09-29 |
| JP2986937B2 true JP2986937B2 (ja) | 1999-12-06 |
Family
ID=12403754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3406191A Expired - Fee Related JP2986937B2 (ja) | 1991-02-28 | 1991-02-28 | 薄膜トランジスタアレイ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2986937B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5485019A (en) * | 1992-02-05 | 1996-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JPH05341315A (ja) * | 1992-06-08 | 1993-12-24 | Hitachi Ltd | 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置 |
-
1991
- 1991-02-28 JP JP3406191A patent/JP2986937B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04273215A (ja) | 1992-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03232274A (ja) | 液晶表示装置 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JPS62171160A (ja) | 薄膜トランジスタ | |
| KR19990068027A (ko) | 액정 디스플레이 패널 및 이의 제조 방법 | |
| US5397719A (en) | Method for manufacturing a display panel | |
| JP2625585B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JPH0580650B2 (ja) | ||
| JP2986937B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JP3094610B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3332005B2 (ja) | 半導体装置の製造方法 | |
| JP2000206566A (ja) | 薄膜半導体装置 | |
| JP2503615B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100241721B1 (ko) | 액정표시소자 및 그 제조방법 | |
| JP2006301243A (ja) | 表示装置 | |
| JPH01120068A (ja) | 薄膜トランジスタ | |
| JPH10170951A (ja) | 液晶表示装置の製造方法 | |
| JPH06160905A (ja) | 液晶表示装置およびその製造方法 | |
| JP2752983B2 (ja) | 液晶表示用薄膜トランジスタの製造方法 | |
| JPH0812539B2 (ja) | 表示装置及びその製造方法 | |
| JPH07114043A (ja) | 液晶表示装置及びその製造方法 | |
| JP3168648B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH0697197A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0820645B2 (ja) | アクティブマトリクス表示装置 | |
| JPH04240824A (ja) | 液晶表示装置用アレイ基板 | |
| JPH06132536A (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990921 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |