JPH06160905A - 液晶表示装置およびその製造方法 - Google Patents

液晶表示装置およびその製造方法

Info

Publication number
JPH06160905A
JPH06160905A JP31754492A JP31754492A JPH06160905A JP H06160905 A JPH06160905 A JP H06160905A JP 31754492 A JP31754492 A JP 31754492A JP 31754492 A JP31754492 A JP 31754492A JP H06160905 A JPH06160905 A JP H06160905A
Authority
JP
Japan
Prior art keywords
gate
electrode
drain
line
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31754492A
Other languages
English (en)
Inventor
Norio Nakatani
紀夫 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP31754492A priority Critical patent/JPH06160905A/ja
Publication of JPH06160905A publication Critical patent/JPH06160905A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 大画面、高密度の液晶パネルを安価で達成
し、端子およびラインの変質を防止することを目的とす
る。 【構成】 ゲートライン(53)を、ゲート端子(6
4)手前で終端させ、このラインを含めた全面にはゲー
ト絶縁膜(56)が覆われている。またこのゲート絶縁
膜上には、ITOより成るゲート端子(64)が設けら
れ、この端子とゲートラインの間は、高融点金属で接続
されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、液晶表示装置およびそ
の製造方法に関するものである。
【0002】
【従来の技術】一般にa−Siやp−SiのTFTを用
いた液晶表示装置は、低コスト化を達成することが重要
な課題の1つである。一方、ゲート材料としては、C
r、Cu、AuおよびAl等が色々と採用または実験さ
れている。しかし今後パネルが大画面になることを考え
ると、抵抗の大きいCrは好ましくなく、また安定性を
考えるとAlやAuしか残らなくなる。特にAlはAu
に比べて非常に低価格であるので、今後Alをゲートに
採用した液晶表示装置が研究されるであろう。しかも好
ましくはTFTの必須構成要素、例えばゲート用のA
l、ゲート絶縁膜用のSiNXまたは/およびSiO2
a−Si、表示電極の透明電極およびソース(ドレイ
ン)電極のAlのみで全て(端子やその他の構成要素)
を構成すべきである。
【0003】例えばAlをゲートとして採用したものに
は、特開平3−232274号公報がある。まず図6の
ように、ガラス基板(1)にCrによるゲート端子
(2)を形成し、ゲート(3)、補助容量電極(4)を
Alで形成する。ここでゲートと一体でゲートラインが
形成され、補助容量電極と一体で補助容量ラインが形成
される。
【0004】続いてゲート端子(2)等の非陽極酸化部
分にホトレジスト(5)を残し、図7のように、Al電
極(3),(4)を陽極酸化する。この結果、Al電極
の表面には、酸化アルミニウム(6)が形成される。更
にプラズマCVDによりシリコン窒化膜(7)膜を形成
している。続いて、図8のように、プラズマCVDによ
り、ノンドープのa−Si(8)およびPがドープされ
たN+型a−Si(9)が連続して形成され、続いてエ
ッチングにより少なくともTFT部が残される。また酸
化インジウム等の透明電極材料により表示電極(10)
が形成されるとともに、ゲート端子の部分に被着され
る。
【0005】最後に、図9のように、ドレインラインを
兼ねるドレイン電極(11)およびソース領域と表示電
極(10)を電気的に接続するソース電極(12)が形
成される。またここでは図を省略したが、パシベーショ
ン膜、配向膜が形成される。一方対向基板には、カラー
フィルター、遮光膜、対向電極および配向膜が設けら
れ、2つのガラス基板がスペーサを介して所定間隔に設
定され、周辺をシールするとともに中に液晶が注入され
て形成されている。
【0006】
【発明が解決しようとする課題】前述の工程では、ゲー
ト端子(2)にCr、ゲートラインにはAlを用いてい
るために、このCrの成膜およびエッチング工程等が増
加し、プロセス工程が長くなる問題を有していた またCrを省略し、ゲートライン(3)のAlをゲート
端子(2)まで延在させると、Alが大気にさらされて
変質する問題もあった。
【0007】
【課題を解決するための手段】本発明は前述の課題に鑑
みて成され、第1にゲートライン(53)をゲート絶縁
膜(56)で覆われたままゲート端子(64)手前で終
端させ、ゲート絶縁膜(56)の上に設けたITOより
成るゲート端子(64)とゲートライン(53)をコン
タクトホール(65)を介してMoとAlで接続するこ
とで解決するものである。
【0008】またゲート端子(64)は、表示電極(5
7)の形成工程と同一工程で形成し、ゲートライン(5
3)とゲート端子(64)のコンタクトは、トランジス
タのソース、ドレイン電極(62)、(63)の形成工
程と同時に形成することで解決するものである。
【0009】
【作用】Alよりなるゲートライン(53)は、ゲート
絶縁膜(56)のSiNX膜で完全に覆われているの
で、大気にさらされること無く安定した状態で維持で
き、またゲート端子(64)は、酸化等の変質が起こり
にくい物質であるITOで成るのでやはり安定した状態
で得られる。一方、AlとITOは、直接接触すると電
池作用により両者が解け出すが、AlとITOの間には
Moが介在しているので、この電池作用を抑制でき、安
定したコンタクトを達成できる。
【0010】またゲート端子(64)は、表示電極(5
7)の形成と同一工程でなり、また表示電極(57)と
ゲートライン(53)のコンタクトは、ソース(ドレイ
ン)電極(62)、(63)と同一工程で成るため、端
子形成をトランジスタの形成工程と共用でき、プロセス
数を減少させることができる。
【0011】
【実施例】まず図5に本液晶表示装置の構成を示す。全
ての図面が統一されているが、波線で破断された左側
は、TFTの部分を示した断面図であり、右側は、ゲー
ト端子の部分である。また補助容量端子の部分も右側と
基本的には同一であるので、ここでは特に図示しなかっ
た。
【0012】まずガラス基板(51)があり、この上に
はAlを使ったゲート(52)、これと一体のゲートラ
イン(53)、補助容量電極(54)、これと一体の補
助容量ラインがある。またこれらのAl電極は、陽極酸
化法により表面に酸化アルミニウムによる絶縁層(5
5)が設けられている。また、これらを含むガラス基板
(51)全面には、ゲート絶縁膜であるシリコン窒化膜
(56)が約2000Å〜約3000Åの厚さで設けら
れる。前記補助容量電極(54)と一部が重畳し、ゲー
トライン(53)および後述するドレインラインで囲ま
れた領域には、透明電極材料、ITOよりなる表示電極
(57)があり、この表示電極の近傍にTFT(58)
が設けられている。
【0013】TFTは、ゲート(52)を一構成とし、
活性層域に対応するSi窒化膜(56)の上には、ノン
ドープのa−Si(59)およびN+型にドープされた
a−Si(60)が設けられる。このa−Siは、島状
にエッチングされており、N +型a−Si(60)は、
チャンネル領域がエッチングされソース領域とドレイン
領域に分離されている。またソートとドレインの間に
は、チャンネルのエッチングストッパーとしてSiNX
膜よりなる半導体保護膜(61)が設けられていてもよ
い。またソース領域に対応するN+型a−Si(60)
と表示電極(57)をコンタクトするソース電極(6
2)、ドレイン領域に対応するN+型a−Si(60)
からドレインラインに延在するドレイン電極(63)が
設けられている。
【0014】ここでゲート端子(64)の手前には、陽
極酸化されたAlによりなるゲートライン(53)が延
在されており、ゲート端子(64)とゲートライン(5
3)を接続するためにコンタクトホール(65)が開け
られている。このホール(65)は、Alが露出されて
おり、この露出部からゲート端子が形成される領域ま
で、Moよりなる接続電極(66)が設けられ、更にこ
の上にAlよりなる被覆電極(67)が設けられてい
る。
【0015】また図面では省略をしたが、全面にはパシ
ベーション膜が必要によっては設けられ、この上に配向
膜が設けられている。一方、このガラス基板との間に液
晶を注入するために、対向基板が設けられ、カラーフィ
ルター、遮光膜、対向電極および配向膜が設けられる。
また両基板を所定間隔に設定するためにスペーサが設け
られ、中には液晶が注入されている。
【0016】本構成の特徴は、前記ゲート端子(64)
をITOで構成することにある。ITOは、酸化等の影
響を受けず安定した膜を維持できるので、変質のないゲ
ート端子を構成できる。しかしITOとAlは、電池作
用により、この境界部において電蝕不良を発生するの
で、ゲート端子手前でゲートライン(53)を終端さ
せ、このライン(53)と端子(64)をMoで接続し
て、この電蝕を防止している。ここで接続電極(66)
は、Mo以外のものでもよく、電蝕を防止できる高融点
金属Ta等でもよい。しかしa−SiとAl電極(6
2)、(63)の接続のためにMoを使用しているの
で、敢えてMo以外のものを使用することもなく、かえ
ってこれによって成膜工程が共用できるためプロセス数
を減少できるメリットを有する。
【0017】次に図1乃至図5を用いて第1の製造方法
を説明してゆく。まず図1のように、ガラス基板(5
1)を用意し、ゲート(52)、このゲートと一体のゲ
ートライン(53)、補助容量電極(54)、この補助
容量電極と一体の補助容量ラインを形成する。ここでゲ
ートラインおよび補助容量ラインは、図5からも判るよ
うに、ガラス基板の周辺に形成されるゲート端子および
補助容量端子の手前まで延在される。
【0018】ここでゲート(52)およびゲートライン
(53)の材料としては、大画面のパネルのためにAl
を採用している。次に前記コンタクトホール(65)に
対応する領域にレジスト(70)を形成した後に、前記
ラインを陽極酸化し、ラインの表面に酸化アルミニウム
(55)を形成する。この段階では、このコンタクトホ
ールに対応するゲート表面には、このレジストが形成さ
れているために酸化膜は形成されない。
【0019】方法としては、ゲートラインおよび補助容
量ラインの一端と水溶液内に入ったPt電極間に直流電
圧を印加し、水溶液としては、酒石酸、アンモニウムお
よびエチレングリコールが混ぜ合わされているものが使
われる。この酸化アルミニウムの膜厚は、1400Å程
度形成される。また膜質の改善のために200℃程度で
熱処理してもよい。
【0020】次に図2のように、前記レジスト(70)
を除去した後に、全面にゲート絶縁膜(56)のなるシ
リコン窒化膜(56)、ノンドープのa−Si(59)
および半導体保護膜(61)となるシリコン窒化膜をプ
ラズマCVD法で連続して形成し、半導体保護膜をパタ
ーニングする工程がある。ここでゲート絶縁膜は、約3
000Å程度、a−Siは、1000Å程度および半導
体保護膜は、約2000Å程度である。
【0021】続いて、図3のように、N+型にドープさ
れたa−Si(60)をプラズマCVD法で形成し、そ
の後に、TFT(58)の活性領域周囲およびチャンネ
ル領域を同時にエッチングし、このあとでITOを被着
しパターニングする工程がある。ここでは、ITOは、
表示電極(57)、ゲート端子(64)および補助容量
端子を形成する。
【0022】続いて図4のように、コンタクト(65)
を形成するために、ゲート絶縁膜(56)をドライエッ
チングする工程がある。図4では、ゲートラインのみが
示されているが、補助容量端子手前でやはりコンタクト
が開けられている。最後に図5に示すように、全面に電
極材料を被着し、ソース電極(62)、ドレイン電極
(63)と一体のドレインライン、およびコンタクトホ
ール(65)を埋めた電極(Moの接続電極(66)、
Alよりなる被覆電極(67))がパターン化される。
【0023】以下の工程の詳細な説明は、特に特徴がな
いため簡略するが、全面にパシベーション膜が必要によ
り設けられ、配向膜が設けられる。また対向基板には、
カラーフィルター、遮光膜、対向電極および配向膜が形
成される。対向基板に形成されるこれらの積層順は、特
にないが、配向膜が一番外側になったほうがよい。本製
造方法の特徴は、ゲート端子(64)を表示電極と同一
材料のITOで構成し、ゲートライン(53)とゲート
端子(64)とのコンタクトを、ソース電極やドレイン
電極と同一工程、同一材料で形成することにある。従っ
て、従来のように端子にCrを用いるのと異なり、工程
数を減少できる。
【0024】またゲートラインのAlは、ゲート絶縁膜
に覆われ、コンタクト(65)形成の時にだけ露出され
るので、Alの変質等を防止できる。
【0025】
【発明の効果】以上の説明からも明らかなように、ゲー
トラインはゲート絶縁膜で覆われており、またこのゲー
ト絶縁膜のコンタクトを介してITOより成るゲート端
子が設けられている。従って、ゲートラインは大気中に
さらされることがなく、しかもITOは酸化等の影響を
受けないので、ゲートからゲート端子に至る全領域の信
頼性を向上させることができる。
【0026】またITOとAlは、ゲート絶縁膜の下層
と上層に設けられ、接触することがないため電蝕等での
変質を防止でき、しかもa−SiとトランジスタのAl
電極の間に設けられたMoで、ゲート端子とゲートライ
ンの接続が共用できるので、プロセスの簡略化も達成で
きる。
【図面の簡単な説明】
【図1】本発明の製造方法を説明する断面図である。
【図2】本発明の製造方法を説明する断面図である。
【図3】本発明の製造方法を説明する断面図である。
【図4】本発明の製造方法を説明する断面図である。
【図5】本発明の液晶表示装置の断面図である。
【図6】従来の製造方法を説明する断面図である。
【図7】従来の製造方法を説明する断面図である。
【図8】従来の製造方法を説明する断面図である。
【図9】従来の液晶表示装置の断面図である。
【符号の説明】
51 ガラス基板 52 ゲート 53 ゲートライン 55 陽極酸化膜 56 ゲート絶縁膜 57 表示電極 59 ノンドープのa−Si 60 N+型のa−Si 62 ソース電極 63 ドレイン電極 65 コンタクトホール

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 透明に絶縁性基板に設けられたAlより
    なるゲートおよびこのゲートと一体で予定のゲート端子
    位置の手前で終端したゲートラインと、 このゲート、ゲートラインおよびゲート端子位置を含め
    た前記絶縁性基板面に設けられたゲート絶縁膜と、 前記ゲートに対応するこのゲート絶縁膜上に設けられた
    ノンドープの第1の非単結晶シリコン膜および高濃度に
    ドープされた第2の非単結晶シリコン膜と、 前記ゲートを一構成とするトランジスタのドレインに対
    応する前記第2の非単結晶シリコン膜とコンタクトした
    ドレイン電極と一体で前記ゲートラインと交差する方向
    に延在されたドレインラインと、 前記ドレインラインと前記ゲートラインで囲まれた領域
    に設けられたITOよりなる表示電極と、 この表示電極と同一材料より成り、前記ゲート端子位置
    に設けられたゲート端子と、 前記表示電極と前記トランジスタのソースに対応する前
    記第2の非単結晶シリコン膜をコンタクトしたソース電
    極と、 前記ゲート端子位置手前にあるゲートラインの一部を露
    出したコンタクトホールを介し、前記ゲートラインを前
    記ゲート絶縁膜上に延在させる高融点金属より成る接続
    電極と、 前記接続電極の表面を覆う被覆電極とを少なくとも有す
    ることを特徴とした液晶表示装置。
  2. 【請求項2】 前記コンタクトホールで露出される部分
    を除いて前記ゲートラインは陽極酸化膜が設けられる請
    求項1記載の液晶表示装置。
  3. 【請求項3】 前記ソースおよびドレイン電極は、前記
    接続電極および前記被覆電極と同一材料で、Moおよび
    Alが積層されている請求項1記載の液晶表示装置。
  4. 【請求項4】 透明な絶縁性基板上に、予定のゲート端
    子手前で終端し、ゲートと一体の複数本のゲートライン
    をAlで形成する工程と、 前記ゲートラインの前面またはコンタクト領域を除いて
    表面に陽極酸化をおこなう工程と、 前記絶縁性基板上にゲート絶縁膜、ノンドープの第1の
    非単結晶シリコン膜および高濃度にドープした第2の非
    単結晶シリコン膜を積層し、前記ゲートを一構成とする
    トランジスタの活性領域に対応する第1および第2の非
    単結晶シリコン膜をアイランド状に残す工程と、 前記ゲート絶縁膜上にITOで表示電極およびゲート端
    子を形成する工程と、 前記ゲートラインの終端を露出するコンタクトホール、
    トランジスタのソースおよびドレインにMoを設ける工
    程と、 前記トランジスタのソース、ドレインおよびコンタクト
    ールからゲート端子までの領域にAl電極を設ける工程
    とを少なくとも有することを特徴とした液晶表示装置。
JP31754492A 1992-11-26 1992-11-26 液晶表示装置およびその製造方法 Pending JPH06160905A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31754492A JPH06160905A (ja) 1992-11-26 1992-11-26 液晶表示装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31754492A JPH06160905A (ja) 1992-11-26 1992-11-26 液晶表示装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH06160905A true JPH06160905A (ja) 1994-06-07

Family

ID=18089442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31754492A Pending JPH06160905A (ja) 1992-11-26 1992-11-26 液晶表示装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH06160905A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147410A (ja) * 1993-11-16 1995-06-06 Alps Electric Co Ltd 薄膜トランジスタ基板およびその製造方法
EP0775931A3 (en) * 1995-11-21 1998-03-25 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
JP2000162647A (ja) * 1998-11-26 2000-06-16 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US6632696B2 (en) 1999-12-28 2003-10-14 Nec Corporation Manufacturing method of active matrix substrate plate and manufacturing method therefor
US6794675B1 (en) 1999-03-23 2004-09-21 Sanyo Electric Co., Ltd. Organic electroluminescence display with improved contact characteristics
KR100471765B1 (ko) * 1997-07-11 2005-07-18 삼성전자주식회사 단일막게이트라인을갖는박막트랜지스터기판및그제조방법
US7839460B2 (en) 1998-11-26 2010-11-23 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method of manufacturing the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147410A (ja) * 1993-11-16 1995-06-06 Alps Electric Co Ltd 薄膜トランジスタ基板およびその製造方法
EP0775931A3 (en) * 1995-11-21 1998-03-25 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
US6008065A (en) * 1995-11-21 1999-12-28 Samsung Electronics Co., Ltd. Method for manufacturing a liquid crystal display
US6331443B1 (en) 1995-11-21 2001-12-18 Samsung Electronics Co., Ltd. Method for manufacturing a liquid crystal display
KR100471765B1 (ko) * 1997-07-11 2005-07-18 삼성전자주식회사 단일막게이트라인을갖는박막트랜지스터기판및그제조방법
JP2000162647A (ja) * 1998-11-26 2000-06-16 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US7839460B2 (en) 1998-11-26 2010-11-23 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method of manufacturing the same
US7978276B2 (en) 1998-11-26 2011-07-12 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method of manufacturing the same
US8294839B2 (en) 1998-11-26 2012-10-23 Samsung Display Co., Ltd. Thin film transistor array panel for liquid crystal display and method of manufacturing the same
US6794675B1 (en) 1999-03-23 2004-09-21 Sanyo Electric Co., Ltd. Organic electroluminescence display with improved contact characteristics
US6632696B2 (en) 1999-12-28 2003-10-14 Nec Corporation Manufacturing method of active matrix substrate plate and manufacturing method therefor
US6890783B2 (en) 1999-12-28 2005-05-10 Nec Lcd Technologies, Ltd. Active matrix substrate plate and manufacturing method therefor

Similar Documents

Publication Publication Date Title
JP2789284B2 (ja) アクティブマトリクス液晶表示装置とその作製方法
JPH06160905A (ja) 液晶表示装置およびその製造方法
JPH04171767A (ja) 薄膜トランジスタ及びその製造方法
KR100241721B1 (ko) 액정표시소자 및 그 제조방법
JPH1082997A (ja) アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置
JP3116295B2 (ja) アクティブマトリクス基板の製造方法
JPH10170951A (ja) 液晶表示装置の製造方法
JPS61133662A (ja) アクテイブマトリクス型薄膜トランジスタ基板
JPH08110528A (ja) アクティブマトリックスパネルおよびその製造方法
JPH0334045B2 (ja)
JPH05323380A (ja) 薄膜トランジスタパネルの製造方法
JPH0815733A (ja) 薄膜トランジスタパネルとその製造方法
JPH07325321A (ja) 液晶表示装置の製造方法
JPH08262491A (ja) 液晶表示素子およびその製造方法
JPH11194361A (ja) 薄膜トランジスタアレイ基板の製造方法及び液晶表示装置
JP4693219B2 (ja) 液晶表示装置のtftアレイ基板およびその製造方法
JP3599174B2 (ja) 薄膜トランジスタパネル及びその製造方法
JP2618034B2 (ja) マトリクス基板及びその製造方法
JP3157325B2 (ja) 液晶表示装置の製造方法
JPH08179361A (ja) アクティブマトリックスパネル
JP3104356B2 (ja) 薄膜トランジスタパネルおよびその製造方法
JP3173101B2 (ja) 薄膜トランジスタパネルの製造方法
JPH063698A (ja) 薄膜トランジスタ装置
JP2980803B2 (ja) 金属配線の形成方法
JP2000040827A (ja) 半導体装置並びに半導体装置の製造方法