JPH1082997A - アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置 - Google Patents
アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置Info
- Publication number
- JPH1082997A JPH1082997A JP9191987A JP19198797A JPH1082997A JP H1082997 A JPH1082997 A JP H1082997A JP 9191987 A JP9191987 A JP 9191987A JP 19198797 A JP19198797 A JP 19198797A JP H1082997 A JPH1082997 A JP H1082997A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- semiconductor layer
- bus line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000011159 matrix material Substances 0.000 title abstract description 24
- 239000010410 layer Substances 0.000 claims abstract description 97
- 239000004065 semiconductor Substances 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 24
- 230000001681 protective effect Effects 0.000 claims abstract description 8
- 239000011241 protective layer Substances 0.000 claims description 32
- 239000011368 organic material Substances 0.000 claims description 20
- 238000009832 plasma treatment Methods 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 10
- 238000004381 surface treatment Methods 0.000 claims description 10
- 229910018557 Si O Inorganic materials 0.000 claims description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 6
- 239000010408 film Substances 0.000 abstract description 45
- 239000000758 substrate Substances 0.000 abstract description 36
- 238000005530 etching Methods 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 abstract description 3
- 239000010409 thin film Substances 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 description 17
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- URLKBWYHVLBVBO-UHFFFAOYSA-N Para-Xylene Chemical group CC1=CC=C(C)C=C1 URLKBWYHVLBVBO-UHFFFAOYSA-N 0.000 description 2
- 229910007991 Si-N Inorganic materials 0.000 description 2
- 229910006294 Si—N Inorganic materials 0.000 description 2
- 239000010407 anodic oxide Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02046—Dry cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 ＴＦＴの安定的な特性を保ち、画質とコトラ
ストの低下がなく、また高い開口率をもつアクティブマ
トリクス液晶表示装置を提供することを目的とする。 【解決手段】 本発明のアクティブマトリクス液晶表示
装置の製造方法は、透明基板１１１上にゲートバス配線
から分岐するゲート電極１１７ａを形成する工程と、該
透明基板１１上にゲート絶縁膜１２３を被着する工程
と、ゲート電極部上のゲート絶縁膜上に半導体層１２２
とオーミック接触層１２５を積層して形成する工程と、
前記オーミック接触層と接触される、ソースバス配線か
ら分岐するソース・ドレイン電極１１５ａ，１１５ｂを
形成する工程と、オーミック接触層の中央部分のエッチ
ングにより露出された半導体層表面にＮ2、Ｎを含むガ
ス、Ｆを含むガス、Ｏ2ガスプラズマで界面処理１３６
する工程と、界面処理された半導体層などを覆うように
有機絶縁膜の保護膜１２６を被着する工程と、保護膜上
にドレイン電極とコンタクトホール１３１を通して、接
触される画素電極を形成する工程を含む。
ストの低下がなく、また高い開口率をもつアクティブマ
トリクス液晶表示装置を提供することを目的とする。 【解決手段】 本発明のアクティブマトリクス液晶表示
装置の製造方法は、透明基板１１１上にゲートバス配線
から分岐するゲート電極１１７ａを形成する工程と、該
透明基板１１上にゲート絶縁膜１２３を被着する工程
と、ゲート電極部上のゲート絶縁膜上に半導体層１２２
とオーミック接触層１２５を積層して形成する工程と、
前記オーミック接触層と接触される、ソースバス配線か
ら分岐するソース・ドレイン電極１１５ａ，１１５ｂを
形成する工程と、オーミック接触層の中央部分のエッチ
ングにより露出された半導体層表面にＮ2、Ｎを含むガ
ス、Ｆを含むガス、Ｏ2ガスプラズマで界面処理１３６
する工程と、界面処理された半導体層などを覆うように
有機絶縁膜の保護膜１２６を被着する工程と、保護膜上
にドレイン電極とコンタクトホール１３１を通して、接
触される画素電極を形成する工程を含む。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタ
（以下にＴＦＴと称する）を含むアクティブマトリクス
液晶表示装置の製造方法及びその製造方法によって製造
されるアクティブマトリクス液晶表示装置の構造に係
り、特にＴＦＴの製造方法及び構造に関する。
（以下にＴＦＴと称する）を含むアクティブマトリクス
液晶表示装置の製造方法及びその製造方法によって製造
されるアクティブマトリクス液晶表示装置の構造に係
り、特にＴＦＴの製造方法及び構造に関する。
【０００２】
【従来の技術】一般的にアクティブマトリクス液晶表示
装置は液晶表示装置の基本構造立体図である図１でわか
るように、液晶表示装置は二つの基板（以下第１基板と
第２基板と称する）の間に、複数の画素がマトリックス
状に配置された構造で成り立っている。第１基板（３）
の液晶表示装置の各画素電極（４）は隣接する２個のゲ
ートバスライン（１７）と隣接する２個のデータバスラ
イン（１５）が交差する部分に配置される。前記ゲート
バスライン（１７）は水平方向に形成され、前記ゲート
バスライン（１７）から分岐したゲート電極（図示せ
ず）が複数個形成される。一方、前記データバスライン
（１５）は垂直方向に形成され、前記データバスライン
（１５）から分岐したソース電極（図示せず）が複数個
形成される。前記ゲートバスライン（１７）とデータバ
スライン（１５）が交差する部分にＴＦＴ（８）が形成
され、前記ＴＦＴ（８）は画素電極（４）と接触される
ように形成されている。一方、第２基板（２）上にはカ
ラーフィルタ層（３８）と共通電極（３７）が形成され
ている。第１基板と第２基板が対向するように貼合わせ
た後、二つの基板の間の空間には液晶物質（４０）を注
入して液晶パネルが完成される。第１基板（３）と第２
基板（２）の外面には各々偏光板（１）が配置されてい
る。前記図１の符号（１１）、（１１′）は透明基板を
示す。本発明の目的と関連がある第１基板（３）の製造
方法及び構造は図２と図３を参照してより詳細に説明す
る。図２は従来のアクティブマトリクス液晶表示装置の
部分平面図で、図３は図２のIII−III線に沿った第１基
板（３）の断面図である。従来の製造方法で製造された
アクティブマトリクス液晶表示装置の第１基板（３）の
構成は以下の如くである。透明ガラス基板（１１）上に
横方向に形成されるゲートバスライン（１７）と前記ゲ
ートバスライン（１７）から縦方向に分岐するゲート電
極（１７ａ）が形成される。前記ゲート電極（１７ａ）
は絶縁を向上させ、その表面にヒロックを防止するため
に陽極酸化（３５）されることもある。ゲート電極（１
７ａ）が形成された透明基板（１１）上に窒化シリコン
（ＳｉＮｘ）又は、酸化シリコン（ＳｉＯ2）等の無機
物質のゲート絶縁層（２３）が形成される。前記ゲート
電極（１７ａ）部分のゲート絶縁層（２３）上に非晶質
シリコン（以下ａーＳｉと称する）の半導体層（２２）
が形成される。前記ａーＳｉの半導体層（２２）上にｎ
+ａーＳｉのオーミック接触層（２５）が両方に分離さ
れて形成される。前記オーミック接触層が形成された基
板上に横方向に形成されるソースバス配線（１５）と前
記ソース配線（１５）から縦方向に分岐されたソース電
極（１５ａ）と所定の間隔をおいてドレイン電極（１５
ｂ）が形成される。この際、前記ソース電極（１５ａ）
及びドレイン電極（１５ｂ）は各々オーミック接触層
（２５）と接触されるように形成される。前記ソース及
びドレイン電極などを覆うように窒化シリコン（ＳｉＮ
ｘ）などの無機物質で保護層（２６）が形成され、ドレ
イン電極部上の保護層に形成されたコンタクトホール
（３１）を通してドレイン電極（１５ｂ）に接触される
透明導電膜であるＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘ
ｉｄｅ）膜で画素電極（４）が構成される。ところが前
記のような従来の製造方法で第１基板（３）を制作して
構成したアクティブマトリクス液晶表示装置の製造方法
は、図３及び図４でわかるように配線とＴＦＴに段差が
形成されているために画素電極（４）は図２のようにゲ
ートバス配線（１７）、ソースバス配線（１５）及びＴ
ＦＴ（８）と一定な間隔をおいて形成される。これは、
ゲート絶縁層（２３）又は／及び保護層（２６）として
ＳｉＮｘ、ＳｉＯ2などの無機物質を使用するためであ
る。前記段差があるラインと段差があるＴＦＴはアクテ
ィブマトリクス液晶表示装置にいろいろな問題を招く。
特に、このようなＴＦＴを有する基板に形成された画素
電極上に配向膜を形成すれば、段差部分ではラビング不
良が発生して液晶の配向状態がわるくなるため、液晶表
示装置の品質及びコントラストの低下を招く。前記問題
点を解決するために平坦化特性が良い有機物質を使用し
てゲート絶縁層（２３）又は／及び保護層（２６）を構
成する。そうであれば前記保護層（２６）上に画素電極
（４）を形成した後、配向膜を形成する際にラビング不
良が発生しないため、コントラストの低下を防止するこ
とができ、画素電極をバスラインと接するように又は重
畳されるように形成して高い開口率を有する液晶表示装
置を構成することが出来る。
装置は液晶表示装置の基本構造立体図である図１でわか
るように、液晶表示装置は二つの基板（以下第１基板と
第２基板と称する）の間に、複数の画素がマトリックス
状に配置された構造で成り立っている。第１基板（３）
の液晶表示装置の各画素電極（４）は隣接する２個のゲ
ートバスライン（１７）と隣接する２個のデータバスラ
イン（１５）が交差する部分に配置される。前記ゲート
バスライン（１７）は水平方向に形成され、前記ゲート
バスライン（１７）から分岐したゲート電極（図示せ
ず）が複数個形成される。一方、前記データバスライン
（１５）は垂直方向に形成され、前記データバスライン
（１５）から分岐したソース電極（図示せず）が複数個
形成される。前記ゲートバスライン（１７）とデータバ
スライン（１５）が交差する部分にＴＦＴ（８）が形成
され、前記ＴＦＴ（８）は画素電極（４）と接触される
ように形成されている。一方、第２基板（２）上にはカ
ラーフィルタ層（３８）と共通電極（３７）が形成され
ている。第１基板と第２基板が対向するように貼合わせ
た後、二つの基板の間の空間には液晶物質（４０）を注
入して液晶パネルが完成される。第１基板（３）と第２
基板（２）の外面には各々偏光板（１）が配置されてい
る。前記図１の符号（１１）、（１１′）は透明基板を
示す。本発明の目的と関連がある第１基板（３）の製造
方法及び構造は図２と図３を参照してより詳細に説明す
る。図２は従来のアクティブマトリクス液晶表示装置の
部分平面図で、図３は図２のIII−III線に沿った第１基
板（３）の断面図である。従来の製造方法で製造された
アクティブマトリクス液晶表示装置の第１基板（３）の
構成は以下の如くである。透明ガラス基板（１１）上に
横方向に形成されるゲートバスライン（１７）と前記ゲ
ートバスライン（１７）から縦方向に分岐するゲート電
極（１７ａ）が形成される。前記ゲート電極（１７ａ）
は絶縁を向上させ、その表面にヒロックを防止するため
に陽極酸化（３５）されることもある。ゲート電極（１
７ａ）が形成された透明基板（１１）上に窒化シリコン
（ＳｉＮｘ）又は、酸化シリコン（ＳｉＯ2）等の無機
物質のゲート絶縁層（２３）が形成される。前記ゲート
電極（１７ａ）部分のゲート絶縁層（２３）上に非晶質
シリコン（以下ａーＳｉと称する）の半導体層（２２）
が形成される。前記ａーＳｉの半導体層（２２）上にｎ
+ａーＳｉのオーミック接触層（２５）が両方に分離さ
れて形成される。前記オーミック接触層が形成された基
板上に横方向に形成されるソースバス配線（１５）と前
記ソース配線（１５）から縦方向に分岐されたソース電
極（１５ａ）と所定の間隔をおいてドレイン電極（１５
ｂ）が形成される。この際、前記ソース電極（１５ａ）
及びドレイン電極（１５ｂ）は各々オーミック接触層
（２５）と接触されるように形成される。前記ソース及
びドレイン電極などを覆うように窒化シリコン（ＳｉＮ
ｘ）などの無機物質で保護層（２６）が形成され、ドレ
イン電極部上の保護層に形成されたコンタクトホール
（３１）を通してドレイン電極（１５ｂ）に接触される
透明導電膜であるＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘ
ｉｄｅ）膜で画素電極（４）が構成される。ところが前
記のような従来の製造方法で第１基板（３）を制作して
構成したアクティブマトリクス液晶表示装置の製造方法
は、図３及び図４でわかるように配線とＴＦＴに段差が
形成されているために画素電極（４）は図２のようにゲ
ートバス配線（１７）、ソースバス配線（１５）及びＴ
ＦＴ（８）と一定な間隔をおいて形成される。これは、
ゲート絶縁層（２３）又は／及び保護層（２６）として
ＳｉＮｘ、ＳｉＯ2などの無機物質を使用するためであ
る。前記段差があるラインと段差があるＴＦＴはアクテ
ィブマトリクス液晶表示装置にいろいろな問題を招く。
特に、このようなＴＦＴを有する基板に形成された画素
電極上に配向膜を形成すれば、段差部分ではラビング不
良が発生して液晶の配向状態がわるくなるため、液晶表
示装置の品質及びコントラストの低下を招く。前記問題
点を解決するために平坦化特性が良い有機物質を使用し
てゲート絶縁層（２３）又は／及び保護層（２６）を構
成する。そうであれば前記保護層（２６）上に画素電極
（４）を形成した後、配向膜を形成する際にラビング不
良が発生しないため、コントラストの低下を防止するこ
とができ、画素電極をバスラインと接するように又は重
畳されるように形成して高い開口率を有する液晶表示装
置を構成することが出来る。
【０００３】
【発明が解決しようとする課題】しかし液晶表示装置の
ＴＦＴに有機物質が導入されると次のような問題が発生
する。即ち、半導体（２２）と有機物質の層が接触する
界面部分から電荷トラップ（ｃｈａｒｇｅ ｔｒａｐ）
が発生して、図５のようにＴＦＴのｏｎ特性が陰方向に
シフト（ｓｈｉｆｔ）されＴＦＴの安定性が落ちるとい
う問題点が発生する。
ＴＦＴに有機物質が導入されると次のような問題が発生
する。即ち、半導体（２２）と有機物質の層が接触する
界面部分から電荷トラップ（ｃｈａｒｇｅ ｔｒａｐ）
が発生して、図５のようにＴＦＴのｏｎ特性が陰方向に
シフト（ｓｈｉｆｔ）されＴＦＴの安定性が落ちるとい
う問題点が発生する。
【０００４】
【課題を解決するための手段】本発明は前記のような問
題点などを解決するために、前記スイッチング素子の半
導体層の表面にＮ2、Ｎを含むガス、Ｆを含むガス、Ｏ2
プラズマ（ｐｌａｓｍａ）ガスで表面処理して、前記半
導体層表面に安定した構造のＳｉーＯ又はＳｉーＮの分
子結合を形成させる。かかる方法は前記半導体層と有機
物質の保護層間で膜の剥離が発生し、電荷のチャージ・
トラップが発生することを防止する。同様に、前記半導
体層と接する前記ゲート絶縁膜の表面をプラズマ処理す
る事によって前記界面の問題点を防止する。保護膜又は
／及び絶縁膜に有機物質を使用して、安定なＴＦＴを具
備したアクティブマトリクス液晶表示装置を提供するこ
とを本発明の目的とする。又、比誘電率が３．０以下の
有機物質の保護膜（２６）を塗布する前に、Ｎ2又はＯ2
ガスで半導体層（２２）をプラズマ処理した、アクティ
ブマトリクス液晶表示装置の第１基板を提供することを
本発明の他の目的とする。又、半導体層（２２）をプラ
ズマ処理するのに加え、有機物質（ＢＣＢ）のゲート絶
縁膜（２３）をＮ2又はＦプラズマガスでプラズマ処理
した、液晶表示装置の第１基板の製造方法を提供するこ
とを本発明の他の目的とする。
題点などを解決するために、前記スイッチング素子の半
導体層の表面にＮ2、Ｎを含むガス、Ｆを含むガス、Ｏ2
プラズマ（ｐｌａｓｍａ）ガスで表面処理して、前記半
導体層表面に安定した構造のＳｉーＯ又はＳｉーＮの分
子結合を形成させる。かかる方法は前記半導体層と有機
物質の保護層間で膜の剥離が発生し、電荷のチャージ・
トラップが発生することを防止する。同様に、前記半導
体層と接する前記ゲート絶縁膜の表面をプラズマ処理す
る事によって前記界面の問題点を防止する。保護膜又は
／及び絶縁膜に有機物質を使用して、安定なＴＦＴを具
備したアクティブマトリクス液晶表示装置を提供するこ
とを本発明の目的とする。又、比誘電率が３．０以下の
有機物質の保護膜（２６）を塗布する前に、Ｎ2又はＯ2
ガスで半導体層（２２）をプラズマ処理した、アクティ
ブマトリクス液晶表示装置の第１基板を提供することを
本発明の他の目的とする。又、半導体層（２２）をプラ
ズマ処理するのに加え、有機物質（ＢＣＢ）のゲート絶
縁膜（２３）をＮ2又はＦプラズマガスでプラズマ処理
した、液晶表示装置の第１基板の製造方法を提供するこ
とを本発明の他の目的とする。
【０００５】
【発明の実施の形態】以下に本発明の好ましい実施の形
態について添付した図面の例示を参照して説明する。本
発明の有機物質の保護膜又はゲート絶縁膜はＢＣＢ、又
はＰＦＣＢを使用する。特に後の実施例のアクティブマ
トリクス液晶表示装置の第１基板の製造発明において
は、比誘電率が３．０以下で、ＳｉーＯ分子結合構造を
含むＢＣＢを使用する。有機物質の膜を塗布する前に半
導体層がプラズマ処理されることの重要性は、前記半導
体層の形成過程をレビューすることで説明される。図６
でプラズマ装置（１５０）にシラン（ＳｉＨ4）ガスを
入れてグロ−放電を発させることでＳｉＨ3 +、ＳｉＨ2
++、Ｈ+などのラディカルを含むプラズマが形成され
る。前記プラズマガスが反応して非晶質シリコン（ａー
Ｓｉ：Ｈ）（１２２）が基板（１００）に被着される。
前記のように形成された非晶質シリコン薄膜、すなわ
ち、半導体層（２２）は図７のような化学的構造を有す
る膜を形成して、前記半導体層（２２）の表面（１３
６）は格子欠陥のダングリングボンドを有している。前
記のような格子欠陥を有する半導体層（２２）は以後の
工程でスピンコーティング法などで塗布される有機保護
層とよく密着されずに有機保護層の剥離などが発生す
る。更に、前記半導体の界面（１３６）のダングリング
ボンドは、半導体の界面で電荷トラップ（ｃｈａｒｇｅ
ｔｒａｐ）が発生してＴＦＴのｏｎ特性曲線が陰方向
に一定量シフト（ｓｈｉｆｔ）させ、より低い電圧でも
回路が作動されるようになり、ＴＦＴの不安定を引き起
こす（図５）。前記のような半導体層（２２）の表面格
子欠格と有機保護層の剥離などを防止するためプラズマ
装置で半導体層表面（１３６）にＮ2、Ｎを含むガス、
Ｆを含むガス、Ｏ2ガスでプラズマ処理される。半導体
層表面（１３６）にＮ2、又はＯ2ガスでプラズマ処理す
れば、図８のように半導体層表面（１３６）部分がＳｉ
ーＮ又はＳｉーＯ結合を有する安定化された結合構造を
形成する。したがって、ＳｉーＯやＳｉーＮの結合を有
する半導体層（２２）の表面（１３６）にＢＣＢなどの
有機保護層を塗布しても、半導体層の表面（１３６）と
有機保護層の結合が安定し、塗布された層の剥離などが
発生しなくなり、又、有機保護層と半導体層（２２）が
接する界面部分で電荷トラップ（ｃｈａｒｇｅ ｔｒａ
ｐ）が生じてＴＦＴのｏｎ特性曲線が陰極性の方に一定
量シフト（ｓｈｉｆｔ）されることを防止することがで
き、ＴＦＴ特性を安定化させる。前記ＴＦＴ層の露出さ
れた半導体層にＮ2、Ｎを含むガス、Ｆを含むガス、Ｏ2
ガスなどでプラズマ処理した後、有機保護層ＢＣＢを塗
布し、ＴＦＴの特性曲線を実験した結果を示す。ＴＦＴ
の特性曲線のプラズマ処理有りの場合（Ｃ２）が、プラ
ズマ処理なしの場合（Ｃ１）より改善され、移動幅ｄ程
度シフトされていないＴＦＴの特性状態を示している
（図９）。
態について添付した図面の例示を参照して説明する。本
発明の有機物質の保護膜又はゲート絶縁膜はＢＣＢ、又
はＰＦＣＢを使用する。特に後の実施例のアクティブマ
トリクス液晶表示装置の第１基板の製造発明において
は、比誘電率が３．０以下で、ＳｉーＯ分子結合構造を
含むＢＣＢを使用する。有機物質の膜を塗布する前に半
導体層がプラズマ処理されることの重要性は、前記半導
体層の形成過程をレビューすることで説明される。図６
でプラズマ装置（１５０）にシラン（ＳｉＨ4）ガスを
入れてグロ−放電を発させることでＳｉＨ3 +、ＳｉＨ2
++、Ｈ+などのラディカルを含むプラズマが形成され
る。前記プラズマガスが反応して非晶質シリコン（ａー
Ｓｉ：Ｈ）（１２２）が基板（１００）に被着される。
前記のように形成された非晶質シリコン薄膜、すなわ
ち、半導体層（２２）は図７のような化学的構造を有す
る膜を形成して、前記半導体層（２２）の表面（１３
６）は格子欠陥のダングリングボンドを有している。前
記のような格子欠陥を有する半導体層（２２）は以後の
工程でスピンコーティング法などで塗布される有機保護
層とよく密着されずに有機保護層の剥離などが発生す
る。更に、前記半導体の界面（１３６）のダングリング
ボンドは、半導体の界面で電荷トラップ（ｃｈａｒｇｅ
ｔｒａｐ）が発生してＴＦＴのｏｎ特性曲線が陰方向
に一定量シフト（ｓｈｉｆｔ）させ、より低い電圧でも
回路が作動されるようになり、ＴＦＴの不安定を引き起
こす（図５）。前記のような半導体層（２２）の表面格
子欠格と有機保護層の剥離などを防止するためプラズマ
装置で半導体層表面（１３６）にＮ2、Ｎを含むガス、
Ｆを含むガス、Ｏ2ガスでプラズマ処理される。半導体
層表面（１３６）にＮ2、又はＯ2ガスでプラズマ処理す
れば、図８のように半導体層表面（１３６）部分がＳｉ
ーＮ又はＳｉーＯ結合を有する安定化された結合構造を
形成する。したがって、ＳｉーＯやＳｉーＮの結合を有
する半導体層（２２）の表面（１３６）にＢＣＢなどの
有機保護層を塗布しても、半導体層の表面（１３６）と
有機保護層の結合が安定し、塗布された層の剥離などが
発生しなくなり、又、有機保護層と半導体層（２２）が
接する界面部分で電荷トラップ（ｃｈａｒｇｅ ｔｒａ
ｐ）が生じてＴＦＴのｏｎ特性曲線が陰極性の方に一定
量シフト（ｓｈｉｆｔ）されることを防止することがで
き、ＴＦＴ特性を安定化させる。前記ＴＦＴ層の露出さ
れた半導体層にＮ2、Ｎを含むガス、Ｆを含むガス、Ｏ2
ガスなどでプラズマ処理した後、有機保護層ＢＣＢを塗
布し、ＴＦＴの特性曲線を実験した結果を示す。ＴＦＴ
の特性曲線のプラズマ処理有りの場合（Ｃ２）が、プラ
ズマ処理なしの場合（Ｃ１）より改善され、移動幅ｄ程
度シフトされていないＴＦＴの特性状態を示している
（図９）。
【０００６】[実施例１]本発明の実施例１は本発明のア
クティブマトリクス液晶表示装置の第１基板平面図であ
る図１０と、そのＶーＶ線に沿った図１１以降の工程断
面図によりアクティブマトリクス液晶表示装置の製造方
法を説明する。透明基板（１１１）上に陽極酸化可能な
金属（Ａｌ、ＡｌーＴａ、ＡｌーＭｏ、Ｔａ、Ｔｉ）又
は陽極酸化されないＣｒなどを被着し、前記金属膜上に
フォトレジストを塗布し、フォトレジストを所定のパタ
ンに現像し、前記現像されたパタンに従って前記金属膜
をウェットエッチング（wet etching）などの方法でエ
ッチングしてゲートバスラインとゲートバスラインから
分岐するゲート電極（１１７ａ）を形成する（図１
１）。引き続いて前記金属膜が陽極酸化可能な金属の場
合は絶縁性を向上させ、ヒロックを防止するためゲート
バスライン及びゲート電極（１１７ａ）に陽極酸化膜
（１３５）を形成する（図１２）。次に、ゲート絶縁層
（１２３）を形成するためにＳｉＮｘ又はＳｉＯ2など
の無機物質を被着して、前記ゲート絶縁層上にａーＳｉ
の半導体（１２２）とｎ+型ａーＳｉのオーミック接触
層（１２５）を連続して被着する（図１３）。引き続い
て前記オーミック接触層上にフォトレジストを塗布し
て、前記フォトレジストを所定のパタンに現像して、前
記現象されたパタンに従ってｎ+型ａーＳｉ層（１２
５）とａーＳｉ層（１２２）を順次にエッチングして図
１４のようにオーミック接触層（１２５）と半導体層
（１２２）を形成する。引き続きＡｌ金属膜などを基板
の全体面にスパッタリング法で被着して、前記金属膜上
にフォトレジストを塗布し、前記フォトレジストを所定
のパタンに現像して、前記現像されたパタンに従って金
属膜をエッチングして信号線として機能するデータバス
ライン（１１５）と前記データバスライン（１１５）か
ら分岐したソース電極（１１５ａ）、及び出力端子とし
て機能するドレイン電極（１１５ｂ）を形成する。引き
続いて前記ソース電極及びドレイン電極をマスクとして
オーミック接触層（１２５）が両方に分離されるように
オーミック接触層（１２５）の露出した中央部分をエッ
チングする（図１５）。引き続き前記オーミック接触層
（１２５）の中央部分のエッチングにより露出された半
導体層表面には、Ｎ2、Ｎを含むガス、Ｆを含むガス、
Ｏ2ガスプラズマ（ｐｌａｓｍａ）で表面処理して表面
処理膜（１３６）を形成した後、ＢＣＢ又はＰＦＣＢ等
の有機保護層（１２６）を透明基板（１１１）の全体面
に塗布する（図１６）。次に、ドレイン電極１１５ｂ上
の有機保護層（１２６）を貫通して、ドレイン電極１１
５ｂの表面を露出させるコンタクトホール１３１を形成
する（図１７）。引き続いて前記コンタクトホールが形
成された有機保護層（１２６）上にＩＴＯ（Ｉｎｄｉｕ
ｍ Ｔｉｎ Ｏｘｉｄｅ）膜をスパッタリング法で被着
して、前記ＩＴＯ膜上にフォトレジストを塗布して、前
記フォトレジストを所定のパタンに現像して、前記現像
されたパタンに従ってＩＴＯ膜をエッチングし、図１０
のようにドレイン電極１１５ｂと電気的に接続すると共
にデータバスライン１１５に重畳される画素電極（１０
４）を形成する（図１８）。本発明は画素電極が保護膜
上に形成されるＩＯＰ（ＩＴＯ Ｏｎ Ｐａｓｓｉｖａ
ｔｉｏｎ）構造に適用されたものを説明したが、画素電
極が形成される位置に関係なく本発明の適用が可能であ
る。例えば、半導体層、オーミック接触層を形成する
前、又は後に画素電極が形成されることができる（図１
９、図２０）。本発明の実施例は前記図１０の逆スタガ
型ＴＦＴ構造だけではなく、図２１、図２２、図２３に
示すようにスタガ型、コプレナー型、自己整合コプラナ
ー型ＴＦＴを有する液晶表示装置を製造する際も同様に
適用出来る。本発明のアクティブマトリクス液晶表示装
置の一部平面図を示す図１０では画素電極（１０４）が
データバスライン（１１５）とゲートバスライン（１１
７）と同様に、ＴＦＴの一部分などにも選択的に重畳さ
れるようにして開口率を拡大化することが出来る。ま
た、一般的にゲートバスライン（１１７）と重畳される
画素電極部分は容量電極として作用することも出来る。
クティブマトリクス液晶表示装置の第１基板平面図であ
る図１０と、そのＶーＶ線に沿った図１１以降の工程断
面図によりアクティブマトリクス液晶表示装置の製造方
法を説明する。透明基板（１１１）上に陽極酸化可能な
金属（Ａｌ、ＡｌーＴａ、ＡｌーＭｏ、Ｔａ、Ｔｉ）又
は陽極酸化されないＣｒなどを被着し、前記金属膜上に
フォトレジストを塗布し、フォトレジストを所定のパタ
ンに現像し、前記現像されたパタンに従って前記金属膜
をウェットエッチング（wet etching）などの方法でエ
ッチングしてゲートバスラインとゲートバスラインから
分岐するゲート電極（１１７ａ）を形成する（図１
１）。引き続いて前記金属膜が陽極酸化可能な金属の場
合は絶縁性を向上させ、ヒロックを防止するためゲート
バスライン及びゲート電極（１１７ａ）に陽極酸化膜
（１３５）を形成する（図１２）。次に、ゲート絶縁層
（１２３）を形成するためにＳｉＮｘ又はＳｉＯ2など
の無機物質を被着して、前記ゲート絶縁層上にａーＳｉ
の半導体（１２２）とｎ+型ａーＳｉのオーミック接触
層（１２５）を連続して被着する（図１３）。引き続い
て前記オーミック接触層上にフォトレジストを塗布し
て、前記フォトレジストを所定のパタンに現像して、前
記現象されたパタンに従ってｎ+型ａーＳｉ層（１２
５）とａーＳｉ層（１２２）を順次にエッチングして図
１４のようにオーミック接触層（１２５）と半導体層
（１２２）を形成する。引き続きＡｌ金属膜などを基板
の全体面にスパッタリング法で被着して、前記金属膜上
にフォトレジストを塗布し、前記フォトレジストを所定
のパタンに現像して、前記現像されたパタンに従って金
属膜をエッチングして信号線として機能するデータバス
ライン（１１５）と前記データバスライン（１１５）か
ら分岐したソース電極（１１５ａ）、及び出力端子とし
て機能するドレイン電極（１１５ｂ）を形成する。引き
続いて前記ソース電極及びドレイン電極をマスクとして
オーミック接触層（１２５）が両方に分離されるように
オーミック接触層（１２５）の露出した中央部分をエッ
チングする（図１５）。引き続き前記オーミック接触層
（１２５）の中央部分のエッチングにより露出された半
導体層表面には、Ｎ2、Ｎを含むガス、Ｆを含むガス、
Ｏ2ガスプラズマ（ｐｌａｓｍａ）で表面処理して表面
処理膜（１３６）を形成した後、ＢＣＢ又はＰＦＣＢ等
の有機保護層（１２６）を透明基板（１１１）の全体面
に塗布する（図１６）。次に、ドレイン電極１１５ｂ上
の有機保護層（１２６）を貫通して、ドレイン電極１１
５ｂの表面を露出させるコンタクトホール１３１を形成
する（図１７）。引き続いて前記コンタクトホールが形
成された有機保護層（１２６）上にＩＴＯ（Ｉｎｄｉｕ
ｍ Ｔｉｎ Ｏｘｉｄｅ）膜をスパッタリング法で被着
して、前記ＩＴＯ膜上にフォトレジストを塗布して、前
記フォトレジストを所定のパタンに現像して、前記現像
されたパタンに従ってＩＴＯ膜をエッチングし、図１０
のようにドレイン電極１１５ｂと電気的に接続すると共
にデータバスライン１１５に重畳される画素電極（１０
４）を形成する（図１８）。本発明は画素電極が保護膜
上に形成されるＩＯＰ（ＩＴＯ Ｏｎ Ｐａｓｓｉｖａ
ｔｉｏｎ）構造に適用されたものを説明したが、画素電
極が形成される位置に関係なく本発明の適用が可能であ
る。例えば、半導体層、オーミック接触層を形成する
前、又は後に画素電極が形成されることができる（図１
９、図２０）。本発明の実施例は前記図１０の逆スタガ
型ＴＦＴ構造だけではなく、図２１、図２２、図２３に
示すようにスタガ型、コプレナー型、自己整合コプラナ
ー型ＴＦＴを有する液晶表示装置を製造する際も同様に
適用出来る。本発明のアクティブマトリクス液晶表示装
置の一部平面図を示す図１０では画素電極（１０４）が
データバスライン（１１５）とゲートバスライン（１１
７）と同様に、ＴＦＴの一部分などにも選択的に重畳さ
れるようにして開口率を拡大化することが出来る。ま
た、一般的にゲートバスライン（１１７）と重畳される
画素電極部分は容量電極として作用することも出来る。
【０００７】[実施例２]本発明のアクティブマトリクス
液晶表示装置の平面図である図１０のＶーＶ線に沿って
示す図２４以降の工程断面図により、本発明の他の実施
例のアクティブマトリクス液晶表示装置の製造方法を説
明する。透明基板（１１１）上に陽極酸化可能な金属
（Ａｌ、ＡｌーＴａ、ＡｌーＭｏ、Ｔａ、Ｔｉ）又は陽
極酸化されないＣｒ金属などを被着して、前記金属膜上
にフォトレジストを塗布して、フォトレジストを所定の
パタンに現像して、前記現像されたパタンに従って金属
膜をウェットエッチング（ｗｅｔ ｅｔｃｈｉｎｇ）な
どの方法でエッチングしてゲートバスラインとゲートバ
スラインから分岐するゲート電極（１１７ａ）を形成す
る（図２４）。引き続き前記金属膜が陽極酸化可能な金
属の場合は、絶縁性を向上させてヒロックを防止するた
めにゲートバスライン（１１７）及びゲート電極（１１
７ａ）に陽極酸化膜（１３５）を形成する（図２５）。
引き続いて、ゲート絶縁層（１２３）になるＢＣＢ及び
ＰＦＣＢ等の有機物質を塗布して前記有機物質表面をＮ
2、Ｎを含むガス、Ｆを含むガス、Ｏ2ガスなどでプラズ
マ（１３６ａ）処理する（図２６）。引き続き半導体層
（１２２）になるａーＳｉ層とオーミック接触層（１２
５）になるn+型ａーＳｉ層を連続して被着した後、前記
n+型ａーＳｉ層上にフォトレジストを塗布して、前記フ
ォトレジストを所定のパタンになるよう現像し、前記現
像されたパタンに従ってn+型ａーＳｉ層とａーＳｉ層を
順次にエッチングし、オーミック接触層（１２５）と半
導体層（１２２）を形成する（図２７）。引き続きＡｌ
金属膜などを基板の全体面にスパッタリング法で被着し
て、前記金属膜上にフォトレジストを塗布して、前記フ
ォトレジストを所定のパタンに現像し、前記現像された
パタンに従って金属膜をエッチングして信号線として機
能するデータバスライン（１１５）と前記データバスラ
イン（１１５）から分岐したソース電極（１１５）及び
出力端子として機能するドレイン電極（１１５ｂ）を形
成する。かかるソース電極及びドレイン電極をマスクと
してオーミック接触層（１２５）が両方に分離されるよ
うにオーミック接触層（１２５）の中央部分をエッチン
グにより除去する（図２８）。引き続き前記オーミック
接触層（１２５）の中央部分のエッチングにより露出さ
れた半導体層表面にＮ2、Ｎを含むガス、Ｆを含むガ
ス、Ｏ2ガスなどでプラズマ処理した後（１３６ｂ）、
保護層（１２６）になるＢＣＢ及びＰＦＣＢ等の有機物
質を塗布する（図２９）。引き続き前記有機物質で出来
た保護層（１２６）上にフォトレジストを塗布して、前
記フォトレジストを所定のパタンに現像して、前記現像
されたパタンに従って保護層（１２６）をエッチングし
てドレイン電極部を露出させるコンタクトホール（１３
１）を形成する（図３０）。引き続き前記コンタクトホ
ールが形成された保護層（１２６）上にＩＴＯ（Ｉｎｄ
ｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜をスパッタリング法で
被着して、前記ＩＴＯ膜上にフォトレジストを塗布し
て、前記フォトレジストを所定のパタンに現像し、前記
現像されたパタンに従ってＩＴＯ膜をエッチングして図
１０のようにドレイン電極１１５ｂに電気的に接続する
と共に、データバスラインに重畳される画素電極（１０
４）を形成する（図３１）。前記のように有機ゲート絶
縁層（１２３）表面、又は露出された半導体層表面をＮ
2、Ｏ2、Ｎを含むガス、Ｆを含むガスなどでプラズマ処
理すれば、前記プラズマ処理された界面の分子結合を安
定化するため、半導体層（１２２）の界面では電荷トラ
ップ（ｃｈａｒｇｅ ｔｒａｐ）がなく、ＴＦＴの特性
が安定化され、表面処理された有機物質上に例えば、金
属、ＩＴＯ膜、ａーＳｉ層などを被着しても膜の剥離が
防止される。本実施例２の構造は、実施例１の構造と同
様に保護層上に画素電極が形成される構造のものを説明
したが、画素電極が形成される位置に関係なく本発明の
適用が可能である。例えば、ソース及びドレイン電極を
形成する前、又は後に、画素電極が形成できる（図３
２、図３３）。従って、ゲート絶縁層（１２３）と保護
層（１２６）をＢＣＢ又はＰＦＣＢの有機物質で形成
し、ゲート絶縁層（１２３）と半導体層（１２２）の表
面をプラズマ処理することによって、ＴＦＴの特性が安
定化され、液晶表示装置の開口率が向上する。又、本発
明の実施例１及び実施例２は、比誘電率が３．０以下で
あるフッ素添加のポリイミド、テフロン、Ｃｙｔｏｐ、
フルオロポリアリールエーテル、フッ素添加のｐ−キシ
レン（ｐａｒａ−ｘｙｌｅｎ）等の表１の有機物質をゲ
ート絶縁層又は／及び保護層として利用できる。
液晶表示装置の平面図である図１０のＶーＶ線に沿って
示す図２４以降の工程断面図により、本発明の他の実施
例のアクティブマトリクス液晶表示装置の製造方法を説
明する。透明基板（１１１）上に陽極酸化可能な金属
（Ａｌ、ＡｌーＴａ、ＡｌーＭｏ、Ｔａ、Ｔｉ）又は陽
極酸化されないＣｒ金属などを被着して、前記金属膜上
にフォトレジストを塗布して、フォトレジストを所定の
パタンに現像して、前記現像されたパタンに従って金属
膜をウェットエッチング（ｗｅｔ ｅｔｃｈｉｎｇ）な
どの方法でエッチングしてゲートバスラインとゲートバ
スラインから分岐するゲート電極（１１７ａ）を形成す
る（図２４）。引き続き前記金属膜が陽極酸化可能な金
属の場合は、絶縁性を向上させてヒロックを防止するた
めにゲートバスライン（１１７）及びゲート電極（１１
７ａ）に陽極酸化膜（１３５）を形成する（図２５）。
引き続いて、ゲート絶縁層（１２３）になるＢＣＢ及び
ＰＦＣＢ等の有機物質を塗布して前記有機物質表面をＮ
2、Ｎを含むガス、Ｆを含むガス、Ｏ2ガスなどでプラズ
マ（１３６ａ）処理する（図２６）。引き続き半導体層
（１２２）になるａーＳｉ層とオーミック接触層（１２
５）になるn+型ａーＳｉ層を連続して被着した後、前記
n+型ａーＳｉ層上にフォトレジストを塗布して、前記フ
ォトレジストを所定のパタンになるよう現像し、前記現
像されたパタンに従ってn+型ａーＳｉ層とａーＳｉ層を
順次にエッチングし、オーミック接触層（１２５）と半
導体層（１２２）を形成する（図２７）。引き続きＡｌ
金属膜などを基板の全体面にスパッタリング法で被着し
て、前記金属膜上にフォトレジストを塗布して、前記フ
ォトレジストを所定のパタンに現像し、前記現像された
パタンに従って金属膜をエッチングして信号線として機
能するデータバスライン（１１５）と前記データバスラ
イン（１１５）から分岐したソース電極（１１５）及び
出力端子として機能するドレイン電極（１１５ｂ）を形
成する。かかるソース電極及びドレイン電極をマスクと
してオーミック接触層（１２５）が両方に分離されるよ
うにオーミック接触層（１２５）の中央部分をエッチン
グにより除去する（図２８）。引き続き前記オーミック
接触層（１２５）の中央部分のエッチングにより露出さ
れた半導体層表面にＮ2、Ｎを含むガス、Ｆを含むガ
ス、Ｏ2ガスなどでプラズマ処理した後（１３６ｂ）、
保護層（１２６）になるＢＣＢ及びＰＦＣＢ等の有機物
質を塗布する（図２９）。引き続き前記有機物質で出来
た保護層（１２６）上にフォトレジストを塗布して、前
記フォトレジストを所定のパタンに現像して、前記現像
されたパタンに従って保護層（１２６）をエッチングし
てドレイン電極部を露出させるコンタクトホール（１３
１）を形成する（図３０）。引き続き前記コンタクトホ
ールが形成された保護層（１２６）上にＩＴＯ（Ｉｎｄ
ｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜をスパッタリング法で
被着して、前記ＩＴＯ膜上にフォトレジストを塗布し
て、前記フォトレジストを所定のパタンに現像し、前記
現像されたパタンに従ってＩＴＯ膜をエッチングして図
１０のようにドレイン電極１１５ｂに電気的に接続する
と共に、データバスラインに重畳される画素電極（１０
４）を形成する（図３１）。前記のように有機ゲート絶
縁層（１２３）表面、又は露出された半導体層表面をＮ
2、Ｏ2、Ｎを含むガス、Ｆを含むガスなどでプラズマ処
理すれば、前記プラズマ処理された界面の分子結合を安
定化するため、半導体層（１２２）の界面では電荷トラ
ップ（ｃｈａｒｇｅ ｔｒａｐ）がなく、ＴＦＴの特性
が安定化され、表面処理された有機物質上に例えば、金
属、ＩＴＯ膜、ａーＳｉ層などを被着しても膜の剥離が
防止される。本実施例２の構造は、実施例１の構造と同
様に保護層上に画素電極が形成される構造のものを説明
したが、画素電極が形成される位置に関係なく本発明の
適用が可能である。例えば、ソース及びドレイン電極を
形成する前、又は後に、画素電極が形成できる（図３
２、図３３）。従って、ゲート絶縁層（１２３）と保護
層（１２６）をＢＣＢ又はＰＦＣＢの有機物質で形成
し、ゲート絶縁層（１２３）と半導体層（１２２）の表
面をプラズマ処理することによって、ＴＦＴの特性が安
定化され、液晶表示装置の開口率が向上する。又、本発
明の実施例１及び実施例２は、比誘電率が３．０以下で
あるフッ素添加のポリイミド、テフロン、Ｃｙｔｏｐ、
フルオロポリアリールエーテル、フッ素添加のｐ−キシ
レン（ｐａｒａ−ｘｙｌｅｎ）等の表１の有機物質をゲ
ート絶縁層又は／及び保護層として利用できる。
【０００８】
【表１】
【図１】一般的なアクティブマトリクス液晶表示装置の
一部を示す基本構造立体図。
一部を示す基本構造立体図。
【図２】従来のアクティブマトリクス液晶表示装置の一
部平面図。
部平面図。
【図３】図２のIII−IIIに沿って示す従来のアクティブ
マトリクス液晶表示装置の第１基板。
マトリクス液晶表示装置の第１基板。
【図４】従来のゲートバスライン及びデータバスライン
の交差点を示す立体図。
の交差点を示す立体図。
【図５】従来のＴＦＴの特性曲線を示す図面。
【図６】プラズマ装置の断面図。
【図７】ダングリングボンドを有する半導体層界面の化
学的構造を示すための図面。
学的構造を示すための図面。
【図８】半導体層界面にＮ2、Ｎを含むガス、Ｆを含む
ガス、Ｏ2ガスでプラズマ処理した後の本発明の半導体
層界面の化学的構造を示すための図面。
ガス、Ｏ2ガスでプラズマ処理した後の本発明の半導体
層界面の化学的構造を示すための図面。
【図９】本発明のＴＦＴのｏｎ特性曲線を示す図面。
【図１０】本発明のアクティブマトリクス液晶表示装置
の一部平面図。
の一部平面図。
【図１１】図１０のＶーＶ線に沿った本発明の実施例１
の製造工程断面図。
の製造工程断面図。
【図１２】図１０のＶーＶ線に沿った本発明の実施例１
の製造工程断面図。
の製造工程断面図。
【図１３】図１０のＶーＶ線に沿った本発明の実施例１
の製造工程断面図。
の製造工程断面図。
【図１４】図１０のＶーＶ線に沿った本発明の実施例１
の製造工程断面図。
の製造工程断面図。
【図１５】図１０のＶーＶ線に沿った本発明の実施例１
の製造工程断面図。
の製造工程断面図。
【図１６】図１０のＶーＶ線に沿った本発明の実施例１
の製造工程断面図。
の製造工程断面図。
【図１７】図１０のＶーＶ線に沿った本発明の実施例１
の製造工程断面図。
の製造工程断面図。
【図１８】図１０のＶーＶ線に沿った本発明の実施例１
の製造工程断面図。
の製造工程断面図。
【図１９】図１０のＶ−Ｖ線に沿った本発明の他の実施
例の製造工程断面図。
例の製造工程断面図。
【図２０】図１０のＶ−Ｖ線に沿った本発明の他の実施
例の製造工程断面図。
例の製造工程断面図。
【図２１】図１０のＶ−Ｖ線に沿った本発明の他の実施
例の製造工程断面図。
例の製造工程断面図。
【図２２】図１０のＶ−Ｖ線に沿った本発明の他の実施
例の製造工程断面図。
例の製造工程断面図。
【図２３】図１０のＶ−Ｖ線に沿った本発明の他の実施
例の製造工程断面図。
例の製造工程断面図。
【図２４】図１０のＶ−Ｖ線に沿った本発明の実施例２
の製造工程断面図。
の製造工程断面図。
【図２５】図１０のＶ−Ｖ線に沿った本発明の実施例２
の製造工程断面図。
の製造工程断面図。
【図２６】図１０のＶ−Ｖ線に沿った本発明の実施例２
の製造工程断面図。
の製造工程断面図。
【図２７】図１０のＶ−Ｖ線に沿った本発明の実施例２
の製造工程断面図。
の製造工程断面図。
【図２８】図１０のＶ−Ｖ線に沿った本発明の実施例２
の製造工程断面図。
の製造工程断面図。
【図２９】図１０のＶ−Ｖ線に沿った本発明の実施例２
の製造工程断面図。
の製造工程断面図。
【図３０】図１０のＶ−Ｖ線に沿った本発明の実施例２
の製造工程断面図。
の製造工程断面図。
【図３１】図１０のＶ−Ｖ線に沿った本発明の実施例２
の製造工程断面図。
の製造工程断面図。
【図３２】図１０のＶ−Ｖ線に沿った本発明の他の実施
例の製造工程断面図。
例の製造工程断面図。
【図３３】図１０のＶ−Ｖ線に沿った本発明の他の実施
例の製造工程断面図。
例の製造工程断面図。
１ 偏光板 ２ 第２基板 ３ 第１基板 ４ 画素電極 ８ ＴＦＴ １１、１１´ 透明基板 １５ａ ソース電極 １５ データバスライン １５ｂ ドレイン電極 １７ ゲートバスライン １７ａ ゲート電極 ２２ 半導体層 ２３ ゲート絶縁層 ２５ オーミック接触層 ２６ 保護層 ３１ コンタクトホール ３５ 陽極酸化膜 ３６ａ ＢＣＢ有機層のプラズマ処理された表面 ３６ｂ 半導体層のプラズマ処理された表面 ３７ 共通電極 ３８ カラーフィルタ ４０ 液晶
Claims (30)
- 【請求項１】 ゲートバスラインから分岐するゲート電
極と、前記ゲート電極を覆う第１保護層と、半導体層
と、オーミック接触層と、データバスラインから分岐し
たソース／ドレイン電極とを有するスイッチング素子
と、前記半導体層を覆う第２保護層を含む液晶表示装置
の製造方法において、 前記半導体層を表面処理する工程と、前記表面処理され
た半導体層を覆うように有機物質で、前記第２保護層を
被着する工程を含むことを特徴とする液晶表示装置の製
造方法。 - 【請求項２】 前記半導体層の表面処理はプラズマで処
理することを特徴とする請求項１記載の液晶表示装置の
製造方法。 - 【請求項３】 前記プラズマ処理はＮ2、Ｎを含むガ
ス、Ｆを含むガス、Ｏ2ガスの中で少なくともその一つ
を使用することを特徴とする請求項２記載の液晶表示装
置の製造方法。 - 【請求項４】 前記第１保護層は前記半導体層の下に形
成され、また有機物質で形成されることを特徴とする請
求項１記載の液晶表示装置の製造方法。 - 【請求項５】 前記第１保護層を表面処理することを特
徴とする請求項４記載の液晶表示装置の製造方法。 - 【請求項６】 前記表面処理はプラズマ処理であること
を特徴とする請求項５記載の液晶表示装置の製造方法。 - 【請求項７】 前記プラズマ処理は、Ｎ2、Ｎを含むガ
ス、Ｆを含むガス、Ｏ2ガスの中で少なくともその一つ
を使用することを特徴とする請求項６記載の液晶表示装
置の製造方法。 - 【請求項８】 前記第１保護膜、第２保護膜の中で選択
される一つの保護膜上に画素電極を形成する工程を含む
ことを特徴とする請求項１乃至請求項７のいずれか１項
記載の液晶表示装置の製造方法。 - 【請求項９】 前記画素電極は前記データバスラインに
選択的に重畳されるように形成することを特徴とする請
求項８記載の液晶表示装置の製造方法。 - 【請求項１０】 前記画素電極は前記ゲートバスライン
と前記データバスラインに選択的に重畳されるように形
成することを特徴とする請求項８記載の液晶表示装置の
製造方法。 - 【請求項１１】 前記画素電極は前記半導体層を形成す
る前に形成されていることを特徴とする請求項８記載の
液晶表示装置の製造方法。 - 【請求項１２】 前記画素電極は前記半導体層を形成し
た後に形成されることを特徴とする請求項８記載の液晶
表示装置の製造方法。 - 【請求項１３】 前記有機物質はＳｉーＯ結合構造を含
むことを特徴とする請求項１２記載の液晶表示装置の製
造方法。 - 【請求項１４】 前記有機物質は比誘電率が３．０以下
であることを特徴とする請求項１３記載の液晶表示装置
の製造方法。 - 【請求項１５】 前記有機物質はＢＣＢ又はＰＦＣＢで
あることを特徴とする請求項１４記載の液晶表示装置の
製造方法。 - 【請求項１６】 ゲートバスラインから分岐するゲート
電極と、前記ゲート電極を覆う第１保護層と、半導体層
と、オーミック接触層と、データバスラインから分岐す
るソース／ドレイン電極とを有するスイッチング素子
と、前記半導体層を覆う第２保護層を含む液晶表示装置
において、 前記半導体層は表面処理され、前記第２保護層は有機物
質であることを特徴とする液晶表示装置。 - 【請求項１７】 前記半導体層の表面処理はプラズマで
処理したことを特徴とする請求項１６記載の液晶表示装
置。 - 【請求項１８】 前記プラズマ処理はＮ2、Ｎを含むガ
ス、Ｆを含むガス、Ｏ2ガスの中で少なくともその一つ
を使用することを特徴とする請求項１７記載の液晶表示
装置。 - 【請求項１９】 前記第１保護層は前記半導体層の下に
形成され、有機物質であることを特徴とする請求項１７
記載の液晶表示装置。 - 【請求項２０】 前記第１保護層が表面処理されたこと
を特徴とする請求項１９記載の液晶表示装置。 - 【請求項２１】 前記表面処理はプラズマで処理したこ
とを特徴とする請求項２０記載の液晶表示装置。 - 【請求項２２】 前記プラズマ処理はＮ2、Ｎを含むガ
ス、Ｆを含むガス、Ｏ2ガスの中で少なくともその一つ
を使用することを特徴とする請求項２１項記載の液晶表
示装置。 - 【請求項２３】 前記第１保護膜、第２保護膜の中で選
択される一つの保護膜上に画素電極が設けられたことを
特徴とする請求項１６乃至請求項２２項のいずれか１項
記載の液晶表示装置。 - 【請求項２４】 前記画素電極は前記データバスライン
に選択的に重畳されていることを特徴とする請求項２３
記載の液晶表示装置。 - 【請求項２５】 前記画素電極は前記ゲートバスライン
と前記データバスラインに選択的に重畳されたことを特
徴とする請求項２３記載の液晶表示装置。 - 【請求項２６】 前記画素電極は前記半導体層を形成す
る前に形成されていることを特徴とする請求項２３記載
の液晶表示装置。 - 【請求項２７】 前記画素電極が前記半導体層を形成し
た後で形成されることを特徴とする請求項２３記載の液
晶表示装置。 - 【請求項２８】 前記有機物質はＳｉーＯ結合構造を含
むことを特徴とする請求項２７記載の液晶表示装置。 - 【請求項２９】 前記有機物質は比誘電率が３．０以下
であることを特徴とする請求項２８記載の液晶表示装
置。 - 【請求項３０】 前記有機物質はＢＣＢ又はＰＦＣＢで
あることを特徴とする請求項２９記載の液晶表示装置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996-27653 | 1996-07-09 | ||
| KR1996-27655 | 1996-07-09 | ||
| KR1019960027655A KR100213966B1 (ko) | 1996-07-09 | 1996-07-09 | 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치 |
| KR1019960027653A KR100213967B1 (ko) | 1996-07-09 | 1996-07-09 | 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1082997A true JPH1082997A (ja) | 1998-03-31 |
Family
ID=26631999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9191987A Pending JPH1082997A (ja) | 1996-07-09 | 1997-07-02 | アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPH1082997A (ja) |
| DE (1) | DE19729176C2 (ja) |
| FR (1) | FR2751131B1 (ja) |
| GB (1) | GB2315158B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6600196B2 (en) | 2000-01-13 | 2003-07-29 | International Business Machines Corporation | Thin film transistor, and manufacturing method thereof |
| JP2004531086A (ja) * | 2001-06-21 | 2004-10-07 | サムスン エレクトロニクス カンパニー リミテッド | 薄膜トランジスタ基板及びその製造方法 |
| JP2006178393A (ja) * | 2004-11-24 | 2006-07-06 | Ricoh Co Ltd | 画像読み取り装置、及び画像読み取り装置付き記録装置 |
| JP2007165824A (ja) * | 2005-12-15 | 2007-06-28 | Lg Philips Lcd Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
| JP2007180511A (ja) * | 2005-12-28 | 2007-07-12 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板、その製造方法、及びこれを有する表示パネル |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100251091B1 (ko) * | 1996-11-29 | 2000-04-15 | 구본준 | 액정표시장치의 제조방법 및 그 제조방법으로 제조되는 액정표시장치 |
| US6541369B2 (en) | 1999-12-07 | 2003-04-01 | Applied Materials, Inc. | Method and apparatus for reducing fixed charges in a semiconductor device |
| US6794311B2 (en) | 2000-07-14 | 2004-09-21 | Applied Materials Inc. | Method and apparatus for treating low k dielectric layers to reduce diffusion |
| KR101217182B1 (ko) * | 2006-07-28 | 2012-12-31 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4636038A (en) * | 1983-07-09 | 1987-01-13 | Canon Kabushiki Kaisha | Electric circuit member and liquid crystal display device using said member |
| US4704783A (en) * | 1986-05-05 | 1987-11-10 | General Electric Company | Method for passivating the back channel of amorphous silicon field effect transistors |
| JPS63157476A (ja) * | 1986-12-22 | 1988-06-30 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPH01241175A (ja) * | 1988-03-23 | 1989-09-26 | Seikosha Co Ltd | 非晶質シリコン薄膜トランジスタの製造方法 |
| EP0459763B1 (en) * | 1990-05-29 | 1997-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistors |
| SG63578A1 (en) * | 1990-11-16 | 1999-03-30 | Seiko Epson Corp | Thin film semiconductor device process for fabricating the same and silicon film |
| JPH04257826A (ja) * | 1991-02-13 | 1992-09-14 | Sharp Corp | アクティブマトリクス基板の製造方法 |
| US5177588A (en) * | 1991-06-14 | 1993-01-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including nitride layer |
| US5281546A (en) * | 1992-09-02 | 1994-01-25 | General Electric Company | Method of fabricating a thin film transistor using hydrogen plasma treatment of the intrinsic silicon/doped layer interface |
| JPH06267986A (ja) * | 1993-03-17 | 1994-09-22 | Hitachi Ltd | 薄膜トランジスタの製造方法 |
| KR100306527B1 (ko) * | 1994-06-15 | 2002-06-26 | 구사마 사부로 | 박막반도체장치의제조방법,박막반도체장치 |
-
1997
- 1997-06-26 FR FR9708020A patent/FR2751131B1/fr not_active Expired - Lifetime
- 1997-07-02 JP JP9191987A patent/JPH1082997A/ja active Pending
- 1997-07-03 GB GB9714111A patent/GB2315158B/en not_active Expired - Lifetime
- 1997-07-08 DE DE19729176A patent/DE19729176C2/de not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6600196B2 (en) | 2000-01-13 | 2003-07-29 | International Business Machines Corporation | Thin film transistor, and manufacturing method thereof |
| JP2004531086A (ja) * | 2001-06-21 | 2004-10-07 | サムスン エレクトロニクス カンパニー リミテッド | 薄膜トランジスタ基板及びその製造方法 |
| JP2006178393A (ja) * | 2004-11-24 | 2006-07-06 | Ricoh Co Ltd | 画像読み取り装置、及び画像読み取り装置付き記録装置 |
| JP2007165824A (ja) * | 2005-12-15 | 2007-06-28 | Lg Philips Lcd Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
| JP2007180511A (ja) * | 2005-12-28 | 2007-07-12 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板、その製造方法、及びこれを有する表示パネル |
| US8647928B2 (en) | 2005-12-28 | 2014-02-11 | Samsung Display Co., Ltd. | Method for manufacturing thin film transistor and liquid crystal by treating a surface layer |
| US8785934B2 (en) | 2005-12-28 | 2014-07-22 | Samsung Display Co., Ltd. | Thin film transistor substrate for display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9714111D0 (en) | 1997-09-10 |
| FR2751131B1 (fr) | 2001-11-09 |
| DE19729176A1 (de) | 1998-01-22 |
| DE19729176C2 (de) | 2002-04-25 |
| GB2315158B (en) | 1999-02-10 |
| FR2751131A1 (fr) | 1998-01-16 |
| GB2315158A (en) | 1998-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188452B1 (en) | Active matrix liquid crystal display and method of manufacturing same | |
| US5926235A (en) | Active matrix liquid crystal display and method of making | |
| US7129105B2 (en) | Method for manufacturing thin film transistor array panel for display device | |
| US5917571A (en) | Active matrix substrate having benzocyclobutene-containing interlayer insulating film and method for fabricating same | |
| US4918504A (en) | Active matrix cell | |
| US6204081B1 (en) | Method for manufacturing a substrate of a liquid crystal display device | |
| JPH10270710A (ja) | 液晶表示装置及びその製造方法 | |
| JPH1041519A (ja) | 液晶表示装置の製造方法及びその製造方法による液晶表示装置 | |
| JP3152193B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| JP2780673B2 (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| US5198377A (en) | Method of manufacturing an active matrix cell | |
| JPH1062818A (ja) | 液晶表示装置の製造方法 | |
| US6862051B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| US6392720B1 (en) | Substrate structure of a liquid crystal display and a manufacturing method thereof | |
| WO1996026463A1 (en) | Liquid crystal display device and production method thereof | |
| JPH1082997A (ja) | アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置 | |
| US6411356B1 (en) | Liquid crystal display device with an organic insulating layer having a uniform undamaged surface | |
| KR100213966B1 (ko) | 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치 | |
| KR100213967B1 (ko) | 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치 | |
| JPH06160905A (ja) | 液晶表示装置およびその製造方法 | |
| JP3119233B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR100580397B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100675733B1 (ko) | 액정 표시장치의 어레이 기판 제조방법 | |
| JPH07325321A (ja) | 液晶表示装置の製造方法 | |
| KR100202232B1 (ko) | 액정표시장치의 제조방법 및 액정표시장치의 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 19990930 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20000214 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040303 |
|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20040303 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040428 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040430 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060912 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070316 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070420 |