KR100580397B1 - 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 - Google Patents
액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 Download PDFInfo
- Publication number
- KR100580397B1 KR100580397B1 KR1019990001013A KR19990001013A KR100580397B1 KR 100580397 B1 KR100580397 B1 KR 100580397B1 KR 1019990001013 A KR1019990001013 A KR 1019990001013A KR 19990001013 A KR19990001013 A KR 19990001013A KR 100580397 B1 KR100580397 B1 KR 100580397B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gate
- amorphous silicon
- pad
- data
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 42
- 239000000758 substrate Substances 0.000 title claims abstract description 36
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims abstract description 143
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 26
- 230000001681 protective effect Effects 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 238000002161 passivation Methods 0.000 claims description 16
- 238000002834 transmittance Methods 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 230000002265 prevention Effects 0.000 abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 6
- 229910004298 SiO 2 Inorganic materials 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 105
- 239000004065 semiconductor Substances 0.000 description 37
- 239000004020 conductor Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- 239000011651 chromium Substances 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
기판 위에 게이트 전극, 게이트선, 게이트 패드 등의 게이트 배선이 형성되어 있고, 그 위에 게이트 절연막 및 비정질 실리콘막이 형성되어 있고, 비정질 실리콘막 위에는 데이터선, 소스 및 드레인 전극 및 데이터 패드 등의 데이터 배선이 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판에 N2O 또는 O2 플라즈마 기체를 주입하여 비정질 실리콘막 계면에 산화실리콘막을 형성하여 언더컷 방지막을 형성한다. 이후, 질화 실리콘막 등의 보호막이 증착된다. 언더컷 방지막은 보호막 및 비정질 실리콘막과 식각 선택비가 있는 SiO2 막 또는 SiOxNy
막으로 형성되어 있기 때문에, 보호막 및 비정질 실리콘막 및 게이트 절연막을 포함하는 다층막을 동시에 식각할 때에 다층막의 프로파일을 향상시킨다.
마스크, 액정표시장치, 식각, 박막트랜지스터, 프로파일
Description
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 2는 도 1에 도시한 박막 트랜지스터 기판을 II-II' 선을 따라 잘라 도시한 단면도이고,
도 3a는 본 발명의 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 3b는 도 3a에서 III-III' 선을 따라 잘라 도시한 단면도이고,
도 4a는 도 3a 다음 단계들에서의 박막 트랜지스터 기판의 배치도이고,
도 4b는 도 4a에서 IV-IV' 선을 따라 잘라 도시한 단면도이고,
도 5a는 도 4a에서 IV-IV' 선을 따라 잘라 도시한 단면도로서, 도 4b 다음 단계에서의 단면도이고,
도 5b는 도 4a에서 IV-IV' 선을 따라 잘라 도시한 단면도로서, 도 4b 다음 단계에서의 다른 단면도이고,
도 6은 도 4a에서 IV-IV' 선을 따라 잘라 도시한 단면도로서, 도 5a 다음 단계에서의 단면도이고,
도 7a는 도 6 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 7b는 도 7a에서 VII-VII' 선을 따라 잘라 도시한 단면도이고,
도 8은 도 7a에서 VII-VII' 선을 따라 잘라 도시한 단면도로서, 도 7b 다음 단계에서의 단면도이고,
도 9는 도 7a에서 VII-VII' 선을 따라 잘라 도시한 단면도로서, 도 8 다음 단계에서의 단면도이고,
도 10 및 도 11은 게이트 패드 부근의 단면도로서, 각각 언더컷 방지층을 형성하지 않는 경우 및 형성하는 경우에 대한 단면도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치는 두 장의 기판으로 이루어지며, 이 기판 중 하나 또는 양쪽 모두에 전기장을 발생시키는 두 종류의 전극이 형성되어 이들 전극에 인가되는 전압을 조절함으로써 화상을 표시하는 장치이다.
두 장의 기판 중에서 액정 표시 장치용 박막트랜지스터 기판은 기판 위에 형성되어 있는 박막 트랜지스터와 이에 의하여 제어되는 화소 전극을 기본 구조로 한다. 이러한 박막 트랜지스터 기판은 여러 층에 걸친 박막의 성막 및 사진 식각 공정을 통하여 제조하며, 사진 식각 회수가 그 제조 공정의 숫자를 대표한다. 따라 서, 얼마나 적은 수의 사진 식각 공정을 통하여 얼마나 안정된 소자를 형성하는지가, 제조 원가를 결정하는 중요한 요소이다.
이에 따라, 5매 이하의 마스크를 이용하여 박막 트랜지스터 기판을 제조하는 기술에 대한 관심이 높아지고 있다.
A TFT Manufactured by 4 Masks Process with New Photolithography (Chang Wook Han 등, Proceedings of The 18th International Display Research Conference Asia Display 98, p. 1109-1112, 1998. 9.28-10.1)(이하 "아시아 디스플레이"라 함)에는 4 장의 마스크를 이용하여 박막 트랜지스터를 제조하는 방법이 기재되어 있다.
마스크 수를 줄이기 위한 한 방법으로서, "아시아 디스플레이"에는 특정 부분에만 그리드(grid)가 있는 마스크를 써서 양의 감광막을 노광함으로써, 그리드 부분으로 조사되는 빛이 양을 줄여 다른 부분보다 두께가 작은 부분이 있는 감광막 패턴을 형성하는 기술이 기재되어 있다. 이러한 상태에서 식각을 하면 감광막 하부막들의 식각 깊이가 달라지게 되는 것이다. 그러나, 그리드 마스크로서 처리할 수 있는 영역이 한정되어 있어 광범위한 영역을 처리할 수 없거나, 설사 할 수 있다 하더라도 전체적으로 균일한 식각 깊이를 갖도록 처리하는 데는 어려움은 여전히 남아 있다.
한편, 실제로 액정 표시 장치의 기판을 완성하기 위하여서는 각각의 박막 트랜지스터에 전기적인 신호를 전달하기 위한 배선들이 필요하고 각 배선들을 외부의 구동 회로에 전기적으로 접속시키기 위한 패드가 반드시 필요하기 때문에 패드를 포함한 공정을 제시하여야 하나, 여기에서는 패드 부분에 대한 언급이 없다.
일반적으로 적은 마스크 수로 박막 트랜지스터를 형성하는 경우에는, 패드 부분 상부에는 게이트 절연막, 비정질 규소막 및 보호막으로 이루어진 삼중막이 덮여 있는데, 이러한 삼중막을 다른 막을 패터닝하는 단계에서 한 번에 식각하는 공정 기술을 확보하는 것이 필수적이다.
삼중막을 한 번에 식각하기 위한 한 방법으로서, 식각 기체의 조성비나 종류를 각 박막 간의 식각비를 고려하여 바꾸어 넣어 식각하는 방법이 있다. 그러나, 식각 균일성(uniformity)를 위해 후속 식각 처리가 필요하며, 이때에 과식각에 의해 원하지 않는 부위가 추가로 식각되는 것을 피할 수 없다. 결과적으로, 막의 프로파일(profile)이 불량해지고, 박막 트랜지스터 기판의 특성이 저하된다.
본 발명이 이루고자 하는 기술적 과제는 박막 트랜지스터 기판을 제조하는 데에 사용되는 마스크 수를 줄이고, 게이트 패드부 상부의 접촉창 부근에서의 다중막 프로파일을 개선하는 것이다.
본 발명은 위와 같은 과제를 해결하기 위하여, 비정질 실리콘층과 보호막 사이에 언더컷 방지용 계면 산화막을 형성한다.
본 발명에 따르면, 기판 위에 게이트선 및 게이트 전극과 게이트 패드를 포함하는 게이트 배선을 형성하고, 게이트 배선 위에 게이트 절연막, 비정질 실리콘막, 도핑된 비정질 실리콘막 및 데이터 배선용 금속을 연속해서 증착한다. 다음, 데이터 배선용 금속을 패터닝하여 데이터선, 소스 및 드레인 전극, 및 데이터 패드를 포함하는 데이터 배선을 형성하고, 데이터 배선 바깥으로 드러난 도핑된 비정질 실리콘막을 제거한다. 비정질 실리콘막 면에는 계면 산화막을 형성하고, 이 계면 산화막 위에 보호막을 적층한다. 보호막, 계면 산화막, 비정질 실리콘막 및 게이트 절연막을 포함하는 다층막을 동시에 식각하여 드레인 전극, 게이트 패드 및 데이터 패드를 각각 드러내는 제1 내지 제3 접촉창을 형성하고, 보호막 위에 투명 도전막을 증착하고 식각하여 드레인 전극과 제1 접촉창을 통해 연결되는 화소 전극, 제2 접촉창을 통해 게이트 패드와 연결되는 보조 게이트 패드 및 제3 접촉창을 통해 데이터 패드와 연결되는 보조 데이터 패드를 형성한다.
여기에서 계면 산화막은 비정질 실리콘막 및 질화 실리콘막과는 식각 선택비가 있는 SiOx 막 또는 SiOxNx 막으로 형성하는 것이 바람직하며, SiOx 막은 N2O 또는 O2 플라스마 기체를 이용하여 비정질 실리콘막 계면을 산화시켜 형성하거나, SiH4-N2O 또는 SiH4-O2 막을 이용하여 형성하는 것이 가능하다. 또한, SiOxNx 막은 SiH4-N2O-NH3, SiH4-O2-N2, SiH4-N2O-N2, 또는 SiH4-O2-NH3 을 이용하여 형성하는 것이 가능하다.
제1 내지 제3 접촉창을 형성하는 단계는 보호막 위에 감광막을 도포하고, 드레인 전극이 형성되어 있는 화면 표시부를 패터닝하기 위한 제1 광마스크 및 이 제1 마스크와 투과율이 다르며 게이트 패드 및 데이터 패드가 형성되어 있는 주변부를 형성하기 위한 제2 광마스크를 이용하여 감광막을 노광시킨 후, 현상하여 두 께가 다른 감광막 패턴을 형성하는 단계를 포함한다. 이때, 제1 광마스크의 투과율은 제2 광마스크의 투과율의 20 % 내지 60 %인 것이 적당항다. 또한, 제1 내지 제3 접촉창은 건식 식각으로 형성하는 것이 바람직하다.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다.
본 실시예는 이러한 목적을 달성하기 위하여, 게이트 패드를 드러내는 접촉창을 다른 하나 혹은 복수의 박막과 동시에 패터닝하되, 화면 표시부에서는 다른 박막만 패터닝하고 게이트 절연막을 남기고 게이트 패드부에서는 게이트 절연막을 완전히 제거한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1에 도시한 박막 트랜지스터 기판을 II-II' 선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전 달하는 게이트 패드(24) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26)을 포함한다.
게이트 배선(22, 24, 26)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층이 그 예이다.
게이트 배선(22, 24, 26) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42)이 형성되어 있으며, 반도체 패턴(42) 위에는 데이터 배선과 접촉하게 될 부분에 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56)이 형성되어 있다.
접촉층 패턴(55, 56) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(64), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함하며, 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽에는 박막 트랜지스터의 드레인 전극(66)이 형성되어 있다.
데이터 배선(62, 64, 65, 66)도 게이트 배선(22, 24, 26)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.
접촉층 패턴(55, 56)은 그 하부의 반도체 패턴(42)과 그 상부의 데이터 배선(62, 64, 65, 66)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 64, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도전체 패턴(68)과 동일하다.
한편, 반도체 패턴(42)은 데이터 배선(62, 64, 65, 66) 및 접촉층 패턴(55, 56)과 유사한 모양을 하고 있다. 구체적으로는, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 64, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다. 한편, 반도체 패턴(42)은 주변부로도 연장되어 주변부 전체에 걸쳐 형성되어 있다.
데이터 배선(62, 64, 65, 66)의 외부로 드러난 반도체 패턴(42) 위에는 비정 질 실리콘 및 질화 실리콘과 식각 선택비가 있는 SiO2로 언더컷 방지층(90)이 형성되어 있다. 한편, 언더컷 방지층(90)은 데이터 배선(62, 64, 65, 66) 상부에도 형성되어 있을 수 있다.
데이터선부(62, 64, 65) 및 드레인 전극(66)과 반도체 패턴(42)은 보호막(70)으로 덮여 있으며, 보호막(70)은 드레인 전극(66) 및 데이터 패드(64)를 드러내는 접촉창(71, 73)을 가지고 있다. 보호막(70)은 또한 게이트 절연막(30) 및 반도체 패턴(42)과 함께 게이트 패드(24)를 드러내는 접촉창(72)을 가지고 있으며, 게이트선(22) 중에서 데이터선(62)과 중복되는 부분을 제외한 나머지 부분은 덮고 있지 않다. 보호막(70)은 질화규소나 아크릴계 따위의 유기 절연 물질로 이루어질 수 있으며, 반도체 패턴(42) 중에서 적어도 소스 전극(65)과 드레인 전극(66) 사이에 위치하는 채널 부분을 덮어 보호하는 역할을 한다.
게이트선(22) 및 데이터선(62)으로 둘러싸인 영역의 게이트 절연막(30) 위에는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 접촉창(71)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하며, ITO(indium tin oxide) 따위의 투명한 도전 물질로 만들어진다. 한편, 게이트 패드(24) 및 데이터 패드(64) 위에는 접촉창(72, 73)을 통하여 각각 이들과 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(86)가 형성되어 있으며, 이들은 패드(24, 64)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들 의 적용 여부는 선택적이다.
여기에서는 화소 전극(82)의 재료의 예로 투명한 ITO를 들었으나, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
그러면, 본 발명의 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 3a 내지 도 9와 앞서의 도 1 및 도 2를 참고로 하여 상세히 설명한다.
먼저, 도 3a 및 도 3b에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 첫째 마스크를 이용하여 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 게이트 배선을 형성한다.
다음, 도 4a 및 4b에 도시한 바와 같이, SiNx막인 게이트 절연막(30), 비정질 실리콘막인 반도체층(40), 도핑된 비정질 실리콘막인 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 1,500 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 금속 따위의 도전체층을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한다. 이어, 제2 마스크를 사용하여 도전체층 및 그 아래의 중간층(50)을 패터닝하여 데이터선(62), 데이터 패드(64), 소스 전극(65) 등 데이터선부와 그 하부의 데이터선부 중간층 패턴(55), 드레인 전극(66)과 그 하부의 드레인 전극용 도전체 패턴(56)을 형성한다.
도 4a 및 도 5a 에 도시한 바와 같이, 반도체층(40)의 드러난 표면에 SiO2막으로 언더컷 방지층(90)을 형성한다. 이 언더컷 방지층(90)은 N2 또는 O2 플라즈마 기체를 이용하여 드러난 실리콘 반도체층(40)의 표면을 산화시켜 형성한다.
한편, 도 5b에 나타난 바와 같은 경우에서는, 언더컷 방지층(90)은 반도체층(40)의 드러난 표면 뿐 아니라, 데이터 배선(62, 64, 65, 66) 위에도 형성한다. 이러한 언더컷 방지층(90)은 SiH4-N2O 또는 SiH4-O2 를 이용하여 SiO2막으로 형성하거나, SiH4-N2O-NH3, SiH4-O2-N2, SiH4-N2O-N2, 또는 SiH4-O2-NH3 을 이용하여 SiOxNy 막으로 형성한다. 계면의 SiOx 막 또는 SiOxNy 막의 두께는 200Å 이하의 얇은 막으로 형성한다.
다음, 도 6에 도시한 바와 같이, 질화규소를 CVD 방법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 3,000 Å 정도의 적당한 두께를 가지는 보호막(70)을 형성한다.
도 7a 내지 도 9에 도시한 바와 같이, 제3 마스크를 사용하여 보호막(70), 언더컷 방지층(90), 반도체층(40) 및 게이트 절연막(30)을 패터닝하여 접촉창(71, 72, 73)을 포함하는 이들의 패턴을 형성한다. 이때, 주변부(P)에서는 게이트 패드(24) 위의 보호막(70), 언더컷 방지층(90), 반도체층(40) 및 게이트 절연막(30)을 제거하고, 데이터 패드(64) 위의 보호막(70)을 제거하지만, 화면 표시부(D)에서는 보호막(70), 언더컷 방지층(90)과 반도체층(40)만을 제거하여[드레인 전극(66) 위의 보호막(70)도 제거] 필요한 부분에만 채널이 형성되도록 반도체층 패턴을 형성해야 한다. 이를 위하여 부분에 따라 두께가 다른 감광막 패턴을 형성하고 이를 식각 마스크로 하여 하부의 막들을 건식 식각하는데, 이를 단계적으 로 상세히 설명한다.
먼저, 도 7b에 도시한 바와 같이, 보호막(70) 위에 감광막(PR), 바람직하게는 양성의 감광막을 5,000 Å 내지 30,000 Å의 두께로 도포한 후, 제3 마스크(300, 410, 420)를 통하여 노광한다. 노광 후의 감광막(PR)은 화면 표시부(D)와 주변부(P)가 다르다. 즉, 화면 표시부(D)의 감광막(PR) 중에서 빛에 노출된 부분(C)은 표면으로부터 일정 깊이까지만이 빛에 반응하여 고분자가 분해되고 그 밑으로는 고분자가 그대로 남아 있으나, 주변부(P)의 감광막(PR)은 이와는 달리 빛에 노출된 부분(B)은 하부까지 모두 빛에 반응하여 고분자가 분해된 상태가 된다. 여기에서, 화면 표시부(D)나 주변부(P)에서 빛에 노출되는 부분(C, B)은 보호막(70)이 제거될 부분이다.
이를 위해서는 화면 표시부(D)에 사용하는 마스크(300) 면과 주변부(P)에 사용하는 마스크(410, 420) 면에 투과율이 서로 다른 막을 도포하여 사용할 수 있다. 이때, 주변부(P)에서의 막의 투과율은 화면 표시부(D)에서의 막의 투과율의 10 % 내지 80 %, 바람직하게는 20 % 내지 60 % 정도의 범위에 있도록 하는 것이 바람직하다. 도시하지는 않았지만, 화면 표시부(D)의 마스크(300)에는 전면에 걸쳐 크롬층(350)을 약 100 Å 내지 300 Å의 두께로 남겨 투과율을 낮추고, 주변부(P)의 마스크(410, 420)에는 이러한 크롬층을 남기지 않고, 이들을 덮는 막의 투과율은 동일하게 가져갈 수도 있다.
여기에서 위의 두 가지 방법을 혼용하여 사용할 수 있음은 물론이다.
이러한 방법으로 감광막(PR)을 노광한 후, 현상하면 도 8에서와 같은 감광막 패턴(PR)이 만들어진다. 즉, 게이트 패드(24), 데이터 패드(64) 일부 위에는 감광막이 형성되어 있지 않고, 게이트 패드(24)와 데이터 패드(64)를 제외한 모든 주변부(P)와 화면 표시부(D)에서 데이터선부(62, 64, 65) 및 드레인 전극(66)과 둘 사이의 반도체층(40)의 상부에는 두꺼운 감광막(A)이 형성되어 있으며 화면 표시부(D)에서 기타 부분과 드레인 전극(66) 일부 위에는 얇은 감광막(C)이 형성되어 있다.
이때, 감광막(PR)의 얇은 부분의 두께는 최초 두께의 약 1/4 내지 1/7 수준 즉 350 Å 내지 10,000 Å 정도, 더욱 바람직하게는, 1,000 Å 내지 6,000 Å가 되도록 하는 것이 좋다.
이어, 도 9에서와 같이, 건식 식각 방법으로 감광막 패턴(PR) 및 그 하부의 막들, 즉 보호막(70), 언더컷 방지층(90), 반도체층(40) 및 게이트 절연막(30)에 대한 식각을 진행하여, 감광막이 없는 B 부분 하부의 보호막(70), 언더컷 방지층(90), 반도체층(40) 및 게이트 절연막(30)의 4개 층과 C 부분에서는 얇은 두께의 감광막, 보호막(70), 언더컷 방지층(90) 및 반도체층(40)의 4개 층을 동시에 식각할 수 있다. 이때, 화면 표시부(D)의 드레인 전극(66) 부분과 주변부(P)의 데이터 패드(64) 부분에서는 식각 조건에 도전체층(60)이 제거되지 않도록 도전체층(60)에 대해서는 식각 선택성을 가지는 조건을 택하여야 하며, 이러한 식각 조건에서 감광막 패턴(PR)의 A 부분은 어는 정도의 두께까지 식각될 수 있다.
따라서, 한 번의 마스크 공정과 건식 식각 방법을 통하여 화면 표시부(D)에서는 보호막(70) 및 반도체층(40)만을 제거하여 드레인 전극(66)을 드러내는 접촉창(71)과 반도체 패턴(42)을 완성하고, 주변부(P)에서는 보호막(70), 언더컷 방지층(90), 반도체층(40) 및 게이트 절연막(30)을 모두 제거하여 게이트 패드(24) 및 데이터 패드(64)를 드러내는 접촉창(72, 73)을 형성할 수 있다.
마지막으로, 남아 있는 감광막 패턴을 제거하고, 도 1 및 도 2에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층을 증착하고 제4 마스크를 사용하여 식각하여 화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(86)를 형성한다.
이러한 방법으로 박막 트랜지스터 기판을 제조하면, 마스크 수가 종래보다 줄어든다.
또한, 게이트 패드(24) 상부의 접촉창(72) 부근의 다층막의 프로파일을 양호하게 가져갈 수 있다. 이에 대하여 도 10 및 도 11을 참고로 하여 더 설명한다.
도 10 및 도 11은 게이트 패드 부근의 단면도로서, 각각 언더컷 방지층을 형성하지 않는 경우 및 형성하는 경우를 나타낸다.
도 10에서와 같이, 언더컷 방지층을 형성하지 않은 경우, 중간층을 제거하는 단계에서 반도체층(42)의 표면 거칠기가 증가할 뿐 아니라 반도체층(42) 면에 오염 물질이 남을 수 있기 때문에, 보호막(70)과 반도체층(42)의 접착력이 떨어지는 등 계면 특성이 취약해 진다. 이에 따라, 보호막(70), 반도체층(42) 및 게이트 절연막(30)의 삼중층을 연속적으로 식각하여 접촉창을 형성하는 후속 공정 등에서 보호막(70) 반도체층(42) 하부로 언더 컷(E)이 발생한다. 이에 의해 이후 ITO막 증착시에 언더 컷(E) 부근에서 ITO 막이 뚫릴 가능성이 있다. 이 경우, ITO 막을 습식 식각하여 화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(86) 등을 형성하는 과정에서 막의 뚫린 부분을 통해 식각액이 유입되어 보호막(70)과 반도체층(42) 사이 또는 반도체층(42)과 게이트 절연막(30) 사이의 접촉 특성이 저하된다.
그러나, 본 발명의 실시예에 따른 게이트 패드 부근을 도시한 도 11에서와 같이, 보호막(70)과 반도체층(42) 사이에 앞서 도 5a 및 도 5b를 참조로 설명한 바와 같은 방법으로 언더컷 방지층(90)을 형성하면, 보호막(70), 언더컷 방지층(90), 반도체층(42) 및 게이트 절연막(30)을 연속적으로 식각하여 접촉창을 형성하는 후속 공정에서 보호막(70) 하부에서 언더컷이 발생하지 않는다. 결과적으로, 게이트 패드(24) 부근의 다층막 프로파일이 양호해지며, 후속 공정에서 이 부근의 ITO막이 뚫리지 않는다.
이상에서와 같이, 본 발명에서는 새로운 사진 식각법으로 박막 트랜지스터 기판을 형성함으로써, 마스크수를 줄일 수 있으며, 보호막과 반도체층 사이에 언더컷 방지층을 형성함으로써, 보호막, 반도체층 및 게이트 절연막의 다층막을 식각하는 공정시 다층막의 프로파일을 개선할 수 있다. 따라서, 제조 원가가 절감되고 수율이 향상되는 효과가 있다.
Claims (14)
- 절연 기판 위에 게이트선 및 게이트 전극과 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,상기 게이트 배선 위에 게이트 절연막, 비정질 실리콘막, 도핑된 비정질 실리콘막 및 데이터 배선용 금속을 연속해서 증착하는 단계,상기 데이터 배선용 금속을 패터닝하여 데이터선, 소스 및 드레인 전극, 및 데이터 패드를 포함하는 데이터 배선을 형성하는 단계,상기 데이터 배선 바깥으로 드러난 상기 도핑된 비정질 실리콘막을 제거하는 단계,상기 비정질 실리콘막 면에 계면 산화막을 형성하는 단계,상기 계면 산화막 위에 보호막을 적층하는 단계,상기 보호막, 상기 계면 산화막, 상기 비정질 실리콘막 및 상기 게이트 절연막을 포함하는 다층막을 함께 식각하여 상기 드레인 전극, 상기 게이트 패드 및 상기 데이터 패드를 각각 드러내는 제1 내지 제3 접촉창을 형성하는 단계,상기 보호막 위에 투명 도전막을 증착하는 단계, 및상기 투명 도전막을 식각하여 상기 드레인 전극과 상기 제1 접촉창을 통해 연결되는 화소 전극, 상기 제2 접촉창을 통해 상기 게이트 패드와 연결되는 보조 게이트 패드 및 상기 제3 접촉창을 통해 상기 데이터 패드와 연결되는 보조 데이터 패드를 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 .
- 제1항에서,상기 계면 산화막은 상기 비정질 실리콘막 및 상기 보호막과 식각 선택비가 있는 SiOx 막 또는 SiOxNx 막으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 .
- 제2항에서,상기 SiOx 막은 N2O 또는 O2 플라스마 기체를 이용하여 상기 비정질 실리콘막 계면을 산화시켜 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 .
- 제2항에서,상기 SiOx 막은 SiH4-N2O 또는 SiH4-O2 막을 이용하여 형성하는 박막 트랜지스터의 제조 방법.
- 제2항에서,상기 SiOxNx 막은 SiH4-N2O-NH3, SiH4-O 2-N2, SiH4-N2O-N2, 또는 SiH4-O2-NH3 을 이용하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 .
- 제2항에서,상기 SiOx 막 또는 상기 SiOxNx 막은 200Å이하로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 제1 내지 제3 접촉창을 형성하는 단계는상기 보호막 위에 감광막을 도포하는 단계,상기 드레인 전극이 형성되어 있는 화면 표시부를 패터닝하기 위한 제1 광마스크와 상기 제1 마스크와 투과율이 다르며 상기 게이트 패드 및 데이터 패드가 형성되어 있는 주변부를 형성하기 위한 제2 광마스크를 이용하여 상기 감광막을 노광하는 단계, 및상기 감광막을 현상하여 두께가 다른 감광막 패턴을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 .
- 제7항에서,상기 제1 광마스크의 투과율은 상기 제2 광마스크의 투과율의 20 % 내지 60 %인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 .
- 제7항에서,상기 제1 내지 제3 접촉창은 건식 식각으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 .
- 절연 기판 위에 게이트선 및 게이트 전극과 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,비정질 실리콘막 및 도핑된 비정질 실리콘막을 형성하는 단계,데이터선, 소스 및 드레인 전극, 및 데이터 패드를 포함하는 데이터 배선을 형성하는 단계,상기 데이터 배선 바깥으로 드러난 상기 도핑된 비정질 실리콘막을 제거하는 단계,상기 데이터 배선 및 비정질 실리콘막을 덮는 보호막을 형성하는 단계,상기 보호막을 식각하여 상기 드레인 전극, 상기 게이트 패드 및 상기 데이터 패드를 각각 드러내는 제1 내지 제3 접촉창을 형성하는 단계,상기 보호막 위에 상기 제1 접촉창을 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며,상기 제1 내지 제3 접촉창 형성 단계는 감광막 패턴을 이용한 사진 식각 공정으로 패터닝하여 형성하며, 상기 감광막 패턴은 상기 드레인 전극에 대응하는 제1 부분, 상기 데이터 배선에 대응하며 상기 제1 부분보다 두꺼운 제2 부분, 상기 게이트 패드에 대응하며 상기 제1 부분보다 얇은 제3 부분을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제10항에서,상기 감광막 패턴은 상기 게이트선과 상기 데이터선으로 둘러싸인 화면 표시부에 대응하며 상기 제2 부분보다 얇은 두께를 가지는 제4 부분을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제10항에서,상기 제1 내지 제 3 접촉창을 형성하는 단계는상기 드레인 전극이 위치하는 화면 표시부를 패터닝하기 위한 제1 광마스크와 상기 제1 마스크와 투과율이 다르며 상기 게이트 패드 및 데이터 패드가 형성되어 있는 주변부를 형성하기 위한 제2 광마스크를 이용하여 상기 감광막 패턴을 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제12항에서,상기 제1 광마스크의 투과율은 상기 제2 광마스크의 투과율의 20％ 내지 60％인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제10항에서,상기 제1 내지 제3 접촉창은 건식 식각으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990001013A KR100580397B1 (ko) | 1999-01-15 | 1999-01-15 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990001013A KR100580397B1 (ko) | 1999-01-15 | 1999-01-15 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000050881A KR20000050881A (ko) | 2000-08-05 |
| KR100580397B1 true KR100580397B1 (ko) | 2006-05-15 |
Family
ID=19571413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990001013A KR100580397B1 (ko) | 1999-01-15 | 1999-01-15 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100580397B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100709710B1 (ko) * | 2000-08-14 | 2007-04-19 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| KR100806887B1 (ko) * | 2001-06-12 | 2008-02-22 | 삼성전자주식회사 | 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| KR101319324B1 (ko) * | 2006-12-29 | 2013-10-16 | 엘지디스플레이 주식회사 | Ｔｆｔ 어레이 기판 및 그 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980010547A (ko) * | 1996-07-09 | 1998-04-30 | 구자홍 | 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치 |
| KR0145899B1 (ko) * | 1995-02-11 | 1998-09-15 | 김광호 | 완전 자기 정렬형 액정 표시 장치용 박막 트랜지스터 기판의 제조방법 |
-
1999
- 1999-01-15 KR KR1019990001013A patent/KR100580397B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0145899B1 (ko) * | 1995-02-11 | 1998-09-15 | 김광호 | 완전 자기 정렬형 액정 표시 장치용 박막 트랜지스터 기판의 제조방법 |
| KR980010547A (ko) * | 1996-07-09 | 1998-04-30 | 구자홍 | 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000050881A (ko) | 2000-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US7537977B2 (en) | Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films | |
| KR100372306B1 (ko) | 박막트랜지스터의제조방법 | |
| KR20020010212A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JPH11133455A (ja) | 液晶表示装置の製造方法 | |
| JP2678044B2 (ja) | アクティブマトリクス基板の製造方法 | |
| KR100543042B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100309925B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크 | |
| KR100783702B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20010010117A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100560969B1 (ko) | 액정표시장치용광마스크의제조방법 | |
| KR100580397B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100508034B1 (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
| KR100729764B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100333978B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
| KR100623981B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100623975B1 (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
| KR100283519B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100686236B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100580402B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR100590755B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100601177B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100670050B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100709707B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100601167B1 (ko) | 박막의사진식각방법및이를이용한액정표시장치용박막트랜지스터기판의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180502 Year of fee payment: 13 |
|
| EXPY | Expiration of term |