KR100806887B1 - 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 - Google Patents

반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 Download PDF

Info

Publication number
KR100806887B1
KR100806887B1 KR1020010032976A KR20010032976A KR100806887B1 KR 100806887 B1 KR100806887 B1 KR 100806887B1 KR 1020010032976 A KR1020010032976 A KR 1020010032976A KR 20010032976 A KR20010032976 A KR 20010032976A KR 100806887 B1 KR100806887 B1 KR 100806887B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal display
pattern
thin film
film transistor
Prior art date
Application number
KR1020010032976A
Other languages
English (en)
Other versions
KR20020094638A (ko
Inventor
김상갑
정진구
유승희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010032976A priority Critical patent/KR100806887B1/ko
Publication of KR20020094638A publication Critical patent/KR20020094638A/ko
Application granted granted Critical
Publication of KR100806887B1 publication Critical patent/KR100806887B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것으로, 박막 트랜지스터의 특성을 향상시키는 동시에 제조 공정을 단순화하기 위하여, 박막 트랜지스터를 덮는 보호막으로 유기막만을 형성하되, 유기막을 형성하기 전에 기판을 플라즈마 처리한다. 본 발명에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에는 기판 위에 게이트선을 형성하는 단계; 게이트선을 덮는 게이트 절연막을 형성하는 단계; 게이트 절연막 위에 반도체 패턴을 형성하는 단계; 게이트 절연막 위에 게이트선에 교차하는 데이터선, 데이터선에 연결되어 반도체 패턴에 연결되는 소스 전극, 소스 전극에 대응하여 반도체 패턴에 연결되는 드레인 전극을 형성하는 단계; 반도체 패턴의 표면을 플라즈마 처리하는 단계; 반도체 패턴 및 데이터선, 소스 전극 및 드레인 전극을 덮는 유기막을 형성하는 단계; 유기막을 선택적으로 노광 및 현상하여, 드레인 전극을 드러내는 접촉 구멍이 있고, 상부가 요철 형상으로 패터닝되는 유기막 패턴을 형성하는 단계; 유기막 패턴 위에 접촉 구멍을 통하여 드레인 전극에 연결되는 반사 전극을 형성하는 단계를 포함한다.
반사형, 액정 표시 장치, 반사 전극, 유기막 패턴, 요철 형상, 플라즈마

Description

반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법{A method for manufacturing a thin film transistor substrate for a liquid crystal display of reflection type}
도 1은 본 발명의 실시예에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 2는 도 1에 도시한 기판을 절단선 Ⅱ-Ⅱ'에 따라 나타낸 도면이고,
도 3a는 본 발명의 실시예에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조에 있어서, 첫 번째 제조 단계에서의 기판의 배치도이고,
도 3b는 도 3a에 도시한 절단선 Ⅲb-Ⅲb'에 따른 기판의 단면도이고,
도 4a는 도 3a의 다음 제조 단계에서의 기판의 배치도이고,
도 4b는 도 4a에 도시한 절단선 Ⅳb-Ⅳb'에 따른 기판의 단면도이고,
도 5a는 도 4a의 다음 제조 단계에서의 기판의 배치도이고,
도 5b는 도 5a에 도시한 절단선 Ⅴb-Ⅴb'에 따른 기판의 단면도이고,
도 6a는 도 5a의 다음 제조 단계에서의 기판의 배치도이고,
도 6b는 도 6a에 도시한 절단선 Ⅵb-Ⅵb'에 따른 기판의 단면도이고,
도 7 및 도 8은 본 발명의 실시예에 따라 제조된 제1형 반사형 액정 표시 장치의 전기적 특성 결과를 나타낸 것이고,
도 9 및 도 10은 본 발명의 실시예에 따라 제조된 제2형 반사형 액정 표시 장치의 전기적 특성 결과를 나타낸 것이다.
본 발명은 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
액정 표시 장치는 공통 전극과 색 필터 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입하여 제조된다. 이러한 액정 표시 장치는, 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써, 전계를 형성하여 액정 분자들의 배열을 변경시키고 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 것이다.
하부 기판에는, 다수개의 게이트선과 다수개의 데이터선의 교차하여 정의된 다수개의 화소 영역이 매트릭스 형상으로 배열되어 있고, 화소 영역 각각에는 게이트선과 데이터선에 전기적으로 연결되는 박막 트랜지스터와 박막 트랜지스터의 드레인 전극에 연결되는 화소 전극이 형성되어 있다.
반사형 액정 표시 장치에서는 화소 전극 대신에 광 반사 특성이 있는 반사 전극이 형성되어 있는데, 반사 전극은 반사율을 높이기 위하여 그의 표면이 요철 형상으로 형성되어 있다.
반사형 액정 표시 장치의 제조 공정을 간략히 서술하면 다음과 같다.
기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 배선을 게이트 절연막으로 덮는다. 이어, 게이트 절연막 위에 반도체 패턴을 형성하고, 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성한다. 이어, 게이트 배선 및 반도체 패턴을 덮는 질화 규소로 이루어진 보호막을 형성한 후, 보호막을 사진 식각하여 드레인 전극을 드러내는 접촉 구멍을 형성한다. 이어, 유기막을 전면 도포한 후, 두 번의 노광 및 현상 작업을 진행하여 드레인 전극을 드러내는 접촉 구멍을 드러내고, 표면을 요철 형상이 되도록 패터닝한다. 이어, 유기막 위에 드레인 전극과 연결되는 반사 전극을 형성한다. 이 때, 반사 전극은 유기 절연막의 표면의 요철 형상에 따라 요철 형상의 표면을 가지게 된다.
그러나, 이러한 제조 방법을 통하여 액정 표시 장치를 제조하는 경우에는 반사 전극을 형성하기 전에 보호막을 증착하고, 사진 식각하는 공정 및 유기막을 도포하고 사진 식각하는 공정을 각각 진행해야 하기 때문에 공정이 복잡해지는 문제가 있다. 그렇다고, 이러한 반사형 액정 표시 장치에 유기막만을 적용하는 경우에는 게이트 오프 전류가 높게 나타나는 등 박막 트랜지스터의 스위칭특성이 불량하게 되는 문제가 발생한다.
본 발명은 박막 트랜지스터의 특성을 향상시키는 동시에 제조 공정을 단순화할 수 있는 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 제공하고자 한다.
이러한 기술적 과제를 해결하기 위하여, 본 발명에서는 박막 트랜지스터를 덮는 보호막으로 유기막만을 형성하되, 유기막을 형성하기 전에 기판을 플라즈마 처리한다.
상세하게, 본 발명에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에는 기판 위에 게이트선을 형성하는 단계; 게이트선을 덮는 게이트 절연막을 형성하는 단계; 게이트 절연막 위에 반도체 패턴을 형성하는 단계; 게이트 절연막 위에 게이트선에 교차하는 데이터선, 데이터선에 연결되어 반도체 패턴에 연결되는 소스 전극, 소스 전극에 대응하여 반도체 패턴에 연결되는 드레인 전극을 형성하는 단계; 반도체 패턴의 표면을 플라즈마 처리하는 단계; 반도체 패턴 및 데이터선, 소스 전극 및 드레인 전극을 덮는 유기막을 형성하는 단계; 유기막을 선택적으로 노광 및 현상하여, 드레인 전극을 드러내는 접촉 구멍이 있고, 상부가 요철 형상으로 패터닝되는 유기막 패턴을 형성하는 단계; 유기막 패턴 위에 접촉 구멍을 통하여 드레인 전극에 연결되는 반사 전극을 형성하는 단계를 포함한다.
여기서, 플라즈마 처리에는 불활성 기체를 플라즈마 상태로 만들어 사용하거나, 산소를 플라즈마 상태로 만들어 사용할 수 있다. 또한, 질화 규소를 플라즈마 상태로 만들어 사용할 수 있는데, 이 경우에는 2초 내지 5초 동안에 플라즈마 처리를 진행하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
다음 실험은 본 발명에 의하여 제조된 액정 표시 장치의 전기적 특성을 테스트한 결과를 설명하기 위한 것이다.
도 1은 본 발명의 실시예에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1에 도시한 기판을 절단선 Ⅱ-Ⅱ'에 따라 나타낸 단면도이다.
절연 기판(10) 위에 가로 방향으로 길게 뻗어 있는 게이트선(22), 게이트선(22)의 일단에 형성되어 게이트선(22)에 주사 신호를 전달하는 게이트 패드(24) 및 게이트선(22)으로부터 돌출되어 있는 게이트 전극(26)을 포함하는 게이트 배선(22, 24, 26)이 형성되어 있다.
게이트 배선(22, 24, 26)은 대면적 액정 표시 장치에 적용하기 위하여, 저저항 금속 물질로 형성되는 것이 유리하다. 또한, 게이트 배선(22, 24, 26)은 단일층 구조로 형성되거나, 이중층 이상의 구조로 형성될 수 있는데, 단일층 구조로 형성되는 경우에는 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금, 알루미늄 또는 알루미늄 합금, 또는, 은 또는 은 합금이 사용되며, 이중층 구조로 형성되는 경우에는 두 층 중 적어도 한 층은 저저항 금속 물질로 형성하는 것이 바람직하다.
절연 기판(10) 위에는 질화 규소 등으로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26, 27, 29)을 덮고 있다.
게이트 절연막(30) 상부에는 게이트 전극(26)에 대응하여 비정질 규소 등의 반도체로 이루어진 반도체 패턴(42)이 형성되어 있으며, 반도체 패턴(42)의 상부에는 불순물이 고농도로 도핑되어 있는 비정질 규소 등으로 이루어진 저항성 접촉 패턴(55, 56)이 각각 형성되어 있다.
게이트 절연막(30) 위에는 가로 방향으로 뻗어 있는 게이트선(22)에 교차하 여 화소 영역을 정의하는 데이터선(62), 데이터선(62)의 일단에 형성되어 데이터선(62)에 영상 신호를 전달하는 데이터 패드(64), 데이터선(62)에 연장되어 하나의 저항성 접촉층(55)에 접촉되어 있는 소스 전극(65) 및 소스 전극(65)에 대응하여 다른 하나의 저항성 접촉층(56)에 접촉되어 있는 드레인 전극(66)을 포함하는 데이터 배선(62, 64, 65, 66)이 형성되어 있다.
데이터 배선(62, 64, 65, 66)은 대면적 액정 표시 장치에 적용하기 위하여, 저저항 금속 물질로 형성되는 것이 유리하다. 또한, 데이터 배선(62, 64, 65, 66)도 게이트 배선(22, 24, 26)과 동일하게 단일층 구조로 형성되거나, 이중층 이상의 구조로 형성될 수 있는데, 단일층 구조로 형성되는 경우에는 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금, 알루미늄 또는 알루미늄 합금, 또는, 은 또는 은 합금이 사용되며, 이중층 구조로 형성되는 경우에는 두 층 중 적어도 한 층은 저저항 금속 물질로 형성하는 것이 바람직하다.
여기서, 게이트 전극(26), 반도체 패턴(42), 소스 전극(65) 및 드레인 전극(66)은 박막 트랜지스터(TFT)를 구성한다.
데이터 배선(62, 64, 65, 66) 및 박막 트랜지스터(TFT) 상부에는 유기 물질로 이루어지되, 그의 상부가 요철 형상으로 패터닝된 유기막 패턴(71)이 형성되어 있다.
그리고, 유기막 패턴(71)에는 드레인 전극(66) 및 데이터 패드(64)를 각각 드러내는 제1 및 제2 접촉 구멍(72, 74)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 제3 접촉 구멍(76)이 형성되어 있다. 이 때, 게 이트 패드(24) 및 데이터 패드(64) 주변부에는 유기막이 존재하지 않도록 유기막 패턴(71)을 형성할 수 있다.
유기막 패턴(71) 위에는 제1 접촉 구멍(72)을 통하여 드레인 전극(66)과 전기적으로 연결되는 반사 전극(82)이 화소 영역에 형성되어 있다. 반사 전극(82)은 유기막 패턴(71)의 요철 형상에 따라 그의 표면이 요철 형상을 가진다. 반사 전극(82)은 반사 특성이 우수한 금속 물질 예를 들어, 알루미늄 또는 알루미늄 합금, 혹은 은 또는 은 합금으로 형성될 수 있다.
또한, 유기막 패턴(71) 위에는 제2 접촉 구멍(74)을 통하여 데이터 패드(64)에 연결되는 보조 데이터 패드(84) 및 제3 접촉 구멍(76)을 통하여 게이트 패드(24)에 연결되는 보조 게이트 패드(86)가 형성되어 있다.
그러면, 이러한 본 발명의 실시예에 따른 액정 표시 장치의 제조 방법에 대하여 도 3a 내지 도 7b 및 앞의 도 1 및 도 2를 참조하여 상세히 설명한다.
우선, 도 3a 및 3b에 도시한 바와 같이, 절연 기판(10) 위에 알루미늄 또는 알루미늄 합금, 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금, 티타늄 또는 티타늄 합금 혹은, 탄탈륨 또는 탄탈륨 합금으로 이루어진 금속층을 증착한 후, 이 금속층을 사진 식각 공정에 의하여 패터닝하여 게이트선(22), 게이트 패드(24), 게이트 전극(26)을 포함하는 게이트 배선을 다수개 형성한다.
다음, 도 4a 및 도 4b에 도시한 바와 같이, 게이트 절연막(30), 반도체층, 불순물이 도핑된 반도체층의 삼층막을 연속하여 적층한 후, 불순물이 도핑된 반도체층 및 반도체층을 사진 식각 공정에 의하여 패터닝하여 게이트 전극(26)에 대응 하는 저항성 접촉층 패턴(52) 및 반도체 패턴(42)을 형성한다.
다음, 도 5a 및 도 5b에 도시한 바와 같이, 게이트 절연막(30) 및 반도체 패턴(42) 위에 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금, 티타늄 또는 티타늄 합금, 탄탈륨 또는 탄탈륨 합금으로 이루어진 금속층을 증착한 후, 이 금속층을 사진 식각 공정에 의하여 패터닝하여 데이터선(62), 데이터 패드(64), 소스 전극(65) 및 드레인 전극(66)을 포함하는 데이터 배선을 형성한다.
이어, 데이터 배선을 마스크로하여 저항성 접촉층 패턴(52)을 식각하여 소스 전극(65)에 접촉하는 저항성 접촉층(55)과 드레인 전극(65)에 접촉하는 저항성 접촉층(56)으로 분리한다.
다음, 도 6a 및 도 6b에 도시한 바와 같이, 데이터 배선 및 박막 트랜지스터가 형성된 기판의 표면을 플라즈마로 처리한다. 이 때, He, H2, Ar과 같은 불활성 기체 또는, O2 또는, SiNx를 플라즈마 상태로 만들어, 이 플라즈마를 사용하여 두 저항성 접촉층(55, 56) 사이에 드러나는 반도체 패턴(42) 부분을 처리한다. 이와 같은 플라즈마에 의한 반도체 패턴의 표면 처리에 의하여 박막 트랜지스터의 특성을 안정화할 수 있다. 이 때, SiNx를 이용한 플라즈마 처리는 2초 내지 5초의 짧은 시간에 진행하여 기판 위에 질화 규소막이 형성되지 않도록 하는 것이 바람직하다.
이어, 플라즈마 처리가 진행된 기판 위에 PC-455, BCB(bisbenzocyclobutene) 또는 PFCB(perfluorocyclobutene)와 같은 아크릴계 유기 물질로 이루어진 유기막을 도포한 후, 사진 식각 공정에 의하여 유기막을 패터닝하여 드레인 전극(66)을 드러 내는 제1 접촉 구멍(72), 데이터 패드(64)을 드러내는 제2 접촉 구멍(74) 및 게이트 패드(24) 위의 게이트 절연막(30) 부분을 드러내는 구멍이 있고, 상부가 요철 형상으로 패터닝되는 유기막 패턴(71)을 형성한다. 이어, 유기막 패턴(71)을 마스크로하여 게이트 패드(24) 위의 게이트 절연막(30) 부분을 식각하여, 게이트 패드(24)를 드러내는 제3 접촉 구멍(76)이 유기 보호막 패턴(71)과 게이트 절연막(300에 형성한다.
상술한 바와 같은 유기막 패턴(71)을 형성하기 위하여, 도포된 유기막에 두 번의 노광 공정을 연속 진행하는데, 제1 노광 공정을 통하여 제1 접촉 구멍(72), 게이트 패드(24) 및 데이터 패드(64)를 드러내는 제2 빛 제3 접촉 구멍(74, 76)을 정의하도록 선택 노광하고, 제2 노광 공정을 통하여 유기막의 상부가 요철 형상으로 패터닝되게 하는 통상의 엠보싱(embossing) 노광을 유기막 전체에 진행한다. 이후, 상술한 바와 같이, 두 번의 노광 공정을 연속적으로 진행한 유기막을 현상하면, 도면에 도시한 바와 같은 유기막 패턴(71)을 형성할 수 있다.
여기서, 데이터 패드(64) 및 게이트 패드(24)를 드러내는 제2 및 제3 접촉 구멍(74, 76)을 형성하는 대신에, 제1 노광 공정에서 데이터 패드(64) 부분과 게이트 패드(24) 주변부를 전부 노광하고, 후속 공정을 통하여 패드(24, 64) 부분의 유기막을 모두 제거하여 데이터 패드(64) 및 게이트 패드(24)를 모두 드러나게 할 수 있다.
다음, 다시, 도 1 및 도 2에 도시한 바와 같이, 유기막 패턴(71) 및 제1, 제2 및 제3 접촉 구멍(72, 74, 76)이 형성된 결과의 기판 위에 알루미늄 또는 알루 미늄 합금, 은 또는 은 합금과 같은 반사 특성이 우수한 금속 물질층을 증착한 후, 사진 식각 공정에 의하여 패터닝하여 제1 접촉 구멍(72)을 통하여 드레인 전극(66)에 접촉하는 반사 전극(82), 제2 접촉 구멍(74)을 통하여 데이터 패드에 접촉하는 보조 데이터 패드(84) 및 제3 접촉 구멍(76)을 통하여 게이트 패드(24)에 접촉하는 보조 게이트 패드(86)를 형성한다.
상술한 바와 같은 본 발명에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법은 데이터 배선 및 박막 트랜지스터와 반사 전극 사이에 한층의 유기막만을 형성하므로, 마스크 사용 횟수를 감소시킬 뿐만 아니라, 막 증착 및 사진 식각 공정을 줄일 수 있어서 제조 공정을 단순화할 수 있다.
도 7 및 도 8은 본 발명의 실시예에 따라 제조되되, 유기막 패턴을 PC-455를 사용하여 3.6㎛의 두께로 형성한 것이며, 게이트 절연막을 질화 규소를 사용하여 4500Å의 두께로 형성한 제1 형 반사형 액정 표시 장치의 전기적 특성을 테스트한 결과를 나타낸 것이다. 도 7은 오프 전류(Ioff) 값, 온 전류(Ion) 값, 문턱 전압(Vth) 값을 나타낸 것이고, 도 8은 온/오프 전류 특성 커브(curve)를 나타낸 것이다.
도 7 및 도 8에 도시한 바와 같이, 본 발명의 실시예에 따라 제조된 제1 형 반사형 액정 표시 장치의 전기적 특성 결과는 양호하다. 특히, 오프 전류 값에 있어서, 데이터 배선 및 박막 트랜지스터와 반사 전극의 사이에 무기 보호막 및 유기막 패턴을 형성하여 제조된 통상의 반사형 액정 표시 장치에서의 오프 전류가 10-12 ∼10-13 정도인 것을 고려할 경우, 본 발명의 실시예에 따라 제조된 반사형 액정 표시 장치가 보여 주는 오프 전류 값은 더 낮아서 소자 특성이 우수함을 알 수 있다.
도 9 및 도 10은 본 발명에 따라 제조되되, 유기막 패턴을 BCB를 사용하여 1.8㎛의 두께로 형성한 것이며, 게이트 절연막을 질화 규소를 사용하여 4500Å의 두께로 형성한 제2 형 반사형 액정 표시 장치의 전기적 특성을 테스트한 결과를 나타낸 것이다. 도 9는 오프 전류(Ioff) 값, 온 전류(Ion) 값, 문턱 전압(Vth) 값을 나타낸 것이고, 도 10은 온/오프 전류 특성 커브(curve)를 나타낸 것이다.
도 9 및 도 10에 도시한 바와 같이, 본 발명의 실시예에 따라 제조된 제2 형 반사형 액정 표시 장치의 전기적 특성 결과도 양호함을 할 수 있다.
이러한 테스트 결과를 통하여, 본 발명에 따라 플라즈마 처리 후, 단일의 유기막을 형성하여도 소자 특성이 우수한 액정 표시 장치를 제조할 수 있음을 알 수 있다.
본 발명에서는 데이터 배선 및 박막 트랜지스터와 반사 전극의 사이에 단일의 유기막만을 형성하여 반사형 액정 표시 장치용 박막 트랜지스터 기판을 제조하기 때문에 제조 공정을 단순화할 수 있다.

Claims (4)

  1. 기판 위에 게이트선을 형성하는 단계,
    상기 게이트선을 덮는 게이트 절연막, 반도체층, 불순물이 도핑된 반도체층을 증착하는 단계,
    상기 불순물이 도핑된 반도체층과 상기 반도체층을 사진 식각하여 저항성 접촉층 패턴 및 반도체 패턴을 형성하는 단계,
    상기 게이트 절연막과 상기 저항성 접촉층 패턴 위에 금속층을 증착하는 단계,
    상기 금속층을 사진 식각하여 상기 게이트선에 교차하는 데이터선, 상기 데이터선에 연결되어 상기 저항성 접촉층 패턴에 연결되는 소스 전극, 상기 소스 전극에 대응하여 상기 저항성 접촉층 패턴에 연결되는 드레인 전극을 형성하는 단계,
    상기 소스 전극과 상기 드레인 전극 사이에 노출되어 있는 상기 저항성 접촉층 패턴을 식각하여 제거하여 상기 반도체 패턴을 노출하는 단계,
    노출되어 있는 상기 반도체 패턴의 표면을 플라스마 처리하는 단계,
    상기 반도체 패턴 및 상기 데이터선, 소스 전극 및 드레인 전극을 덮는 유기막을 형성하는 단계,
    상기 유기막을 선택적으로 노광 및 현상하여, 상기 드레인 전극을 드러내는 접촉 구멍과 상기 유기막 상부 표면에 요철을 형성하는 단계,
    상기 유기막 위에 상기 접촉 구멍을 통하여 상기 드레인 전극에 연결되는 반사 전극을 형성하는 단계
    를 포함하는 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에서,
    상기 플라즈마 처리에는 불활성 기체의 플라즈마를 사용하는 반사형 액정 표 시 장치용 박막 트랜지스터 기판의 제조 방법.
  3. 제1항에서,
    상기 플라즈마 처리에는 산소를 플라즈마 상태로 만들어 사용하는 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  4. 제1항에서,
    상기 플라즈마 처리에는 질화 규소를 플라즈마 상태로 만들어 사용하는 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1020010032976A 2001-06-12 2001-06-12 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 KR100806887B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010032976A KR100806887B1 (ko) 2001-06-12 2001-06-12 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010032976A KR100806887B1 (ko) 2001-06-12 2001-06-12 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20020094638A KR20020094638A (ko) 2002-12-18
KR100806887B1 true KR100806887B1 (ko) 2008-02-22

Family

ID=27708846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010032976A KR100806887B1 (ko) 2001-06-12 2001-06-12 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR100806887B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267912A (ja) * 1993-03-15 1994-09-22 Matsushita Electric Ind Co Ltd 薄膜の加工方法、容量素子の製造方法及び半導体装置の製造方法
JPH1090721A (ja) * 1996-09-19 1998-04-10 Nec Corp 反射型液晶表示装置およびその製造方法
JPH11233780A (ja) * 1998-02-16 1999-08-27 Matsushita Electric Ind Co Ltd 半導体素子の製造方法と液晶表示パネル
KR20000050881A (ko) * 1999-01-15 2000-08-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20010017526A (ko) * 1999-08-12 2001-03-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267912A (ja) * 1993-03-15 1994-09-22 Matsushita Electric Ind Co Ltd 薄膜の加工方法、容量素子の製造方法及び半導体装置の製造方法
JPH1090721A (ja) * 1996-09-19 1998-04-10 Nec Corp 反射型液晶表示装置およびその製造方法
JPH11233780A (ja) * 1998-02-16 1999-08-27 Matsushita Electric Ind Co Ltd 半導体素子の製造方法と液晶表示パネル
KR20000050881A (ko) * 1999-01-15 2000-08-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20010017526A (ko) * 1999-08-12 2001-03-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Also Published As

Publication number Publication date
KR20020094638A (ko) 2002-12-18

Similar Documents

Publication Publication Date Title
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
US7504290B2 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
KR100686228B1 (ko) 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
USRE40028E1 (en) Liquid crystal display device and method of manufacturing the same
KR100403935B1 (ko) 패턴형성방법 및 박막트랜지스터의 제조방법
US5998230A (en) Method for making liquid crystal display device with reduced mask steps
JP4131297B2 (ja) 液晶表示装置の製造方法
KR20020010212A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US6972820B2 (en) Method of manufacturing array substrate for liquid crystal display device
KR20000033047A (ko) 박막트랜지스터의제조방법
US7605416B2 (en) Thin film translator array panel and a method for manufacturing the panel
US6746887B1 (en) Method of preventing a data pad of an array substrate from overetching
KR100475111B1 (ko) 액정표시장치의 제조방법
KR20010010117A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100601168B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100806887B1 (ko) 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP4152396B2 (ja) 薄膜トランジスタアレイの製造方法
KR100623981B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100796747B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100590755B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100720085B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR101337134B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 포함하는 평판 표시장치 및 평판 표시 장치의 제조 방법
KR20070076620A (ko) 표시 기판의 제조방법
KR100670050B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100476048B1 (ko) 박막 트랜지스터 액정표시소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120215

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee