KR100623981B1 - 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents
액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100623981B1 KR100623981B1 KR1019990028822A KR19990028822A KR100623981B1 KR 100623981 B1 KR100623981 B1 KR 100623981B1 KR 1019990028822 A KR1019990028822 A KR 1019990028822A KR 19990028822 A KR19990028822 A KR 19990028822A KR 100623981 B1 KR100623981 B1 KR 100623981B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- layer
- data line
- semiconductor layer
- line
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 32
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000010410 layer Substances 0.000 claims abstract description 149
- 239000010408 film Substances 0.000 claims abstract description 84
- 239000004065 semiconductor Substances 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 40
- 239000011241 protective layer Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 29
- 238000002161 passivation Methods 0.000 claims description 21
- 230000001681 protective effect Effects 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 17
- 238000002834 transmittance Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 238000007373 indentation Methods 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
절연 기판 위에 제1 방향으로 길게 형성되어 있으며 2개가 1조를 이루는 게이트선, 1조를 이루는 2개의 게이트선을 연결하는 게이트선 연결부, 게이트선에 연결되어 있는 게이트 전극, 게이트선의 일단에 형성되어 있는 게이트 패드를 포함하는 게이트 배선이 형성되어 있고, 게이트 절연막이 게이트 배선을 덮고 있으며, 게이트 절연막 위에 제1 방향과 다른 제2 방향으로 길게 형성되어 있는 반도체층이 형성되어 있다. 제2 방향으로 길게 형성되어 있는 데이터선, 데이터선에 연결되어 있는 소스 전극, 데이터선과 분리되어 소스 전극과 대향하고 있는 드레인 전극 및 데이터선의 일단에 형성되어 있는 데이터 패드를 포함하는 데이터 배선이 반도체층의 위에 형성되어 있으며, 드레인 전극의 일부와 데이터 패드의 일부를 제외한 데이터 배선과 소스 전극과 드레인 전극 사이의 반도체층을 보호막이 덮고 있으며, 화소 전극이 드레인 전극과 연결되어 게이트선 및 게이트선 연결부와 일부가 중첩되어 있는 구조의 액정 표시 장치용 박막 트랜지스터 기판에 있어서, 게이트 절연막은 데이터선과 화소 전극 사이의 절연 기판을 노출시키는 개구부를 가지도록 형성한다. 이상과 같은 구조로 액정 표시 장치용 박막 트랜지스터 기판을 제조함으로써 제조 공정을 단순화함과 동시에 데이터선과 화소 전극간의 단락이나 이웃하는 화소 전극 사이의 단락을 방지할 수 있다.
액정표시장치, 박막트랜지스터기판, 광마스크, 감광막, 개구부
Description
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 2는 도 1의 Ⅱ-Ⅱ'선에 대한 단면도이고,
도 3a는 본 발명의 실시예에 따라 박막 트랜지스터 기판을 제조하는 첫 번째 단계에서의 기판의 배치도이고,
도 3b는 도 3a는 Ⅲb-Ⅲb'선에 대한 단면도이고,
도 4a은 도 3a 및 도3b의 다음 단계에서의 기판의 배치도이고,
도 4b는 도 4a의 Ⅳb-Ⅳb'선에 대한 단면도이고,
도 5는 Ⅳb-Ⅳb'선에 대한 단면도로서 도 4b의 다음 단계에서의 기판과 광마스크를 정렬한 상태의 도면이고,
도 6, 7, 8, 9 및 10은 모두 Ⅳb-Ⅳb'선에 대한 단면도로서 도 5의 다음 단계의 제조 과정을 순서대로 나타내는 도면이다.
본 발명은 액정 표시 장치에 관한 것으로서, 특히 액정 표시 장치용 박막 트랜지스터 기판에 관한 것이다.
액정 표시 장치는 일반적으로 공통 전극과 컬러 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.
두 장의 기판 중에서 액정 표시 장치용 박막트랜지스터 기판은 본 출원인의 대한민국 특허출원 제95-189호에서와 같이, 기판 위에 형성되어 있는 박막 트랜지스터와 이에 의하여 제어되는 화소 전극을 기본 구조로 한다.
이 특허출원에서와 같이 박막 트랜지스터 기판은 여러 층에 걸친 박막의 성막 및 사진 식각 공정을 통하여 제조하며, 사진 식각 회수가 그 제조 공정의 숫자를 대표한다. 따라서, 얼마나 적은 수의 사진 식각 공정을 통하여 얼마나 안정된 소자를 형성하는지가, 앞의 제95-189호에서도 나타난 바와 같이, 제조 원가를 결정하는 중요한 요소이다.
사진 식각 공정의 수를 감소시키기 위하여 감광막 도포 후 부분에 따라 빛의 노광량을 달리함으로써 감광막을 위치에 따라 다른 두께를 가지도록 패터닝한 다음, 이 감광막 패턴을 식각 마스크로 하여 그 하부의 수 개의 박막을 동시에 패터닝하는 방법을 사용한다.
그런데 이와 같은 방법을 사용하여 박막 트랜지스터 기판을 제조하는 경우에는 식각을 충분히 오랫동안 하여 패턴의 경계를 분명히 하기 어렵기 때문에 데이터선 하부의 반도체층이 데이터선 주변부에 넓게 잔류할 수 있다. 이 반도체층 잔류부가 화소 전극과 연결되면 화소 전극과 데이터선이 단락되어 화소 불량을 유발한다. 또한 화소 전극 형성시에 식각이 완전치 못하여 ITO(indium tin oxide) 등의 화소 전극 형성 물질이 잔류함으로써 화소 전극과 데이터선을 단락시키는 경우도 발생한다.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정을 단순화하여 제조 원가를 낮추고 수율도 높이는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 액정 표시 장치용 박막 트랜지스터 기판의 데이터선과 화소 전극 사이의 단락을 방지하는 것이다.
이러한 과제를 해결하기 위하여 본 발명에서는 화소 전극과 데이터선 사이의 게이트 절연막에 기판을 노출시키는 개구부를 형성한다.
구체적으로는, 절연 기판 위에 제1 방향으로 길게 형성되어 있으며 2개가 1조를 이루는 게이트선, 1조를 이루는 2개의 게이트선을 연결하는 게이트선 연결부, 게이트선에 연결되어 있는 게이트 전극, 게이트선의 일단에 형성되어 있는 게이트 패드를 포함하는 게이트 배선이 형성되어 있고, 게이트 절연막이 게이트 배선을 덮고 있으며, 게이트 절연막 위에 제1 방향과 다른 제2 방향으로 길게 형성되어 있는 반도체층이 형성되어 있다. 제2 방향으로 길게 형성되어 있는 데이터선, 데이터선에 연결되어 있는 소스 전극, 데이터선과 분리되어 소스 전극과 대향하고 있는 드레인 전극 및 데이터선의 일단에 형성되어 있는 데이터 패드를 포함하는 데이터 배선이 반도체층의 위에 형성되어 있으며, 드레인 전극의 일부와 데이터 패드의 일부를 제외한 데이터 배선과 소스 전극과 드레인 전극 사이의 반도체층을 보호막이 덮고 있으며, 화소 전극이 드레인 전극과 연결되어 게이트선 및 게이트선 연결부와 일부가 중첩되어 있는 구조의 액정 표시 장치용 박막 트랜지스터 기판에 있어서, 게이트 절연막은 데이터선과 화소 전극 사이의 절연 기판을 노출시키는 개구부를 가지도록 형성한다.
이 때, 게이트 절연막은 서로 인접하고 있으며 게이트선 연결부에 의하여 연결되어 있지 않은 두 개의 게이트선 사이의 절연 기판을 노출시키는 개구부를 가질 수 있고, 반도체층과 데이터 배선 사이에 형성되어 있으며 데이터 배선과 동일한 경계선을 가지는 접촉층을 더 포함할 수 있으며, 소스 전극은 만입부를 가지며 드레인 전극은 만입부에 드리워지는 것이 바람직하다. 또한 게이트 패드를 덮는 보조 게이트 패드와 데이터 패드를 덮는 보조 데이터 패드를 더 포함할 수 있고, 보조 게이트 패드 및 보조 데이터 패드는 ITO로 형성할 수 있다.
이러한 구조의 액정 표시 장치용 박막 트랜지스터 기판은 다음과 같은 과정을 통하여 제조한다.
절연 기판 위에 제1 방향으로 길게 형성되어 있는 게이트선, 게이트선에 연결되어 있는 게이트 전극, 게이트선의 일단에 형성되어 있는 게이트 패드를 포함하 는 게이트 배선을 형성하는 단계, 게이트 배선 위에 게이트 절연막, 반도체층, 접촉층 및 금속층을 차례로 적층하는 단계, 금속층과 접촉층을 함께 패터닝하여 제2 방향으로 길게 형성되어 있는 데이터선, 데이터선에 연결되어 있는 소스 전극, 데이터선과 분리되어 소스 전극과 대향하고 있는 드레인 전극 및 데이터선의 일단에 형성되어 있는 데이터 패드를 포함하는 데이터 배선과 그 하부의 접촉층 패턴을 형성하는 단계, 데이터 배선 위에 보호막을 적층하는 단계, 보호막, 반도체층 및 게이트 절연막을 함께 패터닝하여, 드레인 전극의 일부와 데이터 패드의 일부를 제외한 데이터 배선과 소스 전극과 드레인 전극 사이의 반도체층을 덮는 보호막 패턴과 그 하부의 반도체층 패턴을 형성하고 게이트 절연막에 데이터선 양측으로 절연 기판을 드러내는 제1 개구부를 형성하는 단계, 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 과정을 통하여 액정 표시 장치용 박막 트랜지스터 기판을 제조한다.
이 때, 게이트선은 인접한 2개가 1조를 이루어 서로 연결되도록 형성하며, 게이트 절연막에 제1 개구부를 형성하는 단계에서 서로 인접하며 1조를 이루지 않는 게이트선 사이의 절연 기판을 노출시키는 제2 개구부를 더 형성할 수 있다. 보호막, 반도체층 및 게이트 절연막을 함께 패터닝하는 단계에서 게이트 패드를 노출시키는 제1 접촉구와 데이터 패드를 노출시키는 제2 접촉구와 드레인 전극을 노출시키는 제3 접촉구를 형성할 수 있다.
또한, 보호막, 반도체층 및 게이트 절연막을 함께 패터닝하는 단계는 보호막 위에 감광막을 적층하는 단계, 감광막을 광투과량을 3단 이상으로 달리할 수 있는 마스크를 사용하여 노광하는 단계, 감광막을 현상하여 제1 부분, 제1 부분보다 두꺼운 제2 부분 및 제2 부분보다 두꺼운 제3 부분을 가지는 감광막 패턴을 형성하는 단계, 감광막 패턴과 함께 보호막, 반도체층 및 게이트 절연막을 식각하는 단계를 포함할 수 있으며, 감광막 패턴과 함께 보호막, 반도체층 및 게이트 절연막을 식각하는 단계는 제1 부분 및 그 하부의 보호막, 반도체층, 게이트 절연막을 동시에 식각하는 단계, 제2 부분을 애싱하여 제거하는 단계, 보호막 및 게이트 절연막에 대한 식각률이 반도체층에 대한 식각률보다 큰 식각 조건을 사용하여 제2 부분 하부의 보호막과 제1 부분 하부의 게이트 절연막을 식각하는 단계, 반도체층에 대한 식각률이 게이트 절연막에 대한 식각률보다 큰 식각 조건을 사용하여 제2 부분 하부의 상기 반도체층을 식각하는 단계를 포함할 수 있다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1의 Ⅱ-Ⅱ'선에 대한 단면도이다.
먼저, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리부덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(24), 인접한 두 개의 게이트선(22)을 연결하고 있는 게이트선 연결부(23) 및 게이트선의 일부인 박막 트랜지 스터의 게이트 전극(26)을 포함한다. 이 때, 게이트선(22)은 2개씩 1조로 묶여 게이트선 연결부(23)에 의하여 연결되어 있다.
게이트 배선(22, 23, 24, 26)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층이 그 예이다.
게이트 배선(22, 23, 24, 26) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 23, 24, 26)을 덮고 있다. 여기서, 게이트 절연막(30)에는 게이트 패드(24)를 드러내는 제1 접촉구(33)와 게이트선 연결부(23)와 인접한 부분의 기판(10)을 드러내는 제1 개구부(31) 및 이웃하고 있으며 서로 연결되어 있지 않은 두 게이트선(22) 사이의 기판(10)을 드러내는 제2 개구부(32)가 형성되어 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 44, 48)이 형성되어 있다. 이 때, 반도체 패턴(42, 44, 48)은 세로 방향으로 길게 뻗어 있는 데이터선부 반도체층(42), 데이터선부 반도체 패턴(42)에 돌기로 형성되어 있는 채널부 반도체 패턴(48) 및 데이터 패드부 반도체 패턴(44)으로 이루어져 있다.
반도체 패턴(42, 44, 48) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑 되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴(52, 54, 55, 56)이 형성되어 있다.
접촉층 패턴(52, 54, 55, 56)의 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선(62, 64, 65, 66)이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(64), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65) 및 데이터선(62)과 분리되어 있으며 소스 전극(65)과 대향하고 있는 드레인 전극(66)으로 이루어져 있다. 이 때, 소스 전극(65)은 중앙에 U자형 만입부를 가지고 있으며 드레인 전극(66)은 이 만입부에 드리워져 있다.
데이터 배선(62, 64, 65, 66)도 게이트 배선(22, 23, 24, 26)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.
접촉층 패턴(52, 54, 55, 56)은 그 하부의 반도체 패턴(42, 44, 48)과 그 상부의 데이터 배선(62, 64, 65, 66)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66)과 동일한 경계선을 가진다.
드레인 전극(66) 및 데이터 패드(64)를 드러내는 접촉구(81, 84) 부분을 제외한 데이터 배선(62, 64, 65, 66) 및 반도체 패턴(42, 44, 48)은 보호막 패턴(80)으로 덮여 있다. 보호막 패턴(80)은 반도체 패턴(42, 44, 48)과 동일한 경계선을 가진다. 이 때, 하나의 데이터선(62)과 그에 연결되어 있는 소스 전극(65) 및 이 소스 전극(65)에 대향하는 드레인 전극(66)을 덮고 있는 보호막 패턴(80)은 그 이웃의 데이터선(62)과 그에 연결되어 있는 소스 전극(65) 및 대향 드레인 전극(66)을 덮고 있은 보호막 패턴(80)과 분리되어 있다. 따라서, 보호막 패턴(80)과 동일한 경계선을 가지는 반도체층 패턴(42, 44, 48)도 데이터선(62) 별로 분리되어 있다. 또한 게이트 패드(24) 주변에는 보호막 패턴(80)이 형성되어 있지 않다. 그러나 게이트 패드(24) 주변에도 보호막 패턴(80)을 형성하고 게이트 패드(24)를 노출시키는 접촉구를 형성하는 것도 가능하다. 보호막(80)은 질화규소나 아크릴계 유기 절연 물질 등으로 형성할 수 있으며, 반도체 패턴(42, 44, 48) 중에서 적어도 채널부 반도체 패턴(48)을 덮어 보호하는 역할을 한다.
게이트선(22) 및 데이터선(62)으로 둘러싸인 영역의 게이트 절연막(30) 위에는 화소 전극(71)이 형성되어 있다. 화소 전극(71)은 접촉구(81)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하며, ITO(indium tin oxide) 따위의 투명한 도전 물질로 만들어진다. 한편, 게이트 패드(24) 및 데이터 패드(64) 위에는 접촉구(33, 84)를 통하여 각각 이들과 연결되는 보조 게이트 패드(73) 및 보조 데이터 패드(74)가 형성되어 있으며, 이들은 패드(24, 64)와 외부 회로 장치와의 접착성을 보완하고 패드(24, 64)를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
여기에서는 화소 전극(71)의 재료의 예로 투명한 ITO를 들었으나, 반사형 액 정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
이제, 본 발명의 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 3a 내지 도 10과 앞서의 도 1 및 도 2를 참고로 하여 상세히 설명한다.
먼저, 도 3a 내지 3b에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 첫째 마스크를 이용하여 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트선 연결부(23), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 게이트 배선을 형성한다.
다음, 도 4a 및 4b에 도시한 바와 같이, 게이트 절연막(30), 반도체층(40), 접촉층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 1,500 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 금속 따위로 이루어진 도전체층(60)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한다. 이어, 제2 마스크를 사용하여 도전체층(60) 및 그 아래의 접촉층(50)을 패터닝하여 데이터선(62), 데이터 패드(64), 소스 전극(65), 드레인 전극(66)을 포함하는 데이터 배선과 그 하부의 접촉층 패턴(52, 54, 55, 56)을 형성한다.
다음, 질화규소를 CVD 방법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 3,000 Å 이상의 두께를 가지는 보호막(80)을 형성한 후 제3 마스크를 사용하여 보호막(80)과 반도체층(40) 및 게이트 절연막(30)을 패터닝하여 접촉구(33, 81, 84)과 제1 및 제2 개구부(31, 32)를 포함하는 이들의 패턴을 형성한다. 이를 위하여 부분에 따라 두께가 다른 감광막 패턴을 형성하고 이를 식각 마스크로 하여 하부의 막들을 건식 식각하는데, 이를 도 5 내지 도 6을 통하여 상세히 설명한다.
먼저, 보호막(80) 위에 감광막(PR), 바람직하게는 양성의 감광막을 5,000 Å 내지 30,000 Å의 두께로 도포한 후, 제3 마스크(500)를 통하여 노광한다. 노광 후의 감광막(PR)은 도 5에서 보는 바와 같이, 부분적으로 고분자가 분해된 정도가 다르다. 즉, 빛에 노출되지 않은 A 부분은 고분자가 거의 분해되지 않은 상태로 남아 있고, 빛에 노출된 부분 중에서 노광량이 적었던 C 부분은 표면으로부터 일정 깊이까지만이 빛에 반응하여 고분자가 분해되고 그 밑으로는 고분자가 그대로 남아 있으나 노광량이 많았던 B 부분은 하부까지 모두 빛에 반응하여 고분자가 분해되어 있다.
이를 위하여, 도 5에 나타낸 바와 같이 광마스크를 정렬하고 노광을 실시한다. 즉, 빛에 노출되는 부분(B, C) 중에서 C 부분은 투과율 조절막(510)만이 형성되어 있는 부분과 대응시키고 B 부분은 투과율 조절막(510)도 형성되어 있지 않은 부분과 대응시키며, 나머지 빛에 노출되지 않는 부분(A)은 투과율 조절막(510)과 불투명막(530)이 모두 형성되어 있는 부분과 대응시킨다.
한편, 본 실시예에서는 투과율 조절막(510)과 불투명막(520)을 사용하여 마스크(500)의 광투과율을 3단계로 분해하였으나 투과율 조절막(510)이나 불투명막(520)에 슬릿 또는 모자이크 패턴을 형성함으로써 광투과율을 4단계 이상으로 분해할 수도 있다. 이를 통하여 금속 배선에 의한 광반사 또는 감광막의 평탄화 현상으로 인한 감광막의 두께 불균일화를 방지할 수 있다.
또 본 실시예에서는 양성의 감광막을 사용하였지만, 현상 후에 빛에 노출되는 부분이 남게 되는 음성의 감광막을 사용할 수도 있다.
이러한 방법으로 감광막(PR)을 노광한 후 현상하면 도 6과 같은 감광막 패턴이 만들어진다. 즉, 데이터 배선(62, 64, 65, 66) 상부와 소스 전극(65)과 드레인 전극(66) 사이의 반도체층 패턴(48) 상부에는 두꺼운 감광막이 형성되어 있는 부분(A)이 형성되어 있으며, 게이트 패드(24)와 데이터 패드(64) 및 드레인 전극(66) 상부의 일부와 데이터선(62) 상부의 두꺼운 감광막의 좌우 측면 및 이웃하고 있으며 서로 연결되어 있지 않은 게이트선 사이에는 감광막이 형성되어 있지 않은 부분(B)이 있으며, 기타 부분(C)에는 얇은 감광막이 형성되어 있다.
이때, 감광막(PR)의 얇은 부분의 두께는 최초 두께의 약 1/4 내지 1/7 수준 즉 350 Å 내지 10,000 Å 정도, 더욱 바람직하게는, 1,000 Å 내지 6,000 Å가 되도록 하는 것이 좋다.
이어, 건식 식각 방법으로 감광막 패턴(PR) 및 그 하부의 막들, 즉 보호막(80), 반도체층(40) 및 게이트 절연막(30)에 대한 식각을 진행한다.
이때, 앞서 언급한 것처럼, 감광막 패턴(PR) 중 A 부분은 완전히 제거되지 않고 남아 있어야 하고, B 부분의 보호막(80), 반도체층(40) 및 게이트 절연막(30)이 제거되어야 하고, C 부분에서는 보호막(80)과 반도체층(40)만을 제거하고 게이트 절연막(30)은 제거되지 않아야 하며, C 부분의 드레인 전극(66) 상부에는 보호막(80)만 제거되어야 한다.
이를 위해서는 감광막 패턴(PR)과 그 하부의 막들을 동시에 식각할 수 있는 건식 식각 방법을 사용하는 것이 바람직하다. 즉, 적절한 건식 식각 방법을 사용하면, 감광막이 없는 B 부분의 보호막(80), 반도체층(40) 및 게이트 절연막(30)의 3개층과 C 부분에서는 얇은 두께의 감광막, 보호막(80) 및 반도체층(40)의 3개층을 동시에 식각할 수 있다. 단, 드레인 전극(66) 부분과 데이터 패드(64) 부분에서는 도전체층(60)이 제거되지 않도록 도전체층(60)과는 식각 선택성이 있는 조건을 택하여야 하며, 이때 감광막 패턴(PR)의 A 부분도 어느 정도 두께까지 식각된다.
또한, C 부분에서 얇은 두께의 감광막, 보호막(80) 및 반도체층(40)의 3개층을 동시에 식각할 때, 얇은 두께의 감광막이 불균일한 두께로 남아 게이트 절연막(30)의 상부에 반도체층(40)의 일부가 잔류할 수 있다. 이를 방지하기 위하여 감광막 패턴(PR)과 그 하부의 막들을 여러 단계로 나누어 식각할 수 있다. 이에 대하여 상세하게 설명하기로 한다.
우선, 도 7에 나타낸 바와 같이, 건식 식각 방법으로 감광막 패턴(PR)으로 가리지 않는 보호막(80) 및 그 하부의 막들, 즉 반도체층(40) 및 게이트 절연막(30)에 대한 식각을 진행하여 데이터 패드(64)를 드러낸다. 이때, 건식 식각 조건에서 감광막의 소모량을 조절하여 얇은 두께의 감광막(C) 하부의 보호막(80)이 드러나지 않도록 한다. 여기서, 게이트 패드(24) 상부에는 도 7에서 보는 바와 같이 게이트 절연막(30)을 일부 남길 수 있으며, 완전히 제거할 수도 있다. 여기서, 건식 식각 기체는 SF6+N2 또는 SF6+HCl 등을 사용한다.
다음 애싱 공정을 실시하여 도 8에서 보는 바와 같이 C 부분의 보호막(80) 상부에 잔류하는 감광막을 제거한다. 이때, C 부분에서 감광막이 불균일한 두께로 남아 감광막이 잔류할 수도 있으므로 애싱 공정을 충분히 진행하여 C 부분에 감광 막을 완전히 제거하도록 한다. 여기서, 애싱 공정에서 감광막을 제거하는 기체로는 N6+O2 또는 Ar+O2 등을 사용하는 것이 바람직하다. 이렇게 하면, 도 6에서 얇은 두께의 감광막이 불균일한 두께로 형성되더라도 C 부분에서 감광막을 완전히 제거할 수 있다.
이어, 도 9에서 보는 바와 같이, 반도체층(40)과 보호막(80)에 대한 식각 선택비가 우수한 조건을 선택하여 감광막 패턴(PR)을 마스크로 하여 드러난 보호막(80) 및 게이트 절연막(30)을 제거하여 C 부분의 반도체층(40)을 드러내는 동시에 드레인 전극(66) 및 게이트 패드(24)를 드러낸다. 반도체층(40)과 보호막(80)에 대한 식각 선택비가 우수한 조건을 만들기 위하여 O2 또는 CF4를 다량으로 포함시키는 것이 바람직하며. 건식 식각 기체로는 SF6+N2, SF6+O2, CF4+O2, CF4+CHF3+O2 등을 사용하는 것이 바람직하다.
다음, 도 10에서 보는 바와 같이, 비정질 규소층만을 식각하는 조건을 선택하여 노출된 반도체층(40)을 식각하여 반도체 패턴(42, 48)을 완성한다. 이때 비정질 규소층을 식각하는 기체로는 Cl2+O2 또는 SF6+HCl+O2+Ar 등을 사용하는 것이 바람직하다.
이렇게 하면, 한번의 사진 식각 공정을 통하여 게이트 패드(24)와 데이터 패드(64)를 노출시키는 접촉구(33, 84)와 데이터선(62) 양측의 기판(10)을 노출시키는 제1 개구부(31) 및 인접하고 있으며 서로 연결되어 있지 않은 두 게이트선(22) 사이 부분의 기판(10)을 노출시키는 제2 개구부(32)를 형성함과 동시에 반도체 패턴(42, 44, 48) 및 보호막 패턴(80)을 형성할 수 있다.
이 때 제1 및 제2 개구부(31, 32)를 게이트 절연막(30)에 형성하는 것은 데이터선부 반도체 패턴(42)이 데이터선(62) 주변부로 지나치게 넓게 잔류하여 화소 전극(71)과 연결됨으로써 화소 전극(71)과 데이터선(62)을 단락시키는 것을 방지하기 위함이다. 또한 개구부(31, 32)를 형성해 둠으로써 화소 전극(71) 형성 과정에서 잔류하는 ITO 등의 화소 전극 물질로 인해 이웃하는 화소 전극(71)이 단락되는 것을 방지하는 역할도 한다. 즉, 깊은 골을 형성함으로써 ITO 등이 잔류하더라도 이 부분에서 단절될 수 있도록 한 것이다.
마지막으로, 남아 있는 A 부분의 감광막 패턴을 제거하고, 도 2 내지 도 4에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층을 증착하고 제4 마스크를 사용하여 식각하여 화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(86)를 형성한다.
이상과 같은 구조로 액정 표시 장치용 박막 트랜지스터 기판을 제조함으로써 제조 공정을 단순화함과 동시에 데이터선과 화소 전극간의 단락이나 이웃하는 화소 전극 사이의 단락을 방지할 수 있다.
Claims (11)
- 절연 기판,상기 절연 기판 위에 형성되어 있으며, 제1 방향으로 길게 형성되어 있으며 2개가 1조를 이루는 게이트선, 상기 1조를 이루는 2개의 게이트선을 연결하는 게이트선 연결부, 상기 게이트선에 연결되어 있는 게이트 전극, 상기 게이트선의 일단에 형성되어 있는 게이트 패드를 포함하는 게이트 배선,상기 게이트 배선을 덮고 있는 게이트 절연막,상기 게이트 절연막 위에 형성되어 있으며 상기 제1 방향과 다른 제2 방향으로 길게 형성되어 있는 반도체층,상기 반도체층 위에 형성되어 있는 접촉층,상기 접촉층 위에 형성되어 있으며 상기 제2 방향으로 길게 형성되어 있는 데이터선, 상기 데이터선에 연결되어 있는 소스 전극, 상기 데이터선과 분리되어 상기 소스 전극과 대향하고 있는 드레인 전극 및 상기 데이터선의 일단에 형성되어 있는 데이터 패드를 포함하는 데이터 배선,상기 드레인 전극의 일부와 상기 데이터 패드의 일부를 제외한 상기 데이터 배선과 상기 소스 전극과 드레인 전극 사이의 상기 반도체층을 덮고 있는 보호막,상기 드레인 전극과 연결되어 있으며 상기 게이트선 및 상기 게이트선 연결부와 일부가 중첩되어 있는 화소 전극을 포함하는 액정 표시 장치용 박막 트랜지스터 기판에 있어서,상기 게이트 절연막은 상기 데이터선과 상기 화소 전극 사이의 상기 절연 기판을 노출시키는 개구부를 가지며, 상기 접촉층은 상기 데이터 배선과 동일한 경계선을 가지는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서,상기 게이트 절연막은 서로 인접하고 있으며 상기 게이트선 연결부에 의하여 연결되어 있지 않은 두 개의 상기 게이트선 사이의 상기 절연 기판을 노출시키는 개구부를 가지는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.
- 삭제
- 제1항 또는 제2항에서,상기 소스 전극은 만입부를 가지며 상기 드레인 전극은 상기 만입부에 드리워져 있는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항 또는 제2항에서,상기 게이트 패드를 덮는 보조 게이트 패드와 상기 데이터 패드를 덮는 보조 데이터 패드를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제5항에서,상기 화소 전극, 보조 게이트 패드 및 보조 데이터 패드는 ITO로 이루어지는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.
- 절연 기판 위에 제1 방향으로 길게 형성되어 있는 게이트선, 상기 게이트선에 연결되어 있는 게이트 전극, 상기 게이트선의 일단에 형성되어 있는 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,상기 게이트 배선 위에 게이트 절연막, 반도체층, 접촉층 및 금속층을 차례로 적층하는 단계,상기 금속층과 접촉층을 함께 패터닝하여 상기 제1 방향과 다른 제2 방향으로 길게 형성되어 있는 데이터선, 상기 데이터선에 연결되어 있는 소스 전극, 상기 데이터선과 분리되어 상기 소스 전극과 대향하고 있는 드레인 전극 및 상기 데이터선의 일단에 형성되어 있는 데이터 패드를 포함하는 데이터 배선과 그 하부의 접촉층 패턴을 형성하는 단계,상기 데이터 배선 위에 보호막을 적층하는 단계,상기 보호막, 반도체층 및 게이트 절연막을 함께 패터닝하여, 상기 드레인 전극의 일부와 상기 데이터 패드의 일부를 제외한 상기 데이터 배선과 상기 소스 전극과 드레인 전극 사이의 상기 반도체층을 덮는 보호막 패턴과 그 하부의 반도체층 패턴을 형성하고 상기 게이트 절연막에 상기 데이터선 양측으로 상기 절연 기판을 드러내는 제1 개구부를 형성하는 단계,상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제7항에서,상기 게이트선은 인접한 2개가 1조를 이루어 서로 연결되도록 형성하며, 상기 게이트 절연막에 상기 제1 개구부를 형성하는 단계에서 서로 인접하며 1조를 이루지 않는 게이트선 사이의 상기 절연 기판을 노출시키는 제2 개구부를 형성하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제7항 또는 제8항에서,상기 보호막, 반도체층 및 게이트 절연막을 함께 패터닝하는 단계에서 상기 게이트 패드를 노출시키는 제1 접촉구와 상기 데이터 패드를 노출시키는 제2 접촉구와 상기 드레인 전극을 노출시키는 제3 접촉구를 형성하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제7항 또는 제8항에서,상기 보호막, 반도체층 및 게이트 절연막을 함께 패터닝하는 단계는상기 보호막 위에 감광막을 적층하는 단계,상기 감광막을 광투과량을 3단 이상으로 달리할 수 있는 마스크를 사용하여 노광하는 단계,상기 감광막을 현상하여 제1 부분, 상기 제1 부분보다 두꺼운 제2 부분 및 상기 제2 부분보다 두꺼운 제3 부분을 가지는 감광막 패턴을 형성하는 단계,상기 감광막 패턴과 함께 상기 보호막, 반도체층 및 게이트 절연막을 식각하는 단계를 포함하는 액정표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제10항에서,상기 감광막 패턴과 함께 상기 보호막, 반도체층 및 게이트 절연막을 식각하는 단계는상기 제1 부분 및 그 하부의 상기 보호막, 반도체층, 게이트 절연막을 동시에 식각하는 단계,상기 제2 부분을 애싱하여 제거하는 단계,상기 보호막 및 게이트 절연막에 대한 식각률이 상기 반도체층에 대한 식각률보다 큰 식각 조건을 사용하여 상기 제2 부분 하부의 상기 보호막과 상기 제1 부분 하부의 상기 게이트 절연막을 식각하는 단계,상기 반도체층에 대한 식각률이 상기 게이트 절연막에 대한 식각률보다 큰 식각 조건을 사용하여 상기 제2 부분 하부의 상기 반도체층을 식각하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990028822A KR100623981B1 (ko) | 1999-07-16 | 1999-07-16 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990028822A KR100623981B1 (ko) | 1999-07-16 | 1999-07-16 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010010116A KR20010010116A (ko) | 2001-02-05 |
| KR100623981B1 true KR100623981B1 (ko) | 2006-09-13 |
Family
ID=19602244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990028822A KR100623981B1 (ko) | 1999-07-16 | 1999-07-16 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100623981B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101287215B1 (ko) | 2006-11-28 | 2013-07-16 | 엘지디스플레이 주식회사 | Ｔｆｔ 어레이 기판 및 그 제조방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100720099B1 (ko) * | 2001-06-21 | 2007-05-18 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
| KR100469345B1 (ko) * | 2001-11-22 | 2005-02-02 | 엘지.필립스 엘시디 주식회사 | 액정 디스플레이 패널 제조방법 |
| KR100869740B1 (ko) * | 2002-08-17 | 2008-11-21 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101219142B1 (ko) * | 2005-02-07 | 2013-01-07 | 삼성디스플레이 주식회사 | 표시장치 및 이의 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970071090A (ko) * | 1996-04-22 | 1997-11-07 | 쯔지 하루오 | 액티브 매트릭스 기판 및 그 제조 방법 |
| KR980010567A (ko) * | 1996-07-30 | 1998-04-30 | 김광호 | 액정표시장치의 화소 결함 수리 방법 |
-
1999
- 1999-07-16 KR KR1019990028822A patent/KR100623981B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970071090A (ko) * | 1996-04-22 | 1997-11-07 | 쯔지 하루오 | 액티브 매트릭스 기판 및 그 제조 방법 |
| KR980010567A (ko) * | 1996-07-30 | 1998-04-30 | 김광호 | 액정표시장치의 화소 결함 수리 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101287215B1 (ko) | 2006-11-28 | 2013-07-16 | 엘지디스플레이 주식회사 | Ｔｆｔ 어레이 기판 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010010116A (ko) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060128047A1 (en) | Array substrate for liquid crystal display device and manufacturing method thereof | |
| KR20060135995A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20070000025A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR100709704B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP4238960B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100558714B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100309925B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크 | |
| KR100623982B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100543042B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR101228538B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR100623981B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100508034B1 (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
| KR100603847B1 (ko) | 액정 표시장치 및 액정 표시장치 제조방법 | |
| KR101480007B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100590755B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100796747B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR100720085B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100695295B1 (ko) | 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법 | |
| KR100709710B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20010017526A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100625030B1 (ko) | 액정표시소자의 제조방법 | |
| KR20020043860A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR100816334B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100601167B1 (ko) | 박막의사진식각방법및이를이용한액정표시장치용박막트랜지스터기판의제조방법 | |
| KR100729768B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110816 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20120814 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |