KR100508034B1 - 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 - Google Patents
박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 Download PDFInfo
- Publication number
- KR100508034B1 KR100508034B1 KR10-1998-0050880A KR19980050880A KR100508034B1 KR 100508034 B1 KR100508034 B1 KR 100508034B1 KR 19980050880 A KR19980050880 A KR 19980050880A KR 100508034 B1 KR100508034 B1 KR 100508034B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- gate
- pad
- layer
- thin film
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000010409 thin film Substances 0.000 title claims description 73
- 238000005530 etching Methods 0.000 title claims description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 47
- 238000002834 transmittance Methods 0.000 claims abstract description 44
- 230000002093 peripheral effect Effects 0.000 claims abstract description 37
- 230000001681 protective effect Effects 0.000 claims abstract description 36
- 239000004020 conductor Substances 0.000 claims abstract description 26
- 238000000059 patterning Methods 0.000 claims abstract description 16
- 238000001312 dry etching Methods 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract 5
- 239000010408 film Substances 0.000 claims description 119
- 238000003860 storage Methods 0.000 claims description 19
- 238000002161 passivation Methods 0.000 claims description 15
- 238000000206 photolithography Methods 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims 4
- 238000009413 insulation Methods 0.000 claims 1
- 239000011368 organic material Substances 0.000 claims 1
- 239000012780 transparent material Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 105
- 239000003990 capacitor Substances 0.000 description 23
- 239000011651 chromium Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 229910052804 chromium Inorganic materials 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 206010012735 Diarrhoea Diseases 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
마스크 수를 줄이는 액정 표시 장치의 제조 방법. 화면 표시부와 주변부를 포함하는 기판 위에 화면 표시부의 게이트선 및 게이트 전극과 주변부의 게이트 패드를 포함하는 게이트 배선을 형성하고, 게이트 절연막, 반도체층, 중간층 및 도전체층을 연속 증착한 다음 도전체층과 중간층을 패터닝하여 화면 표시부의 데이터선 및 소스/드레인 전극과 주변부의 데이터 패드를 포함하는 데이터 배선과 그 하부의 중간층 패턴을 형성한다. 보호막을 증착한 후 그 위에 양성의 감광막을 도포한다. 화면 표시부의 투과율과 주변부의 투과율이 다른 하나 이상의 마스크를 통하여 감광막에 빛을 조사한 후 현상하여 두께가 다른 감광막 패턴을 형성한다. 여기에서 화면 표시부의 감광막 패턴은 두께가 얇은 부분과 두꺼운 부분으로 이루어지며, 주변부의 감광막 패턴은 두께가 두꺼운 부분과 없는 부분으로 이루어진다. 건식 식각 방법으로 사용하여, 주변부에서는 감광막이 없는 부분, 즉 게이트 패드 위의 보호막, 반도체층, 게이트 절연막과 데이터 패드 위의 보호막을 제거함과 동시에 화면 표시부에서는 감광막이 두꺼운 부분, 즉 드레인 전극 일부를 제외한 데이터 배선을 덮는 부분과 소스 및 드레인 전극 사이를 덮는 부분의 보호막은 남겨두고 나머지 부분의 얇은 감광막과 그 하부의 보호막 및 반도체층을 제거한다. 마지막으로 화소 전극과 보조 게이트 패드 및 보조 데이터 패드를 형성한다.
Description
본 발명은 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치는 두 장의 기판으로 이루어지며, 이 기판 중 하나 또는 양쪽 모두에 전기장을 발생시키는 두 종류의 전극이 형성되어 이들 전극에 인가되는 전압을 조절함으로써 화상을 표시하는 장치이다.
두 장의 기판 중에서 액정 표시 장치용 박막트랜지스터 기판은 본 발명자의 대한민국 특허출원 제95-189호에서와 같이, 기판 위에 형성되어 있는 박막 트랜지스터와 이에 의하여 제어되는 화소 전극을 기본 구조로 한다.
이 특허출원에서와 같이 박막 트랜지스터 기판은 여러 층에 걸친 박막의 성막 및 사진 식각 공정을 통하여 제조하며, 사진 식각 회수가 그 제조 공정의 숫자를 대표한다. 따라서, 얼마나 적은 수의 사진 식각 공정을 통하여 얼마나 안정된 소자를 형성하는지가, 앞의 제95-189호에서도 나타난 바와 같이, 제조 원가를 결정하는 중요한 요소이다.
그런데, 실제로 액정 표시장치의 기판을 완성하기 위하여서는 각각의 박막 트랜지스터에 전기적인 신호를 전달하기 위한 배선들이 필요하고 각 배선들을 외부의 구동 회로에 전기적으로 접속시키기 위한 패드가 반드시 필요하기 때문에, 패드를 포함한 제조 공정을 제시하여야 한다. 그러나, 특허출원 제95-189호는 박막 트랜지스터만을 제조하는 공정에 대해서 기재하고 있다.
또 다른 종래 기술로서, A TFT Manufactured by 4 Masks Process with New Photolithography (Chang Wook Han 등, Proceedings of The 18th International Display Research Conference Asia Display 98, p. 1109-1112, 1998. 9.28-10.1)(이하 "아시아 디스플레이"라 함)에 4 장의 마스크를 이용하여 박막 트랜지스터를 제조하는 방법이 기재되어 있다. 그러나, 여기에서도 패드에 대한 언급이 없다. 한편, 화소에 인가된 전압을 오랫동안 보존하기 위하여 유지 축전기를 형성하는 경우가 일반적이며, 유지 축전기는 게이트 전극 및 게이트선과 동일한 층으로 만들어진 유지 용량 전극과 보호막 위에 형성된 화소 전극을 중첩시켜 만든다. 그런데, 여기에서 유지 용량 전극은 게이트 절연막, 반도체층 및 보호막으로 덮여 있으며, 화소 전극은 하부의 게이트 절연막 없이 직접 기판 위에 형성되어 있기 때문에, 화소 전극을 유지 용량 전극과 중첩시키기 위해서는 화소 전극을 기판 바로 위에서부터 게이트 절연막, 반도체층 및 보호막으로 이루어진 삼층막 위에 바로 올려야 하기 때문에 단차가 심해져 단선이 생길 우려가 있다.
한편, 제95-189호에 나타난 바와 같이, 종래의 일반적인 사진 식각 공정은 감광막을 두 부분, 즉 빛에 조사되는 부분과 그렇지 아니한 부분으로 나누어 노광시킨 후 현상함으로써, 감광막이 아예 없거나 일정한 두께로 존재하며, 이에 따라 식각 깊이도 일정하다. 그러나, "아시아 디스플레이"에는 특정 부분에만 그리드(grid)가 있는 마스크를 써서 양의 감광막을 노광함으로써, 그리드 부분으로 조사되는 빛이 양을 줄여 다른 부분보다 두께가 작은 부분이 있는 감광막 패턴을 형성하는 기술이 기재되어 있다. 이러한 상태에서 식각을 하면 감광막 하부막들의 식각 깊이가 달라지게 되는 것이다.
이와 같이, 제95-189호의 경우에 사용한 종래의 식각 공정은 하나의 사진 식각 공정에서 식각 깊이를 조절할 수 없는 문제점이 있고, 아시아 디스플레이의 경우에는 그리드 마스크로서 처리할 수 있는 영역이 한정되어 있어 광범위한 영역을 처리할 수 없거나, 설사 할 수 있다 하더라도 전체적으로 균일한 식각 깊이를 갖도록 처리하는 데는 어려움이 있다.
또한, 미국특허 제4,231,811호, 제5,618,643호, 제4,415,262호 및 일본국 특허공개공보 소화61-181130호 등에도 그리드 광마스크를 이용하여 노광하거나, 광마스크의 차단층 두께를 조절하여 투과율을 다르게 함으로써 형성된 감광막의 두께차를 이용하는 이온 주입 및 박막 식각 방법 등이 공지되어 있으나 이들 또한 동일한 문제점을 가지고 있다.
본 발명이 이루고자 하는 기술적 과제는 박막의 새로운 사진 식각 방법을 제시하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정을 단순화하여 제조 원가를 낮추고 수율도 높이는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 넓은 면적을 서로 다른 깊이로 식각하면서도 하나의 식각 깊이에 대해서는 균일한 식각 깊이를 갖도록 하는 것이다.
본 발명은 위와 같은 과제를 해결하기 위하여, 게이트 패드를 드러내는 접촉창을 최소한 하나 이상의 다른 박막과 함께 패터닝한다.
본 발명에 다르면, 화면 표시부와 주변부를 포함하는 기판 위에 화면 표시부의 게이트선 및 게이트 전극과 주변부의 게이트 패드를 포함하는 게이트 배선을 형성하고, 그 위에 게이트 절연막 패턴을 형성한다. 게이트 절연막 패턴 위에 반도체층 패턴을 형성하고, 그 위에 접촉층 패턴을 형성한 후, 그 위에 화면 표시부의 데이터선과 소스 및 드레인 전극과 주변부의 데이터 패드를 포함하는 데이터 배선을 형성한다. 채널 보호막 패턴을 형성하고 드레인 전극과 연결되는 화소 전극을 형성한다. 여기에서 게이트 절연막 패턴 형성 단계에서 화면 표시부를 패터닝하기 위한 제1 광마스크와 제1 광마스크와 투과율이 다르며 주변부를 패터닝하기 제2 광마스크를 이용하여 노광하며, 게이트 절연막 패턴은 위의 다른 패턴 중 적어도 어느 하나와 함께 한 번의 식각 공정으로 형성한다.
이 과정에서 사용하는 감광막은 양성 감광막인 것이 바람직하며, 제1 광마스크의 투과율은 제2 광마스크의 투과율의 20 % 내지 60 %인 것이 좋다.
제1 및 제2 광마스크는 각각 기판과 기판 위에 형성되어 있는 불투명한 패턴층과 적어도 패턴층으로 덮여 있지 않은 기판 위에 형성되어 있는 펠리클을 포함하며, 제1 및 제2 광마스크의 투과율 차이는 상기 제1 및 제2 광마스크의 펠리클의 투과율을 조절함으로써 조절될 수 있다.
제1 및 제2 광마스크는 하나의 마스크를 이루며 이 때 이 마스크는 높이가 다른 두 개의 패턴층을 형성하여 투과율 차이를 줄 수도 있다. 또한 이러한 투과율 차이는 노광에 사용되는 광원의 분해능 이하의 크기를 가지는 슬릿이나 격자 모양의 미세 패턴을 형성함으로써 조절할 수도 있다.
본 발명에 따른 박막의 사진 식각 방법에서는 적어도 두 개의 구역을 포함하는 기판 위에 적어도 하나의 박막을 형성하고, 박막 위에 감광막을 도포한다. 서로 다른 투과율을 갖는 펠리클을 포함하는 적어도 2개 이상의 광마스크를 이용하여 두 구역을 각각 노광한 후, 감광막을 현상하여 부분에 따라 높이가 다른 감광막 패턴을 형성한다. 마지막으로, 감광막 및 박막에 대하여 한 번의 식각을 행하여 박막 패턴을 형성한다.
이때, 식각은 건식 식각을 이용할 수 있으며, 감광막은 양성 감광막인 것이 바람직하다.
이러한 사진 식각 방법을 이용하여 액정 표시 장치의 박막 트랜지스터 및 패드를 형성할 수 있다.
구체적으로는, 화면 표시부와 주변부를 포함하는 기판 위에 화면 표시부의 게이트선 및 게이트 전극과 상기 주변부의 게이트 패드를 포함하는 게이트 배선을 형성하고, 게이트 배선 위에 게이트 절연막, 반도체층, 접촉층, 도전체층을 연속하여 증착한다. 도전체층과 접촉층을 사진 식각하여 화면 표시부의 데이터선과 소스 및 드레인 전극과 주변부의 데이터 패드를 포함하는 데이터 배선 및 그 하부의 접촉층 패턴을 형성하고, 그 위에 보호 절연막을 증착한다.
상기 보호 절연막 위에 감광막을 도포하고, 화면 표시부를 패터닝하기 위한 제1 광마스크와 제1 마스크와 투과율이 다르며 주변부를 형성하기 위한 제2 광마스크를 이용하여 감광막을 노광한 후, 현상하여 두께가 다른 감광막 패턴을 형성한다. 한 번의 식각 공정을 통하여 화면 표시부의 보호 절연막 및 그 하부의 반도체층을 패터닝하여 보호막 패턴 및 반도체층 패턴을 형성함과 동시에 주변부의 보호 절연막, 반도체층 및 게이트 절연막을 패터닝하여 게이트 패드를 드러내는 제1 접촉창을 형성한다. 마지막으로 드레인 전극에 전기적으로 연결되는 화소 전극을 형성한다.
여기에서 데이터 패드 위의 보호 절연막을 제거하여 데이터 패드를 드러내는 제2 접촉창을 제1 접촉창 형성 시에 동시에 형성할 수도 있다.
또한, 화소 전극을 형성할 때, 제1 및 제2 접촉창을 통하여 게이트 패드 및 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 형성할 수도 있다.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다.
본 실시예는 이러한 목적을 달성하기 위하여, 게이트 패드를 드러내는 접촉창을 다른 하나 혹은 복수의 박막과 동시에 패터닝하되, 화면 표시부에서는 다른 박막만 패터닝하고 게이트 절연막을 남기고 게이트 패드부에서는 게이트 절연막을 완전히 제거한다.
먼저, 도 1 내지 도 5를 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1에 도시한 바와 같이, 하나의 절연 기판에 동시에 여러 개의 액정 표시 장치용 패널 영역이 만들어진다. 예를 들면, 도 1에서와 같이, 유리 기판(1) 하나에 4 개의 액정 표시 장치용 패널 영역(110, 120, 130, 140)이 만들어지며, 만들어지는 패널이 박막 트랜지스터 패널인 경우, 패널 영역(110, 120, 130, 140)은 다수의 화소로 이루어진 화면 표시부(111, 121, 131, 141)와 주변부(112, 122, 132, 142)를 포함한다. 화면 표시부(111, 121, 131, 141)에는 주로 박막 트랜지스터, 배선 및 화소 전극 등이 행렬의 형태로 반복적으로 배치되어 있고, 주변부(112, 122, 132, 142)에는 구동 소자들과 연결되는 요소 즉, 패드와 기타 정전기 보호 회로 등이 배치된다.
그런데, 이러한 액정 표시 장치를 형성할 때에는 통상 스테퍼(stepper) 노광기를 사용하며, 이 노광기를 사용할 때에는 화면 표시부(111, 121, 131, 141) 및 주변부(112, 122, 132, 142)들을 여러 구역으로 나누고, 구역 별로 동일한 마스크 또는 다른 광마스크를 사용하여 박막 위에 코팅된 감광막을 노광하고, 노광한 후 기판 전체를 현상하여 감광막 패턴을 만든 후, 하부의 박막을 식각함으로써 특정 박막 패턴을 형성한다. 이러한 박막 패턴을 반복적으로 형성함으로써 액정 표시 장치용 박막 트랜지스터 기판이 완성되는 것이다.
도 2는 도 1에서 하나의 패널 영역에 형성된 액정 표시 장치용 박막 트랜지스터 기판의 배치를 개략적으로 나타낸 배치도이다.
도 2에서와 같이 선(1)으로 둘러싸인 화면 표시부에는 다수의 박막 트랜지스터(3)와 각각의 박막 트랜지스터(3)에 전기적으로 연결되어 있는 화소 전극(82)과 게이트선(22) 및 데이터선(62)을 포함하는 배선 등이 형성되어 있다. 화면 표시부 바깥의 주변부에는 게이트선(22) 끝에 연결된 게이트 패드(24)와 데이터선(62) 끝에 연결된 데이터 패드(64)가 배치되어 있고, 정전기 방전으로 인한 소자 파괴를 방지하기 위하여 게이트선(22) 및 데이터선(62)을 각각 전기적으로 연결하여 등전위로 만들기 위한 게이트선 단락대(shorting bar)(4) 및 데이터선 단락대(5)가 배치되어 있으며, 게이트선 단락대(4) 및 데이터선 단락대(5)는 단락대 연결부(6)를 통하여 전기적으로 연결되어 있다. 이 단락대(4, 5)는 나중에 제거되며, 이들을 제거할 때 기판을 절단하는 선이 도면 부호 2이다. 설명하지 않은 도면 부호 7은 접촉창으로서 게이트선 단락대(4) 및 데이터선 단락대(5)와 절연막(도시하지 않음)을 사이에 두고 있는 단락대 연결부(6)를 연결하기 위하여 절연막에 뚫려 있다.
도 3 내지 도 5는 도 3에서 화면 표시부의 박막 트랜지스터와 화소 전극 및 배선과 주변부의 패드들을 확대하여 도시한 것으로서, 도 3은 배치도이고, 도 4 및 도 5는 도 3에서 Ⅳ-Ⅳ' 선과 Ⅴ-Ⅴ' 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(24) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26)을 포함한다.
게이트 배선(22, 24, 26)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층이 그 예이다.
게이트 배선(22, 24, 26) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.
접촉층 패턴(55, 56, 58) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(64), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(62, 64, 65)와 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 게이트선(22)의 위에 위치하여 중첩되어 있는 유지 축전기용 도전체 패턴(68)도 포함한다. 유지 축전기용 도전체 패턴(68)은 후술할 화소 전극(82)과 연결되어 유지 축전기를 이룬다. 그러나, 화소 전극(82)과 게이트선(22)의 중첩만으로도 충분한 크기의 유지 용량을 얻을 수 있으면 유지 축전기용 도전체 패턴(68)을 형성하지 않을 수도 있다.
데이터 배선(62, 64, 65, 66, 68)도 게이트 배선(22, 24, 26)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.
접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 64, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도전체 패턴(68)과 동일하다.
한편, 반도체 패턴(42, 48)은 데이터 배선(62, 64, 65, 66, 68) 및 접촉층 패턴(55, 56, 57)과 유사한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)은 유지 축전기용 도전체 패턴(68) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 64, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다. 한편, 반도체 패턴(42)은 주변부로도 연장되어 주변부 전체에 걸쳐 형성되어 있다.
데이터선부(62, 64, 65) 및 드레인 전극(66)과 반도체 패턴(42)은 보호막(70)으로 덮여 있으며, 보호막(70)은 드레인 전극(66) 및 데이터 패드(64)를 드러내는 접촉창(71, 73)을 가지고 있다. 보호막(70)은 또한 게이트 절연막(30) 및 반도체 패턴(42)과 함께 게이트 패드(24)를 드러내는 접촉창(72)을 가지고 있으며, 게이트선(22) 중에서 데이터선(62)과 중복되는 부분을 제외한 나머지 부분은 덮고 있지 않다. 보호막(70)은 질화규소나 아크릴계 따위의 유기 절연 물질로 이루어질 수 있으며, 반도체 패턴(42) 중에서 적어도 소스 전극(65)과 드레인 전극(66) 사이에 위치하는 채널 부분을 덮어 보호하는 역할을 한다.
게이트선(22) 및 데이터선(62)으로 둘러싸인 영역의 게이트 절연막(30) 위에는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 접촉창(71)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하며, ITO(indium tin oxide) 따위의 투명한 도전 물질로 만들어진다. 화소 전극(82)은 또한 유지 축전기용 도전체 패턴(68) 위로도 연장되어 물리적, 전기적으로 연결되어 있으며 이에 따라 유지 축전기용 도전체 패턴(68)과 그 하부의 게이트선(22)과 유지 축전기를 이룬다. 한편, 게이트 패드(24) 및 데이터 패드(64) 위에는 접촉창(72, 73)을 통하여 각각 이들과 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(86)가 형성되어 있으며, 이들은 패드(24, 64)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
여기에서는 화소 전극(82)의 재료의 예로 투명한 ITO를 들었으나, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
그러면, 본 발명의 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 6a 내지 도 13b와 앞서의 도 3 내지 도 5를 참고로 하여 상세히 설명한다.
먼저, 도 6a 내지 6c에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 첫째 마스크를 이용하여 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 게이트 배선을 형성한다.
다음, 도 7a 및 7b에 도시한 바와 같이, 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 1,500 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 금속 따위의 도전체층(60)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한다. 이어, 제2 마스크를 사용하여 도전체층(60) 및 그 아래의 중간층(50)을 패터닝하여 데이터선(62), 데이터 패드(64), 소스 전극(65) 등 데이터선부와 그 하부의 데이터선부 중간층 패턴(55), 드레인 전극(66)과 그 하부의 드레인 전극용 도전체 패턴(56) 및 유지 축전기용 도전체 패턴(68)과 그 하부의 유지 축전기용 중간층 패턴(58)을 형성한다.
도 8a, 도 13a 및 도 13c에 도시한 바와 같이 질화규소를 CVD 방법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 3,000 Å 이상의 두께를 가지는 보호막(70)을 형성한 후 제3 마스크를 사용하여 보호막(70)과 반도체층(40) 및 게이트 절연막(30)을 패터닝하여 접촉창(71, 72, 73)을 포함하는 이들의 패턴을 형성한다. 이때, 주변부(P)에서는 게이트 패드(24) 위의 보호막(70), 반도체층(40) 및 게이트 절연막(30)을 제거하지만[데이터 패드(64) 위의 보호막(70)도 제거] 화면 표시부(D)에서는 보호막(70)과 반도체층(40)만을 제거하여[드레인 전극(66) 위의 보호막(70)도 제거] 필요한 부분에만 채널이 형성되도록 반도체층 패턴을 형성해야 한다. 이를 위하여 부분에 따라 두께가 다른 감광막 패턴을 형성하고 이를 식각 마스크로 하여 하부의 막들을 건식 식각하는데, 이를 도 8b 내지 도 13c를 통하여 상세히 설명한다.
먼저, 보호막(70) 위에 감광막(PR), 바람직하게는 양성의 감광막을 5,000 Å 내지 30,000 Å의 두께로 도포한 후, 제3 마스크(300, 410, 420)를 통하여 노광한다. 노광 후의 감광막(PR)은 도 8a 및 8b에서 보는 바와 같이, 화면 표시부(D)와 주변부(P)가 다르다. 즉, 화면 표시부(D)의 감광막(PR) 중에서 빛에 노출된 부분(C)은 표면으로부터 일정 깊이까지만이 빛에 반응하여 고분자가 분해되고 그 밑으로는 고분자가 그대로 남아 있으나, 주변부(P)의 감광막(PR)은 이와는 달리 빛에 노출된 부분(B)은 하부까지 모두 빛에 반응하여 고분자가 분해된 상태가 된다. 여기에서, 화면 표시부(D)나 주변부(P)에서 빛에 노출되는 부분(C, B)은 보호막(70)이 제거될 부분이다.
이를 위해서는 화면 표시부(D)에 사용하는 마스크(300)와 주변부(P)에 사용하는 마스크(410, 420)의 구조를 변경하는 방법을 사용할 수 있으며, 여기에서는 세 가지 방법을 제시한다.
도 9a 및 도 9b에 도시한 바와 같이, 마스크(300, 400)는 통상 기판(310, 410)과 그 위의 크롬 따위로 이루어진 불투명한 패턴층(320, 420), 그리고 패턴층(320, 420) 및 노출된 기판(310, 410)을 덮고 있는 펠리클(pellicle)(330, 430)로 이루어지는데, 화면 표시부(D)에 사용되는 마스크(300)의 펠리클(330)의 광 투과율이 주변부(P)에 사용되는 마스크(400)의 펠리클(430)의 광 투과율보다 낮도록 하는 것이다. 펠리클(330)의 투과율이 펠리클(430)의 투과율의 10 % 내지 80 %, 바람직하게는 20 % 내지 60 % 정도의 범위에 있도록 하는 것이 바람직하다.
다음은, 도 10a 및 도 10b에 도시한 바와 같이, 화면 표시부(D)의 마스크(300)에는 전면에 걸쳐 크롬층(350)을 약 100 Å 내지 300 Å의 두께로 남겨 투과율을 낮추고, 주변부(P)의 마스크(400)에는 이러한 크롬층을 남기지 않는 것이다. 이때, 화면 표시부(D)에 사용되는 마스크(300)의 펠리클(340)은 주변부(P)의 펠리클(430)과 동일한 투과율을 가지도록 할 수 있다.
여기에서 위의 두 가지 방법을 혼용하여 사용할 수 있음은 물론이다.
위의 두 가지 예에서는 스테퍼를 사용한 분할 노광의 경우에 적용할 수 있는 것으로서 화면 표시부(D)와 주변부(P)가 다른 마스크를 사용하여 노광되기 때문에 가능한 것이다. 이렇게 분할 노광하는 경우에는 이외에도 화면 표시부(D)와 주변부(P)의 노광 시간을 다르게 함으로써 두께를 조절할 수도 있다.
그러나, 화면 표시부(D)와 주변부(P)를 분할 노광하지 않고 하나의 마스크를 사용하여 노광할 수도 있으며 이 경우 적용될 수 있는 마스크의 구조를 도 11을 참고로 하여 상세히 설명한다.
도 11에 도시한 바와 같이 마스크(500)의 기판(510) 위에는 투과율 조절막(550)이 형성되어 있으며 투과율 조절막(550) 위에 패턴층(520)이 형성되어 있다. 투과율 조절막(550)은 화면 표시부(D)에서는 패턴층(520) 하부뿐 아니라 전면에 걸쳐 형성되어 있지만 주변부(P)에서는 패턴층(550) 하부에만 형성되어 있다. 결국 기판(510) 위에는 높이가 다른 두 개 이상의 패턴이 형성되어 있는 셈이 된다.
물론, 주변부(P)에도 투과율 조절막을 둘 수 있으며, 이 경우 주변부(P)의 투과율 조절막의 투과율은 화면 표시부(P)의 투과율 조절막(550)의 투과율보다 높은 투과율을 가져야 한다.
이러한 투과율 조절막(550)을 가지는 광마스크(500)를 제조할 때에는, 먼저 기판(500) 위에 투과율 조절막(550)과, 이 투과율 조절막(550)과 식각비가 다른 패턴층(520)을 연속하여 적층한다. 전면에 걸쳐 감광막(도시하지 않음)을 도포하고 노광, 현상한 후 감광막을 식각 마스크로 하여 패턴층(520)을 식각한다. 남은 감광막을 제거한 후 다시 주변부(P)의 접촉창에 대응하는 위치의 투과율 조절막을 노출시키는 새로운 감광막 패턴(도시하지 않음)을 형성한 다음, 이를 식각 마스크로 하여 투과율 조절막(550)을 식각함으로써 광마스크(500)를 완성한다.
이와 같은 방법 이외에도 광원의 분해능보다 작은 크기의 슬릿(slit)이나 격자 모양의 미세 패턴을 가지는 마스크를 사용하여 투과율을 조절할 수도 있다.
그런데, 감광막(PR) 중 하부에 반사율이 높은 금속층, 즉 게이트 배선(22, 24, 26)이나 데이터 배선(62, 64, 65, 66, 68)이 있는 부분은 반사된 빛으로 인하여 노광시 다른 부분보다 빛의 조사량이 많아질 수 있다. 이를 방지하기 위하여 하부로부터의 반사광을 차단하는 층을 두거나 착색된 감광막(PR)을 사용할 수 있다.
이러한 방법으로 감광막(PR)을 노광한 후, 현상하면 도 12a 및 도 12b에서와 같은 감광막 패턴(PR)이 만들어진다. 즉, 게이트 패드(24), 데이터 패드(64) 및 드레인 전극(66) 일부 위에는 감광막이 형성되어 있지 않고, 게이트 패드(24)와 데이터 패드(64)를 제외한 모든 주변부(P)와 화면 표시부(D)에서 데이터선부(62, 64, 65) 및 드레인 전극(66)과 둘 사이의 반도체층(40)의 상부에는 두꺼운 감광막(A)이 형성되어 있으며 화면 표시부(D)에서 기타 부분에는 얇은 감광막(B)이 형성되어 있다.
이때, 감광막(PR)의 얇은 부분의 두께는 최초 두께의 약 1/4 내지 1/7 수준 즉 350 Å 내지 10,000 Å 정도, 더욱 바람직하게는, 1,000 Å 내지 6,000 Å가 되도록 하는 것이 좋다. 한 예를 들면, 감광막(PR)의 최초 두께는 25,000 Å 내지 30,000 Å으로 하고, 화면 표시부(D)의 투과율을 30 %로 하여 얇은 감광막의 두께가 3,000 Å 내지 5,000 Å가 되도록 할 수 있다. 그러나 남기는 두께는 건식 식각의 공정 조건에 따라 결정되어야 하므로, 이러한 공정 조건에 따라 마스크의 펠리클, 잔류 크롬층의 두께 또는 투과율 조절막의 투과율이나 노광 시간 등을 조절하여야 한다.
이러한 얇은 두께의 감광막은 통상적인 방법으로 감광막을 노광, 현상한 후 리플로우를 통하여 형성할 수도 있다.
이어, 건식 식각 방법으로 감광막 패턴(PR) 및 그 하부의 막들, 즉 보호막(70), 반도체층(40) 및 게이트 절연막(30)에 대한 식각을 진행한다.
이때, 앞서 언급한 것처럼, 감광막 패턴(PR) 중 A 부분은 완전히 제거되지 않고 남아 있어야 하고, B 부분 하부의 보호막(70), 반도체층(40) 및 게이트 절연막(30)이 제거되어야 하며, C 부분 하부에서는 보호막(70)과 반도체층(40)만을 제거하고 게이트 절연막(30)은 제거되지 않아야 한다.
이를 위해서는 감광막 패턴(PR)과 그 하부의 막들을 동시에 식각할 수 있는 건식 식각 방법을 사용하는 것이 바람직하다. 즉, 건식 식각 방법을 사용하면, 도 13a 및 13b에 도시한 것처럼, 감광막이 없는 B 부분 하부의 보호막(70), 반도체층(40) 및 게이트 절연막(30)의 3개층과 C 부분에서는 얇은 두께의 감광막, 보호막(70) 및 반도체층(40)의 3개층을 동시에 식각할 수 있다. 단, 화면 표시부(D)의 드레인 전극(66) 부분과 주변부(P)의 데이터 패드(64) 부분, 그리고 유지 축전기용 도전 패턴(68)이 형성될 부분에서는 도전체층(60)이 제거되지 않도록 도전체층(60)과는 식각 선택성이 있는 조건을 택하여야 하며, 이때 감광막 패턴(PR)의 A 부분도 어느 정도 두께까지 식각된다.
따라서, 한 번의 마스크 공정과 건식 식각 방법을 통하여 화면 표시부(D)에서는 보호막(70)과 반도체층(40)만을 제거하여 접촉창(71)과 반도체 패턴(42, 48)을 형성하고, 주변부(P)에서는 보호막(70), 반도체층(40) 및 게이트 절연막(30)을 모두 제거하여 접촉창(72, 73)을 형성할 수 있다.
마지막으로, 남아 있는 A 부분의 감광막 패턴을 제거하고, 도 3 내지 도 5에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층을 증착하고 제4 마스크를 사용하여 식각하여 화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(86)를 형성한다.
이와 같이 본 실시예에서는 게이트 패드(24)를 드러내는 접촉창(72)을 보호막 패턴(70) 및 반도체 패턴(42, 48)과 함께 하나의 마스크를 사용하여 형성하는 경우를 설명하고 있으나 접촉창(72)은 이외에 다른 막을 패터닝할 때 함께 형성할 수도 있으며 이는 당업자로서 당연히 생각할 수 있는 범주에 있다. 특히 본 발명은 건식 식각 방법으로 식각되는 박막의 패터닝에 특히 유효한 방법이다.
또한, 본 실시예에서는 넓은 면 모양의 화소 전극이 있는 경우를 예를 들고 있으나, 화소 전극이 줄 모양으로 만들어질 수도 있으며, 화소 전극과 함께 액정 분자들을 구동하는 공통 전극이 화소 전극과 동일한 기판에 형성될 수도 있다.
이상에서와 같이 본 발명은 박막의 새로운 사진 식각 방법을 통하여 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정 수를 줄이고, 공정을 단순화하여 제조 원가를 낮추고 수율도 높여준다. 또한, 넓은 면적을 서로 다른 깊이로 식각하면서도 하나의 식각 깊이에 대해서는 균일한 식각 깊이를 가질 수 있도록 한다.
도 1은 본 발명의 실시예에 따라 액정 표시 장치용 박막 트랜지스터 기판을 제조하기 위한 기판을 영역을 구분하여 도시한 도면이고,
도 2는 본 발명의 실시예에 따라 하나의 액정 표시 장치용 박막 트랜지스터 기판의 형성된 소자 및 배선을 개략적으로 도시한 배치도이고,
도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도로서, 도 2에서 하나의 화소와 패드들을 중심으로 확대한 도면이고,
도 4 및 도 5는 도 3에 도시한 박막 트랜지스터 기판을 Ⅳ-Ⅳ' 선 및 Ⅴ-Ⅴ'선을 따라 잘라 도시한 단면도이고,
도 6a는 본 발명의 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 6b 및 6c는 각각 도 4a에서 Ⅳb-Ⅳb' 선 및 Ⅳc-Ⅳc' 선을 따라 잘라 도시한 단면도이며,
도 7a는 도 6a 내지 6c 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 7b 및 7c는 각각 도 7a에서 Ⅶb-Ⅶb' 선 및 Ⅶc-Ⅶc' 선을 따라 잘라 도시한 단면도이며,
도 8a는 도 7a 내지 7c 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 8b 및 8c는 각각 도 8a에서 Ⅷb-Ⅷb' 선 및 Ⅷc-Ⅷc' 선을 따라 잘라 도시한 단면도이며,
도 9a 및 9b, 도 10a 및 10b와 도 11은 각각 도 8a 내지 8c의 단계에서 사용되는 광마스크의 구조를 도시한 단면도이고,
도 12a 및 12b는 각각 도 8a에서 Ⅷb-Ⅷb' 선 및 Ⅷc-Ⅷc' 선을 따라 잘라 도시한 단면도로서, 도 8b 및 도 8c 다음 단계에서의 단면도이며,
도 13a 및 13b는 각각 도 8a에서 Ⅷb-Ⅷb' 선 및 Ⅷc-Ⅷc' 선을 따라 잘라 도시한 단면도로서, 도 12a 및 도 12a 다음 단계에서의 단면도이다.
Claims (27)
- 화면 표시부와 주변부를 포함하는 기판 위에 상기 화면 표시부의 게이트선 및 게이트 전극과 상기 주변부의 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,상기 게이트 배선 위에 게이트 절연막 패턴을 형성하는 단계,상기 게이트 절연막 패턴 위에 반도체층 패턴을 형성하는 단계,상기 반도체층 패턴 위에 접촉층 패턴을 형성하는 단계,상기 접촉층 패턴 위에 상기 화면 표시부의 데이터선과 소스 및 드레인 전극과 상기 주변부의 데이터 패드를 포함하는 데이터 배선을 형성하는 단계,채널 보호막 패턴을 형성하는 단계, 그리고상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며,상기 게이트 절연막 패턴 형성 단계에서 상기 화면 표시부를 패터닝하기 위한 제1 광마스크와 상기 제1 광마스크와 투과율이 다르며 상기 주변부를 패터닝하기 제2 광마스크를 이용하여 노광하며,상기 게이트 절연막 패턴은 상기 반도체층 패턴, 상기 접촉층 패턴, 상기 데이터 배선, 상기 채널 보호막 패턴 및 상기 화소 전극 중 적어도 어느 하나와 함께 한 번의 식각 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 게이트 절연막 패턴은 양성 감광막을 이용하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제2항에서,상기 제1 광마스크의 투과율은 상기 제2 광마스크의 투과율의 20 % 내지 60 %인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 제1 및 제2 광마스크는 각각 기판과 상기 기판 위에 형성되어 있는 불투명한 패턴층과 적어도 상기 패턴층으로 덮여 있지 않은 상기 기판 위에 형성되어 있는 펠리클을 포함하며, 상기 제1 및 제2 광마스크의 투과율 차이는 상기 제1 및 제2 광마스크의 펠리클의 투과율을 조절함으로써 조절되는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 제1 및 제2 광마스크는 하나의 마스크를 이루며 상기 마스크는 기판과 상기 기판 위에 형성되어 있는 제1 패턴층과 상기 기판 위에 형성되어 있으며 상기 제1 패턴층과 높이가 다른 제2 패턴층을 포함하며, 상기 제1 및 제2 광마스크의 투과율 차이는 상기 제1 및 제2 패턴층의 높이차로 인하여 생기는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 제1 및 제2 광마스크의 투과율 차이는 상기 노광에 사용되는 광원의 분해능 이하의 크기를 가지는 슬릿이나 격자 모양의 미세 패턴을 형성함으로써 조절하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 적어도 두 개의 구역을 포함하는 기판 위에 적어도 하나의 박막을 형성하는 단계,상기 박막 위에 감광막을 도포하는 단계,서로 다른 투과율을 갖는 펠리클을 포함하는 적어도 2개 이상의 광마스크를 이용하여 상기 구역들을 각각 노광하는 단계,상기 감광막을 현상하여 부분에 따라 높이가 다른 감광막 패턴을 형성하는 단계,상기 감광막 및 박막에 대하여 한 번의 식각을 행하는 단계를 포함하는 박막의 사진 식각 방법.
- 제7항에서,상기 식각 단계는 건식 식각을 이용하는 박막의 사진 식각 방법.
- 제8항에서,상기 감광막은 양성 감광막인 박막의 사진 식각 방법.
- 제7항의 사진 식각 방법을 이용하여 박막 트랜지스터 및 패드를 형성하는 액정 표시 장치의 제조 방법.
- 화면 표시부와 주변부를 포함하는 기판 위에 상기 화면 표시부의 게이트선 및 게이트 전극과 상기 주변부의 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,상기 게이트 배선 위에 게이트 절연막, 반도체층, 접촉층, 도전체층을 연속하여 증착하는 단계,상기 도전체층과 접촉층을 사진 식각하여 상기 화면 표시부의 데이터선과 소스 및 드레인 전극과 상기 주변부의 데이터 패드를 포함하는 데이터 배선 및 그 하부의 접촉층 패턴을 형성하는 단계,보호 절연막을 증착하는 단계,상기 보호 절연막 위에 감광막을 도포하는 단계,상기 화면 표시부를 패터닝하기 위한 제1 광마스크와 상기 제1 마스크와 투과율이 다르며 상기 주변부를 형성하기 위한 제2 광마스크를 이용하여 상기 감광막을 노광하는 단계,상기 감광막을 현상하여 두께가 다른 감광막 패턴을 형성하는 단계,한 번의 식각 공정을 통하여 상기 화면 표시부의 상기 보호 절연막 및 그 하부의 반도체층을 패터닝하여 보호막 패턴 및 반도체층 패턴을 형성함과 동시에 상기 주변부의 상기 보호 절연막, 상기 반도체층 및 상기 게이트 절연막을 패터닝하여 상기 게이트 패드를 드러내는 제1 접촉창을 형성하는 패터닝 단계,상기 드레인 전극에 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제11항에서,상기 패터닝 단계에서 상기 데이터 패드 위의 상기 보호 절연막을 제거하여 상기 데이터 패드를 드러내는 제2 접촉창을 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제12항에서,상기 화소 전극 형성 단계에서, 상기 제1 및 제2 접촉창을 통하여 상기 게이트 패드 및 상기 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 절연 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,상기 게이트 배선 위에 게이트 절연막, 반도체층, 접촉층 및 도전체층을 연속으로 적층하는 단계,상기 도전체층과 상기 접촉층을 사진 식각하여 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선과 그 하부의 접촉층 패턴을 형성하는 단계,상기 데이터 배선 위에 보호 절연막을 형성하는 단계,상기 보호 절연막 위에 감광막을 도포하는 단계,상기 감광막을 노광하고 현상하여 상기 게이트 배선 위의 적어도 일부분에서 제1 높이를 가지며, 상기 데이터 배선 위의 적어도 일부분에서는 제2 높이를 가지며, 상기 게이트 배선 및 상기 데이터 배선 이외의 영역에서는 적어도 일부분 제3 높이를 가지는 감광막 패턴을 현상하는 단계,상기 감광막 패턴을 식각 마스크로 하여 상기 보호 절연막, 반도체층 및 게이트 절연막을 식각하여 상기 제1 높이를 갖는 감광막 하부의 상기 게이트 배선을 드러내고, 상기 제3 높이를 갖는 감광막 하부의 상기 게이트 절연막은 드러내며, 상기 제2 높이를 갖는 감광막 하부의 상기 보호 절연막은 남기는 단계,상기 드러난 게이트 절연막과 상기 드러난 게이트 배선에 직접 접촉하도록 도전 물질을 적층하는 단계,상기 도전 물질을 사진 식각하여 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제14항에서,상기 감광막을 노광하는 단계에서 사용하는 광마스크는 투과율 조절층 패턴과 불투명 패턴층을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제14항에서,상기 감광막을 노광하는 공정에서 사용하는 광마스크는 노광기의 분해능보다 작은 슬릿 혹은 격자 무늬의 미세 패턴을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제14항에서,상기 감광막을 노광 및 현상하여 감광막 패턴을 형성하는 단계에서 상기 드레인 전극 상부에는 상기 제3 높이의 감광막을 형성하여 상기 제3 높이를 갖는 감광막 하부에 위치하는 상기 보호 절연막을 식각하는 공정에서 상기 드레인 전극이 노출되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제14항에서,상기 감광막 패턴과 함께 상기 보호 절연막, 반도체층 및 게이트 절연막을 식각하는 단계에서 노출되는 상기 게이트 배선의 부분은 상기 게이트 패드부이고, 상기 화소 전극을 형성하는 단계에서 상기 도전 물질로 이루어지며 상기 게이트 패드를 덮는 보조 게이트 패드를 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제18항에서,상기 제1 높이를 갖는 감광막은 상기 데이터 패드의 상부에도 위치하여 상기 감광막 패턴과 함께 상기 보호 절연막, 반도체층 및 게이트 절연막을 식각하는 단계에서 상기 데이터 패드도 노출되며, 상기 화소 전극을 형성하는 단계에서 상기 도전 물질로 이루어지며 상기 데이터 패드를 덮는 보조 데이터 패드를 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제14항에서,상기 도전 물질은 투명한 물질인 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제14항에서,상기 보호 절연막은 유기 물질로 이루어지는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제14항에서,상기 제1 높이보다 상기 제2 높이가 더 높고, 상기 제3 높이보다 상기 제2 높이가 더 높은 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제22항에서,상기 제1 높이는 실질적으로 0임을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 절연 기판,상기 기판 위에 형성되어 있으며 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선,상기 게이트 배선 위에 형성되어 있으며 적어도 상기 게이트 패드를 노출시키는 접촉구를 가지는 게이트 절연막 패턴,상기 게이트 절연막 위에 형성되어 있는 반도체층 패턴,상기 반도체층 패턴 위에 형성되어 있는 접촉층 패턴,상기 접촉층 패턴 위에 형성되어 있고 상기 접촉층 패턴과 실질적으로 동일한 형태를 가지며 소스 전극, 드레인 전극, 데이터선 및 데이터 패드를 포함하는 데이터 배선,상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극을 노출시키는 접촉구를 가지며, 상기 데이터 배선 위에 상기 데이터 배선보다 넓은 폭으로 형성되어 있고, 상기 데이터 배선 하부에 형성되어 있는 상기 반도체층 패턴과 상기 드레인 전극 및 상기 데이터 패드 부분을 제외하고 실질적으로 동일한 패턴을 갖는 보호막 패턴,노출되어 있는 상기 게이트 패드, 데이터 패드 및 드레인 전극과 각각 전기적으로 연결되는 투명 전극층 패턴을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제24항에서,상기 드레인 전극에 전기적으로 연결되는 상기 투명 전극층 패턴의 적어도 일부는 상기 드레인 전극의 하부로부터 연장된 상기 게이트 절연막 패턴의 상부와 접촉되어 있는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제25항에서,상기 반도체층 패턴 및 접촉층 패턴의 일부는 상기 게이트선 상부에도 형성되어 있고, 상기 게이트선 상부에 위치하는 접촉층 패턴 위에 형성되어 있는 유지 전극을 더 포함하며, 상기 유지 전극은 상기 투명 전극층 패턴과 전기적으로 연결되어 있는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제24항에서,상기 게이트 절연막 패턴의 모양은 상기 투명 전극층 패턴이 형성되는 영역에서 상기 보호 절연막 패턴의 모양과 다른 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0050880A KR100508034B1 (ko) | 1998-11-26 | 1998-11-26 | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 |
| TW088108642A TW413844B (en) | 1998-11-26 | 1999-05-26 | Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films |
| US09/417,045 US6335276B1 (en) | 1998-11-26 | 1999-10-12 | Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films |
| JP11336871A JP2000164584A (ja) | 1998-11-26 | 1999-11-26 | 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法 |
| CNB991258053A CN1155058C (zh) | 1998-11-26 | 1999-11-26 | 薄膜晶体管阵列面板及其制造方法和薄膜的光刻方法 |
| CNB2003101196459A CN1293609C (zh) | 1998-11-26 | 1999-11-26 | 薄膜的光刻方法 |
| US09/968,522 US6621545B2 (en) | 1998-11-26 | 2001-10-02 | Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films |
| US10/627,752 US20040067445A1 (en) | 1998-11-26 | 2003-07-28 | Photolithography method for thin film |
| US11/233,038 US7202502B2 (en) | 1998-11-26 | 2005-09-23 | Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films |
| US11/716,228 US7537977B2 (en) | 1998-11-26 | 2007-03-09 | Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films |
| US12/467,967 US7888677B2 (en) | 1998-11-26 | 2009-05-18 | Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0050880A KR100508034B1 (ko) | 1998-11-26 | 1998-11-26 | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000033836A KR20000033836A (ko) | 2000-06-15 |
| KR100508034B1 true KR100508034B1 (ko) | 2005-12-02 |
Family
ID=19559782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0050880A KR100508034B1 (ko) | 1998-11-26 | 1998-11-26 | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100508034B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8324003B2 (en) | 2010-01-19 | 2012-12-04 | Samsung Display Co., Ltd. | Method for manufacturing a thin film transistor array panel |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100623975B1 (ko) * | 1999-05-07 | 2006-09-13 | 삼성전자주식회사 | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 |
| KR100560975B1 (ko) * | 1999-06-16 | 2006-03-15 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100628039B1 (ko) * | 2000-04-07 | 2006-09-27 | 엘지.필립스 엘시디 주식회사 | 엑스레이 디텍터 및 그 제조방법 |
| JP6122275B2 (ja) * | 2011-11-11 | 2017-04-26 | 株式会社半導体エネルギー研究所 | 表示装置 |
| CN112185814B (zh) * | 2020-10-30 | 2022-08-02 | 上海华力微电子有限公司 | 半导体结构的刻蚀方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970066705A (ko) * | 1996-03-14 | 1997-10-13 | 김주용 | 마스크 및 그 제조방법 |
| JPH10133012A (ja) * | 1996-11-05 | 1998-05-22 | Nec Corp | カラーフィルタの製造方法 |
| KR19980021817A (ko) * | 1996-09-19 | 1998-06-25 | 구자홍 | 액정표시장치 및 그 제조방법 |
| KR19980077678A (ko) * | 1997-04-22 | 1998-11-16 | 구자홍 | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법 |
| KR19980080318A (ko) * | 1997-03-10 | 1998-11-25 | 니시무로 다이조 | 액티브 매트릭스형 액정표시소자 및 그 제조방법 |
-
1998
- 1998-11-26 KR KR10-1998-0050880A patent/KR100508034B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970066705A (ko) * | 1996-03-14 | 1997-10-13 | 김주용 | 마스크 및 그 제조방법 |
| KR19980021817A (ko) * | 1996-09-19 | 1998-06-25 | 구자홍 | 액정표시장치 및 그 제조방법 |
| JPH10133012A (ja) * | 1996-11-05 | 1998-05-22 | Nec Corp | カラーフィルタの製造方法 |
| KR19980080318A (ko) * | 1997-03-10 | 1998-11-25 | 니시무로 다이조 | 액티브 매트릭스형 액정표시소자 및 그 제조방법 |
| KR19980077678A (ko) * | 1997-04-22 | 1998-11-16 | 구자홍 | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8324003B2 (en) | 2010-01-19 | 2012-12-04 | Samsung Display Co., Ltd. | Method for manufacturing a thin film transistor array panel |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000033836A (ko) | 2000-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5238923B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| US7888677B2 (en) | Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films | |
| KR100543042B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100309925B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크 | |
| KR100560969B1 (ko) | 액정표시장치용광마스크의제조방법 | |
| KR100508034B1 (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
| KR100312757B1 (ko) | 박막 트랜지스터 기판의 제조 방법 및 박막의 사진 식각 방법 | |
| KR100601168B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100333978B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
| KR100283519B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100623975B1 (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
| KR100315921B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
| KR100601174B1 (ko) | 박막 트랜지스터 기판용 광마스크 제작 방법 | |
| KR100601167B1 (ko) | 박막의사진식각방법및이를이용한액정표시장치용박막트랜지스터기판의제조방법 | |
| KR100720085B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20010010116A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100243913B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100646779B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR20020078294A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20010073773A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100945576B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 | |
| KR20010038188A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120713 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |