KR100243913B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100243913B1
KR100243913B1 KR1019970013957A KR19970013957A KR100243913B1 KR 100243913 B1 KR100243913 B1 KR 100243913B1 KR 1019970013957 A KR1019970013957 A KR 1019970013957A KR 19970013957 A KR19970013957 A KR 19970013957A KR 100243913 B1 KR100243913 B1 KR 100243913B1
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
forming
electrode
liquid crystal
Prior art date
Application number
KR1019970013957A
Other languages
English (en)
Other versions
KR19980077006A (ko
Inventor
강성구
Original Assignee
구본준
엘지.필립스 엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019970013957A priority Critical patent/KR100243913B1/ko
Publication of KR19980077006A publication Critical patent/KR19980077006A/ko
Application granted granted Critical
Publication of KR100243913B1 publication Critical patent/KR100243913B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/506—Repairing, e.g. with redundant arrangement against defective part

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 기판 상에 게이트전극을 형성하는 단계와, 게이트전극 상에 게이트 절연막을 형성하는 단계와, 게이트절연막 상에 활성층을 형성하는 단계와, 활성층 상에 제1도전층과 제2도전층을 순차적으로 형성하는 단계와, 제1도전층과 제2도전층을 사진식각하여 소오스/드레인전극과 화소전극부를 형성하는 단계와, 노출된 기판에 보호막을 형성하는 단계와, 보호막과 제2도전층의 일부를 제거하여 화소전극부의 제1도전층을 노출시키는 단계를 포함하여 제조되며, 보호막 형성시, 동일 사진식각공정에 의하여 화소전극을 함께 형성하기 때문에 사진식가공정의 횟수를 줄일 수 있다.

Description

액정표시장치 및 그 제조방법
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로 특히, 포토 공정의 횟수를 줄일 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
일반적인 액정표시장치는 제1도에 보인 바와 같은 화소어레이를 가진다. 복수개의 데이타 라인(D1, D2, D3,…)과 게이트 라인(G1,G2,G3,…)이 각각 교차하여 매트릭흐 형태의 화소 어레이부를 형성하고 있다. 각 화소에는 데이타 라인과 게이트 라인에 연결된 박막트랜지스터(10)와 이에 연결된 화소전극(18)이 형성되어 있다. 박막트랜지스터(10)는 게이트라인에 연결된 게이트 전극(10G), 데이타 라인에 연결된 소오스 전극(10S), 소오스 전극(10S)에 대응되도록 형성된 드레인 전극(10D)을 구비한다. 그리고 드레인 전극(10D)에 연결되어 화소전극(18)이 형성되어 있다. 따라서 화소 전극(18)은 매트릭스 형태의 어레이를 이루고 있다. 그리고 각각의 게이트 라인 끝단에는 게이트 패드(GP)가 연결되어 있고, 각각의 데이타 라인 끝단에는 데이타 패드(DP)가 연결되어 있다. 게이트 패드(GP)는 게이트 라인과 일체로 하여 형성되어 있으며, 단지 위치와 형상에서 게이트 라인과 구별될 뿐이다. 마찬가지로 데이타 패드(DP)도 데이타 라인과 일체로하여 형성되어 있고, 단지 위치와 형상에서 데이타 라인과 구별될 뿐이다. 게이트 패드(GP)와 데이타 패드(DP)는 각각 게이트 라인과 데이타 라인을 통하여 화소 어레이부에 전압을 인가하기 위한 수단으로 형성된다. 따라서 게이트 패드에는 게이트 라인에 연결된 박막트랜지스터를 구동시키기 위한 게이트 구동 회로부가 연결되어 있고, 데이타 패드에는 데이타 라인에 연결된 박막트랜지스터에 데이터신호를 입력하기 위한 데이터 구동회로가 위치하고 있다.
제2a도 내지 e도는 종래의 기술에 의한 액정표시장치의 제조공정도를 설명하기 위한 것으로, 화소부(A), 게이트 패드부(B) 및 데이타 패드부(C)를 순차적으로 나타낸 것이다.
제2a도를 참조하면, 절연기판(20) 상에 금속층을 증착한 후, 이 금속층에 게이트 형성용 포토 마스크를 이용한 사진식각공정을 실시하여 게이트 라인(도면에 표시되어 있지 않음), 게이트 전극(21G) 및 게이트 패드(21P)를 형성한다. 이때 게이트 라인, 게이트 전극(21G) 및 게이트 패드(21P)는 일체로 연결되어 있는 것이다.
제2b도를 참조하면, 노출된 전면에 절연막(22), 도핑되지 않은 비정질실리콘층, 도핑된 비정질실리콘층을 연속적으로 증착한다. 이후, 도핑된 비정질실리콘층에 활성층 형성용 포토 마스크를 이용한 사진식각공정을 실시하여 오믹콘택층(24)을 형성한 다음, 이 오믹콘택층(24)을 마스크로 하여 그 하부에 위치하는 도핑되지 않은 비정질실리콘층을 식각하여 활성층(23)을 형성한다.
제2c를 참조하면, 노출된 절연막(22)에 게이트 패드 콘택홀 형성용 포토 마스크를 이용한 사진식각공정을 실시하여 게이트 패드(21P)를 노출시킨다.
제2d를 참조하면, 노출된 전면에 금속층을 증착한 후, 이 금속층에 소오스./드레인 형성용 포토 마스크를 이용한 사진식각공정을 실시하여 소오스 전극(25S), 데이타 라인(25L), 데이타 패드(25P) 및 드레인 전극(25D)을 형성한다. 이때 소오스 전극(25S), 데이타 라인(25L) 및 데이타 패드(25P)는 일체로 연결되어 있고, 드레인 전극(25D)은 소오스 전극(25S)에 대응되도록 위치한다. 이후, 소오스 전극(25S)과 드레인 전극(25D)을 마스크로 하여 그 하부에 있는 오믹 콘택층(24)을 식각하여 소오스 전극(25S)과 드레인 전극(25D) 사이에서 노출되어 있는 오믹 콘택층(24) 부분을 제거한다.
제2e도를 참조하면, 노출된 전면에 투명도전층을 형성한 후, 이 투명도전층에 화소 전극 형성용 포토 마스크를 이용한 사진식각공정을 실시하여 화소 전극(27)을 형성한다. 이때 화소 전극(27)은 드레인 전극(25D)의 상단에 연결되어 드레인 전극(25D)과는 동일층에 위치하게 된다.
제2f를 참조하면, 노출된 전면에 절연물질을 증착하여 보호막(28)을 형성한다. 이어서, 이 보호막(28)에 게이트 패드 콘택홀/데이타 패드 콘택홀 형성용 포토 마스크를 이용한 사진식각공정을 실시하여 게이트 패드와 소오스 패드를 노출시킨다.
그러나 종래의 기술에 따라서 제조되는 액정표시장치는 포토 공정시 진행되는 마스크의 정렬작업 혹은 노광으로 인하여 데이타 라인과 화소전극이 중첩되는 경우가 발생한다. 이는 제1도에 보인 바와 같이, 화소 전극과 데이타 라인이 서로 근접하고 있기 때문이다. 따라서 포토 공정에 의한 에러에 의하여 크로스 톡크(cross-talk)가 발생하 화면의 질을 저하시킨다. 또한, 포토 공정은 복잡한 일련의 과정을 거쳐야 하기 때문에 실시되는 횟수 만큼 생산 수율을 저하시킨다는 문제점을 가지고 있다.
본 발명은 보호막 형성시, 동일 포토 공정에 의하여 화소전극을 함께 형성하여 포토 공정의 횟수를 줄이려 하는 것이다. 즉, 투명도전층과 금속층을 가지는 소오스/드레인 전극과 화소전극부를 함께 형성하고, 보호막을 형성하는 과정에서 화소전극부의 금속층을 제거함으로써, 투명도전층을 노출시켜 화소전극을 형성한다.
본 발명은 기판 상에 게이트전극을 형성하는 단계와, 게이트전극 상에 게이트 절연막을 형성하는 단계와, 게이트절연막 상에 활성층을 형성하는 단계와, 활성층상에 제1도전층과 제2도전층을 순차적으로 형성하는 단계와, 상기 제2도전층을 사진식각하여 소오스/드레이전극과 화소전극부를 형성하는 단계와; 노출된 기판에 보호막을 형성하는 단계; 보호막과 제2도전층의 일부를 제거하여 화소전극부의 제1도전층을 노출시키는 단계를 포함하는 액정표시장치의 제조방법이다.
또한, 본 발명은 기판 상에 제1도전층과 제2도전층을 순차적으로 형성한후, 사진식각하여 패드를 형성하는 단계와, 노출된 기판을 덮는 절연막을 형성하는 단계와, 절연막과 상기 패드의 제2도전층을 제거하여 패드의 제1도전층을 노출시켜 패드부를 오픈시키는 단계를 포함하는 액정표시장치의 패드부 제조방법이다.
이때 제1도전층의 상단에 형성되는 제2도전층은 제1도전층과의 접촉이 양호한 도전물질을 증착하여 형성하는 것이 좋다. 제1도전층을 ITO(Indium Tin Oxide)로 형성할 경우, 제2도전층은 몰리브덴이나 크롬으로 형성하는 것이 좋다.
제1도는 일반적인 액정표시장치의 개략도.
제2a도부터 e도는 종래의 기술에 의한 액정표시장치의 제조공정도.
제3도는 본 발명에 따른 화소부의 평면도.
제4a도부터 e도는 본 발명에 따른 액정표시장치의 제조공정도.
제5a도부터 b도는 본 발명에 따른 액정표시장치의 다른 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
31G : 게이트전극 31 : 게이트패드
35 :제1데이터라인 37X : 제2화소전극부
37L : 제2데이터라인 35P : 제1데이터 패드
37P : 제2데이터 패드 35X : 제1화소전극부
제3도는 본 발명에 따른 액정표시장치를 설명하기 위한 도면으로, 화소부만의 평면도를 나타낸 것이다.
절연 기판에 게이트 라인(31L)과 이중층의 구조를 가지는 데이타 라인(35 L/37L)에 교차하여 형성되어 있다. 게이트 라인(31L)에는 게이트 전극(31G)이 연장되어 있고, 데이타 라인(35L/37L)는 이중층의 구조를 가지는 소오스 전극(35S/37S)이 연장되어 있다. 소오스 전극과 데이타라민을 이중 구조를 가지는 도전층으로 형성되어 있는데, 하부에는 투명도전층으로 형성하고, 상부에는 금속 도전층으로 형성되어 있다. 그리고 드레인전극(35D/37D)중 제2드레인전극(35D)이 화소 전극(35X)에 연장되어 형성되어 있다. 드레인전극 역시, 소오스전극과 같은 이중구조의 도전층으로 형성되어 있다. 화소 전극부는 화소전극(35D)의 상단에 제1드레인 전극(37D)과 같은 동일 금속물질로 테두리를 형성하고 있다.
따라서 본 발명에서는 화소 전극이 데이타 라인과 오버랩되는 경우가 없기 때문에 이들의 오버랩으로 인한 크로스 톡크의 염려가 없다.
제4a도 내지 e도는 본 발명에 따른 액정표시장치의 제조공정도를 설명하기 위한 것으로, 화소부(A), 게이트 라인 패드부(B) 및 데이타 라인 패드부(C)를 순차적으로 나타낸 것이다. 이때 화소부, 게이트 라인 패드브 및 데이터 라인 패드부는 각각 제3도의 AA', BB', CC'의 절단선을 따라 나타낸 것이다.
제4a도를 참조하면, 절연기판(30)상에 금속층을 증착한후, 이 금속층에 게이트 형성용 마스크를 이용한 사진식각공정을 실시하여 게이트 라인(도면에 표시되어 있지지 않음), 게이트 전극(31G) 및 게이트 패드(31P)를 형성한다. 이때, 게이트 라인, 게이트 전극 및 게이트 패드는 제1도에 보인 바와 같이 일체로 연결되어 형성되어 있다.
이때, 금속층은 스퍼터링(sputtering)에 의하여 알미늄, 티타늄 혹은, 크롬과 같은 금속물질을 증착하여 형성한다. 게이트 패드(31P)는 제1도에 보인 바와 같이 게이트 라인의 끝단에 연결되도록 형성한다. 게이트 패드(31P)는 액정표시장치를 구동하기 위한 게이트 전압을 화소에 전달하기위하여 인가되는 부분이다.
제4b도를 참조하면, 노출된 기판 전면에 절연막(32)과 비정질 실리콘층과 도핑된 비정질 실리콘층을 연속적으로 증착한다. 이어서, 도핑된 비정질 실리콘층에 활성층 형성용 마스크를 사용한 사진식각공정을 실시하여 오믹콘택층(34)을 형성한 후, 이 오믹콘택층(34)을 마스크로 하여 그 하부에 위치하는 도핑되지 않은 비정질실리콘층을 식각하여 활성층(33)을 형성한다. 이때 절연막(32)은 게이트 절연막이 된다.
절연막은 통상적인 경우와 같이, 화학 기상 증착법등에 의하여 산화실리콘 혹은 질화실리콘과 같은 절연물질을 증착하여 형성한다.
활성층의 경우 언급한 바와 같이, 비정질 실리콘층 대신에 다결정 혹은 단결정 실리콘층을 이용하여 형성하기도 한다.
제4c도를 참조하면, 게이트 절연막(32)에 게이트 패드 콘택홀 형성용 포토 마스크를 사용한 사진식각공정을 실시하여 게이트 패드(31P)를 노출시키는 콘택홀을 형성한다. 통상적인 경우, 절연막을 식각하는 공정은 SF6+O2+H2가스 혹은 C2F6+O2가스를 사용하는 건식식각에 의하여 진행된다.
제4d도를 참조하면, 노출된 전면에 투명 도전층(35ℓ)과 금속층(37ℓ)을 연속적으로 증착한다. 이때 투명 도전층(35ℓ)은 통상적으로 사용되는 투명 도전 물질인 ITO(Indium Tin Oxide)을 증착하여 형성한다. 그리고, 금속층(37ℓ)은 그 하부에 있는 투명 도전층(35ℓ)을 이루는 물질인 ITO와의 접촉이 양호한 금속물질로 형성한다. 알미늄은 ITO와의 접촉면에서 화합물이 발생하므로 접촉이 양호하지 않다. 따라서 ITO와의 접촉이 양호한 크롬이나 몰리브덴과 같은 금속물질을 사용하는 것이 좋다.
이어서, 금속층(35ℓ)에 소오스/드레인 전극라인과 화소전극을 함께 형성할 수 있는 포토 마스크를 사용한 사진식각공정을 실시하여 제2데이타 라인(37L), 제2소오스 전극(37S), 제2드레인전극(37D), 제2드레인전극(37D)에 일체로 연장되는 제2화소전극부(37X) 및 제2데이타 패드(37P)를 형성한다. 이후, 사진식각된 금속층을 마스크로 하여 그 하부에 있는 투명 도전층(35ℓ)을 식각하여 제1데이타 라인(35L), 제1소오스 전극(35S), 제1드레인전극(35D), 제1드레인전극(35D)에 일체로 연장되는 제1화소전극부(35X) 및 제1데이타 패드(35P)를 형성한다. 따라서, 소오스 전극, 데이타 라인, 데이타 패드 및 드레인 전극은 이중층의 구조를 가지게 된다. 이후, 소오스 전극과 드레인 전극을 마스크로하여 그 하부에 있는 오믹콘택층(34)을 식각하여 소오스전극과 드레인전극 사이에 노출된 오믹콘택층 부분을 제거한다.
제3e도를 참조하면, 노출된 전면에 절연물질을 증착하여 보호막(38)을 형성한다. 이때 보호막(38)을 형성하기 위한 절연물질은 통상적으로 사용되는 절연물질인 산화실리콘 혹은 질화실리콘을 화학기상증착에 의하여 증착하여 형성한다.
이어서, 보호막(38)에 화소전극의 투명 도전층을 소정의 형상대로 노출시킬수 있고, 게이트 패드와 데이타 패드를 노출시킬수 있는 포토 마스크를 사용한 사진식각공정을 실시하여 보호막 패턴을 형성한다. 이후, 패턴된 보호막을 마스크로 하여 제2화소전극부(37X)와 제2데이터패드(37P)를 식각한다. 그 결과, 포토마스크의 형상대로 투명 도전층인 제1화소전극부(35X)가 노출되고, 제1데이터패드(37P)가 노출된다. 화소전극부에 노출되는 투명도전층인 제1화소전극부(35X)는 광을 투과시키는 화소 전극(PIXEL ELECTRODE)으로 사용한다. 이때, 잔류된 제2화소전극부는 제3도에 보인 바와 같이, 에지(edge) 부분이 된다.
상술한 제조공정에서는 게이트 절연막과 보호막을 각기 다른 공정단계에서 식각함으로써 게이트 패드를 오픈시켰다. 그러나 게이트 절연막과 보호막은 동일 절연물질을 사용하여 형성할 수 있으므로, 이 경우 식각공정은 한 단계에서 이루어질 수 있어서, 공정 횟수를 줄일 수 있다.
제4a도와 제4b도에서 설명한 공정을 진행한 후, 게이트 절연막을 사진식각하여 게이트 패드를 노출시키는 제4c도의 단계를 생략한다.
이후, 제5a도에 보인 바와 같이, 제2데이타 라인(37L), 제2소오스 전극(37S), 제2드레인전극(37D), 제2드레인전극(37D)에 일체로 연장되는 제2화소전극부(37X) 및 제2데이타 패드(37P)를 형성하고, 이들 패턴을 마스크로 하여 그 하단에 있는 투명도전층(35ℓ)을 식각하여 제1데이타라인(35L), 제1소오스 전극(35S), 제1드레인전극(35D), 제1드레인전극(35D)에 일체로 연장되는 제1화소전극부(35X) 및 제1데이타패드(35P)를 형성한다.
이후, 제5b도에 보인 바와 같이, 보호막(38)을 형성한 후, 이 보호막(38)에 화소전극의 투명 도전층을 소정의 형상대로 노출시킬 수 있고, 게이트 패드와 데이타 패드를 노출시킬수 있는 포토 마스크를 사용한 사진식각공정을 실시하여 보호막(38)을 패터닝한다. 이때, 게이트 패드부(B)의 게이트절연막(32)도 동일 식각공정 단계에서 식각하여 게이트 패드(31P)를 노출시킨다. 이어서, 이 보호막(38)을 마스크로 하여 제2화소전극부(37X)와 제2데이터 패드(37P)를 식각하여 제2화소전극부(35X)와 게이트 패드(31P)와 제2데이터 패드(37P)를 노출시킨다.
본 발명에서는 소오스/드레인 전극 형성, 보호막 형성, 화소전극 형성을 위한 사진식각공정을 각각 진행하는 대신에, 투명도전층과 금속층을 가지는 소오스/드레인 전극을 형성하되, 화소전극부를 함께 형성하고, 보호막을 형성하는 과정에서 화소전극부의 금속층을 제거하고 투명도전층을 노출시킴으로써, 화소전극을 함께 형성한다. 따라서 사진식각공정의 횟수를 한 단계 줄일 수 있다.
또한, 본 발명은 데이타 라인과 화소 전극이 중첩되는 경우가 없으므로, 크로스톡크의 염려가 없다. 그리고, 소오스/드레인전극을 이중층으로 형성하기 때문에 리던던시효과를 얻을 수 있다.

Claims (10)

  1. 기판과, 상기 기판상에 형성되는 게이트전극과, 상기 게이트절연막 상에 형성되는 게이트 절연막과, 상기 게이트 절연막 상에 형성되는 활성층과, 상기 활성층 상에 제1층과 제2층의 이중층으로 형성되는 소오스전극 및 드레인전극과, 상기 드레인전극의 제1층에 연결되어 형성되는 화소전극과, 상기 화소전극의 표시영역 이외의 부분에 형성되는 보호막을 포함하여 형성되는 액정표시장치.
  2. 청구항 1에 있어서, 상기 화소전극의 상단에는 상기 드레인전극의 제2층을 구성하는 물질이 연장되어 상기 화소전극의 테두리를 따라 형성되어 있는 것이 특징인 액정표시장치.
  3. 청구항 1에 있어서, 상기 화소전극은 상기 드레인전극의 제1층과 일체로 형성된 것이 특징인 액정표시장치.
  4. 청구항 1에 있어서, 상기 소오스전극 및 드레인전극의 제2층은 금속물질층인 것이 특징인 액정표시장치.
  5. 청구항 4에 있어서, 상기 금속물질층은 몰리브덴, 혹은 크롬 중 어느 하나를 증착하여 형성하는 것이 특징인 액정표시장치.
  6. 액정표시장치의 패드부에 있어서, 기판과, 상기 기판 상에 형성되는 제1도전층과, 상기 제1도전층상에 형성되어 상기 제1도전층의 일부를 노출시키도록 형성된 제2도전층과, 상기 제1도전층의 노출된 부분을 제외한 기판 전면을 덮도록 형성되는 절연막을 포함하여 형성되는 액정표시장치.
  7. 액정표시장치의 제조방법에 있어서, 기판 상에 게이트전극을 형성하는 단계와, 상기 게이트전극을 형성하는 단계와, 상기 게이트전극 상에 게이트 절연막을 형성하는 단계와, 상기 게이트절연막 상에 활성층을 형성하는 단계와, 상기 활성층 상에 제1도전층과 제2도전층을 순차적으로 형성하는 단계와, 상기 제1도전층과 상기 제2도전층을 사진식각하여 소오스전극 및 드레인전극과 상기 드레인전극에 연결되는 화소전극부를 형성하는 단계와, 상기 노출된 기판에 보호막을 형성하는 단계와, 상기 보호막과 상기 제2도전층의 일부를 제거하여 상기 화소전극부의 제1도전층의 일부를 노출시키는 단계를 포함하여 이루어지는 액정표시장치의 제조방법.
  8. 청구항 7에 있어서, 상기 제2도전층은 금속 물질을 증착하여 형성된 것이 특징인 액정표시장치.
  9. 청구항 7에 있어서, 상기 금속물질은 몰리브덴, 크롬 중 어느 하나를 선택한 것이 특징인 액정표시장치.
  10. 액정표시장치의 패드부 제조방법에 있어서, 기판 상에 제1도전층과 제2도전층을 순차적으로 형성한후, 사진식각하여 이중층 구조의 패드를 형성하는 단계와, 상기 결과의 기판 전면을 덮는 절연막을 형성하는 단계와, 상기 절연막과 상기 패드의 제2도전층을 선택적으로 제거하여 상기 패드의 제1도전층의 일부를 노출시키는 단계을 포함하는 액정표시장치의 패드부 제조방법.
KR1019970013957A 1997-04-16 1997-04-16 액정표시장치 및 그 제조방법 KR100243913B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970013957A KR100243913B1 (ko) 1997-04-16 1997-04-16 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970013957A KR100243913B1 (ko) 1997-04-16 1997-04-16 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19980077006A KR19980077006A (ko) 1998-11-16
KR100243913B1 true KR100243913B1 (ko) 2000-02-01

Family

ID=19502921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970013957A KR100243913B1 (ko) 1997-04-16 1997-04-16 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100243913B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670042B1 (ko) * 1999-08-12 2007-01-16 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR101960743B1 (ko) * 2012-06-06 2019-03-21 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01102432A (ja) * 1987-10-15 1989-04-20 Matsushita Electric Ind Co Ltd アクティブマトリックスアレイの修正方法
JPH0574887A (ja) * 1991-09-17 1993-03-26 Nec Kyushu Ltd 探 針
KR950028015A (ko) * 1994-03-23 1995-10-18 이헌조 액정표시소자용 박막트랜지스터 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01102432A (ja) * 1987-10-15 1989-04-20 Matsushita Electric Ind Co Ltd アクティブマトリックスアレイの修正方法
JPH0574887A (ja) * 1991-09-17 1993-03-26 Nec Kyushu Ltd 探 針
KR950028015A (ko) * 1994-03-23 1995-10-18 이헌조 액정표시소자용 박막트랜지스터 제조방법

Also Published As

Publication number Publication date
KR19980077006A (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
JP5238923B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US6650379B2 (en) Thin film transistor array panel
US7576809B2 (en) Array substrate for liquid crystal display device and manufacturing method thereof
JP2003140189A (ja) 液晶ディスプレイ装置用アレー基板及びその製造方法
JPH11133455A (ja) 液晶表示装置の製造方法
KR101294691B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100309925B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크
KR101228538B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100543042B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100560969B1 (ko) 액정표시장치용광마스크의제조방법
KR100508034B1 (ko) 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
KR100243913B1 (ko) 액정표시장치 및 그 제조방법
KR100333978B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100623981B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100283519B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100315921B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100796747B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100720085B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20000073181A (ko) 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
KR100709710B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100601167B1 (ko) 박막의사진식각방법및이를이용한액정표시장치용박막트랜지스터기판의제조방법
KR20020027731A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100720096B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20010038188A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 18

EXPY Expiration of term