KR100315921B1 - 액정표시장치용박막트랜지스터기판의제조방법 - Google Patents

액정표시장치용박막트랜지스터기판의제조방법 Download PDF

Info

Publication number
KR100315921B1
KR100315921B1 KR1019980063760A KR19980063760A KR100315921B1 KR 100315921 B1 KR100315921 B1 KR 100315921B1 KR 1019980063760 A KR1019980063760 A KR 1019980063760A KR 19980063760 A KR19980063760 A KR 19980063760A KR 100315921 B1 KR100315921 B1 KR 100315921B1
Authority
KR
South Korea
Prior art keywords
pattern
layer
gate
forming
contact layer
Prior art date
Application number
KR1019980063760A
Other languages
English (en)
Other versions
KR20000047013A (ko
Inventor
박운용
윤종수
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1019980063760A priority Critical patent/KR100315921B1/ko
Priority to TW88108889A priority patent/TW557387B/zh
Priority to TW88109951A priority patent/TW548499B/zh
Priority to CNB991205421A priority patent/CN1139837C/zh
Priority to JP28140999A priority patent/JP2000111958A/ja
Priority to US09/410,760 priority patent/US6429057B1/en
Publication of KR20000047013A publication Critical patent/KR20000047013A/ko
Priority to US10/172,982 priority patent/US6642074B2/en
Application granted granted Critical
Publication of KR100315921B1 publication Critical patent/KR100315921B1/ko
Priority to US10/644,917 priority patent/US6787809B2/en
Priority to US10/933,545 priority patent/US7078255B2/en
Priority to US11/451,686 priority patent/US20060228821A1/en
Priority to US11/750,630 priority patent/US7504290B2/en
Priority to US12/364,736 priority patent/US20090179202A1/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

화면 표시부와 주변부를 포함하는 기판 위에 화면 표시부의 게이트선 및 게이트 전극과 주변부의 게이트 패드를 포함하는 게이트 배선을 형성하고, 게이트 절연막, 반도체층, 접촉층 및 금속층을 연속 증착한 다음 그 위에 감광막을 도포한다. 화면 표시부의 투과율과 주변부의 투과율이 다른 마스크를 통하여 감광막에 빛을 조사한 후 현상하여, 화면 표시부는 두께가 얇은 부분과 두꺼운 부분으로 이루어지며, 주변부는 두께가 두꺼운 부분과 없는 부분으로 이루어진 감광막 패턴을 형성한다. 습식 식각을 통하여 주변부의 노출된 금속층을 제거하여 접촉층을 드러낸다. 감광막과 접촉층과 반도체층을 동시에 식각할 수 있는 건식 식각 방법을 사용하여 식각을 진행하며 식각 종점은 얇은 감광막이 제거되어 하부의 금속층이 드러날 때까지이다. 이 식각 과정에서 주변부의 노출된 접촉층과 그 아래의 반도체층이 식각된다. 습식 식각 방법으로 화면 표시부의 노출된 금속층을 제거하여 접촉층을 드러내고, 접촉층과 반도체층과 게이트 절연막을 동시에 식각할 수 있는 식각 조건으로 건식 식각을 진행한다. 이때의 식각 종점은 주변부의 게이트 패드가 드러날 때이며, 이때 화면 표시부의 노출된 접촉층과 그 아래의 반도체층이 제거된다. 감광막을 제거한 후 ITO층을 적층하고 패터닝한 후, 드러난 금속층과 그 아래의 접촉층을 제거한 다음, 보호막을 형성한다.

Description

액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치는 두 장의 기판으로 이루어지며, 이 기판 중 하나 또는 양쪽 각각에 전기장을 발생시키는 두 종류의 전극이 형성되어 이들 전극에 인가되는 전압을 조절함으로써 화상을 표시하는 장치이다. 액정 표시 장치 중에서도 박막 트랜지스터와 같은 스위칭 소자를 이용하여 주사 신호에 따라 화상 신호를 제어하는 것이 널리 사용되고 있다.
두 장의 기판 중에서 박막 트랜지스터가 형성되어 있는 박막 트랜지스터 기판에는 박막 트랜지스터, 이에 의하여 제어되는 화소 전극, 박막 트랜지스터에 신호를 전달하는 배선, 그리고 이 배선과 외부의 구동 회로를 연결하는 패드가 형성되어 있으며, 화소 전극과 함께 전기장을 생성하는 공통 전극은 박막 트랜지스터 기판 또는 마주 보는 다른 기판에 형성된다.
박막 트랜지스터 기판은 박막을 성막하고 사진 식각 방법으로 패터닝하는 과정을 여러 번 반복함으로써 제조하는데, 사진 식각 회수가 그 제조 비용을 결정하는 중요한 요소 중 하나이며, 최근 주로 이용되고 있는 제조 방법에서의 사진 식각 회수는 5회이다.
종래 기술의 한 예로서, A TFT Manufactured by 4 Masks Process with New Photolithography (Chang Wook Han 등, Proceedings of The 18th International Display Research Conference Asia Display 98, p. 1109-1112, 1998. 9.28-10.1)(이하 "아시아 디스플레이"라 함)에 그리드(grid) 형태의 패턴이 새겨진 마스크를 포함하는 4 장의 마스크를 이용하여 박막 트랜지스터를 제조하는 방법이 기재되어 있다. 그러나, 여기에서는 패드를 비롯한 박막 트랜지스터 기판 전체에 대한 공정에 대한 언급이 없으므로 박막 트랜지스터 기판 전체를 어떠한 방법으로 몇 개의 마스크를 사용하여 제조하는지에 대하여 알 수 없다. 또한, 화소에 인가된 전압을 오랫동안 보존하기 위하여 유지 축전기를 형성하는 경우가 일반적인데, 유지 축전기는 게이트 전극 및 게이트선과 동일한 층으로 만들어진 유지 용량 전극과 보호막 위에 형성된 화소 전극을 중첩시켜 만든다. 그런데, 여기에서 유지 용량 전극은 게이트 절연막, 반도체층 및 보호막으로 덮여 있으며 화소 전극은 하부의 게이트 절연막 없이 직접 기판 위에 형성되어 있기 때문에, 화소 전극을 유지 용량 전극과 중첩시키기 위해서는 화소 전극을 기판 바로 위에서부터 게이트 절연막, 반도체층 및 보호막으로 이루어진 삼층막 위에 바로 올려야 한다. 그러면, 단차가 심해져 단선이 생길 우려가 있다. 또 그리드 마스크로서 처리할 수 있는 영역이 한정되어 있어 광범위한 영역을 처리할 수 없거나, 설사 할 수 있다 하더라도 전체적으로 균일한 식각 깊이를 갖도록 처리하는 데는 어려움이 있다.
또한, 미국특허 제4,231,811호, 제5,618,643호, 제4,415,262호 및 일본국 특허공개공보 소화61-181130호 등에도 그리드 광마스크를 이용하여 노광하거나, 광마스크의 차단층 두께를 조절하여 투과율을 다르게 함으로써 형성된 감광막의 두께차를 이용하는 이온 주입 및 박막 식각 방법 등이 공지되어 있으나 이들 또한 동일한 문제점을 가지고 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정을 단순화하는 것이다.
도 1은 본 발명의 실시예에 따라 액정 표시 장치용 박막 트랜지스터 기판을 제조하기 위한 기판을 영역을 구분하여 도시한 도면이고,
도 2는 본 발명의 실시예에 따라 하나의 액정 표시 장치용 박막 트랜지스터 기판의 형성된 소자 및 배선을 개략적으로 도시한 배치도이고,
도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도로서, 도 2에서 하나의 화소와 패드들을 중심으로 확대한 도면이고,
도 4는 도 3에 도시한 박막 트랜지스터 기판을 Ⅳ-Ⅳ' 선을 따라 잘라 도시한 단면도이고,
도 5a는 본 발명의 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 5b는 도 5a에서 Ⅴb-Ⅴb' 선을 따라 잘라 도시한 단면도이고,
도 6a는 도 5a 및 5b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 6b는 도 6a에서 Ⅵb-Ⅵb' 선을 따라 잘라 도시한 단면도이고,
도 7a 및 7b, 도 8a 및 8b와 도 9는 각각 도 6a 및 6b의 단계에서 사용되는 광마스크의 구조를 도시한 단면도이고,
도 10은 도 6a에서 Ⅵb-Ⅵb' 선을 따라 잘라 도시한 단면도로서, 도 6b 다음단계에서의 단면도이고,
도 11a는 도 10 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 11b는 도 11a에서 XIb-XIb' 선을 따라 잘라 도시한 단면도이고,
도 12는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 13 및 도 14는 도 12에 도시한 박막 트랜지스터 기판을 XⅢ-XⅢ'선 및 XⅣ-XⅣ' 선을 따라 잘라 도시한 단면도이고,
도 15a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 15b 및 15c는 각각 도 15a에서 XVb-XVb' 선 및 XVc-XVc' 선을 따라 잘라 도시한 단면도이고,
도 16a는 도 15a 내지 15c 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 16b 및 16c는 각각 도 16a에서 XⅥb-XⅥb' 선 및 XⅥc-XⅥc' 선을 따라 잘라 도시한 단면도이고,
도 17a는 도 16a 내지 16c 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 17b 및 17c는 각각 도 17a에서 XⅦb-XⅦb' 선 및 XⅦc-XⅦc' 선을 따라 잘라 도시한 단면도이고,
도 18은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 19 및 도 20은 도 18에 도시한 박막 트랜지스터 기판을 XⅨ-XⅨ'선 및 XX-XX' 선을 따라 잘라 도시한 단면도이고,
도 21a는 본 발명의 제3 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 21b 및 21c는 각각 도 21a에서 XXIb-XXIb' 선 및 XXIc-XXIc' 선을 따라 잘라 도시한 단면도이고,
도 22a는 도 21a 내지 21c 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 22b 및 22c는 각각 도 22a에서 XXⅡb-XXⅡb' 선 및 XXⅡc-XXⅡc' 선을 따라 잘라 도시한 단면도이고,
도 23a는 도 22a 내지 22c 다음 단계에서의 박막 트랜지스터 기판의 배치도이며,
도 23b 및 23c는 각각 도 23a에서 XXⅢb-XXⅢb' 선 및 XXⅢc-XXⅢc' 선을 따라 잘라 도시한 단면도이다.
본 발명은 위와 같은 과제를 해결하기 위하여, 기판 위에 게이트 절연막, 반도체층, 접촉층 및 금속층을 적층한 다음, 위치에 따라 두께가 다른 감광막을 사용하여 패터닝한다.
본 발명에 따르면, 화면 표시부와 주변부를 포함하는 기판 위에 화면 표시부의 게이트선 및 게이트 전극과 주변부의 게이트 패드를 포함하는 게이트 배선을 형성한다. 게이트 배선 위에 게이트 절연막 패턴을 형성하고 그 위에 반도체층 패턴을 형성하며, 그 위에 접촉층 패턴을 형성한다. 접촉층 패턴 위에 화면 표시부의 데이터선과 소스 및 드레인 전극과 주변부의 데이터 패드를 포함하는 데이터 배선을 형성하고 채널 보호막 패턴을 형성한다. 마지막으로 드레인 전극과 연결되는 화소 전극을 형성한다. 게이트 절연막 패턴 형성 단계에서 화면 표시부를 패터닝하기 위한 제1 광마스크와 제1 광마스크와 투과율이 다르며 주변부를 패터닝하기 제2 광마스크를 이용하여 노광하며, 게이트 절연막 패턴은 데이터 배선, 반도체층 패턴 및 접촉층 패턴과 함께 한 번의 사진 공정으로 형성한다.
이 과정에서 사용하는 감광막은 양성 감광막인 것이 바람직하며, 제1 광마스크의 투과율은 제2 광마스크의 투과율의 20 % 내지 60 %인 것이 좋다.
제1 및 제2 광마스크는 각각 기판과 기판 위에 형성되어 있는 불투명한 패턴층과 적어도 패턴층으로 덮여 있지 않은 기판 위에 형성되어 있는 펠리클을 포함하며, 제1 및 제2 광마스크의 투과율 차이는 제1 및 제2 광마스크의 펠리클의 투과율을 조절함으로써 조절될 수 있다.
제1 및 제2 광마스크는 하나의 마스크를 이루며 이 때 이 마스크는 높이가 다른 두 개의 패턴층을 형성하여 투과율 차이를 줄 수도 있다. 또한 이러한 투과율 차이는 노광에 사용되는 광원의 분해능 이하의 크기를 가지는 슬릿이나 격자 모양의 미세 패턴을 형성함으로써 조절할 수도 있다.
본 발명의 한 실시예에 따르면, 화면 표시부와 주변부를 포함하는 기판 위에 화면 표시부의 게이트선 및 게이트 전극과 주변부의 게이트 패드를 포함하는 게이트 배선을 형성한 후, 게이트 배선 위에 게이트 절연막, 반도체층, 접촉층 및 금속층을 연속하여 증착한다. 금속층 위에 감광막을 도포하고, 화면 표시부를 패터닝하기 위한 제1 광마스크와 제1 마스크와 투과율이 다르며 주변부를 형성하기 위한 제2 광마스크를 이용하여 감광막을 노광한다. 감광막을 현상하여 두께가 다른 감광막 패턴을 형성한 다음, 한 번의 사진 공정을 통하여 금속층 및 그 하부의 접촉층과 반도체층을 패터닝하여 금속층 패턴, 1차 접촉층 패턴 및 반도체층 패턴을 형성함과 동시에 주변부의 게이트 절연막을 식각하여 게이트 패드를 드러낸다. 도전체층을 적층하고 사진 식각하여 금속층 패턴의 일부를 덮는 화소 전극과 금속층 패턴의 다른 일부를 덮고 게이트 전극에 대하여 화소 전극의 맞은 편에 위치하며 화소 전극과 분리되어 있는 도전체층 패턴을 형성한다. 화소 전극과 도전체층 패턴의 사이에 위치한 금속층 패턴 및 그 하부의 1차 접촉층 패턴을 제거하여 데이터선, 데이터 패드, 소스 및 드레인 전극을 포함하는 데이터 배선 및 그 하부의 2차 접촉층 패턴을 형성한 후 보호막을 형성한다.
본 발명에 따르면, 감광막 패턴은 화면 표시부와 금속층 패턴의 상부에만 형성되어 있으며, 감광막 패턴의 두께는 금속층 패턴의 상부에서보다 금속층 패턴 이외의 화면 표시부 부분에서 얇으며, 식각은 다음과 같은 순서로 진행한다. 먼저, 주변부의 노출된 금속층을 제거하여 접촉층을 드러낸다. 감광막 패턴과 접촉층과 반도체층을 동시에 식각할 수 있는 식각 방법을 사용하여 화면 표시부의 얇은 감광막을 제거하고 그 아래의 금속층을 드러낸 후, 화면 표시부의 노출된 금속층을 제거하여 접촉층을 드러내는 단계, 접촉층과 반도체층과 게이트 절연막을 동시에 식각할 수 있는 식각 방법을 사용하여 주변부의 게이트 패드를 드러냄과 동시에 화면 표시부의 노출된 접촉층과 그 아래의 반도체층을 제거한다.
보호막은 화소 전극을 노출시키는 개구부를 가지고 있을 수 있으며, 도전체층 패턴은 데이터선을 덮는 보조 데이터선, 데이터 패드를 덮는 보조 데이터 패드 및 게이트 패드를 덮는 보조 게이트 패드를 포함할 수 있으며, 이때 보호막은 보조 게이트 패드 및 보조 데이터 패드를 노출시키는 개구부를 가지고 있을 수 있다.
이러한 방법은 화소 전극과 공통 전극이 박막 트랜지스터 기판에 구비되는 경우에도 적용될 수 있다.
즉, 기판 위에 화소 전극과 함께 전기장을 형성하는 공통 전극을 포함하는 공통 전극 배선을 추가로 형성할 수도 있다.
한편, 위치에 다라 두께가 다른 감광막을 이용하여 박막 트랜지스터의 채널 부분을 데이터 배선과 함께 형성할 수도 있다.
즉, 본 발명에 따르면, 절연 기판 위에 게이트선 및 이와 연결된 게이트 전극을 포함하는 게이트 배선과 공통 전극을 포함하는 공통 전극 배선을 형성하고,그 위에 게이트 절연막을 형성한다. 그 위에 반도체 패턴 및 저항성 접촉층 패턴을 차례로 형성하고, 접촉층 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스 전극 및 드레인 전극과, 소스 전극과 연결된 데이터선을 포함하는 데이터 배선을 형성한다. 드레인 전극의 일부를 제외한 데이터 배선을 덮는 보호막 패턴을 형성하고, 드레인 전극과 연결되어 공통 전극과 함께 전기장을 생성하는 화소 전극을 형성한다. 여기에서 소스 및 드레인 전극의 분리는 감광막 패턴을 이용한 사진 식각 공정을 통하여 이루어지며, 감광막 패턴은 소스 전극 및 드레인 전극 사이에 위치하며 제1 두께를 가지는 제1 부분과 제1 두께보다 두꺼운 두께를 가지는 제2 부분 및 두께가 없는 제3 부분을 포함한다.
데이터 배선과 접촉층 패턴 및 반도체 패턴을 하나의 마스크를 사용하여 형성할 수 있으며, 이 때에는 다음과 같은 순서로 공정을 진행한다. 기판 위에 게이트 절연막, 반도체층, 접촉층 및 금속층을 증착하고, 그 위에 감광막을 도포한 후 마스크를 통하여 노광, 현상한다. 이 때, 제2 부분이 데이터 배선의 상부에 위치하도록 한다. 제3 부분 아래의 금속층과 그 하부의 접촉층 및 반도체층, 제1 부분과 그 아래의 금속층 및 접촉층, 그리고 제2 부분의 일부 두께를 식각하여 금속층, 접촉층, 반도체층으로 각각 이루어진 데이터 배선, 접촉층 패턴, 반도체 패턴을 형성한 후, 감광막 패턴을 제거한다.
여기에서 데이터 배선, 접촉층 패턴, 반도체 패턴의 형성 단계는, 제3 부분 아래의 금속층을 습식 또는 건식 식각하여 접촉층을 노출시키는 단계, 제3 부분 아래의 접촉층 및 그 아래의 반도체층을 제1 부분과 함께 건식 식각하여 제3 부분 아래의 게이트 절연막과 제1 부분 아래의 금속층을 노출시킴과 동시에 반도체층으로 이루어진 반도체 패턴을 완성하는 단계, 제1 부분 아래의 금속층과 그 아래의 접촉층을 식각하여 제거함으로써 데이터 배선과 접촉층 패턴을 완성하는 단계를 포함한다.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다.
본 실시예는 이러한 목적을 달성하기 위하여, 게이트 패드를 드러내는 접촉창을 반도체층 및 그 위의 접촉층과 함께 패터닝하되, 화면 표시부에서는 반도체층 및 접촉층만을 패터닝하고 게이트 절연막을 남기고 게이트 패드부에서는 게이트 절연막을 완전히 제거한다.
먼저, 도 1 내지 도 5를 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1에 도시한 바와 같이, 하나의 절연 기판에 동시에 여러 개의 액정 표시 장치용 패널 영역을 만든다. 예를 들면, 도 1에서와 같이, 유리 기판(1) 하나에 4 개의 액정 표시 장치용 패널 영역(110, 120, 130, 140)이 만들어지며, 만들어지는 패널이 박막 트랜지스터 패널인 경우, 패널 영역(110, 120, 130, 140)은 다수의 화소로 이루어진 화면 표시부(111, 121, 131, 141)와 주변부(112, 122, 132, 142)를 포함한다. 화면 표시부(111, 121, 131, 141)에는 주로 박막 트랜지스터, 배선 및 화소 전극 등이 행렬의 형태로 반복적으로 배치되어 있고, 주변부(112, 122, 132,142)에는 구동 소자들과 연결되는 요소 즉, 패드와 기타 정전기 보호 회로 등이 배치된다.
그런데, 이러한 액정 표시 장치를 형성할 때에는 통상 스테퍼(stepper) 노광기를 사용하며, 이 노광기를 사용할 때에는 화면 표시부(111, 121, 131, 141) 및 주변부(112, 122, 132, 142)들을 여러 구역으로 나누고, 구역 별로 동일한 마스크 또는 다른 광마스크를 사용하여 박막 위에 코팅된 감광막을 노광하고, 노광한 후 기판 전체를 현상하여 감광막 패턴을 만든 후, 하부의 박막을 식각함으로써 특정 박막 패턴을 형성한다. 이러한 박막 패턴을 반복적으로 형성함으로써 액정 표시 장치용 박막 트랜지스터 기판이 완성되는 것이다.
그러나, 스테퍼 노광기를 사용하지 않고 한 번에 노광할 수도 있다. 또한, 하나의 절연 기판에 하나의 액정 표시 패널만을 형성할 수도 있다.
도 2는 도 1에서 하나의 패널 영역에 형성된 액정 표시 장치용 박막 트랜지스터 기판의 배치를 개략적으로 나타낸 배치도이다.
도 2에서와 같이 선(1)으로 둘러싸인 화면 표시부에는 다수의 박막 트랜지스터(3)와 각각의 박막 트랜지스터(3)에 전기적으로 연결되어 있는 화소 전극(71)과 게이트선(22) 및 데이터선(62)을 포함하는 배선 등이 형성되어 있다. 화면 표시부 바깥의 주변부에는 게이트선(22) 끝에 연결된 게이트 패드(24)와 데이터선(62) 끝에 연결된 데이터 패드(64)가 배치되어 있고, 정전기 방전으로 인한 소자 파괴를 방지하기 위하여 게이트선(22) 및 데이터선(62)을 각각 전기적으로 연결하여 등전위로 만들기 위한 게이트선 단락대(shorting bar)(4) 및 데이터선 단락대(5)가 배치되어 있으며, 게이트선 단락대(4) 및 데이터선 단락대(5)는 단락대 연결부(6)를 통하여 전기적으로 연결되어 있다. 이 단락대(4, 5)는 나중에 제거되며, 이들을 제거할 때 기판을 절단하는 선이 도면 부호 2이다. 설명하지 않은 도면 부호 7은 접촉창으로서 게이트선 단락대(4) 및 데이터선 단락대(5)와 절연막(도시하지 않음)을 사이에 두고 있는 단락대 연결부(6)를 연결하기 위하여 절연막에 뚫려 있다.
도 3 및 도 4는 도 2에서 화면 표시부의 박막 트랜지스터와 화소 전극 및 배선과 주변부의 패드들을 확대하여 도시한 것으로서, 도 3은 배치도이고, 도 4는 도 3에서 Ⅳ-Ⅳ' 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(24) 및 게이트선(22)의 분지인 박막 트랜지스터의 게이트 전극(26)을 포함한다.
게이트 배선(22, 24, 26)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층이 그 예이다.
게이트 배선(22, 24, 26) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 화면 표시부 전체, 특히 게이트선(22) 및 게이트 전극(26)을 덮고 있다. 그러나 게이트 절연막(30)은 주변부의 게이트 패드(24)는 덮고 있지 않다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체층 패턴(42)이 형성되어 있으며, 반도체층 패턴(42) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 또는 실리사이드 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56)이 형성되어 있다.
접촉층 패턴(55, 56) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선(62, 64, 65, 66)이 형성되어 있다. 데이터 배선은 먼저, 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(64), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함한다. 데이터 배선은 또한 데이터선부와 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)을 포함한다.
데이터 배선(62, 64, 65, 66)도 게이트 배선(22, 24, 26)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.
한편, 접촉층 패턴(55, 56)은 데이터 배선(62, 64, 65, 66)과 동일한 모양을 가지며 그 하부의 반도체층 패턴(42)과 그 상부의 데이터 배선(62, 64, 65, 66)의 접촉 저항을 낮추어 주는 역할을 한다. 반도체층 패턴(42)은 데이터 배선(62, 64, 65, 66) 및 접촉층 패턴(55, 56)과 거의 동일한 모양을 가지지만, 소스 전극(65)과 드레인 전극(66)의 사이에도 형성되어 있는 점이 다르다.
데이터 배선(62, 64, 65, 66) 위에는 ITO(indium tin oxide)와 같은 투명 또는 불투명한 도전 물질로 이루어진 도전체 패턴(71, 72, 73, 74)이 형성되어 있다. 도전체 패턴은 먼저, 게이트선(22)과 데이터선(62)으로 둘러싸인 화소 영역 내에 주로 형성되어 있는 화소 전극(71)을 포함한다. 화소 전극(71)은 드레인 전극(66) 바로 위로 연장되어 접촉하고 있으며 게이트 절연막(30)을 사이에 두고 게이트선(22)과 중첩되어 유지 축전기를 이룬다. 도전체 패턴은 또한, 데이터선(62) 및 소스 전극(65)을 덮고 있는 보조 데이터선(72)과 데이터 패드(64)를 덮고 있는 보조 데이터 패드(74)를 포함하며, 게이트 패드(24) 바로 위에 형성되어 게이트 패드(24)를 덮는 보조 게이트 패드(73)도 포함한다.
이 실시예에서는 도전체 패턴(71, 72, 73, 74)과 이 도전체 패턴으로 덮이지 않은 반도체층 패턴(42) 및 보조 게이트 패드(73)와 게이트 절연막(30)으로 덮이지 않은 게이트 배선(22, 24, 26)은 보호막(80)으로 덮여 있으나, 보호막(80)은 반도체층 패턴(42) 중에서 적어도 소스 전극(65)과 드레인 전극(66) 사이에 위치하는채널 부분을 덮어 보호하면 된다. 보호막(80)은 질화규소나 아크릴계 따위의 유기 절연 물질로 이루어질 수 있다.
여기에서는 화소 전극(63)의 재료의 예로 투명한 ITO를 들었으나, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
그러면, 본 발명의 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 5a 내지 도 11b와 앞서의 도 3 및 도 4를 참고로 하여 상세히 설명한다.
먼저, 도 5a 및 5b에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 첫째 마스크를 이용하여 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 게이트 배선을 형성한다.
다음, 도 6a 및 6b에 도시한 바와 같이, 게이트 절연막(30), 반도체층(40) 및 접촉층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 1,500 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 계속하여 스퍼터링 등의 방법으로 금속층(60)을 1,500 Å 내지 3,000 Å의 두께로 증착한다. 이어, 제2 마스크를 사용하여 금속층(60), 접촉층(50)과 반도체층(40) 및 게이트 절연막(30)을 패터닝하여 금속층 패턴(61)과 그 하부의 1차 접촉층 패턴(51) 및 반도체층 패턴(42)을 형성한다(도 10 참고). 여기에서 금속층 패턴은 완성된 데이터 배선과 형태가 유사하나 소스 전극과 드레인 전극이 아직 연결되어 있다는 점이 다르다. 이때, 주변부(P)에서는 금속층 패턴(61)과 그 하부의 막들을 제외하고는 모든 금속층(60), 접촉층(50), 반도체층(40) 및 게이트 절연막(30)을 제거하지만, 화면 표시부(D)에서는 금속층 패턴(61)을 제외한 나머지 금속층(60), 접촉층(50) 및 반도체층(40)만을 제거하고 게이트 절연막(30)은 제거되지 않도록 하여야 한다. 이를 위하여 부분에 따라 두께가 다른 감광막 패턴을 형성하고 이를 식각 마스크로 하여 하부의 막들을 건식 식각하는데, 이를 도 6b 내지 도 9를 통하여 상세히 설명한다.
먼저, 금속층(60) 위에 감광막(PR), 바람직하게는 양성의 감광막을 5,000 Å 내지 30,000 Å의 두께로 도포한 후, 제2 마스크(300, 410, 420)를 통하여 노광한다. 노광 후의 감광막(PR)은 도 6b에서 보는 바와 같이, 화면 표시부(D)와 주변부(P)가 다르다. 즉, 화면 표시부(D)의 감광막(PR) 중에서 빛에 노출된 부분(C)은 표면으로부터 일정 깊이까지만이 빛에 반응하여 고분자가 분해되고 그 밑으로는 고분자가 그대로 남아 있으나, 주변부(P)의 감광막(PR)은 이와는 달리 빛에 노출된 부분(B)은 하부까지 모두 빛에 반응하여 고분자가 분해된 상태가 된다. 여기에서, 화면 표시부(D)나 주변부(P)에서 빛에 노출되는 부분(C, B)은 금속층(50)이 제거될 부분이다.
이를 위해서는 화면 표시부(D)에 사용하는 마스크(300)와 주변부(P)에 사용하는 마스크(410, 420)의 구조를 변경하는 방법을 사용할 수 있으며, 여기에서는 세 가지 방법을 제시한다.
도 7a 및 도 7b에 도시한 바와 같이, 마스크(300, 400)는 통상 기판(310, 410)과 그 위의 크롬 따위로 이루어진 불투명한 패턴층(320, 420), 그리고 패턴층(320, 420) 및 노출된 기판(310, 410)을 덮고 있는 펠리클(pellicle)(330,430)로 이루어지는데, 화면 표시부(D)에 사용되는 마스크(300)의 펠리클(330)의 광 투과율이 주변부(P)에 사용되는 마스크(400)의 펠리클(430)의 광 투과율보다 낮도록 하는 것이다. 펠리클(330)의 투과율이 펠리클(430)의 투과율의 10 % 내지 80 %, 바람직하게는 20 % 내지 60 % 정도의 범위에 있도록 하는 것이 바람직하다.
다음은, 도 8a 및 도 8b에 도시한 바와 같이, 화면 표시부(D)의 마스크(300)에는 전면에 걸쳐 크롬층(350)을 약 100 Å 내지 300 Å의 두께로 남겨 투과율을 낮추고, 주변부(P)의 마스크(400)에는 이러한 크롬층을 남기지 않는 것이다. 이때, 화면 표시부(D)에 사용되는 마스크(300)의 펠리클(340)은 주변부(P)의 펠리클(430)과 동일한 투과율을 가지도록 할 수 있다.
여기에서 위의 두 가지 방법을 혼용하여 사용할 수 있음은 물론이다.
위의 두 가지 예에서는 스테퍼를 사용한 분할 노광의 경우에 적용할 수 있는 것으로서 화면 표시부(D)와 주변부(P)가 다른 마스크를 사용하여 노광되기 때문에 가능한 것이다. 이렇게 분할 노광하는 경우에는 이외에도 화면 표시부(D)와 주변부(P)의 노광 시간을 다르게 함으로써 두께를 조절할 수도 있다.
그러나, 화면 표시부(D)와 주변부(P)를 분할 노광하지 않고 하나의 마스크를 사용하여 노광할 수도 있으며 이 경우 적용될 수 있는 마스크의 구조를 도 10을 참고로 하여 상세히 설명한다.
도 9에 도시한 바와 같이 마스크(500)의 기판(510) 위에는 투과율 조절막(550)이 형성되어 있으며 투과율 조절막(550) 위에 패턴층(520)이 형성되어 있다. 투과율 조절막(550)은 화면 표시부(D)에서는 패턴층(520) 하부뿐 아니라 전면에 걸쳐 형성되어 있지만 주변부(P)에서는 패턴층(550) 하부에만 형성되어 있다. 결국 기판(510) 위에는 높이가 다른 두 개 이상의 패턴이 형성되어 있는 셈이 된다.
물론, 주변부(P)에도 투과율 조절막을 둘 수 있으며, 이 경우 주변부(P)의 투과율 조절막의 투과율은 화면 표시부(P)의 투과율 조절막(550)의 투과율보다 높은 투과율을 가져야 한다.
이러한 투과율 조절막(550)을 가지는 광마스크(500)를 제조할 때에는, 먼저 기판(500) 위에 투과율 조절막(550)과, 이 투과율 조절막(550)과 식각비가 다른 패턴층(520)을 연속하여 적층한다. 전면에 걸쳐 감광막(도시하지 않음)을 도포하고 노광, 현상한 후 감광막을 식각 마스크로 하여 패턴층(520)을 식각한다. 남은 감광막을 제거한 후 다시 주변부(P)의 접촉창에 대응하는 위치의 투과율 조절막을 노출시키는 새로운 감광막 패턴(도시하지 않음)을 형성한 다음, 이를 식각 마스크로 하여 투과율 조절막(550)을 식각함으로써 광마스크(500)를 완성한다.
이와 같은 방법 이외에도 광원의 분해능보다 작은 크기의 슬릿(slit)이나 격자 모양의 미세 패턴을 가지는 마스크를 사용하여 투과율을 조절할 수도 있다.
그런데, 감광막(PR) 중 하부에 반사율이 높은 금속층, 즉 게이트 배선(22, 24, 26)이 있는 부분은 반사된 빛으로 인하여 노광시 다른 부분보다 빛의 조사량이 많아질 수 있다. 이를 방지하기 위하여 하부로부터의 반사광을 차단하는 층을 두거나 착색된 감광막(PR)을 사용할 수 있다.
이러한 방법으로 감광막(PR)을 노광한 후 현상하면 도 7a 및 도 7b에 도시한바와 같이 그물 눈금 표시된 부분이 제거되어 위치에 따라 두께가 다른 감광막 패턴(PR)이 만들어진다. 즉, 금속층 패턴(61)이 형성될 부분을 제외한 모든 주변부 위에는 감광막이 형성되어 있지 않고, 금속층 패턴(61)이 형성될 부분의 금속층(60)의 상부에는 두꺼운 감광막(A)이 형성되어 있으며 화면 표시부(D)에서 기타 부분에는 얇은 감광막(C)이 형성되어 있다.
이때, 감광막(PR)의 얇은 부분의 두께는 최초 두께의 약 1/4 내지 1/7 수준 즉 350 Å 내지 10,000 Å 정도, 더욱 바람직하게는, 1,000 Å 내지 6,000 Å가 되도록 하는 것이 좋다. 한 예를 들면, 감광막(PR)의 최초 두께는 25,000 Å 내지 30,000 Å으로 하고, 화면 표시부(D)의 투과율을 30 %로 하여 얇은 감광막의 두께가 3,000 Å 내지 5,000 Å가 되도록 할 수 있다. 그러나 남기는 두께는 건식 식각의 공정 조건에 따라 결정되어야 하므로, 이러한 공정 조건에 따라 마스크의 펠리클, 잔류 크롬층의 두께 또는 투과율 조절막의 투과율이나 노광시간 등을 조절하여야 한다.
이러한 얇은 두께의 감광막은 통상적인 방법으로 감광막을 노광, 현상한 후 리플로우를 통하여 형성할 수도 있다.
이어, 건식 식각 방법으로 감광막 패턴(PR) 및 그 하부의 막들, 즉 금속층(60), 접촉층(50), 반도체층(40) 및 게이트 절연막(30)에 대한 식각을 진행한다.
이때, 앞서 언급한 것처럼, 감광막 패턴(PR) 중 A 부분은 완전히 제거되지 않고 남아 있어야 하고, B 부분 하부의 금속층(60), 접촉층(50), 반도체층(40) 및게이트 절연막(30)이 제거되어야 하며, C 부분 하부에서는 금속층(60)과 그 하부의 접촉층(50) 및 반도체층(40)만을 제거하고 게이트 절연막(30)은 제거되지 않아야 한다.
이를 위해서 먼저, 습식 또는 건식 식각을 통하여 주변부의 노출된 금속층(60)을 제거하여 접촉층(50)을 드러낸다. 이어 감광막 패턴(PR)과 접촉층(50)과 반도체층(40)을 동시에 식각할 수 있는 건식 식각 방법을 사용하여 식각을 진행한다. 이때, 식각은 C 부분의 얇은 감광막이 제거되어 하부의 금속층(60)이 드러날 때까지 진행하며, 이 과정에서 주변부의 노출된 접촉층(50)과 그 하부의 반도체층(40)이 식각된다. 이때, 얇은 감광막과 각 층(50, 40)의 두께와 식각 조건에 따라 반도체층(40)이 완전히 식각되어 게이트 절연막(30)이 드러나거나 게이트 절연막(30)까지 어느 정도 두께로 식각될 수도 있고, 반도체층(40)이 어느 정도 두께로 남아 있을 수도 있다. 또한 이 과정에서 A 부분의 두꺼운 감광막도 어느 정도 두께로 식각된다. 이어 습식 또는 건식 식각 방법으로 C 부분의 노출된 금속층을 제거하여 접촉층(50)을 드러낸다. 마지막으로 접촉층(50)과 반도체층(40)과 게이트 절연막(30)을 동시에 식각할 수 있는 식각 조건으로 건식 식각을 진행한다. 이때의 식각 종점은 주변부의 게이트 패드(24)가 드러날 때이며, 이때, C 부분에서는 노출된 접촉층(50)과 그 아래의 반도체층(40)이 제거되어야 한다. 물론 이때에도 A 부분의 감광막이 어느 정도 두께로 식각된다.
따라서, 한 번의 마스크 공정과 건식 식각 방법을 통하여 화면 표시부(D)에서는 금속층(60), 접촉층(50)과 반도체층(40)만을 제거하여 금속층 패턴(61), 1차접촉층 패턴(51) 및 반도체층 패턴(42)을 형성하고, 주변부(P)에서는 금속층 패턴(61)을 제외한 나머지 부분의 금속층(60), 접촉층(50), 반도체층(40) 및 게이트 절연막(30)을 모두 제거할 수 있다.
이어 남아 있는 A 부분의 감광막 패턴을 제거하고, 400 Å 내지 500 Å 두께의 ITO층을 스퍼터링 등의 방법으로 증착한다. 이어, 제3 마스크를 사용하여 ITO층을 패터닝하여, 도 11a 및 도 11b와 같은 구조의 도전체 패턴(71, 72, 73, 74)을 형성한다. 이때, 화소 전극(71)과 보조 데이터선(72)은 게이트 전극(26)을 사이에 두고 거리를 두고 떨어져 있어, 둘 사이의 금속층 패턴(61)이 노출된다. 그런 후, 노출된 금속층 패턴(61)을 습식 식각 등의 방법으로 제거하여 1차 접촉층 패턴(51)을 노출시킴과 동시에 소스 전극(65)과 드레인 전극(66)을 분리한다. 이어 노출된 1차 접촉층 패턴(51)을 식각하여 반도체층(42)을 노출시킴으로써 박막 트랜지스터를 완성한다.
마지막으로, 도 3 및 도 4에 도시한 바와 같이, 질화규소를 CVD 방법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 3,000 Å 이상의 두께를 가지는 보호막(80)을 적층한 후 제4 마스크를 이용하여 패터닝한다. 이 때, 화소 전극(71), 보조 게이트 패드(73) 및 보조 데이터 패드(74)가 드러나도록 패터닝해야 한다.
이와 같이 본 실시예에서는 게이트 패드(24)를 덮고 있는 게이트 절연막(30)을 금속층 패턴(61), 1차 접촉층 패턴(51) 및 반도체층 패턴(42)과 함께 하나의 마스크를 사용하여 형성함으로써, 마스크 수를 줄인다.
한편, 위의 실시예에서는 박막 트랜지스터 기판에 화소 전극만이 구비되어 있는 경우를 예로 들었으나, 이와 같은 방법은 화소 전극 및 공통 전극이 박막 트랜지스터 기판에 모두 구비되어 있는 경우에도 적용될 수 있다.
이러한 경우가 지금부터 설명하고자 하는 본 발명의 제2 실시예에 나타나 있으며, 도 12 내지 도 17c를 참고로 하여 이를 상세하게 설명한다.
도 12는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 13 및 도 14는 도 3에서 XⅢ-XⅢ' 선과 XⅣ-XⅣ' 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(24) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26)을 포함한다.
기판(10) 위에는 또한 게이트 배선과 동일한 물질로 이루어진 공통 전극 배선이 형성되어 있다. 공통 전극 배선은 게이트선(22)과 평행하게 가로 방향으로 뻗어 있는 공통 전극선(27)과 공통 전극선(27)의 세로 방향 분지인 공통 전극(28)을 포함하며, 도시하지는 않았지만, 공통 전극선(27)의 끝에 형성되어 공통 전극 신호를 인가 받아 공통 전극선(27)으로 전달하는 공통 전극선 패드도 게이트 패드(24)와 거의 동일한 형태로 형성되어 있다.
게이트 배선(22, 24, 26) 및 공통 전극 배선(27, 28) 위에는 질화규소 따위로 이루어진 게이트 절연막(30)이 형성되어 화면 표시부 전체, 특히 게이트선(22) 및 게이트 전극(26)과 공통 전극선(27) 및 공통 전극선(28)을 덮고 있다. 그러나 게이트 절연막(30)은 주변부의 게이트 패드(24) 및 공통 전극선은 덮고 있지 않다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체층 패턴(42)이 형성되어 있으며, 반도체층 패턴(42) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 또는 실리사이드 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56)이 형성되어 있다.
접촉층 패턴(55, 56) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선(62, 64, 65, 66)이 형성되어 있다. 데이터 배선은 먼저, 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(64), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함한다. 데이터 배선은 또한 데이터선부와 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)을 포함한다.
데이터 배선(62, 64, 65, 66)도 게이트 배선(22, 24, 26)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.
한편, 접촉층 패턴(55, 56)은 데이터 배선(62, 64, 65, 66)과 동일한 모양을 가지며 그 하부의 반도체층 패턴(42)과 그 상부의 데이터 배선(62, 64, 65, 66)의 접촉 저항을 낮추어 주는 역할을 한다. 반도체층 패턴(42)은 데이터 배선(62, 64, 65, 66) 및 접촉층 패턴(55, 56)과 거의 동일한 모양을 가지지만, 소스 전극(65)과 드레인 전극(66)의 사이에도 형성되어 있는 점이 다르다.
데이터 배선(62, 64, 65, 66) 위에는 도전 물질로 이루어진 도전체 패턴(72, 73, 74, 75, 76)이 형성되어 있다. 도전체 패턴은 먼저, 공통 전극선(27)과 평행하며 드레인 전극(66) 위까지 연장된 화소 전극선(75)과 화소 전극선(75)에 연결되어 있으며 공통 전극(28)에 평행한 화소 전극(76)을 포함한다. 화소 전극(76)과 공통 전극(28)은 교대로 배치되어 전기장을 형성하며, 화소 전극(76)은 게이트 절연막(30)을 사이에 두고 공통 전극선(27)과 중첩되어 유지 축전기를 이룰 수도 있다. 도전체 패턴은 또한, 데이터선(62) 및 소스 전극(65)을 덮고 있는 보조 데이터선(72)과 데이터 패드(64)를 덮고 있는 보조 데이터 패드(74)를 포함하며, 게이트 패드(24) 바로 위에 형성되어 게이트 패드(24)를 덮는 보조 게이트 패드(73)도 포함한다.
이 실시예에서는 도전체 패턴(71, 72, 73, 74)과 이 도전체 패턴으로 덮이지 않은 반도체층 패턴(42) 및 보조 게이트 패드(73)와 게이트 절연막(30)으로 덮이지 않은 게이트 배선(22, 24, 26)은 보호막(80)으로 덮여 있으나, 보호막(80)은 반도체층 패턴(42) 중에서 적어도 소스 전극(65)과 드레인 전극(66) 사이에 위치하는채널 부분을 덮어 보호하면 된다. 보호막(80)은 질화규소나 아크릴계 따위의 유기 절연 물질로 이루어질 수 있다.
그러면, 본 발명의 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 15a 내지 도 17c와 앞서의 도 12 내지 도 14를 참고로 하여 상세히 설명한다.
먼저, 도 15a 내지 15c에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 첫째 마스크를 이용하여 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 게이트 배선과 공통 전극선(27), 공통 전극선 패드(도시하지 않음) 및 공통 전극(28)을 포함하는 공통 전극 배선을 형성한다.
다음, 도 16a 및 16c에 도시한 바와 같이, 게이트 절연막(30), 반도체층(40) 및 접촉층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 1,500 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 계속하여 스퍼터링 등의 방법으로 금속층(60)을 1,500 Å 내지 3,000 Å의 두께로 증착한다. 이어, 제2 마스크를 사용하여 금속층(60), 접촉층(50)과 반도체층(40) 및 게이트 절연막(30)을 패터닝하여 금속층 패턴(61)과 그 하부의 1차 접촉층 패턴(51) 및 반도체층 패턴(42)을 형성한다. 여기에서 금속층 패턴은 완성된 데이터 배선과 형태가 유사하나 소스 전극과 드레인 전극이 아직 연결되어 있다는 점이 다르다. 이때, 주변부(P)에서는 금속층 패턴(61)과 그 하부의 막들을 제외하고는 모든 금속층(60), 접촉층(50), 반도체층(40) 및 게이트 절연막(30)을 제거하지만, 화면표시부(D)에서는 금속층 패턴(61)을 제외한 나머지 금속층(60), 접촉층(50) 및 반도체층(40)만을 제거하고 게이트 절연막(30)은 제거되지 않도록 하여야 한다.
이에 사용되는 방법은 제1 실시예에서와 동일하다.
즉, 부분에 따라 두께가 다른 감광막 패턴을 형성하고 이를 식각 마스크로 하여 하부의 막들을 건식 식각하며, 이러한 감광막 패턴을 형성할 때에는 부분에 따라 광 투과율이 다른 마스크를 사용한다.
이어 400 Å 내지 500 Å 두께의 도전체층을 스퍼터링 등의 방법으로 증착하고 제3 마스크를 사용하여 패터닝하여, 도 17a 내지 도 17b와 같은 구조의 도전체 패턴(72, 73, 74, 75, 76)을 형성한다. 이때, 화소 전극선(75)과 보조 데이터선(72)은 게이트 전극(26)을 사이에 두고 거리를 두고 떨어져 있어, 둘 사이의 금속층 패턴(61)이 노출된다. 그런 후, 노출된 금속층 패턴(61)을 습식 식각 등의 방법으로 제거하여 1차 접촉층 패턴(51)을 노출시킴과 동시에 소스 전극(65)과 드레인 전극(66)을 분리한다. 이어 노출된 1차 접촉층 패턴(51)을 식각하여 반도체층(42)을 노출시킴으로써 박막 트랜지스터를 완성한다.
마지막으로, 도 3 및 도 4에 도시한 바와 같이, 질화규소를 CVD 방법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 3,000 Å 이상의 두께를 가지는 보호막(80)을 적층한 후 제4 마스크를 이용하여 패터닝한다. 이 때, 보조 게이트 패드(73) 및 보조 데이터 패드(74)가 드러나도록 패터닝해야 한다.
이상에서와 같이 위의 실시예에서는 게이트 패드(24)를 덮고 있는 게이트 절연막(30)을 금속층 패턴(61), 1차 접촉층 패턴(51) 및 반도체층 패턴(42)과 함께하나의 마스크를 사용하여 형성하되 주변부와 화면 표시부의 투과율을 달리함으로써, 마스크 수를 줄이고 있으나, 이와 다른 방법을 사용할 수도 있다.
본 발명의 제3 실시예에서는 데이터 배선을 형성할 때 박막 트랜지스터의 채널 부분에 두께가 얇은 감광막을 이용함으로써 마스크 수를 줄이는 방법에 관한 것으로서, 박막 트랜지스터 기판에 화소 전극과 공통 전극이 모두 형성되어 있는 경우에 관한 것이다.
그러면, 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 대하여 도 18 내지 도 23c를 참고로 하여 이를 상세하게 설명한다.
도 18은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 19 및 도 20은 도 18에서 XIX-XIX' 선과 XX-XX' 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(24) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26)을 포함한다.
기판(10) 위에는 또한 게이트 배선과 동일한 물질로 이루어진 공통 전극 배선이 형성되어 있다. 공통 전극 배선은 게이트선(22)과 평행하게 가로 방향으로뻗어 있는 공통 전극선(27)과 공통 전극선(27)의 세로 방향 분지인 공통 전극(28)을 포함하며, 도시하지는 않았지만, 공통 전극선(27)의 끝에 형성되어 공통 전극 신호를 인가 받아 공통 전극선(27)으로 전달하는 공통 전극선 패드도 게이트 패드(24)와 거의 동일한 형태로 형성되어 있다.
게이트 배선(22, 24, 26) 및 공통 전극 배선(27, 28) 위에는 질화규소 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26) 및 공통 전극 배선(27, 28)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체층 패턴(42)이 형성되어 있으며, 반도체층 패턴(42) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 또는 실리사이드 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56)이 형성되어 있다.
접촉층 패턴(55, 56) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선(62, 64, 65, 66, 68, 69)이 형성되어 있다. 데이터 배선은 먼저, 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(64), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함한다. 데이터 배선은 또한 데이터선부와 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)을 포함하며, 드레인 전극(66)이 연장되어 공통 전극선(27)과평행한 화소 전극선(69)과 그 분지이며 공통 전극(28)에 평행한 화소 전극(68)을 포함한다. 화소 전극(68)과 공통 전극(28)은 교대로 배치되어 전기장을 형성하며, 화소 전극(68)은 게이트 절연막(30)을 사이에 두고 공통 전극선(27)과 중첩되어 유지 축전기를 이룰 수도 있다.
데이터 배선(62, 64, 65, 66, 68, 69)도 게이트 배선(22, 24, 26)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.
한편, 접촉층 패턴(55, 56)은 데이터 배선(62, 64, 65, 66, 68, 69)과 동일한 모양을 가지며 그 하부의 반도체층 패턴(42)과 그 상부의 데이터 배선(62, 64, 65, 66)의 접촉 저항을 낮추어 주는 역할을 한다. 반도체층 패턴(42)은 데이터 배선(62, 64, 65, 66, 68, 69) 및 접촉층 패턴(55, 56)과 거의 동일한 모양을 가지지만, 소스 전극(65)과 드레인 전극(66)의 사이에도 형성되어 있는 점이 다르다.
데이터 배선(62, 64, 65, 66, 68, 69)과 이 데이터 배선으로 덮이지 않은 반도체층 패턴(42) 및 게이트 절연막(30)은 보호막(80)으로 덮여 있으나, 보호막(80)은 반도체층 패턴(42) 중에서 적어도 소스 전극(65)과 드레인 전극(66) 사이에 위치하는 채널 부분을 덮어 보호하면 된다. 한편, 보호막(80)은 데이터선(62) 및 데이터 패드(64)위에 다수의 접촉 구멍(82, 84)을 가지고 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(83)을 가지고 있다. 여기에서 보호막(80)은 질화규소나 아크릴계 따위의 유기 절연 물질로 이루어질 수 있다.
보호막(80) 위에는 도전 물질로 이루어진 도전체 패턴(72, 73, 74, 75, 76)이 형성되어 있다. 도전체 패턴은 데이터선(62)을 덮고 있는 보조 데이터선(72)과 데이터 패드(64)를 덮고 있는 보조 데이터 패드(74)를 포함하며, 게이트 패드(24) 바로 위에 형성되어 게이트 패드(24)를 덮는 보조 게이트 패드(73)도 포함한다.
그러면, 본 발명의 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 21a 내지 도 23c와 앞서의 도 18 내지 도 20을 참고로 하여 상세히 설명한다.
먼저, 도 21a 내지 21c에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 첫째 마스크를 이용하여 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 게이트 배선과 공통 전극선(27), 공통 전극선 패드(도시하지 않음) 및 공통 전극(28)을 포함하는 공통 전극 배선을 형성한다.
다음, 도 22a 및 22c에 도시한 바와 같이, 게이트 절연막, 반도체층 및 접촉층을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 1,500 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 계속하여 스퍼터링 등의 방법으로 금속층을 1,500 Å 내지 3,000 Å의 두께로 증착한다. 이어, 제2 마스크를 사용하여 금속층, 접촉층과 반도체층을 감광막을 이용하여 사진 식각하여 데이터 배선(62, 64, 65, 66, 68, 69)과 그 하부의 접촉층 패턴(55, 56) 및 반도체층 패턴(42)을 형성한다. 이때, 반도체층 패턴(42)은 데이터 배선(62, 64, 65, 66, 68, 69)으로 덮여 있는 부분과 소스 전극(65)과 드레인 전극(66) 사이의 노출된 채널 부분만이 남고 다른 부분은 모두 제거되어야 하는데 이를 위해서는 채널 부분의 감광막의 두께를 데이터 배선 위의 감광막의 두께보다 작게 하여야 한다. 이는 마스크에서 채널 부분의 투과율이 다른 부분의 투과율보다 낮게 함으로써 가능하다.
이와 같이, 부분에 따라 두께가 다른 감광막 패턴을 형성한 후에는 이를 식각 마스크로 하여 하부의 막들을 식각한다. 먼저, 금속층 중 노출된 부분을 습식 식각 등의 방법으로 식각하여 제거한다. 채널부의 얇은 감광막과 데이터 배선 부분을 제외한 다른 부분의 노출된 접촉층 및 그 하부의 반도체층을 건식 식각으로 동시에 제거한다. 그러면 채널부에서는 금속층이 드러나고 다른 부분에서는 게이트 절연막(30)이 드러나며 데이터 배선 부분 위의 두꺼운 감광막은 그 두께가 약간 줄어든다. 이어 채널부의 금속층을 습식 식각하여 하부의 접촉층을 노출시킨 후 노출된 접촉층을 건식 식각하여 제거함으로써 패턴을 완성한다.
다음, 도 23a 내지 도 23b에 도시한 바와 같이, 질화규소를 CVD 방법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 3,000 Å 이상의 두께를 가지는 보호막(80)을 적층한 후 제3 마스크를 이용하여 게이트 절연막(30)과 함께 패터닝한다. 이 때, 게이트 패드(24) 및 데이터 패드(64)와 데이터선(62)의 일부가 드러나도록 패터닝해야 한다.
마지막으로 400 Å 내지 500 Å 두께의 도전체층을 스퍼터링 등의 방법으로 증착하고 제4 마스크를 사용하여 패터닝하여, 도 18 내지 도 20과 같은 구조의 도전체 패턴(72, 73, 74)을 형성함으로써 박막 트랜지스터를 완성한다.
이상에서와 같이 제3 실시예에서는 박막 트랜지스터의 반도체층 패턴을 데이터 배선(62, 64, 65, 66, 68, 69)과 함께 하나의 마스크를 사용하여 형성함으로써, 마스크 수의 줄인다.
이상에서와 같이 본 발명은 박막의 새로운 사진 식각 방법을 통하여 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정 수를 줄이고, 공정을 단순화하여 제조 원가를 낮추고 수율도 높여준다. 또한, 넓은 면적을 서로 다른 깊이로 식각하면서도 하나의 식각 깊이에 대해서는 균일한 식각 깊이를 가질 수 있도록 한다.

Claims (17)

  1. 화면 표시부와 주변부를 포함하는 기판 위에 상기 화면 표시부의 게이트선 및 게이트 전극과 상기 주변부의 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선 위에 게이트 절연막 패턴을 형성하는 단계,
    상기 게이트 절연막 패턴 위에 반도체층 패턴을 형성하는 단계,
    상기 반도체층 패턴 위에 접촉층 패턴을 형성하는 단계,
    상기 접촉층 패턴 위에 상기 화면 표시부의 데이터선과 소스 및 드레인 전극과 상기 주변부의 데이터 패드를 포함하는 데이터 배선을 형성하는 단계,
    채널 보호막 패턴을 형성하는 단계, 그리고
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며,
    상기 게이트 절연막 패턴 형성 단계에서 상기 화면 표시부를 패터닝하기 위한 제1 광마스크와 상기 제1 광마스크와 투과율이 다르며 상기 주변부를 패터닝하기 제2 광마스크를 이용하여 노광하며,
    상기 게이트 절연막 패턴은 상기 데이터 배선, 상기 반도체층 패턴 및 상기 접촉층 패턴과 함께 한 번의 사진 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에서,
    상기 게이트 절연막 패턴은 양성 감광막을 이용하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  3. 제2항에서,
    상기 제1 광마스크의 투과율은 상기 제2 광마스크의 투과율의 20 % 내지 60 %인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  4. 제1항에서,
    상기 제1 및 제2 광마스크는 각각 기판과 상기 기판 위에 형성되어 있는 불투명한 패턴층과 적어도 상기 패턴층으로 덮여 있지 않은 상기 기판 위에 형성되어 있는 펠리클을 포함하며, 상기 제1 및 제2 광마스크의 투과율 차이는 상기 제1 및 제2 광마스크의 펠리클의 투과율을 조절함으로써 조절되는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  5. 제1항에서,
    상기 제1 및 제2 광마스크는 하나의 마스크를 이루며 상기 마스크는 기판과 상기 기판 위에 형성되어 있는 제1 패턴층과 상기 기판 위에 형성되어 있으며 상기 제1 패턴층과 높이가 다른 제2 패턴층을 포함하며, 상기 제1 및 제2 광마스크의 투과율 차이는 상기 제1 및 제2 패턴층의 높이차로 인하여 생기는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  6. 제1항에서,
    상기 제1 및 제2 광마스크의 투과율 차이는 상기 노광에 사용되는 광원의 분해능 이하의 크기를 가지는 슬릿이나 격자 모양의 미세 패턴을 형성함으로써 조절하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  7. 화면 표시부와 주변부를 포함하는 기판 위에 상기 화면 표시부의 게이트선 및 게이트 전극과 상기 주변부의 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선 위에 게이트 절연막, 반도체층, 접촉층 및 금속층을 연속하여 증착하는 단계,
    상기 금속층 위에 감광막을 도포하는 단계,
    상기 화면 표시부를 패터닝하기 위한 제1 광마스크와 상기 제1 마스크와 투과율이 다르며 상기 주변부를 형성하기 위한 제2 광마스크를 이용하여 상기 감광막을 노광하는 단계,
    상기 감광막을 현상하여 두께가 다른 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 이용하여 상기 금속층 및 그 하부의 상기 접촉층과 상기 반도체층을 패터닝하여 금속층 패턴, 1차 접촉층 패턴 및 반도체층 패턴을 형성함과 동시에 상기 주변부의 상기 게이트 절연막을 식각하여 상기 게이트 패드를 드러내는 패터닝 단계,
    도전체층을 적층하는 단계,
    상기 도전체층을 사진 식각하여 상기 금속층 패턴의 일부를 덮는 화소 전극과 상기 금속층 패턴의 다른 일부를 덮고 상기 게이트 전극에 대하여 상기 화소 전극의 맞은 편에 위치하며 상기 화소 전극과 분리되어 있는 도전체층 패턴을 형성하는 단계,
    상기 화소 전극과 상기 도전체층 패턴의 사이에 위치한 상기 금속층 패턴 및 그 하부의 1차 접촉층 패턴을 제거하여 데이터선, 데이터 패드, 소스 및 드레인 전극을 포함하는 데이터 배선 및 그 하부의 2차 접촉층 패턴을 형성하는 단계,
    보호막을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  8. 제7항에서,
    상기 감광막 패턴은 상기 화면 표시부와 상기 금속층 패턴의 상부에만 형성되어 있으며, 상기 감광막 패턴의 두께는 상기 금속층 패턴의 상부에서보다 상기 금속층 패턴 이외의 상기 화면 표시부 부분에서 얇으며,
    상기 패터닝 단계는,
    상기 주변부의 노출된 금속층을 제거하여 접촉층을 드러내는 단계,
    상기 감광막 패턴과 상기 접촉층과 반도체층을 동시에 식각할 수 있는 식각 방법을 사용하여 상기 화면 표시부의 얇은 감광막을 제거하고 그 아래의 상기 금속층을 드러내는 단계,
    상기 화면 표시부의 노출된 상기 금속층을 제거하여 접촉층을 드러내는 단계,
    상기 접촉층과 반도체층과 게이트 절연막을 동시에 식각할 수 있는 식각 방법을 사용하여 상기 주변부의 상기 게이트 패드를 드러냄과 동시에 상기 화면 표시부의 노출된 접촉층과 그 아래의 반도체층을 제거하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  9. 제7항에서,
    상기 보호막은 상기 화소 전극을 노출시키는 개구부를 가지고 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  10. 제9항에서,
    상기 도전체층 패턴은 상기 데이터선을 덮는 보조 데이터선, 상기 데이터 패드를 덮는 보조 데이터 패드 및 상기 게이트 패드를 덮는 보조 게이트 패드를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  11. 제10항에서,
    상기 보호막은 상기 보조 게이트 패드 및 상기 보조 데이터 패드를 노출시키는 개구부를 가지고 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  12. 제7항에서,
    상기 기판 위에 상기 화소 전극과 함께 전기장을 형성하는 공통 전극을 포함하는 공통 전극 배선을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  13. 절연 기판 위에 게이트선 및 이와 연결된 게이트 전극을 포함하는 게이트 배선과 공통 전극을 포함하는 공통 전극 배선을 형성하는 단계,
    상기 게이트 배선 및 공통 전극 배선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체 패턴을 형성하는 단계,
    상기 반도체 패턴 위에 저항성 접촉층 패턴을 형성하는 단계,
    상기 접촉층 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결된 데이터선을 포함하는 데이터 배선을 형성하는 단계,
    상기 드레인 전극의 일부를 제외한 상기 데이터 배선을 덮는 보호막 패턴을 형성하는 단계,
    상기 드레인 전극과 연결되어 상기 공통 전극과 함께 전기장을 생성하는 화소 전극을 형성하는 단계를 포함하며,
    상기 소스 및 드레인 전극의 분리는 감광막 패턴을 이용한 사진 식각 공정을 통하여 이루어지며, 상기 감광막 패턴은 상기 소스 전극 및 드레인 전극 사이에 위치하며 제1 두께를 가지는 제1 부분과 상기 제1 두께보다 두꺼운 두께를 가지는 제2 부분 및 상기 제1 두께보다 얇은 제3 두께를 가지는 제3 부분을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  14. 제13항에서,
    상기 데이터 배선과 상기 접촉층 패턴 및 상기 반도체 패턴을 하나의 마스크를 사용하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  15. 제14항에서,
    상기 게이트 절연막, 상기 반도체 패턴, 상기 접촉층 패턴 및 상기 데이터 배선의 형성 단계는,
    상기 게이트 절연막, 반도체층, 접촉층 및 금속층을 증착하는 단계,
    상기 금속층 위에 감광막을 도포하는 단계,
    상기 감광막을 상기 마스크를 통하여 노광하는 단계,
    상기 감광막을 현상하여 상기 제2 부분이 상기 데이터 배선의 상부에 위치하도록 상기 감광막 패턴을 형성하는 단계,
    상기 제3 부분 아래의 상기 금속층과 그 하부의 접촉층 및 반도체층, 상기 제1 부분과 그 아래의 상기 금속층 및 접촉층, 그리고 상기 제2 부분의 일부 두께를 식각하여 상기 금속층, 상기 접촉층, 상기 반도체층으로 각각 이루어진 상기 데이터 배선, 상기 접촉층 패턴, 상기 반도체 패턴을 형성하는 단계,
    상기 감광막 패턴을 제거하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  16. 제15항에서,
    상기 데이터 배선, 상기 접촉층 패턴, 상기 반도체 패턴의 형성 단계는,
    상기 제3 부분 아래의 상기 금속층을 습식 또는 건식 식각하여 상기 접촉층을 노출시키는 단계,
    상기 제3 부분 아래의 접촉층 및 그 아래의 상기 반도체층을 상기 제1 부분과 함께 건식 식각하여 상기 제3 부분 아래의 상기 게이트 절연막과 상기 제1 부분 아래의 상기 금속층을 노출시킴과 동시에 상기 반도체층으로 이루어진 상기 반도체 패턴을 완성하는 단계,
    상기 제1 부분 아래의 상기 금속층과 그 아래의 상기 접촉층을 식각하여 제거함으로써 상기 데이터 배선과 상기 접촉층 패턴을 완성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  17. 화면 표시부와 주변부를 포함하는 기판 위에 상기 화면 표시부의 게이트선 및 게이트 전극과 상기 주변부의 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선 위에 게이트 절연막 패턴을 형성하는 단계,
    상기 게이트 절연막 패턴 위에 반도체층 패턴을 형성하는 단계,
    상기 반도체층 패턴 위에 접촉층 패턴으 형성하는 단계,
    상기 접촉층 패턴 위에 상기 화면 표시부의 데이터선과 소스 및 드레인 전극과 상기 주변부의 데이터 패드를 포함하는 데이터 배선을 형성하는 단계,
    채널 보호막 패턴을 형성하는 단계, 그리고 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며,
    상기 게이트 절연막 패턴 형성 단계에서 상기 화면 표시부를 패터닝하기 위한 감광막 패턴의 두께와 상기 주변부를 패터닝하기 위한 감광막 패턴의 두께가 서로 다르며,
    상기 게이트 절연막 패턴, 상기 데이터 배선, 상기 반도체층 패턴 및 상기 접촉층 패턴을 한 번의 사진 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1019980063760A 1998-01-10 1998-12-31 액정표시장치용박막트랜지스터기판의제조방법 KR100315921B1 (ko)

Priority Applications (12)

Application Number Priority Date Filing Date Title
KR1019980063760A KR100315921B1 (ko) 1998-12-31 1998-12-31 액정표시장치용박막트랜지스터기판의제조방법
TW88108889A TW557387B (en) 1998-10-01 1999-05-27 Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
TW88109951A TW548499B (en) 1998-10-01 1999-06-11 Thin film transistor array panels and manufacturing methods of the same
CNB991205421A CN1139837C (zh) 1998-10-01 1999-09-29 液晶显示器用薄膜晶体管阵列基板及其制造方法
JP28140999A JP2000111958A (ja) 1998-10-01 1999-10-01 ４枚のマスクを利用した液晶表示装置用薄膜トランジスタ基板の製造方法及び液晶表示装置用薄膜トランジスタ基板
US09/410,760 US6429057B1 (en) 1998-01-10 1999-10-01 Method for manufacturing thin film transistor array panel for liquid crystal display
US10/172,982 US6642074B2 (en) 1998-10-01 2002-06-18 Method for manufacturing thin film transistor array panel for LCD having a quadruple layer by a second photolithography process
US10/644,917 US6787809B2 (en) 1998-10-01 2003-08-21 Thin film transistor array panel
US10/933,545 US7078255B2 (en) 1998-10-01 2004-09-03 Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US11/451,686 US20060228821A1 (en) 1998-10-01 2006-06-13 Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US11/750,630 US7504290B2 (en) 1998-10-01 2007-05-18 Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US12/364,736 US20090179202A1 (en) 1998-10-01 2009-02-03 Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980063760A KR100315921B1 (ko) 1998-12-31 1998-12-31 액정표시장치용박막트랜지스터기판의제조방법

Publications (2)

Publication Number Publication Date
KR20000047013A KR20000047013A (ko) 2000-07-25
KR100315921B1 true KR100315921B1 (ko) 2002-12-26

Family

ID=19570317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980063760A KR100315921B1 (ko) 1998-01-10 1998-12-31 액정표시장치용박막트랜지스터기판의제조방법

Country Status (1)

Country Link
KR (1) KR100315921B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR100872494B1 (ko) 2002-12-31 2008-12-05 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판의 제조 방법
KR20050089381A (ko) 2004-03-04 2005-09-08 삼성에스디아이 주식회사 액티브 매트릭스형 표시 장치의 제조방법
KR100904527B1 (ko) * 2008-11-21 2009-06-25 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01100518A (ja) * 1987-10-14 1989-04-18 Hitachi Ltd アクティブマトリクス基板の製造方法
JPH06289589A (ja) * 1993-03-31 1994-10-18 Toppan Printing Co Ltd 位相シフトマスクとその製造方法そしてそれに用いるブランク

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01100518A (ja) * 1987-10-14 1989-04-18 Hitachi Ltd アクティブマトリクス基板の製造方法
JPH06289589A (ja) * 1993-03-31 1994-10-18 Toppan Printing Co Ltd 位相シフトマスクとその製造方法そしてそれに用いるブランク

Also Published As

Publication number Publication date
KR20000047013A (ko) 2000-07-25

Similar Documents

Publication Publication Date Title
JP4761600B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP4801828B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
JP2000164584A (ja) 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法
JP2001324727A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR100543042B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100309925B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크
KR100560969B1 (ko) 액정표시장치용광마스크의제조방법
KR100333978B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100601168B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100315921B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100508034B1 (ko) 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
KR20000055524A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100729767B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100283519B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100623975B1 (ko) 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
KR20020023540A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100601174B1 (ko) 박막 트랜지스터 기판용 광마스크 제작 방법
KR100601171B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100686236B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100709710B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100601167B1 (ko) 박막의사진식각방법및이를이용한액정표시장치용박막트랜지스터기판의제조방법
KR20020078294A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20010038188A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20030033133A (ko) 배선의 접촉부 형성 방법, 박막 트랜지스터 기판 및 그제조 방법
KR20020064067A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20151029

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee