KR20050089381A - 액티브 매트릭스형 표시 장치의 제조방법 - Google Patents
액티브 매트릭스형 표시 장치의 제조방법 Download PDFInfo
- Publication number
- KR20050089381A KR20050089381A KR1020040014743A KR20040014743A KR20050089381A KR 20050089381 A KR20050089381 A KR 20050089381A KR 1020040014743 A KR1020040014743 A KR 1020040014743A KR 20040014743 A KR20040014743 A KR 20040014743A KR 20050089381 A KR20050089381 A KR 20050089381A
- Authority
- KR
- South Korea
- Prior art keywords
- display device
- mother substrate
- electrode
- metal
- metal layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims description 64
- 239000011159 matrix material Substances 0.000 title description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 132
- 239000002184 metal Substances 0.000 claims abstract description 132
- 239000000758 substrate Substances 0.000 claims abstract description 92
- 239000010409 thin film Substances 0.000 claims abstract description 28
- 238000000059 patterning Methods 0.000 claims abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 22
- 239000004973 liquid crystal related substance Substances 0.000 claims description 11
- 239000011651 chromium Substances 0.000 claims description 10
- 238000003860 storage Methods 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 210000002858 crystal cell Anatomy 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910001080 W alloy Inorganic materials 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 230000002950 deficient Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 84
- 239000004065 semiconductor Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 박막트랜지스터가 구비된 표시 장치의 제조방법에 관한 것으로, 더욱 상세하게는 마더 기판 상에 표시 장치를 구성하는 금속층으로 이루어진 배선 및 전극 패턴의 형성 시 상기 금속 배선 및 전극의 패터닝과 더불어 마더 기판의 최 외곽 영역의 일정 범위 내에 존재하는 금속층을 제거하는 것을 포함하는 표시 장치의 제조방법에 관한 것이다.
본 발명에 의해 마더 기판의 최 외곽 영역에 존재하고, 상기 마더 기판과의 낮은 접착력을 가지는 금속층을 제거함으로써 전체 표시 장치의 제조 공정상의 안정화를 도모하고 불량률을 낮춰 생산성을 증가시킬 수 있다.
Description
본 발명은 박막트랜지스터가 구비된 표시 장치 제조 시 마더 기판 상에 금속층으로 이루어진 다수의 금속 패턴 형성과 더불어 상기 마더 기판의 최 외곽 영역에 존재하는 금속층을 제거하여 공정상의 안정을 도모하는 표시 장치의 제조방법에 관한 것이다.
표시 장치는 박막트랜지스터(Thin Film Transistor, TFT)를 포함하지 않는 패시브 매트릭스형 및 박막트랜지스터를 포함하는 액티브 매트릭스형 표시 장치로 구분된다. 상기 패시브 매트릭스형 표시 장치는 그 구성이 단순하여 제조방법 또한 단순하나 높은 소비 전력과 표시 소자의 대면적화에 어려움이 있어 소형의 표시 소자 적용에 유용하며, 대면적으로 표시 소자에 적용하는 경우에는 적어도 하나 이상의 박막트랜지스터가 구비된 표시 장치가 바람직하다.
통상적인 액티브 매트릭스형 표시 장치는 대략적으로 마더 기판 상에 데이터 신호를 전송하기 위한 다수의 게이트 라인들과, 주사 신호를 전송하기 위한 다수의 데이터 라인들과 같은 복수개의 신호선들과, 상기 신호선들의 교차 영역에 의해 화소 영역이 정의되고, 상기 화소 영역은 적어도 하나 이상의 박막트랜지스터와 화소부를 구비한다.
그리고, 상기 마더 기판의 일 측에 데이터 라인과 연결되는 데이터 패드부들이 위치하며, 상기 데이터 패드부들과 평행하지 않은 일 측에 게이트 라인과 연결되는 게이트 패드부가 위치하며, 상기 각 패드부는 외부에서 전원 및 전기적 신호를 인가하기 위한 여러 입, 출력 단자와 같은 전극들을 더욱 포함한다.
표시 장치의 하나의 화소는 게이트 라인 및 데이터 라인들에 의해 정의된 화소 영역이 정의되고, 상기 화소 영역 내에 반도체층, 게이트 전극 및 소오스/드레인 전극으로 구성되는 하나 이상의 박막트랜지스터(Tr)가 형성되고, 상기 전원 라인 및 게이트 라인에 인접하여 하부 전극, 절연층 및 상부 전극으로 구성되는 스토리지부(C)가 형성되고, 나머지 영역에 화면이 구현되는 액정 셀 또는 유기전계발광소자와 같은 화소부(P)가 형성된다.
도 1은 마더 기판 상에 박막트랜지스터를 포함하는 표시 장치의 형성을 보여 주는 정면도로, 마더 기판(100) 상에 레티클(reticle) 형태로 선택 영역을 지정한 다음, 각각의 층을 순차적으로 형성하게 된다. 이때, 절연막과 같이 마더 기판(100) 전면에 걸쳐 형성되는 층은 별도의 패터닝이 필요없으나, 상기 데이터 라인, 전원 라인 및 게이트 라인과 같은 신호선들, 데이터 패드부 및 게이트 패드부들 및 박막트랜지스터의 반도체층, 게이트 전극 및 소오스/드레인 전극, 스토리지부의 상, 하부 전극 및 이외 여러 금속 배선들은 마스크를 이용한 여러 번의 패터닝 공정이 요구된다.
통상의 패터닝 공정은 포토리소그래피 공정이 사용되는데, 상기 공정은 마더 기판(100) 전면에 걸쳐 패터닝을 하고자 하는 금속층(120)을 형성한 다음, 상기 금속층(120) 상부에 감광성 또는 에칭 물질인 포토레지스트(photoresist, PR)를 도포하고, 노광 및 현상 단계를 거친 후, 이를 마스크로 하여 습식 또는 건식 식각 공정을 연결하여 수행한다.
도 2a는 상기 도 1에 도시된 A 영역을 확대한 확대 단면도로서, 서브 표시 장치(110)에 금속층(120) 상에 포토레지스트, 바람직하기로 포지티브 포토레지스터를 도포 후 마스크의 설계를 보여 준다. 먼저, 포지티브 포토레지스터를 마더 기판(100) 전면에 걸쳐 도포한 후, 서브 표시 장치(110)의 선택된 영역(a)에 마스크를 이용하여 노광 샷을 조사하여 포토레지스트 패턴(PR 패턴)을 얻게 되며, 이어서 식각 공정을 수행하여 금속 패턴을 얻는다. 이때, 포지티브 포토레지스터의 경우 포토레지스트 패턴이 형성된 부분의 금속층은 식각 공정에서 제거되지 않고, 상기 포토레지스트 패턴이 형성되지 않은 부분의 금속층은 식각 공정에서 제거됨으로서 금속 패턴을 얻게 된다. 이와 같은 패터닝 공정에서 마더 기판(100)의 최외곽 영역(b)에는 별도의 마스크를 이용한 노광 및 패터닝 공정을 수행하지 않는 바, 상기 금속 패턴 형성 이후에도 상기 금속 패턴과 더불어 금속층이 잔류하게 된다.
도 2b는 상기 도 2a의 Ⅰ-Ⅰ'선을 따라 절단한 단면도로서, 상기 노광 후 식각 공정 후 얻어지는 금속 패턴을 보여준다. 도 2b를 참조하면, 서브 표시 장치(110)의 각 화소의 선택된 영역(a)에 원하는 금속 패턴이 얻어지고, 마더 기판(100)의 최외곽 영역(b)에도 금속 패턴이 잔류하게 된다. 이와 같은 마더 기판(100)의 최외곽 영역(b)의 금속 패턴은 최종 공정 이후 절단 또는 제거되어, 실제적으로 선택된 영역(a)만이 표시 장치에 적용된다.
그러나, 상기 마더 기판(100)의 최외곽 영역에 잔류하는 금속 패턴(b)은 선택된 영역(a)에 형성된 금속 패턴에 비하여 상대적으로 낮은 접착력을 갖는다. 보다 상세히 설명하자면, 금속층(120)에 인가되는 스트레스는 상기 마더 기판(100)의 디스토션(distortion)에 의해 결정되는데, 일반적으로 상기 마더 기판(100)의 외곽 영역으로 근접할수록 단위 면적 당 인가되는 스트레스가 증가한다. 이러한 스트레스의 증가로 인하여 상기 증착된 금속층(120)은 상기 마더 기판(100)의 최외곽 영역(a')에서 중앙 부위보다 상대적으로 낮은 접착력을 갖는다.
도 3은 상기 도 2b의 단면도에서 상기 마더 기판(100)의 최외곽 영역(b)에 잔류하는 금속층(120)의 들뜸 현상을 보여주는 단면도이다. 상기 도 3에 도시한 바와 같이, 최외곽 영역에 잔류하는 금속층(120)은 그 스트레스가 클 경우 마더 기판(100) 상으로부터 박리되고, 그 결과 상기 마더 기판(100)의 어느 한 서브 표시 장치(110) 표면에 부착되어 쇼트를 야기하는 등의 불량을 야기시킨다. 특히, 상기 증착되는 금속층(120)은 단일층으로 형성하거나 배선의 저항값, 일함수 그리고 전극과의 상관 관계에 따라 이종의 금속을 적층하는 이층 이상의 다층이 사용되기도 하는 바 이종의 금속간의 접착력을 고려한다면, 상기 금속층(120)의 들뜸 현상의 더욱 심각해진다. 결국에는 상기 마더 기판(100)의 최외곽 영역(b)에 존재하는 금속층(120)으로 인하여 박막트랜지스터 제조공정의 불안정성이 더욱 증가되어 제조된 표시 장치의 불량률이 증가될 우려가 있다.
특히, 이러한 패터닝 공정은 전술한 바의 여러 신호선들, 패드부, 게이트 전극, 소오스/드레인 전극 및 여러 금속 배선의 형성시 여러 번에 걸쳐 반복적으로 수행되기 때문에 더욱 문제시 된다.
이와 더불어, 상기 여러 금속 패턴을 형성하기 위해 적용되는 패터닝 공정에서의 포토레지스트 또한 최외곽 영역(b)의 금속층의 스트레스를 더욱 높이고 있다. 일반적으로 포토레지스트의 도포는 스핀 코팅법에 의해 수행되어, 이러한 경우 마더 기판(100)의 외각 부위는 목적하는 포토레지스트의 두께보다 약 150∼200% 증가된 두께로 적층된다. 이와 같은 포토레지스트의 최외곽 영역(b)에서의 두께 증가로 인해 후속 공정의 노광 및 애슁 공정 후에도 상기 최외곽 영역(b)에서 불필요한 포토레지스트가 잔류하게 된다. 상기 잔류된 포토레지스트 잔사는 이후 연속 공정에서 박막트랜지스터의 표면에 부착되거나 하는 등의 문제점이 발생하거나, 최외곽 영역(b)에 형성된 금속층에 인가되는 스트레스를 더욱 증가시킨다. 그 결과, 상기 마더 기판(100)의 최외곽 영역에 존재하는 금속층(120)은 반도체 공정 중 박리되어 제조된 혹은 제조 중인 표시 장치의 표면에 부착되는 등 제품의 불량을 일으키는 주 원인이 되어 결국에는 표시 장치의 생산성 저하를 가져온다.
현재까지의 연구에서는 기판 상의 금속 패턴층에 인가되는 스트레스를 줄이기 위하여 새로운 금속 물질의 도입 또는 이중 금속층의 형성 등의 방법에 연구되고 있으나, 아직까지 제조 공정상의 마더 기판의 최외곽 영역에 존재하는 금속층의 스트레스를 해소하기 위한 연구는 미비한 상태이다.
상기한 문제점을 해결하기 위한 본 발명의 목적은 박막트랜지스터가 구비된 표시 장치 제조시, 상기 금속층의 패터닝과 동시에 마더 기판의 최외곽 영역의 일정 범위 내 존재하는 금속층으로 인한 제조 공정상의 불안정성을 해소하기 위한 제조방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 마더 기판의 최외곽 영역의 일정 범위 내에 증착된 금속층을 제거하는 표시 장치의 제조방법을 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 마더 기판의 최외곽 영역에 증착된 금속층에 별도의 마스크를 추가하여 식각 공정 후 상기 마더 기판 금속층의 패터닝과 동시에 최외곽 영역에 증착된 금속층을 제거하는 표시 장치의 제조방법을 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 불량률이 저감된 표시 장치의 제조방법을 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 생산률이 증가된 표시 장치의 제조방법을 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명은,
마더 기판 상에 서로 교차하여 다수의 화소부를 정의하는 다수의 게이트 라인 및 데이터 라인과, 상기 다수의 게이트 라인 및 데이터 라인과 연결되는 다수의 게이트 패드부 및 데이터 패드부들을 포함하고, 상기 각 화소부에 하나 이상의 박막트랜지스터를 포함하는 표시 장치의 금속 패터닝 시 상기 금속 패턴 형성과 더불어 상기 마더 기판의 최외곽 영역에 존재하는 금속층을 동시에 제거하는 것을 특징으로 하는 표시 장치의 제조방법을 제공한다.
바람직하기로, 상기 금속 패턴 형성 시 제거되는 마더 기판의 최외곽 영역에 존재하는 금속층은 상기 마더 기판의 에지로부터 10 mm 이내, 바람직하기는 5 mm 이내에 존재하는 것을 제거하는 것을 특징으로 한다.
이때, 상기 금속 패턴은 게이트 라인, 데이터 라인, 전원 라인, 게이트 패드 전극, 데이터 패드 전극, 게이트 전극, 소오스 전극, 드레인 전극 및 스토리지 전극을 포함한다.
또한, 상기 금속 패턴은 반사 전극으로서 금속층을 포함하는 경우의 반사 전극 패턴을 더욱 포함한다.
이하 본 발명을 더욱 상세히 설명한다.
도 4는 본 발명에 따른 표시 장치를 설명하기 위한 정면도로서, 마더 기판 상에 레티클(reticle) 형태로 정의되며 각각의 화소가 형성된 서브 표시 장치를 포함한다. 상기 서브 표시 장치는 서로 교차하여 화소 영역을 정의하는 트 및 데이터 라인과, 상기 화소 영역 내에 하나 이상의 박막트랜지스터(Tr), 캐패시터(C) 및 화소부(P)를 포함한다. 이때, 상기 화소부(P)의 구성 요소에 따라 유기 전계 발광 소자(electroluminescent display)를 포함하는 경우에는 유기 전계 표시 장치가 구성되고, 액정셀(liquid crystal cell)을 포함하는 경우는 액정 표시 장치가 구성된다.
도 5a를 참조하면, 화소부에 유기 전계 발광 소자가 형성된 유기 전계 표시 장치는 빛을 투과시키는 절연 기판과, 절연 기판 상에 매트릭스 형태로 배열되는 복수개의 신호선들과, 신호선들의 교차영역에 형성되는 화소(P)로 구성된다.
상기 신호선들은 데이터 전압을 인가하는 데이터 라인(LD)과, 각 데이터 라인(LD)에 인접하여 상기 데이터 라인(LD)과 평행하게 형성되고 유기 전계 발광 소자(P)가 구동하는 동안에 항상 전원이 인가되는 전원 라인(LV)과, 상기 데이터 라인(LD)과 전원 라인(LV)에 수직으로 교차되며 박막트랜지스터(TR)의 온/오프 신호를 인가하는 게이트 라인(LG)으로 구성된다.
상기 데이터 라인(LD)과 전원 라인(LV) 및 게이트 라인(LG)의 교차영역에 형성되는 화소의 내부에는 스위칭 박막트랜지스터(TS), 구동 박막트랜지스터(TD), 스토리지부(C), 및 유기 전계 발광 소자(P)로 구성된다.
한편, 화소부에 액정 셀이 형성된 액정 표시 장치는 2 개의 절연 기판 사이에 액정 셀을 포함하고, 일측의 절연 기판 상에 스위칭 박막트랜지스터(TS) 및 화소 전극이 구비되고, 타측 절연 기판 상에는 전원 라인(LV)과 공통 전극이 구비된다.
도 5b를 참조하면, 상기 스위칭 박막트랜지스터(TS) 및 화소 전극이 구비된 액정 표시 장치의 절연 기판은 상기 유기 전계 표시 장치와 유사하게 절연 기판 상에 매트릭스 형태로 배열되는 복수개의 데이터 라인(LD) 및 게이트 라인(LG)이 형성되고, 상기 신호선들이 교차하는 영역에 스위칭 박막트랜지스터(TS), 화소 전극 및 스토리지부(C)가 구성된다.
전술한 바의 유기 전계 및 액정 표시 장치는 각 화소부에 반도체층, 게이트 전극 및 소오스/드레인 전극을 포함하는 박막트랜지스터를 적어도 하나 이상을 포함하고 있으며, 그 상부에 화소 전극을 포함하고 있다.
이러한 표시 장치의 금속층으로 이루어진 배선 및 전극과의 상관 관계를 간단히 설명하자면, 게이트 라인의 일부에 돌출 연장된 형태로 게이트 전극이 위치하고, 소오스 전극은 데이터 라인과 연결되고, 드레인 전극은 화소부의 화소 전극과 연결된다. 또한, 캐패시터는 상기 게이트 라인의 일측에 형성되며, 상기 게이트 라인의 일부를 하부 전극으로 하고, 그 상부에 유전체 역할을 하는 절연막 및 별도의 상부 전극으로 구성되어 상기 화소 전극과 더불어 전하를 저장하는 역할을 한다. 이와 더불어, 상기 마더 기판의 일측부에는 데이터 라인과 연결되는 데이터 패드부가 위치하고, 타측부에는 게이트 라인과 연결되는 게이트 패드부가 위치한다.
전술한 바의 게이트 라인(LG), 데이터 라인(LD) 및 전원 라인(LV) 등의 배선과, 게이트 패드 전극, 데이터 패드 전극, 게이트 전극, 소오스 전극, 드레인 전극 및 스토리지 전극 등의 전극은 금속층으로 이루어지며 마스크를 이용한 포토리소그래피(photolithography) 및 식각 공정(etching)으로 이어지는 패터닝 공정이 필수적이다.
이하, 본 발명의 바람직한 일 실시예에 따른 표시 장치의 제조방법을 도 4, 도 6a 및 도 6b를 참고로 하여 설명한다. 이때, 상기 일 실시예에 따른 표시 장치의 평면도로서 탑-게이트(top-gate) 구조의 박막트랜지스터를 채용하고, 그 상부에 형성된 화소 전극을 포함한 표시 장치를 나타낸다.
도 4를 참조하면, 먼저, 표시 장치를 형성하기 위한 마더 기판(200)을 준비한 다음, 서브 표시 장치(210)가 형성될 영역을 레티클 형태로 지정한다. 상기 사용되는 마더 기판(200)은 통상적으로 사용되는 유리 기판, 석영 기판 또는 플라스틱 기판이 가능하다.
다음으로, 상기 마더 기판(200) 전체에 걸쳐 비정질 실리콘 또는 다결정 실리콘으로 반도체층을 형성한다. 상기 반도체층은 제 1 마스크를 이용한 포토리소그래피 공정을 거쳐 섬 형태로 패터닝한다.
이어서, 상기 다수의 반도체층을 포함하고 마더 기판(200) 전체에 걸쳐 PECVD 등의 증착 방법을 통해 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx) 등의 절연 물질로 게이트 절연막을 형성한다.
계속해서, 상기 게이트 절연막 상에 게이트 전극을 포함하는 제 1 금속 패턴을 형성하기 위하여 스퍼터링(sputtering) 등에 의해 금속을 상기 마더 기판(200)의 에지부까지 포함되도록 증착시킨다. 이때, 사용되는 금속은 통상적으로 사용되는 것으로, 몰리브텐(Mo), 알루미늄(Al) 및 크롬(Cr) 등의 단일 금속 또는 몰리브덴-텅스텐(MoW) 및 알루미늄-니오디뮴(AlNd) 등의 합금이 사용되며, 단일층 또는 이중층으로 형성된다.
특히, 본 발명에서는 상기 제 1 금속 패턴 형성시 마더 기판(200)의 최외곽 영역의 에지부에 존재하는 금속층(220)을 제거한다. 구체적으로, 상기 금속층(220) 상에 상기 마더 기판(200) 전면에 걸쳐 포토레지스트(PR)를 도포한 다음, 제 2 마스크를 이용하여 게이트 전극을 포함하는 제 1 금속 패턴 영역에 포토레지스트 패턴을 형성하고, 제 3 마스크를 이용하여 상기 마더 기판(200)의 최외곽 영역의 에지로부터 소정 거리 영역 이내의 포토레지스트가 제거된 포토레지스트 패턴을 형성하고, 식각 공정을 거쳐 상기 제 1 금속 패턴을 형성함과 동시에 상기 마더 기판(200)의 최외곽 영역의 에지부(b")에 있는 금속층(220)을 제거한다.
도 6a는 상기 도 4에 도시된 B 영역을 확대한 확대 단면도로서, 서브 표시 장치(210)의 금속층(220) 상에 포토레지스트(PR)에 따른 마스크의 설계를 보여준다. 상기 도 6a를 참조하면, 상기 금속층(220) 상부에 상기 마더 기판(200) 전면에 걸쳐 포토레지스트(PR)를 도포한 다음, 통상적인 베이킹(baking), 노광 및 현상 공정을 수행하여 포토레지스트 패턴을 형성한다. 이때, 사용되는 포토레지스트는 포지티브 포토레지스터(positive photoresistor)로, 노광된 부분이 현상액과 반응하여 상기 현상액에 의해 제거되는 특성을 가지고 있는 바, 상기 노광된 부분의 포토레지스트가 제거되어 패턴을 가진다. 이후 연속적인 식각 공정에서는 상기 포토레지스트 패턴이 형성되지 않은 부분이 제거된다.
특히, 본 발명에서 상기 노광은 각 서브 표시 장치(210)의 한 화소내의 선택 영역, 즉 게이트 전극 이외의 부분에 제 2 마스크를 이용하여 노광샷을 인가하고, 현상 공정을 거쳐 포토레지스트 패턴을 형성하고, 이와 더불어 상기 마더 기판(200)의 최외곽 영역(b")의 소정 부분에도 제 3 마스크를 이용하여 노광샷을 인가 후 현상 공정을 거쳐 포토레지스트 패턴을 형성한다.
이어서, 상기 포토레지스트 패턴들을 이용하여 통상의 습식 식각 또는 건식 식각 공정을 수행하여 선택된 영역에서의 제 1 금속 패턴을 형성하고, 마더 기판(200)의 최외곽 영역(b)의 에지로부터 소정 거리 이내(b")에 존재하는 금속층을 제거한다. 이때의 식각 공정은 통상적으로 사용되는 공정으로 수행하며, 습식 식각(wet etching) 또는 이온빔 식각, RF 스퍼터링 식각, 반응이온 식각(RIE) 등의 건식 식각(dry etching) 공정 중에서 적절히 선택하여 수행한다.
도 6b는 상기 도 5a의 Ⅱ-Ⅱ'선을 절단한 단면도로서, 식각 공정 이후 제 1 금속 패턴의 형성을 보여준다. 상기 도 6b를 참조하면, 화소의 선택 영역(a)에 게이트 전극을 포함하는 제 1 금속 패턴이 형성되고, 이와 동시에, 상기 마더 기판(200)의 최외곽 영역(b)의 금속층의 일부(b")가 식각된다.
상기 식각되는 최외곽 영역에 존재하는 금속층(b")은 마더 기판(200)과 낮은 접착력을 나타내는 바, 연속적인 반도체 공정에서 쉽게 들뜨거나 분리되어, 결과적으로 어느 한 서브 표시 장치(210)의 표면에 부착되어 쇼트를 야기하는 등의 불량이 발생한다. 이에, 본 발명에서는 상기 불량이 발생할 우려가 있는 범위 내에 존재하는 금속층(b"), 바람직하기로 마더 기판(200)의 최외곽 영역(b)의 에지로부터 10 mm 이내, 더욱 바람직하기로 5 mm 이내 존재하는 금속층(b")을 제거함으로서 상기한 문제점이 해결된다.
상기 제 1 금속 패턴은 게이트 전극과 더불어 게이트 라인, 스토리지 전극 및 게이트 패드 전극 등의 금속 패턴을 포함한다. 이러한 게이트 라인, 스토리지 전극 및 게이트 패드 전극 등은 게이트 전극과 동일하게 형성하며, 별도의 마스크를 이용하여 전술한 바의 공정을 따라 패터닝 공정을 수행한다.
계속해서, 상기 제 1 금속 패턴을 포함하도록 PECVD 등의 증착 방법을 통해 산화실리콘(SiOx) 또는 질화실리콘(SiNx) 등의 절연 물질을 상기 마더 기판(200) 전면에 걸쳐 증착하여 층간 절연막을 형성한 다음, 상기 층간 절연막 상에 제 4 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 거쳐 하부 반도체층의 소정 영역을 외부로 노출시키는 콘택홀 및 비아홀을 형성한다.
다음으로, 상기 콘택홀 및 비아홀의 내부를 채움과 동시에 마더 기판(200) 전면에 걸쳐 스퍼터링 또는 진공 증착법에 의해 금속을 증착한다. 상기 금속으로는 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 및 크롬(Cr) 등의 금속과 몰리브텐-텅스텐 합금(MoW) 및 알루미늄-네오디뮴(AlNd) 등의 합금이 사용된다.
상기 증착된 금속층을 제 5 및 제 6 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝하여 소오스 전극 및 드레인 전극을 포함하는 제 2 금속 패턴을 형성하고, 마더 기판(200)의 최외곽 영역의 에지부로부터 소정 거리 이내에 증착된 금속층을 제거한다. 이러한 제 2 금속 패턴 및 금속층의 제거는 전술한 바의 제 1 금속 패턴과 동일한 방법으로 수행한다.
구체적으로, 상기 제 2 금속 패턴을 얻기 위하여 상기 마더 기판(200) 전면에 걸쳐 전술한 바의 금속 물질을 증착한 다음, 그 상부로 포지티브 포토레지스트를 도포한다. 이어서, 베이킹 공정 수행 후 도 6a에 도시한 바와 같이, 제 5 마스크를 이용하여 화소의 선택 영역(a)의 소오스 전극 및 드레인 전극을 포함하는 제 2 금속 패턴이 형성될 영역을 제외한 부분에 노광 샷을 조사하고 현상 공정을 거쳐 포토레지스트 패턴을 형성한다.
계속해서, 제 6 마스크를 이용하여 상기 마더 기판(200)의 최외곽 영역(b")에 노광샷을 조사한 다음, 현상 공정을 거쳐 상기 최외곽 영역(b")에 형성된 포토레지스트가 제거된 포토레지스트 패턴을 얻는다.
다음으로, 상기 얻어진 포토레지스트 패턴을 이용하여 식각 공정을 수행하여 제 2 금속 패턴을 형성하고, 이와 더불어 상기 마더 기판(200)의 최외곽 영역(b")에 있는 금속층을 식각하여 제거한다. 이때, 식각 범위는 전술한 제 1 금속 패턴과 동일하게 상기 마더 기판(200)의 최외곽 영역(b)의 에지로부터 10 mm 이내, 바람직하기로 5 mm 이내 존재하는 금속층까지 식각하는 것이 바람직하다. 상기 마더 기판(200)의 최외곽 영역에 존재하는 금속층(b")은 이미 전술한 바와 같이, 마더 기판(200)과 낮은 접착력을 가짐에 따라 이후 연속적인 공정에서 쉽게 들뜨거나 분리되어, 결과적으로 어느 한 서브 표시 장치(210)의 표면에 부착되어 쇼트를 야기하는 등의 불량을 야기시키는 바, 본 발명에서는 상기 범위의 금속층(b")을 제거하여 이러한 문제점을 해결할 수 있다.
상기 제 2 금속 패턴은 소오스/드레인 전극 이외에 데이터 라인 및 데이터 패드 전극 등의 금속 패턴을 포함하며, 상기 신호선 및 금속 전극은 소오스/드레인 전극 형성 시 패터닝하여 형성된다. 이때, 상기 표시 장치가 유기 전계 발광 표시 장치인 경우 상기 제 2 금속 패턴은 전원 라인을 더욱 포함한다. 이와 별도로 액정 표시 장치인 경우 전원 라인은 박막트랜지스터를 포함하지 않는 타측 절연 기판에 공통 전극과 더불어 형성된다.
이후 통상적인 공정을 거쳐 상기 제 2 금속 패턴 상에 마더 기판(200) 전면에 걸쳐 층간 절연막층을 형성하고, 선택된 영역을 식각하여 상기 소오스/드레인 전극 중 하나를 노출하는 콘택홀을 형성한 다음, 상기 소오스/드레인 전극 중 하나, 바람직하기로 드레인 전극과 연결되는 화소 전극을 패터닝하여 형성한다. 이때, 상기 화소 전극을 금속 물질로 형성하는 경우, 전술한 바와 같이 마더 기판(200)의 최외곽 영역에 존재하는 금속층을 동시에 제거함으로서 동일한 효과를 얻을 수 있다.
구체적으로, 표시 장치가 전면 발광 구조를 채용하는 경우 상기 화소 전극은 반사 전극으로서, 반사 효율이 우수한 금속을 증착 후 패터닝하여 형성한다. 공지된 바의 반사 전극은 알루미늄(Al) 또는 알루미늄-네오디뮴(Al-Nd) 반사층에 투명 전극인 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)가 차례로 적층된 구조이거나, 니켈(Ni), 백금(Pt), 금(Au), 이리뮴(Ir), 크롬(Cr) 및 그 산화물로 이루어진 군으로부터 선택된 하나 이상으로 이루어진 단층 또는 다층 구조일 수 있다.
상기한 금속이 채용된 반사 전극을 형성하기 위해, 마더 기판(200) 상에 전술한 바에서 선택된 1 종 또는 2 종 이상의 금속을 연속적으로 증착시킨 다음, 마스크를 이용한 포토리소그래피 및 식각 공정을 거쳐 패터닝한다. 특히, 상기 반사 전극의 식각 공정시 마더 기판(200)의 최외곽의 소정 영역에 존재하는 금속층(b")까지 동시에 제거한다.
다음으로, 상기 화소 전극 상에 절연막을 형성한 후 패터닝하여 화소 전극이 노출되도록 개구부를 형성한 다음, 상기 화소 전극 상부로 유기 발광층 또는 액정셀을 형성하고, 상기 화소 전극과 대응하는 상부 전극을 형성하여 표시 장치를 완성한다.
이때, 표시 장치가 배면 발광을 채택하는 경우에 상기 상부 전극은 반사 전극이 되며, 전술한 바와 같은 알루미늄(Al), 알루미늄-네오디뮴(Al-Nd), 니켈(Ni), 백금(Pt), 금(Au), 이리듐(Ir), 크롬(Cr) 및 이의 산화물을 마더 기판(200) 전면에 걸쳐 증착시킨 다음 패터닝을 수행하여 형성한다. 이때에도, 반사 전극의 식각 공정시 마더 기판(200)의 최외곽의 소정 영역에 존재하는 금속층(b")까지 동시에 제거함으로써, 상기 금속층에 의한 공정상의 불량을 해소시킬 수 있다.
이상, 본 발명의 바람직한 일 실시예에에서는 탑-게이트 구조의 박막트랜지스터를 채용하고, 그 상부에 화소부를 포함하는 표시 장치에 대해 설명하였다. 구체적으로, 상기 표시 장치 제조시 마더 기판의 최외곽 영역의 에지부로부터 소정 거리에 있는 금속층(b")을 제거함으로써 표시 장치의 제조 공정을 안정화하는 방법을 제시하였다.
또한, 본 발명의 일 실시예에서는 금속 패턴층으로 게이트 전극, 게이트 라인, 스토리지 전극 및 게이트 패드 전극 등의 제 1 금속 패턴과, 데이터 라인, 전원 라인, 소오스 전극, 드레인 전극 및 데이터 패드 전극과 같은 제 2 금속 패턴의 구조를 톱-게이트(top-gate) 구조의 박막트랜지스터를 포함하는 표시 장치에 대해 설명하였으나, 바텀-게이트(bottom-gate) 구조의 박막트랜지스터에도 적합하게 적용할 수 있다.
더욱이, 목적에 따라 상기 금속 패턴 이외에 별도의 금속 패턴 등을 더욱 포함할 수 있으며, 상기 전극 및 배선을 다른 층에 형성할 수도 있다. 이러한 경우에도 본 발명에서와 같이 마더 기판의 최외곽 영역에 잔류하는 금속층을 제거함으로써 표시 장치의 제조공정을 안정화 할 수 있다.
이때, 상기 에지부의 금속층을 제거를 위해 도입된 마스크는 본 일 실시예에서 편의상 간략히 설명하였으나, 공정 상의 여러 가지 요인, 일 예로 마더 기판 상의 서브 표시 장치의 레이 아웃 및 노광 설계 등에 의해 그 크기 및 형태가 적절히 변화될 수 있으며, 이 분야의 통상적인 지식을 가진 자에 의해 적절히 설계될 수 있다.
이상으로, 본 발명에 따라 박막트랜지스터를 포함하는 표시 장치 제조시 마더 기판의 최외곽 영역에 존재하는 금속층을 제거함에 따라 상기 마더 기판의 최외곽 영역에 존재하는 금속층의 낮은 접착력으로 인해 야기되는 금속층의 막 들뜸 또는 박리 등과 같은 문제점이 해소된다. 그 결과, 표시 장치 제조 공정이 안정화 되고, 최종 제품의 불량률이 저감됨에 따라 생산률이 향상되는 효과를 얻을 수 있다.
상술한 바와 같이, 본 발명에 의해 반도체 공정시 마더 기판의 최외곽 영역에 존재하는 금속층을 제거함으로써 표시 장치를 제조하는 데 있어 공정상의 안정성을 증가시킨다.
또한, 마더 기판의 최외곽 영역에 존재하는 금속층을 제거함에 따라 얻어진 박막트랜지스터 또는 표시 장치의 불량률이 저감됨에 따라 표시 장치의 생산율의 향상을 도모할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 마더 기판 상에 서브 표시 장치의 형성을 보여 주는 평면도,
도 2a는 상기 도 1에 도시된 A 영역을 확대한 확대 단면도,
도 2b는 상기 도 2a의 Ⅰ-Ⅰ'선을 따라 절단한 단면도,
도 3은 상기 도 2b의 최 외곽 영역(b)에 잔류하는 금속층 들뜸 현상을 보여 주는 평면도,
도 4는 본 발명의 일 실시예에 따른 표시 장치의 형성을 보여 주는 평면도,
도 5a는 유기 전계 표시 장치의 배선을 보여 주는 평면도,
도 5b는 액정 표시 장치의 배선을 보여 주는 평면도,
도 6a는 상기 도 4에 도시된 B 영역을 확대한 확대 단면도,
도 6b는 상기 도 6a의 Ⅱ-Ⅱ'선을 따라 절단한 단면도.
(도면의 주요 부위에 대한 부호의 설명)
100, 200 : 마더 기판 110, 210 : 서브 표시 장치
120, 220 ; 금속층
Claims (9)
- 마더 기판 상에 서로 교차하여 다수의 화소부를 정의하는 다수의 게이트 라인 및 데이터 라인과, 상기 다수의 게이트 라인 및 데이터 라인과 연결되는 다수의 게이트 패드부 및 데이터 패드부들을 포함하고, 상기 각 화소부에 하나 이상의 박막트랜지스터를 포함하는 표시 장치의 금속 패터닝 시 상기 금속 패턴 형성과 더불어 상기 마더 기판의 최외곽 영역에 존재하는 금속층을 동시에 제거하는 것을 특징으로 하는 표시 장치의 제조방법.
- 제 1 항에 있어서,상기 제거되는 금속층은 상기 마더 기판의 에지로부터 10 mm 이내에 존재하는 것을 특징으로 하는 표시 장치의 제조방법.
- 제 1 항에 있어서,상기 제거되는 금속층은 상기 마더 기판의 에지로부터 5 mm 이내에 존재하는 것을 특징으로 하는 표시 장치의 제조방법.
- 제 1 항에 있어서,상기 마더 기판의 최외곽 영역에 존재하는 금속층은 별도의 마스크를 이용하여 포토레지스트 패턴 형성 후, 식각 공정에 의해 금속 패턴을 형성함과 동시에 제거되는 것을 특징으로 하는 표시 장치의 제조방법.
- 제 4 항에 있어서,상기 식각 공정은 습식 식각 또는 건식 식각 공정인 것을 특징으로 하는 표시 장치의 제조방법.
- 제 1 항에 있어서,상기 금속 패턴은 게이트 전극, 게이트 라인, 게이트 패드 전극, 스토리지 전극, 소오스 전극, 드레인 전극, 데이터 라인, 데이터 패드 전극 및 전원 라인인 것을 특징으로 하는 표시 장치의 제조방법.
- 제 1 항에 있어서,상기 금속 패턴은 반사 전극 패턴을 더욱 포함하는 것을 특징으로 하는 표시 장치의 제조방법.
- 제 1 항에 있어서,상기 금속 패턴을 이루는 금속층은 몰리브텐(Mo), 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al) 및 크롬(Cr)의 단일 금속, 또는 몰리브덴-텅스텐 합금 (MoW) 및 알루미늄-니오디뮴(AlNd)의 합금 중에서 선택된 1 종 이상인 것을 특징으로 하는 표시 장치의 제조방법.
- 제 1 항에 있어서,상기 화소부는 액정셀 또는 유기 전계 발광 소자를 포함하는 것을 특징으로 하는 표시 장치의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040014743A KR20050089381A (ko) | 2004-03-04 | 2004-03-04 | 액티브 매트릭스형 표시 장치의 제조방법 |
| US11/068,902 US8465994B2 (en) | 2004-03-04 | 2005-03-02 | Method for fabricating active-matrix display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040014743A KR20050089381A (ko) | 2004-03-04 | 2004-03-04 | 액티브 매트릭스형 표시 장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050089381A true KR20050089381A (ko) | 2005-09-08 |
Family
ID=34910025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040014743A KR20050089381A (ko) | 2004-03-04 | 2004-03-04 | 액티브 매트릭스형 표시 장치의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8465994B2 (ko) |
| KR (1) | KR20050089381A (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8846302B2 (en) * | 2012-02-01 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method and tool for forming the semiconductor structure |
| CN106990592A (zh) * | 2017-03-14 | 2017-07-28 | 惠科股份有限公司 | 一种显示面板及其制造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5714407A (en) * | 1994-03-31 | 1998-02-03 | Frontec Incorporated | Etching agent, electronic device and method of manufacturing the device |
| KR100252306B1 (ko) * | 1997-07-04 | 2000-04-15 | 구본준, 론 위라하디락사 | 액티브 매트릭스 기판 및 그 제조방법 |
| KR100315921B1 (ko) | 1998-12-31 | 2002-12-26 | 삼성전자 주식회사 | 액정표시장치용박막트랜지스터기판의제조방법 |
| CN1139837C (zh) * | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
| JP2000258798A (ja) * | 1999-03-05 | 2000-09-22 | Sanyo Electric Co Ltd | 表示装置 |
| JP3564417B2 (ja) * | 2000-05-31 | 2004-09-08 | Ｎｅｃ液晶テクノロジー株式会社 | カラー液晶表示装置及びその製造方法 |
| SE519478C2 (sv) * | 2000-09-19 | 2003-03-04 | Obducat Ab | Etsförfarande, såväl som ramelement, mask och förtillverkat substratelement för användning i sådan etsning |
| KR100643561B1 (ko) | 2000-12-08 | 2006-11-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 어레이기판의 제조방법 |
| CN100371809C (zh) * | 2001-07-06 | 2008-02-27 | 三星电子株式会社 | 用于线路的蚀刻液、制造线路的方法和包括此方法的制造薄膜晶体管阵列板的方法 |
| KR101165472B1 (ko) * | 2005-12-30 | 2012-07-13 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| KR20090011261A (ko) * | 2007-07-25 | 2009-02-02 | 삼성전자주식회사 | 표시장치용 어레이 기판 및 이의 제조 방법 |
| TWI371640B (en) * | 2008-01-25 | 2012-09-01 | Au Optronics Corp | Pixel structure and method for manufacturing the same |
| KR101499651B1 (ko) * | 2008-08-01 | 2015-03-06 | 주식회사 무한 | 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치 |
| KR20100022372A (ko) * | 2008-08-19 | 2010-03-02 | 삼성전자주식회사 | 표시장치 및 그 제조 방법 |
| CN102034750B (zh) * | 2009-09-25 | 2015-03-11 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
| JP5370843B2 (ja) * | 2009-09-30 | 2013-12-18 | カシオ計算機株式会社 | 薄膜トランジスタアレイ基板、発光パネル及びその製造方法並びに電子機器 |
| KR101323408B1 (ko) * | 2009-12-07 | 2013-10-29 | 엘지디스플레이 주식회사 | 액정표시장치 제조방법 |
-
2004
- 2004-03-04 KR KR1020040014743A patent/KR20050089381A/ko active Search and Examination
-
2005
- 2005-03-02 US US11/068,902 patent/US8465994B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8465994B2 (en) | 2013-06-18 |
| US20050196911A1 (en) | 2005-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8431452B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| US8928826B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| KR100922802B1 (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US7935579B2 (en) | Thin film transistor array substrate and method for fabricating the same | |
| US9523895B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| US7916230B2 (en) | Thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island | |
| US7907228B2 (en) | TFT LCD structure and the manufacturing method thereof | |
| KR20190077570A (ko) | 어레이 기판, 그 제조 방법 및 표시 장치 | |
| US20090121234A1 (en) | Liquid crystal display device and fabrication method thereof | |
| JP2007183579A (ja) | 薄膜トランジスタ基板の製造方法 | |
| WO2019095482A1 (zh) | Tft基板及其制作方法 | |
| JP5275524B2 (ja) | 薄膜トランジスタ基板及びそれを備えた表示装置並びに薄膜トランジスタ基板の製造方法 | |
| JP2007013084A (ja) | 液晶表示装置及びその製造方法 | |
| WO2015055069A1 (zh) | 薄膜晶体管及其制作方法、修复方法和阵列基板 | |
| JP2004515045A (ja) | 透明導電層の導電率の増大方法 | |
| KR20110056962A (ko) | 박막 트랜지스터 기판의 제조방법 | |
| KR20070060827A (ko) | 액정표시장치 및 그 제조방법 | |
| JP2004518173A (ja) | アクティブマトリクス液晶ディスプレイのようなピクセル化されたデバイスおよびその製作方法 | |
| US8465994B2 (en) | Method for fabricating active-matrix display device | |
| JP3857142B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| KR100511353B1 (ko) | 액정표시소자의 제조방법 및 이 방법에 의한 액정표시소자 | |
| KR101287215B1 (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 | |
| KR20110056963A (ko) | 박막 트랜지스터 기판의 제조방법 | |
| WO2021114398A1 (zh) | 显示面板的制造方法及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B90T | Transfer of trial file for re-examination | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060608 Effective date: 20070420 |
|
| S901 | Examination by remand of revocation | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| S601 | Decision to reject again after remand of revocation | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20071123 Effective date: 20080820 |