JP2007183579A - 薄膜トランジスタ基板の製造方法 - Google Patents

薄膜トランジスタ基板の製造方法 Download PDF

Info

Publication number
JP2007183579A
JP2007183579A JP2006309841A JP2006309841A JP2007183579A JP 2007183579 A JP2007183579 A JP 2007183579A JP 2006309841 A JP2006309841 A JP 2006309841A JP 2006309841 A JP2006309841 A JP 2006309841A JP 2007183579 A JP2007183579 A JP 2007183579A
Authority
JP
Japan
Prior art keywords
forming
protective film
gate
photoresist
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006309841A
Other languages
English (en)
Other versions
JP4495714B2 (ja
Inventor
Chang Deok Lee
昌 徳 李
Hyun Seok Hong
玄 碩 洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2007183579A publication Critical patent/JP2007183579A/ja
Application granted granted Critical
Publication of JP4495714B2 publication Critical patent/JP4495714B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】３マスク工程を通じて良好なパターンデザインを形成すると共に、段差の除去できる薄膜トランジスタ基板の製造方法を提供する。
【解決手段】本発明の薄膜トランジスタ基板の製造方法は、薄膜トランジスタ１４０が形成されたゲート絶縁膜１２５を覆う保護膜１５０上にコンタクトホール及び画素電極１６０が形成される領域をオープンさせるための第１フォトレジストパターンを形成する段階、第１フォトレジストパターンが形成された保護膜１５０上に透明導電膜を全面蒸着させた後、コンタクトホール及び画素電極１６０が形成される領域以外に形成された透明導電膜を露出させる第２フォトレジストパターンを形成する段階、第２フォトレジストパターンにより露出された透明導電膜をエッチング処理した後、保護膜１５０上に残留する第１及び第２フォトレジストパターンを除去して、保護膜１５０上にコンタクトホール及び画素電極１６０を形成する段階を含む。
【選択図】図７

Description

本発明は薄膜トランジスタ基板の製造方法に関し、特に、３マスク工程を通じて良好なパターンデザインを形成すると共に、段差を除去することのできる薄膜トランジスタ基板の製造方法に関する。
液晶表示装置は、電界を用いて液晶の光透過率を調節することにより画像を示す。このような液晶表示装置は、上下部基板に対向して配置された画素電極と共通電極との間に形成される電界により液晶を駆動する。
液晶表示装置は、互いに対向して合着した薄膜トランジスタ基板及びカラーフィルター基板、両基板の間でセルギャップを一定に維持するためのスぺーサー及びそのセルギャップに満たされた液晶を備える。
薄膜トランジスタ基板は、複数の信号配線及び薄膜トランジスタと、それらの上に液晶配向のために塗布された配向膜を含んで構成される。カラーフィルターアレイ基板は、カラー具現のためのカラーフィルター、光漏れを防ぐためのブラックマトリクス及びそれらの上に液晶配向のために塗布された配向膜を含んで構成される。
このような液晶表示装置において、薄膜トランジスタアレイ基板は、半導体工程を含むと共に、複数のマスク工程を必要とすることによって、製造工程が複雑になり、液晶パネルの製造単価の上昇の主な原因となっている。
前述のような問題点を解決するため、薄膜トランジスタ基板はマスク工程数を減らす方向に発展しつつある。これは、１つのマスク工程が薄膜蒸着工程、洗浄工程、フォトリソグラフィ工程、エッチング工程、フォトレジスト剥離工程、検査工程等のような多くの工程を含んでいるためである。
従って、最近は薄膜トランジスタ基板の標準マスク工程であった５マスクまたは４マスク工程から１つのマスク工程を減らすことのできるリフトオフ方式、またはバッシレス（ｐａｓｓｉｌｅｓｓ）方式を用いる３マスク工程が注目を浴びている。
まず、図１及び図２を参照して、従来の３マスク工程を通じて製作された薄膜トランジスタ基板の構造及び動作を説明する。
図１及び図２を参照すると、従来の３マスク工程を通じて製作された薄膜トランジスタ基板は、基板１０上に形成されたゲートライン２０、ゲート絶縁膜２５を介してゲートライン２０と交差して画素領域６１を定義するデータライン３０、その交差部毎に形成された薄膜トランジスタ４０、薄膜トランジスタ４０に接続され、画素領域６１に形成された画素電極６０、ゲートライン２０とストレージ電極６５の重畳部に形成されたストレージキャパシタ７０、ゲートライン２０と接続されたゲートパッド８０及びデータライン３０と接続されたデータパッド９０を備える。
ここで、薄膜トランジスタ４０は、ゲートライン２０のゲート信号に応じてデータライン３０の画素信号を画素電極６０に充電させる役割を行うものとして、ゲートライン２０に接続されたゲート電極２２、データライン３０に接続されたソース電極３２、チャンネルを介してソース電極３２と対向すると共に、画素電極６０と側面接続されたドレイン電極３３を備える。
ここで、薄膜トランジスタ４０は、ゲート絶縁膜２５を介してゲート電極２２と重畳して形成され、ソース電極３２とドレイン電極３３との間にチャンネルを形成する活性層３４及びソース電極３２及びドレイン電極３３とのオーミック接触のために、チャンネル部を除いた活性層３４上に形成されたオーミック接触層３５を更に備える。
この際、活性層３４及びオーミック接触層３５は、データライン３０、データパッド下部電極９１及びストレージ電極６５とも重畳して形成される。
保護膜５０は、ゲート絶縁膜２５上に形成された薄膜トランジスタ４０を覆うと共に、チャンネルを形成する活性層３４を後続工程の際に発生する湿気やスクラッチ（ｓｃｒａｔｃｈ）から保護する役割を担う。
画素電極６０は、ゲートライン２０とデータライン３０とが交差して定義された画素領域６１の画素ホール６２に形成され、薄膜トランジスタ４０のドレイン電極３３と側面接触された状態で保護膜５０と境界を成して形成される。
更に具体的に説明すると、画素電極６０は、保護膜５０及びゲート絶縁膜２５を貫通する画素ホール６２の形成の際に部分エッチングされたドレイン電極３３と側面接続され、エッチングされたドレイン電極３３により露出された活性層３４の一部と重畳するか、またはゲート絶縁膜２５と側面接触した状態で形成される。
この際、薄膜トランジスタ４０を通じて画素信号が供給された画素電極６０と、基準電圧が供給された共通電極（未図示）との間には電界が形成される。
従って、画素電極６０と共通電極との間に形成された電界は、薄膜トランジスタ基板とカラーフィルター基板との間に充填された液晶分子を誘電異方性により回転させ、液晶分子の回転程度に従って画素領域６１を透過する光透過率を変化させることにより階調を具現する。
ストレージキャパシタ７０は、ゲートライン２０と、ゲートライン２０とゲート絶縁膜２５、活性層３４及びオーミック接触層３５を介して重畳されるストレージ電極６５を含んで構成される。ここで、ストレージ電極６５の側面には、画素ホール内で保護膜５０と境界を成して形成された画素電極６０が接続されている。このようなストレージキャパシタ７０は、画素電極６０に充電された画素信号が次の画素信号が充電されるまで安定的に維持させる。
ゲートパッド８０は、ゲートドライバ（未図示）と接続され、ゲートライン２０にゲート信号を供給する。このようなゲートパッド８０は、ゲートライン２０から延長されるゲートパッド下部電極８１と、ゲート絶縁膜２５及び保護膜５０を貫通する第１コンタクトホール５１の内面を通じてゲートパッド下部電極８１と接続されたゲートパッド上部電極８２に構成される。
データパッド９０は、データドライバ（未図示）と接続され、データライン３０にデータ信号を供給する。このようなデータパッド９０は、データライン３０から延長されるデータパッド下部電極９１と、保護膜５０を貫通する第２コンタクトホール５２の内面を通じてデータパッド下部電極９１と接続されたデータパッド上部電極９２に構成される
この際、データパッド上部電極９２は、第２コンタクトホール５２の形成の際、データパッド下部電極９１を構成するオーミック接触層３５及び活性層３４がエッチングされることにより、ゲート絶縁膜２５と接触されるか、残存する活性層３４と接触される。
以下、添付図面を参照して、従来の３マスク工程を通じる薄膜トランジスタ基板の製造方法について詳細に説明する。
まず、図３Ａに示すように、第１マスク工程を通じて、下部基板１０上にゲートライン２０、ゲート電極２２及びゲートパッド下部電極８１を含む第１導電性パターンを形成する。
これを具体的に説明すると、下部基板１０上にスパッタリング方法等の蒸着方法を通じてゲート金属層を形成する。
次いで、ゲート金属層上にフォトレジストを全面塗布した後、第１マスクを用いるフォトリソグラフィ工程を施すことにより、下部基板１０上にゲートライン２０、ゲートライン２０に接続したゲート電極２２及びゲートパッド下部電極８１を含む第１導電性パターンを形成する。
前述のように、下部基板１０上に第１導電性パターンを形成した後、第２マスク工程を通じて、ゲート絶縁膜２５上にチャンネルを形成する半導体パターン及び第２導電性パターンを形成する。
これを具体的に説明すると、図３Ｂに示すように、第１導電性パターンが形成された下部基板１０上に、ＰＥＣＶＤ、スパッタリング等の蒸着方法を通じて、ゲート絶縁膜２５、非晶質シリコン層３４ａ、ｎ＋非晶質シリコン層３５ａ及びデータ金属層３０ａを順次形成する。
ここで、データ金属層３０ａを形成する金属としては、後続工程において保護膜５０のエッチングの際に露出された部分が共にエッチングされ得る金属、例えば、ドライエッチングされ得るＭｏ系列、Ｃｕ系列、Ａｌ系列、Ｃｒ系列等が用いられる。
次いで、データ金属層３０ａ上にフォトレジストを全面塗布した後、回折露光マスクである第２マスクを用いるフォトリソグラフィ工程を施すことにより、図３Ｃに示すように、データ金属層３０ａ上に段差を有するフォトレジストパターン（ＰＲ）を形成する。
この際、第２マスクとしては、薄膜トランジスタ４０のチャンネル領域に回折露光部が対応される回折露光マスク（Ｈａｌｆ Ｔｏｎｅ Ｍａｓｋ）を用いることにより、チャンネル領域に形成されたフォトレジストパターンは他の領域に形成されたフォトレジストパターンより低い高さで形成される。
前述のように、データ金属層３０ａ上に偏差を有するフォトレジストパターンを形成した後、図３Ｄに示すように、フォトレジストパターンにより露出されたデータ金属層３０ａをウェットエッチングを通じて除去する。
次いで、データ金属層３０ａがウェットエッチングを通じて除去されることによって、露出されたｎ＋非晶質シリコン層３５ａ及び非晶質シリコン層３４ａをドライエッチングを通じて順次除去する。
前述のように、ｎ＋非晶質シリコン層３５ａ及び非晶質シリコン層３４ａを順次除去した後、図３Ｅに示すように、酸素（Ｏ２）プラズマを用いるアッシング工程を通じてフォトレジストパターンを除去することにより、チャンネル領域に形成されたデータ金属層３０ａを露出させる。
この際、酸素プラズマを用いるアッシング工程により、回折露光マスクの遮断部に対応するフォトレジストパターンも除去されることによって、遮断領域に形成されたデータ金属層３０ａも露出される。
次いで、チャンネル領域及び遮断領域に露出されたデータ金属層３０ａをドライエッチングを通じて除去することにより、図３Ｆに示すように、データライン３０、データライン３０に接続したソース電極３２、ソース電極３２と分離されて相互対向するドレイン電極３３、データパッド下部電極９１及びストレージ電極６５を形成する。
このとき、ストレージ電極６５は、ゲート絶縁膜２５及び半導体パターンを介してゲートライン２０を重畳して形成され、ソース電極３２とドレイン電極３３が分離されることによってチャンネル領域に形成されたｎ＋非晶質シリコン層３５ａがオープンされる。
前述のように、チャンネル領域にオープンされたｎ＋非晶質シリコン層３５ａをドライエッチングを通じて除去することにより、図３Ｇに示すように、薄膜トランジスタ４０のチャンネルを形成するオーミック接触層３５及び活性層３４を順次形成する。
次いで、ゲート絶縁膜２５上に残留するフォトレジストパターンを除去することにより、図３Ｈに示すように、ゲート絶縁膜２５上に残留するフォトレジストパターンを除去することによりチャンネルを形成する活性層３４及びオーミック接触層３５に構成された半導体パターンと、データライン３０、データライン３０に接続されたソース電極３２及びチャンネルを介してソース電極３２と対応するドレイン電極３３、ストレージ電極６５及びデータパッド下部電極９１に構成された第２導電性パターンを形成する。
前述のように、ゲート絶縁膜２５上に半導体パターン及び第２導電性パターンを形成した後、第３マスクを用いるリフトオフ工程を通じて、ゲート絶縁膜２５上に保護膜５０及び第３導電性パターンを形成する。
これを具体的に説明すると、半導体パターン及び第２導電性パターンが形成されたゲート絶縁膜２５上に保護膜５０を全面蒸着させた後、第３マスクを用いるフォトリソグラフィ工程を施すことにより、図３Ｉに示すように、保護膜５０上に第１及び第２コンタクトホール５１、５２と画素ホール６２を形成させるためのフォトレジストパターンを形成する。
前述のように、保護膜５０上にフォトレジストパターンを形成した後、図３Ｊに示すように、フォトレジストパターンにより露出された保護膜５０及びゲート絶縁膜２５をドライエッチングを通じて順次除去することにより、第１及び第２コンタクトホール５１、５２と画素電極が蒸着される画素ホールを形成する。
このとき、第１コンタクトホール５１は、保護膜５０及びゲート絶縁膜２５を貫通してゲートパッド下部電極８１を露出させ、第２コンタクトホール５３は、保護膜２５を貫通してデータパッド下部電極９１を露出させる。
そして、画素ホール６２は、画素領域６０に形成された保護膜５０及びゲート絶縁膜２５を貫通して下部基板１０を露出させる。画素ホールを形成させるためのドライエッチングが施される際、露出されたドレイン電極３３の側面がエッチングされることにより、ドレイン電極３３に重畳されたオーミック接触層３５及び活性層３４も順次エッチングされる。
前述のように、保護膜５０上にフォトレジストパターンを用いて第１及び第２コンタクトホール５１、５２と画素ホール６２を形成した後、図３Ｋに示すように、スパッタリング方式等を用いてフォトレジストパターンが形成された下部基板１０上に透明導電膜６０ａを全面蒸着させる。
このとき、保護膜５０上に形成された透明導電膜６０ａと画素ホール６２に形成される透明導電膜６０ｂとの間にはアンダーカット領域（Ａ）が発生する。
次いで、アンダーカット領域（Ａ）を用いるエッチング工程を通じて、保護膜５０上に形成されたフォトレジストパターンを除去した後、リフトオフ工程を通じて、フォトレジストパターン上に形成された透明導電膜６０ａを除去することにより、図３Ｌに示すように、画素電極６０、ゲートパッド上部電極８２、データパッド上部電極９２を含む第３導電性パターンを形成する。
このとき、画素電極６０は、画素ホール６２内で保護膜５０と境界を成して形成され、ドレイン電極３３の側面に接続される。
そして、ゲートパッド上部電極８２は、第１コンタクトホール５１内でパターニングされた保護膜５０及びゲート絶縁膜２５と側面境界を成してゲートパッド下部電極８１と接続される。
また、データパッド上部電極９２は、第２コンタクトホール５２内で保護膜５０と境界を成してデータパッド下部電極９１と側面接続される。
前述のような従来の第３マスクを用いるリフトオフ工程を通じて薄膜トランジスタ基板を製造する場合、図４に示すように、保護膜５０上に形成された透明導電膜６０ａと、画素ホールに形成される透明導電膜６０ｂとが相互短絡されることにより、アンダーカットが発生されない領域（Ｂ）が形成されるという問題点があった。
また、保護膜５０上に形成された透明導電膜６０ａと画素ホールに形成された透明導電膜６０ｂとが相互短絡した状態で異物質が引き入られた場合、図５に示すように、フォトレジストパターンをストリップするためのエッチング液が異物質が引き入られた経路に従って浸透することにより、画素ホールに形成された透明導電膜６０ｂの一部が流失されてしまう領域（Ｃ）が発生されるという問題点があった。
従って、本発明の目的は、３マスク工程を通じて良好なパターンデザイン及び段差を除去することのできる薄膜トランジスタ基板の製造方法を提供することにある。
前記目的の達成のため、本発明に係る薄膜トランジスタ基板の製造方法は、基板上にゲートラインを形成する段階、ゲート絶縁膜を介してゲートラインと交差するデータラインを形成する段階、ゲートラインとデータラインとの交差部に薄膜トランジスタを形成する段階、薄膜トランジスタが形成されたゲート絶縁膜を覆う保護膜上にコンタクトホール及び画素電極が形成される領域をオープンさせるための第１フォトレジストパターンを形成する段階、第１フォトレジストパターンが形成された保護膜上に透明導電膜を全面蒸着させた後、保護膜の中でコンタクトホール及び画素電極が形成される領域以外に形成された透明導電膜を露出させる第２フォトレジストパターンを形成する段階、第２フォトレジストパターンにより露出された透明導電膜をエッチング処理した後、保護膜上に残留する第１及び第２フォトレジストパターンを除去して、保護膜上にコンタクトホール及び画素電極を形成する段階を含むことを特徴とする。
また、本発明に係る薄膜トランジスタ基板の製造方法は、基板上にゲートライン、ゲートラインに接続されたゲート電極及びゲートパッド下部電極を含む第１導電性パターンを形成する段階、基板を覆うゲート絶縁膜上にチャンネルを形成するための半導体パターンと、データライン、データラインに接続されたソース電極、チャンネルを介してソース電極と対向するドレイン電極及びデータパッド下部電極を含む第２導電性パターンを形成する段階、ゲート絶縁膜上に保護膜を形成した後、保護膜の中でコンタクトホール及び画素電極が形成される領域をオープン及び露出させるための第１フォトレジストパターンを形成する段階、第１フォトレジストパターンが形成された保護膜上に透明導電膜を全面蒸着させた後、保護膜の中でコンタクトホール及び画素電極が形成される領域の以外に形成された透明導電膜を露出させる第２フォトレジストパターンを形成する段階、第２フォトレジストパターンにより露出された透明導電膜を除去した後、保護膜上に残留する第１及び第２フォトレジストパターンを除去して、コンタクトホールが形成された保護膜、画素電極、ゲートパッド上部電極及びデータパッド上部電極を含む第３導電性パターンを形成する段階を含むことを特徴とする。
前述のように、本発明に係る薄膜トランジスタ基板の製造方法は、３マスク工程を通じて良好なパターンデザインを形成すると共に、段差を除去することができるという効果を提供する。
以下、添付図面を参照して、本発明に係る好ましい実施の形態について説明する。
まず、図６及び図７を参照して、本発明に係る薄膜トランジスタ基板の構造及び動作について説明する。
図６及び図７を参照すると、本発明に係る薄膜トランジスタ基板は、下部基板１１０上に形成されたゲートライン１２０、ゲート絶縁膜１２５を介してゲートライン１２０と交差するデータライン１３０、ゲートライン１２０及びデータライン１３０の交差部毎に形成された薄膜トランジスタ１４０、ゲート絶縁膜１２５上に形成された薄膜トランジスタを覆う保護膜１５０、保護膜１５０を貫通して薄膜トランジスタ１４０に接続される画素電極１６０及びゲートライン１２０と画素電極１６０の重畳部に形成されたストレージキャパシタ１７０を含む。
そして、本発明に係る薄膜トランジスタ１４０は、ゲートライン１２０に接続されたゲートパッド１８０と、データライン１３０に接続されたデータパッド１９０とを更に備える。
ここで、ゲートライン１２０は、ゲートパッド１８０に接続されるゲートドライバ（未図示）から供給されるゲート信号を薄膜トランジスタ１４０を構成するゲート電極１２２に伝達する。
データライン１３０は、データパッド１９０に接続されるデータドライバ（未図示）から供給されるデータ信号を、ゲート電極１２２のオン/オフに連動して薄膜トランジスタ１４０を構成するソース電極１３２及びドレイン電極１３３に伝達する役割を担う。
薄膜トランジスタ１４０は、ゲートライン１２０のゲート信号に応じてデータライン１３０の画素信号を画素電極１６０に充電させる役割を担うものとして、ゲートライン１２０に接続されたゲート電極１２２、データライン１３０に接続されたソース電極１３２、チャンネルを介してソース電極１３２と対向すると共に、保護膜１５０を貫通する第１コンタクトホール１５１を通じて画素電極１６０に接続されたドレイン電極１３３を備える。
このとき、薄膜トランジスタ１４０は、ゲート絶縁膜１２５を介してゲート電極１２２と相互重畳されるように形成され、ソース電極１３２とドレイン電極１３３の間にチャンネルを形成する活性層１３４と、ソース電極１３２及びドレイン電極１３３とのオーミック接触のために、チャンネルを除いた活性層１３４上に形成されたオーミック接触層１３５とを更に備える。
活性層１３４及びオーミック接触層１３５は、データライン１３０及びデータパッド下部電極１９１とも重畳して形成される。
保護膜１５０は、ゲート絶縁膜１２５上に形成された薄膜トランジスタ１４０を覆うと共に、チャンネルを形成する活性層１３４及び画素領域１６１を後続工程の際に発生する湿気やスクラッチから保護する役割を担う。
ここで、保護膜１５０は、窒化シリコン等の無機絶縁物質、アクリル系有機化合物、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔａｎｅ）またはＰＦＣＢ（ｐｅｒｆｌｕｏｒｏｃｌｏｂｕｔａｎｅ）等の有機絶縁物質を用いるスパッタリングまたはＰＥＣＶＤ方式によりゲート絶縁膜１２５上に蒸着される。
このとき、保護膜１５０には、マスクを用いるフォトリソグラフィ工程を通じて第１ないし第３コンタクトホール１５１、１５２、１５３が形成される。ここで、第１コンタクトホール１５１は保護膜１５０を貫通してドレイン電極１３３を露出させ、第２コンタクトホール１５２は保護膜１５０及びゲート絶縁膜１２５を貫通してゲートパッド下部電極１８１を露出させ、第３コンタクトホール１５３は保護膜１５０を貫通してデータパッド下部電極１９１を露出させる。
画素電極１６０は、保護膜１５０を貫通する第１コンタクトホール１５１を通じて薄膜トランジスタ１４０のドレイン電極１３３と接続され、画素領域１６１の画素ホール１６２に形成される。このとき、薄膜トランジスタ１４０を通じて画素信号が供給された画素電極１６０と、基準電圧が供給された共通電極（未図示）との間には電界が形成される。
従って、画素電極１６０と共通電極との間に形成された電界により基板の間に充填された液晶分子が誘電異方性により回転するようになり、液晶分子の回転程度に従って画素領域１６１を透過する光透過率が変化されることによって階調を具現する。
ストレージキャパシタ１７０は、ゲートライン１２０と画素電極１６０がゲート絶縁膜１２５及び保護膜１５０を介して相互重畳された形状に構成されている。このようなストレージキャパシタ１７０は、画素電極１６０に充電された画素信号が次の画素信号が充電されるまで安定的に維持させる。
ゲートパッド１８０は、ゲートドライバ（未図示）と接続され、ゲートライン１２０にゲート信号を供給する。
このようなゲートパッド１８０は、ゲートライン１２０から延長されるゲートパッド下部電極１８１、ゲート絶縁膜１２５及び保護膜１５０を貫通する第２コンタクトホール１５２及び第２コンタクトホール１５２を通じてゲートパッド下部電極１８１と接続されたゲートパッド上部電極１８２を含んで構成される。
このとき、ゲートパッド上部電極１８２は、第２コンタクトホール１５２の内部及びゲートパッド１８０上に突出した形状に形成されることにより、ゲートパッド１８０上に実装される所定の駆動回路と良好な電気的接触を施すことができる。
データパッド１９０は、データドライバ（未図示）と接続され、データライン１３０にデータ信号を供給する。
このようなデータパッド１９０は、データラインから延長されゲート絶縁膜１２５上に形成されたデータパッド下部電極１９１と、保護膜１５０を貫通する第３コンタクトホール１５３及び第３コンタクトホール１５３を通じてデータパッド下部電極１９１と接続されたデータパッド上部電極１９２を含んで構成される。
このとき、データパッド上部電極１９２は、第３コンタクトホール１５３の内部及びデータパッド１９０上に突出した形状に形成されることにより、データパッド１９０上に実装される所定の駆動回路と良好な電気的接触を施すことができる。
以下、添付図面を参照して、本発明に係る薄膜トランジスタ基板の製造方法について詳細に説明する。
まず、図８Ａ及び図８Ｂを参照して、本発明に係る薄膜トランジスタ基板の第１導電性パターンを形成する過程について説明する。
図８Ａ及び図８Ｂを参照すると、第１マスク工程を用いて下部基板１１０上にゲートライン１２０、ゲート電極１２２及びゲートパッド下部電極１８１を含む第１導電性パターンを形成する。
これを具体的に説明すると、図９Ａに示すように、下部基板１１０上にスパッタリング等の蒸着方法を通じてゲート金属層１２０ａを形成する。ここで、ゲート金属層１２０ａとしては、アルミニウム（Ａｌ）系金属、銅（Ｃｕ）、クロム（Ｃｒ）、モリブデン等が使用される。
このとき、第１導電性パターンを形成するゲート金属層１２０ａが低抵抗配線であるアルミニウム（Ａｌ）系金属から形成された場合、第３導電性パターンを形成する透明導電膜（ＩＴＯ）との接触抵抗を向上させるため、ＡｌＮｄ/Ｍｏ等のように２重構造に形成されることもある。
次いで、ゲート金属層１２０ａにフォトレジストを塗布した後、第１マスク２００を用いるフォトリソグラフィ工程を行うことにより、図９Ｂに示すように、ゲート金属層１２０ａ上に所定のフォトレジストパターン２５０ａを形成する。
このとき、フォトレジストパターン２５０ａにより露出されたゲート金属層１２０ａに対してウェットエッチングを施すことにより、図９Ｃに示すように、下部基板１１０上にゲートライン１２０、ゲートライン１２０に接続されたゲート電極１２２及びゲートパッド下部電極１８１を含む第１導電性パターンを形成する。
前述のように、下部基板１１０上に第１導電性パターンを形成した後、図１０Ａ及び図１０Ｂに示すように、第２マスク工程を通じて第１導電性パターンが形成された下部基板１１０上にチャンネルを形成する活性層及びオーミック接触層に構成された半導体パターンと第２導電性パターンとを形成する。
図１０Ａ及び図１０Ｂを参照すると、第１導電性パターンが形成された下部基板１１０上にゲート絶縁膜１２５を塗布した後、第２マスクを用いるフォトリソグラフィ工程を通じてチャンネルを形成する活性層１３４及びオーミック接触層１３５に構成された半導体パターン、データライン１３０、データライン１３０に接続されたソース電極１３２、チャンネルを介してソース電極１３２と対向するドレイン電極１３３及びデータパッド下部電極１９１を含む第２導電性パターンを形成する。
これを具体的に説明すると、図１１Ａに示すように、第１導電性パターンが形成された下部基板１１０上に、ＰＥＣＶＤ、スパッタリング等の蒸着方法を通じてゲート絶縁膜１２５を全面蒸着させる。
ここで、ゲート絶縁膜１２５は、酸化シリコン（ＳｉＯｘ）または窒化シリコン（ＳｉＮｘ）等の無機絶縁物質に構成される。
次いで、図１１Ｂに示すように、ゲート絶縁膜１２５上に、ＰＥＣＶＤ、スパッタリング等の蒸着方法を通じて、非晶質シリコン層１３４ａ、ｎ＋非晶質シリコン層１３５ａ及びデータ金属層１３０ａを順次蒸着させる。
ここで、データ金属層１３０ａは、モリブデン（Ｍｏ）、ティタニウム、タンタリウム及びモリブデン合金等により形成され、次いで、データ金属層１３０ａ上にフォトレジストを全面塗布した後、回折露光マスクである第３マスク３００を用いるフォトリソグラフィ工程を施すことにより、図１１Ｃに示すように、データ金属層１３０ａ上に段差を有するフォトレジストパターン３５０ａ、３５０ｂ、３５０ｃを形成する。
ここで、第３マスク３００は、薄膜トランジスタ１４０のチャンネルが形成される領域に対応して回折露光部（または半透過部）が形成された回折露光マスクである。
従って、フォトレジストパターン３５０ａのうち薄膜トランジスタ１４０のチャンネル領域に形成された部分は、データライン１３０が形成される領域に形成されたフォトレジストパターン３５０ｂまたはデータパッド下部電極１９１が形成される領域に形成されたフォトレジストパターン３５０ｃより低い高さで形成される。
前述のように、データ金属層１３０ａ上に段差が形成されたフォトレジストパターン３５０ａ、３５０ｂ、３５０ｃを形成した後、図１１Ｄに示すように、フォトレジストパターン３５０ａ、３５０ｂ、３５０ｃにより露出されたデータ金属層１３０ａをウェットエッチングを通じて除去する。
次いで、酸素（Ｏ２）プラズマを用いるアッシング工程を通じてフォトレジストパターン３５０ａのうちチャンネル領域を覆っている部分を除去することにより、図１１Ｅに示すように、薄膜トランジスタ１４０のチャンネル領域に形成されたデータ金属層１３０ａを露出させる。
このとき、酸素（Ｏ２）プラズマを用いるアッシング工程によりデータライン１３０が形成される領域及びデータパッド下部電極１９１が形成される領域を覆っているフォトレジストパターン３５０ｂ、３５０ｃの一部も除去される。
次いで、アッシングされたフォトレジストパターン３５０ａ、３５０ｂ、３５０ｃにより露出されたデータ金属層１３０ａをドライエッチングを通じて除去することにより、図１１Ｆに示すように、データ金属層１３０ａをソース電極１３２とドレイン電極１３３に分離すると共に、チャンネル領域に形成されたｎ＋非晶質シリコン層１３５ａをオープンさせる。このとき、データパッド下部電極１９１が更に形成される。
前述のように、オープンされたｎ＋非晶質シリコン層１３５ａをドライエッチングを通じて除去して非晶質シリコン層１３４ａをオープンさせることにより、図１１Ｇに示すように、ソース電極１３２とドレイン電極１３３との間にチャンネルを設定するオーミック接触層１３５及び活性層１３４を形成する。
次いで、ストリップ工程を通じて残留するフォトレジストパターン３５０ａ、３５０ｂ、３５０ｃを除去することにより、図１１Ｈに示すように、薄膜トランジスタ１４０のチャンネルを形成する半導体パターンと、データライン１３０、データライン１３０に接続されたソース電極１３２、チャンネルを介してソース電極１３２と対向するドレイン電極１３３及びデータパッド下部電極１９１を含む第２導電性パターンを形成する。
前述のように、第２導電性パターンを形成した後、図１２Ａ及び図１２Ｂに示すように、第３マスク工程を通じて複数のコンタクトホールが形成された保護膜上に第３導電性パターンを形成する。
図１２Ａ及び図１２Ｂを参照すると、第２導電性パターンが形成されたゲート絶縁膜１２５上に、第３マスクを用いるフォトリソグラフィ工程を通じて第１ないし第３コンタクトホール１５１、１５２、１５３が形成された保護膜１５０と、保護膜１５０上に形成された画素電極１６０、ゲートパッド上部電極１８２及びデータパッド上部電極１９２を含む第３導電性パターンを形成する。
これを具体的に説明すると、図１３Ａに示すように、第２導電性パターンが形成されたゲート絶縁膜１２５上に保護膜１５０を全面蒸着させる。
次いで、保護膜１５０上に第１フォトレジスト５００を全面蒸着させた後、回折露光マスクである第３マスク４００を用いるフォトリソグラフィ工程を施すことにより、図１３Ｂに示すように、保護膜１５０上に段差を有するフォトレジストパターン５５０を形成する。
ここで、第３マスク４００は、画素電極１６０が形成される領域には回折露光部４１０（または半透過部）を、コンタクトホール１５１、１５２、１５３が形成される領域には透過部４２０を、その外の領域には遮断部を有した回折露光マスクである。
従って、第３マスク４００を用いて第１フォトレジスト５００に対してフォトリソグラフィ工程が施されることにより、保護膜１５０上にコンタクトホール１５１、１５２、１５３を形成させるためのオープンホール５５０ａ、第３導電性パターンが形成される領域に形成されたフォトレジストパターン５５０ｂ及びその外の領域に形成されたフォトレジストパターン５５０ｃから構成されたフォトレジストパターン５５０が形成される。
このとき、第３マスク４００の回折露光部４１０により第３導電性パターンが形成される領域に形成されたフォトレジストパターン５５０ｂは、その外の領域に形成されたフォトレジストパターン５５０ｃより低い高さで形成される。
前述のように、保護膜１５０上に段差を有するフォトレジストパターン５５０を形成した後、図１３Ｃに示すように、フォトレジストパターン５５０ａにより露出された保護膜１５０に対してドライエッチングを施すことにより、第１ないし第３コンタクトホール１５１、１５２、１５３を形成する。
ここで、第１コンタクトホール１５１は、保護膜１５０を貫通してドレイン電極１３３を露出させ、第２コンタクトホール１５２は、保護膜１５０及びゲート絶縁膜１２５を貫通してゲートパッド下部電極１８１を露出させ、第３コンタクトホール１５３は、保護膜１５０を貫通してデータパッド下部電極１９１を露出させる。
このとき、図１３Ｄに示すように、保護膜１５０上に形成されたコンタクトホールにより露出されたドレイン電極１３３及びデータパッド下部電極１９１をエッチング処理する。
次いで、酸素プラズマを用いてフォトレジストパターン５５０に対するアッシング工程を施した後、図１３Ｅに示すように、アッシング工程を通じて高さの低くなったフォトレジストパターン５５０及び露出された保護膜１５０上に画素電極１６０、ゲートパッド上部電極１８２及びデータパッド上部電極１９２を含む第３導電性パターンを形成するための透明導電膜（ＩＴＯ）を全面蒸着させる。
前述のように、アッシングされたフォトレジストパターン５５０及び保護膜１５０上に透明導電膜（ＩＴＯ）を全面蒸着した後、図１３Ｆに示すように、透明導電膜（ＩＴＯ）が形成されたフォトレジストパターン５５０及び保護膜１５０上に第２フォトレジスト６００を全面蒸着した後、熱処理を施す。
このとき、熱処理によりフォトレジストパターン５５０上に形成された透明導電膜（ＩＴＯ）はアモルファス構造を有する反面、第２フォトレジスト６００が塗布された透明導電膜（ＩＴＯ）はポリ構造に変化させられる。
次いで、酸素（Ｏ２）プラズマを用いて第２フォトレジスト６００に対するアッシング工程を施すことにより、図１３Ｇに示すように、第１フォトレジスト５００により形成されたフォトレジストパターン５５０ｃ上に形成された透明導電膜（ＩＴＯ）を露出させる。
前述のように、アッシングされたフォトレジストパターン５５０ｃ上に形成された透明導電膜（ＩＴＯ）を露出させた後、図１３Ｈに示すように、フォトレジストパターン５５０ｃ上に露出された透明導電膜（ＩＴＯ）をウェットエッチングを通じて除去する。
このとき、第２フォトレジスト６００により覆われた第３導電性パターンを形成する透明導電膜（ＩＴＯ）は、フォトレジストパターン５５０ｃ上に形成されたアモルファス構造を有する透明導電膜（ＩＴＯ）とのエッチング選択比により除去されない。
次いで、保護膜１５０上に残留するフォトレジストパターン５５０及び第２フォトレジスト６００をストリップ工程を通じて除去することにより、図１３Ｉに示すように、保護膜１５０上に画素電極１６０、ゲートパッド上部電極１８２及びデータパッド上部電極１９２を含む第３導電性パターンを形成する。
ここで、画素電極１６０は、保護膜１５０を貫通する第１コンタクトホール１５１を通じて薄膜トランジスタ１４０のドレイン電極１３３に接続され、共通電極と共に液晶配向のための電界を形成する。このとき、画素電極１６０は、ゲート絶縁膜１２５及び保護膜１５０を介してゲートライン１２０と重畳されるように形成されることにより、ストレージキャパシタ１７０を更に形成する。
ゲートパッド上部電極１８２は、保護膜１５０及びゲート絶縁膜１２５を貫通する第２コンタクトホール１５２を通じてゲートパッド上部電極１８２と接続される。ここで、ゲートパッド上部電極１８２はゲートパッド１８０上に突出した形状に形成される。
そして、データパッド上部電極１９２は、保護膜１５０を貫通する第３コンタクトホール１５３を通じてデータパッド下部電極１９１と接続される。ここで、ゲートパッド上部電極１９２はゲートパッド１９０上に突出した形状に形成される。
従来の液晶表示パネルを形成する薄膜トランジスタ基板の平面図である。 図１において、Ｉ−Ｉ’、II−II’、III−III’線に沿って切り取った薄膜トランジスタ基板の断面図である。 従来の３マスク工程を用いる薄膜トランジスタ基板の製造工程図である。 従来の３マスク工程を用いる薄膜トランジスタ基板の製造工程図である。 従来の３マスク工程を用いる薄膜トランジスタ基板の製造工程図である。 従来の３マスク工程を用いる薄膜トランジスタ基板の製造工程図である。 従来の３マスク工程を用いる薄膜トランジスタ基板の製造工程図である。 従来の３マスク工程を用いる薄膜トランジスタ基板の製造工程図である。 従来の３マスク工程を用いる薄膜トランジスタ基板の製造工程図である。 従来の３マスク工程を用いる薄膜トランジスタ基板の製造工程図である。 従来の３マスク工程を用いる薄膜トランジスタ基板の製造工程図である。 従来の３マスク工程を用いる薄膜トランジスタ基板の製造工程図である。 従来の３マスク工程を用いる薄膜トランジスタ基板の製造工程図である。 従来の３マスク工程を用いる薄膜トランジスタ基板の製造工程図である。 従来の３マスク工程で発生されるパターンデザインの不良を説明するための図面である。 従来の３マスク工程で発生されるパターンデザインの不良を説明するための図面である。 本発明に係る液晶表示パネルを構成する薄膜トランジスタ基板の平面図である。 図６において、IV−IV’、Ｖ−Ｖ’、VI−VI’線に沿って切り取った薄膜トランジスタ基板の断面図である。 本発明に係る第１マスク工程を通じて第１導電性パターンが形成された薄膜トランジスタ基板の平面図である。 本発明に係る第１マスク工程を通じて第１導電性パターンが形成された薄膜トランジスタ基板の断面図である。 本発明に係る第１導電性パターンが形成された薄膜トランジスタ基板の製造工程図である。 本発明に係る第１導電性パターンが形成された薄膜トランジスタ基板の製造工程図である。 本発明に係る第１導電性パターンが形成された薄膜トランジスタ基板の製造工程図である。 本発明に係る第２マスク工程を通じて半導体パターン及び第２導電性パターンが形成された薄膜トランジスタ基板の平面図である。 本発明に係る第２マスク工程を通じて半導体パターン及び第２導電性パターンが形成された薄膜トランジスタ基板の断面図である。 本発明に係る半導体パターン及び第２導電性パターンが形成された薄膜トランジスタ基板の製造工程図である。 本発明に係る半導体パターン及び第２導電性パターンが形成された薄膜トランジスタ基板の製造工程図である。 本発明に係る半導体パターン及び第２導電性パターンが形成された薄膜トランジスタ基板の製造工程図である。 本発明に係る半導体パターン及び第２導電性パターンが形成された薄膜トランジスタ基板の製造工程図である。 本発明に係る半導体パターン及び第２導電性パターンが形成された薄膜トランジスタ基板の製造工程図である。 本発明に係る半導体パターン及び第２導電性パターンが形成された薄膜トランジスタ基板の製造工程図である。 本発明に係る半導体パターン及び第２導電性パターンが形成された薄膜トランジスタ基板の製造工程図である。 本発明に係る半導体パターン及び第２導電性パターンが形成された薄膜トランジスタ基板の製造工程図である。 本発明に係る第３マスク工程を通じて複数のコンタクトホールが形成された保護膜及び第３導電性パターンが形成された薄膜トランジスタ基板の平面図である。 本発明に係る第３マスク工程を通じて複数のコンタクトホールが形成された保護膜及び第３導電性パターンが形成された薄膜トランジスタ基板の断面図である。 本発明に係る保護膜及び第３導電性パターンが形成された薄膜トランジスタ基板の製造工程図である。 本発明に係る保護膜及び第３導電性パターンが形成された薄膜トランジスタ基板の製造工程図である。 本発明に係る保護膜及び第３導電性パターンが形成された薄膜トランジスタ基板の製造工程図である。 本発明に係る保護膜及び第３導電性パターンが形成された薄膜トランジスタ基板の製造工程図である。 本発明に係る保護膜及び第３導電性パターンが形成された薄膜トランジスタ基板の製造工程図である。 本発明に係る保護膜及び第３導電性パターンが形成された薄膜トランジスタ基板の製造工程図である。 本発明に係る保護膜及び第３導電性パターンが形成された薄膜トランジスタ基板の製造工程図である。 本発明に係る保護膜及び第３導電性パターンが形成された薄膜トランジスタ基板の製造工程図である。 本発明に係る保護膜及び第３導電性パターンが形成された薄膜トランジスタ基板の製造工程図である。
符号の説明
１００：薄膜トランジスタ基板
１１０：基板
１２０：ゲートライン
１２２：ゲート電極
１３０：データライン
１３２：ソース電極
１３３：ドレイン電極
１３４：活性層
１３５：オーミック接触層
１４０：薄膜トランジスタ
１５０：保護膜
１５１：第１コンタクトホール
１５２：第２コンタクトホール
１５３：第３コンタクトホール
１６０：画素電極
１６１：画素領域
１６２：画素ホール
１７０：ストレージキャパシタ
１８０：ゲートパッド
１８１：ゲートパッド下部電極
１８２：ゲートパッド上部電極
１９０：データパッド
１９１：データパッド下部電極
１９２：データパッド上部電極
２００：第１マスク
３００：第２マスク
４００：第３マスク
５００：第１フォトレジスト
６００：第２フォトレジスト

Claims (18)

  1. 基板上にゲートラインを形成する段階、
    ゲート絶縁膜を介して前記ゲートラインと交差するデータラインを形成する段階、
    前記ゲートラインとデータラインとの交差部に薄膜トランジスタを形成する段階、
    前記薄膜トランジスタが形成されたゲート絶縁膜上に保護膜を形成した後、コンタクトホール及び画素電極が形成される領域をオープンさせるための第１フォトレジストパターンを形成する段階、
    前記第１フォトレジストパターンが形成された保護膜上に透明導電膜を全面蒸着させた後、前記コンタクトホール及び画素電極が形成される領域以外に形成された透明導電膜を露出させる第２フォトレジストパターンを形成する段階、
    前記第２フォトレジストパターンにより露出された透明導電膜をエッチング処理した後、前記保護膜上に残留する第１及び第２フォトレジストパターンを除去して、コンタクトホールが形成された保護膜及び画素電極を形成する段階、
    を含むことを特徴とする薄膜トランジスタ基板の製造方法。
  2. 前記ゲートラインと、前記ゲート絶縁膜及び保護膜を介してゲートラインと重畳される画素電極を含んで構成されるストレージキャパシタを更に含むことを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
  3. 前記ゲートラインに接続されたゲートパッド下部電極、前記保護膜及びゲート絶縁膜を貫通してゲートパッド下部電極を露出させるコンタクトホール、及び前記コンタクトホールを通じてゲートパッド下部電極と接続されたゲートパッド上部電極を含んで構成されるゲートパッドを形成する段階を更に含み、
    前記ゲートパッド上部電極は、ゲートパッド上に突出した形状に形成されることを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
  4. 前記データラインに接続されたデータパッド下部電極、前記保護膜を貫通してデータパッド下部電極を露出させるコンタクトホール、及び前記コンタクトホールを通じてデータパッド下部電極と接続されたデータパッド上部電極を含むデータパッドを形成する段階を更に含み、
    前記データパッド上部電極は、データパッド上に突出した形状に形成されることを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
  5. 前記第１フォトレジストパターンを形成する段階は、
    前記ゲート絶縁膜上に保護膜を全面形成する段階、
    前記保護膜上にフォトレジストを全面形成した後、マスクを用いるフォトリソグラフィ工程を通じてコンタクトホールが形成される保護膜領域のフォトレジストをオープンさせる段階、
    前記マスクを用いるフォトリソグラフィ工程を通じて画素電極が形成される保護膜領域のフォトレジストを一部エッチングする段階、
    前記フォトレジストをアッシングして、前記画素電極が形成される保護膜領域に一部エッチングされたフォトレジストを除去する段階、
    を含むことを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
  6. 前記第２フォトレジストパターンを形成する段階は、
    前記第１フォトレジストパターンが形成された保護膜上に透明導電膜を形成した後、前記保護膜上にフォトレジストを全面形成する段階、
    前記フォトレジストをアッシングして、コンタクトホール及び画素電極が形成される保護膜領域以外に形成された透明導電膜を露出させる段階、
    を含むことを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
  7. 前記保護膜上にフォトレジストを全面形成した後、前記第２フォトレジストパターンによって覆われている透明導電膜をポリ（ｐｏｌｙ）化するために熱処理を施す段階を更に含むことを特徴とする請求項６に記載の薄膜トランジスタ基板の製造方法。
  8. 前記保護膜上にコンタクトホールを形成する段階は、
    前記保護膜を貫通してドレイン電極を露出させる第１コンタクトホールを形成する段階、
    前記保護膜及びゲート絶縁膜を貫通してゲートパッド下部電極を露出させる段階、
    前記保護膜を貫通してドレインパッド下部電極を露出させる段階、
    を含むことを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
  9. 基板上にゲートライン、前記ゲートラインに接続されたゲート電極及びゲートパッド下部電極を含む第１導電性パターンを形成する段階、
    前記基板を覆うゲート絶縁膜上にチャンネルを形成するための半導体パターンと、データライン、前記データラインに接続されたソース電極、チャンネルを介してソース電極と対向するドレイン電極及びデータパッド下部電極を含む第２導電性パターンを形成する段階、
    前記ゲート絶縁膜上に保護膜を形成した後、コンタクトホール及び画素電極が形成される保護膜領域をオープン及び露出させるための第１フォトレジストパターンを形成する段階、
    前記第１フォトレジストパターンが形成された保護膜上に透明導電膜を全面蒸着させた後、前記保護膜領域以外に形成された透明導電膜を露出させるための第２フォトレジストパターンを形成する段階、
    前記第２フォトレジストパターンにより露出された透明導電膜を除去した後、保護膜上に残留する第１及び第２フォトレジストパターンを除去して、コンタクトホールが形成された保護膜、画素電極、ゲートパッド上部電極及びデータパッド上部電極を含む第３導電性パターンを形成する段階、
    を含むことを特徴とする薄膜トランジスタ基板の製造方法。
  10. 前記第１導電性パターンを形成する段階は、
    基板上にゲート金属層を全面蒸着させる段階、
    前記ゲート金属層上にフォトレジストを形成した後、第１マスクを用いるフォトリソグラフィ工程を通じてゲート金属層を露出させるフォトレジストパターンを形成する段階、
    前記フォトレジストパターンにより露出されたゲート金属層をエッチングする段階、
    前記エッチングされたゲート金属層上に残留するフォトレジストパターンをストリップ工程を通じて除去する段階、
    を含むことを特徴とする請求項９に記載の薄膜トランジスタ基板の製造方法。
  11. 前記第２導電性パターンを形成する段階は、
    前記第１導電性パターンが形成された基板上に、ゲート絶縁膜、チャンネルを形成する活性層とオーミック接触層に構成された半導体パターン及びデータ金属層を順次形成する段階、
    前記データ金属層上にフォトレジストを全面形成した後、第２マスクを用いるフォトリソグラフィ工程を通じてチャンネル領域が部分エッチングされたフォトレジストパターンを形成する段階、
    前記部分エッチングされたフォトレジストパターンにより露出されたデータ金属層、オーミック接触層及び活性層を順次エッチングする段階、
    前記エッチングされたデータ金属層上に残留するフォトレジストパターンをストリップ工程を通じて除去する段階、
    を含むことを特徴とする請求項９に記載の薄膜トランジスタ基板の製造方法。
  12. 前記保護膜上に第１フォトレジストパターンを形成する段階は、
    前記第２導電性パターンが形成されたゲート絶縁膜上に保護膜を全面形成する段階、
    前記保護膜上にフォトレジストを全面形成した後、第３マスクを用いるフォトリソグラフィ工程を通じてコンタクトホール及び画素電極が形成される保護膜領域のフォトレジストをオープン及び一部エッチングする段階、
    前記フォトレジストをアッシングして、前記画素電極が形成される保護膜領域に一部エッチングされたフォトレジストを除去する段階、
    を含むことを特徴とする請求項９に記載の薄膜トランジスタ基板の製造方法。
  13. 前記保護膜上にコンタクトホールを形成する段階は、
    前記保護膜を貫通して薄膜トランジスタのドレイン電極を露出させる第１コンタクトホールを形成する段階、
    前記保護膜及びゲート絶縁膜を貫通してゲートパッド下部電極を露出させる第２コンタクトホールを形成する段階、
    前記保護膜を貫通してデータパッド下部電極を露出させる第３コンタクトホールを形成する段階、
    を含むことを特徴とする請求項１２に記載の薄膜トランジスタ基板の製造方法。
  14. 前記第２フォトレジストパターンを形成する段階は、
    前記第１フォトレジストパターンが形成された保護膜上に透明導電膜を全面形成する段階、
    前記透明導電膜が形成された保護膜上にフォトレジストを全面形成する段階、
    前記フォトレジストをアッシングして、コンタクトホール及び画素電極が形成される保護膜領域以外に形成された透明導電膜を露出させる段階、
    を含むことを特徴とする請求項９に記載の薄膜トランジスタ基板の製造方法。
  15. 前記保護膜上にフォトレジストを全面形成した後、前記第２フォトレジストパターンによって覆われている透明導電膜をポリ（ｐｏｌｙ）化するために熱処理を施す段階を更に含むことを特徴とする請求項１２に記載の薄膜トランジスタ基板の製造方法。
  16. 前記保護膜及び第３導電性パターンを形成する段階は、
    前記第２フォトレジストパターンにより露出された透明導電膜を除去する段階、
    前記第１及び第２フォトレジストパターンを除去して、保護膜上にコンタクトホールを形成する段階、
    前記コンタクトホールが形成された保護膜上に、画素電極、ゲートパッド上部電極及びデータパッド上部電極を形成する段階、
    を含むことを特徴とする請求項９に記載の薄膜トランジスタ基板の製造方法。
  17. 前記保護膜上にコンタクトホールを形成する段階は、
    前記保護膜を貫通して、薄膜トランジスタのドレイン電極と画素電極とを接触させる第１コンタクトホールを形成する段階、
    前記保護膜及びゲート絶縁膜を貫通して、ゲートパッド下部電極とゲートパッド上部電極とを接触させる第２コンタクトホールを形成する段階、
    前記保護膜を貫通して、データパッド下部電極とデータパッド上部電極とを接触させる第３コンタクトホールを形成する段階、
    を含むことを特徴とする請求項１６に記載の薄膜トランジスタ基板の製造方法。
  18. 前記ゲートパッド上部電極はゲートパッドの上部に突出した形態に形成され、前記データパッド上部電極はデータパッドの上部に突出した形態に形成されることを特徴とする請求項１６に記載の薄膜トランジスタ基板の製造方法。
JP2006309841A 2005-12-29 2006-11-16 薄膜トランジスタ基板の製造方法 Expired - Fee Related JP4495714B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050133543A KR20070070718A (ko) 2005-12-29 2005-12-29 박막 트랜지스터 기판의 제조방법

Publications (2)

Publication Number Publication Date
JP2007183579A true JP2007183579A (ja) 2007-07-19
JP4495714B2 JP4495714B2 (ja) 2010-07-07

Family

ID=37671558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006309841A Expired - Fee Related JP4495714B2 (ja) 2005-12-29 2006-11-16 薄膜トランジスタ基板の製造方法

Country Status (6)

Country Link
US (1) US7550327B2 (ja)
JP (1) JP4495714B2 (ja)
KR (1) KR20070070718A (ja)
CN (1) CN100501981C (ja)
FR (1) FR2895809B1 (ja)
GB (1) GB2433836B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124124A (ja) * 2007-10-23 2009-06-04 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP5091355B2 (ja) * 2009-10-08 2012-12-05 シャープ株式会社 液晶表示装置およびその製造方法
JP2016106400A (ja) * 2009-02-06 2016-06-16 株式会社半導体エネルギー研究所 半導体装置
JP2017038078A (ja) * 2011-12-23 2017-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101446249B1 (ko) * 2007-12-03 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
KR101485585B1 (ko) * 2008-02-14 2015-01-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
TWI396916B (zh) * 2009-07-17 2013-05-21 Chunghwa Picture Tubes Ltd 薄膜電晶體陣列基板之製作方法
KR20110101771A (ko) * 2010-03-09 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시장치
CN102437114B (zh) * 2010-09-29 2014-05-07 薛英家 薄膜晶体管基板的制造方法
KR101987985B1 (ko) * 2012-05-21 2019-10-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104701328B (zh) * 2015-03-25 2017-10-13 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN107086220A (zh) * 2017-04-24 2017-08-22 惠科股份有限公司 一种主动开关阵列基板及其制造方法、显示面板
CN108346580B (zh) * 2018-02-01 2021-07-16 惠科股份有限公司 薄膜晶体管及其制造方法
CN109768015B (zh) * 2019-01-29 2021-07-23 南京中电熊猫平板显示科技有限公司 一种阵列基板及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006189811A (ja) * 2004-12-31 2006-07-20 Lg Philips Lcd Co Ltd 液晶表示装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6063653A (en) * 1998-07-07 2000-05-16 Industrial Technology Research Institute Method of fabricating a TFT-LCD
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
KR100904270B1 (ko) * 2002-12-31 2009-06-25 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2004212933A (ja) * 2002-12-31 2004-07-29 Lg Phillips Lcd Co Ltd 液晶表示装置及びアレイ基板の製造方法
KR100640211B1 (ko) * 2003-04-03 2006-10-31 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR100560398B1 (ko) * 2003-10-30 2006-03-14 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판의 제조방법
KR101007686B1 (ko) * 2003-12-11 2011-01-13 엘지디스플레이 주식회사 액정표시패널의 제조방법
KR101165472B1 (ko) * 2005-12-30 2012-07-13 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006189811A (ja) * 2004-12-31 2006-07-20 Lg Philips Lcd Co Ltd 液晶表示装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124124A (ja) * 2007-10-23 2009-06-04 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2016106400A (ja) * 2009-02-06 2016-06-16 株式会社半導体エネルギー研究所 半導体装置
JP5091355B2 (ja) * 2009-10-08 2012-12-05 シャープ株式会社 液晶表示装置およびその製造方法
KR101232988B1 (ko) 2009-10-08 2013-02-13 샤프 가부시키가이샤 액정 표시 장치 및 그 제조 방법
JP2017038078A (ja) * 2011-12-23 2017-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9923000B2 (en) 2011-12-23 2018-03-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
FR2895809A1 (fr) 2007-07-06
GB0623877D0 (en) 2007-01-10
CN1992237A (zh) 2007-07-04
US20070155068A1 (en) 2007-07-05
GB2433836A (en) 2007-07-04
KR20070070718A (ko) 2007-07-04
JP4495714B2 (ja) 2010-07-07
FR2895809B1 (fr) 2013-08-16
GB2433836B (en) 2008-06-11
CN100501981C (zh) 2009-06-17
US7550327B2 (en) 2009-06-23

Similar Documents

Publication Publication Date Title
JP4495714B2 (ja) 薄膜トランジスタ基板の製造方法
US7056777B2 (en) Thin film transistor array substrate, manufacturing method thereof, and mask
US6818923B2 (en) Thin film transistor array substrate and manufacturing method thereof
JP4433480B2 (ja) 液晶表示装置及びその製造方法
USRE43819E1 (en) Thin film transistor array substrate and method of fabricating the same
JP4107662B2 (ja) 薄膜トランジスタアレイ基板の製造方法
US7348198B2 (en) Liquid crystal display device and fabricating method thereof
US7935579B2 (en) Thin film transistor array substrate and method for fabricating the same
US7023017B2 (en) Thin film transistor substrate of horizontal electric field type liquid crystal display device and fabricating method thereof
US8830437B2 (en) Method of fabricating liquid crystal display of horizontal electronic field applying type
JP4452453B2 (ja) 液晶表示装置の製造方法
JP4567589B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
JP4754896B2 (ja) 液晶表示装置及びその製造方法
US20010046016A1 (en) Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
KR101241129B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20090044119A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP2006189779A (ja) 液晶表示装置及びその製造方法
US7416926B2 (en) Liquid crystal display device and method for fabricating the same
US20050079657A1 (en) Manufacturing method of a thin film transistor array substrate
JP4397859B2 (ja) 液晶表示装置およびその製造方法
KR20050070415A (ko) 액정표시장치용 어레이기판 제조방법
KR100531486B1 (ko) 박막트랜지스터 어레이 기판의 제조방법용 마스크
KR101231842B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20070069781A (ko) 박막 트랜지스터 기판의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100409

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees